CN102760713B - 用于芯片的芯片封装模块和用于形成芯片封装模块的方法 - Google Patents

用于芯片的芯片封装模块和用于形成芯片封装模块的方法 Download PDF

Info

Publication number
CN102760713B
CN102760713B CN201210129923.8A CN201210129923A CN102760713B CN 102760713 B CN102760713 B CN 102760713B CN 201210129923 A CN201210129923 A CN 201210129923A CN 102760713 B CN102760713 B CN 102760713B
Authority
CN
China
Prior art keywords
chip
isolated material
encapsulation module
layer
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210129923.8A
Other languages
English (en)
Other versions
CN102760713A (zh
Inventor
T.迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102760713A publication Critical patent/CN102760713A/zh
Application granted granted Critical
Publication of CN102760713B publication Critical patent/CN102760713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及用于芯片的芯片封装模块和用于形成芯片封装模块的方法。提供了一种用于芯片的芯片封装模块，该芯片封装模块包括：隔离材料，配置成在至少一面上覆盖芯片，该隔离材料具有接近芯片的第一面的第一表面，并且所述隔离材料具有面对与第一表面相反的方向的第二表面；以及与芯片第一面连接的至少一个层，该至少一个层进一步配置成从芯片第一面延伸到隔离材料的第二表面。

Description

用于芯片的芯片封装模块和用于形成芯片封装模块的方法
技术领域
各种实施例总体上涉及一种芯片封装模块和一种用于形成芯片封装模块的方法。
背景技术
当前可堆叠的封装是用于封装用在逻辑应用、移动应用和消费者电子装置中的芯片的芯片封装的市场中的焦点。对于这些应用和消费者电子装置，使用层叠封装（PoP）堆叠，使得能够在堆叠之前测试封装。对于嵌入式晶片级封装技术（eWLP）例如嵌入式晶片级球栅阵列BGA（eWLB）技术，未来将需要嵌入式层叠封装（ePoP）形式。ePoP可以形成堆叠的基封装。可以将焊膏施加到印刷电路板（PCB），并且例如嵌入式晶片级球栅阵列的底封装可以被放置到焊膏中。可以将焊膏施加到ePoP的顶部。通过将顶封装放置到ePoP上，可以在ePoP封装的顶部上组装例如线接合或倒装BGA的标准BGA或者晶片级球栅阵列。随后可以执行回流以将封装附接在一起。在回流期间，随后可以将顶封装连接到底封装。
从顶封装通过ePoP基或底封装到主板的互连可以是用两种不同的方法执行的竖直互连。
第一方法使用硅通孔（TSV）技术或者使用PCB技术来利用过孔（via）条。
图1A和1B示出了如何使用过孔条来提供从顶封装到底封装的竖直互连。在该方法中，过孔条156，例如包括导电过孔连接（例如标准PCB板中的从封装顶面114到底面112的铜过孔连接）的过孔条，可以在成型之前放置于封装102中。因此甚至在施加重新分布线之前已经预先制造过孔条156以建立从封装102的顶部114到底部112的连接，并且可以对过孔条156进行预测式以确保“已知良好过孔”。每个芯片106可以具有在芯片第一面120处形成的一个或多个连接焊盘108，芯片第一面120在这里被取向为面对封装102的底部112。由于过孔条156的预定配置，该工艺典型地不太灵活。
典型地，可以针对所有互连使用一个、两个或四个过孔条，并且较小的过孔条组可能是不可能的。此外，过孔条可能是昂贵的。还可以使用具有TSV或PCB条的硅条，其中PCB条作为硅条的更廉价替选物。然而，该方法中的过孔条的充分高的宽长比也可能难以实现，因为过孔条趋向于是厚的。该工艺具有另外的困难，因为其依赖于在特定位置中拾取和放置过孔条，这可能难以控制。成型工艺也是困难的，因为成型工艺期间的过孔条移位是非常有可能的。因此在成型工艺之前需要用于固定过孔条的另外的工艺步骤。
在施加成型材料110之后，可以研磨封装102的顶面114以暴露互连。参照图1B，薄膜钝化层128、重新分布层（RDL）130和焊接停止层154可以施加在芯片第一面120和/或封装底面112处。另外的薄膜钝化层140、另外的重新分布层（RDL）142和另外的焊接停止层144可以施加到封装顶面114。焊球146可以附接到位于芯片第一面120和/或封装底面112上的重新分布层130。由于过孔条的大尺寸，该工艺可能导致大封装。
图2A和2B示出了过孔条（例如传导过孔条）的使用的图示，其中以μm为单位示出了示例性过孔条262的尺寸。图2A示出了包括铜的两个过孔256a、256b，每个过孔具有彼此相邻形成的约最大150μm的宽度。每个过孔可以进一步包括孔栓（plug）材料258，其可以具有约125μm的宽度。双马来酰亚胺三嗪环氧树脂（BT）或FR-4聚合物核心区域260可以是用于过孔256a、256b的载体材料。图2B示出了具有过孔256的阵列的过孔条262的顶视图，其中每个过孔之间的距离可以约为175至200μm。
在第二方法中，不同于使用预制过孔条，在成型形成工艺之前，可以执行刻蚀工艺，使用硅通孔湿法刻蚀来刻蚀穿过硅以创建硅通孔（TSV），或者通过激光钻孔来刻蚀穿过硅或eWLB的成型部件以创建芯片外部的成型通孔（TMV）。在后者的情况下，在过孔刻蚀和过孔填充工艺之前可以执行二次成型（overmolding）工艺，即形成成型以隔离芯片。这两种互连方法即TSV和TMV可以在封装区域内实现。
图3A至3D示出了在诸如通过在成型部件中激光钻孔而进行的TMV过孔创建中牵涉的步骤。如图3A中所示，在芯片306的第一面320处具有一个或多个连接焊盘308的芯片306可以被成型材料310围绕。如图3B中所示，可以使用激光对过孔（viahole）338进行钻孔以创建直的基本上竖直和平行的过孔338，它们可以被形成为与芯片封装的底面312和顶面314基本上垂直。如图3C中所示，过孔338随后可以被填充有材料356并且被进一步钝化。如图3D中所示，芯片封装302可以具有封装底面312和封装顶面314。薄膜钝化层328、重新分布层（RDL）330和焊接停止层354可以施加在芯片第一面320和/或封装底面312处。另外的薄膜钝化层340、另外的重新分布层（RDL）342和另外的焊接停止层344可以施加在封装顶面314处。焊球346可以附接到位于芯片第一面320和/或封装底面312上的重新分布层330，从而形成嵌入式晶片级球栅阵列封装。
在其中可以穿过硅创建TSV过孔的情况下，TSV过孔可以被隔离、传导地填充和栓塞。较之第一方法，第二方法的互连具有较高的灵活性。然而，高度填充的成型内容物中的过孔钻孔是困难的工艺。由于成型复合物的底切和高填料内容物，填充过孔是非常困难的。因此，由于成型复合物中的填料内容物，可能需要大的过孔直径。该工艺是缓慢的且高成本的，并且不是典型的薄膜工艺并且不能作为标准制造技术的一部分可获得。因此，成品率可能是低的，甚至使得功能正常的装置被废弃，因此对成本有贡献并且甚至超过废弃该封装槽（例如封装过孔）的成本。相比之下，第一方法提供了相对简单的工艺和标准的制造工具，例如设备和工艺是可获得的并且可以被使用。然而，该工艺不如第一方法灵活并且该成型和成型框可能消耗较大的空间。
目的在于生成从基ePoP封装到基ePoP封装上的装置的成本有效的三维互连，其减轻了过孔填充的问题同时为较小的芯片封装创建了机会。
发明内容
实施例是一种用于芯片的芯片封装模块，该芯片封装模块包括：隔离材料，配置成在至少一面上覆盖芯片，该隔离材料具有接近芯片的第一面的第一表面，并且所述隔离材料具有面对与第一表面相反的方向的第二表面；以及与芯片第一面连接的至少一个层，该至少一个层进一步配置成从芯片第一面延伸到隔离材料的第二表面。
附图说明
在附图中，贯穿不同图的同样的附图标记通常指示相同的部分。附图不一定依比例绘制，而是重点通常在于图示本发明的原理。在以下描述中，参照以下附图描述了本发明的各种实施例，其中：
图1A和1B示出了使用过孔条作为芯片封装的顶部到底部之间的互连；
图2A和2B示出了作为芯片封装的顶部到底部之间的互连的过孔条的尺寸和设计；
图3A至3D示出了制造用于芯片封装的顶部到底部之间的互连的填充激光钻孔过孔的工艺；
图4A至4E示出了根据一个实施例的用于形成芯片封装模块的二次成型工艺；
图5A至5I示出了根据一个实施例的用于形成芯片封装模块的方法；
图6示出了根据一个实施例的芯片封装模块；
图7示出了根据一个实施例的芯片封装模块；
图8示出了根据一个实施例的用于形成芯片封装模块的方法。
具体实施方式
下面的详细描述参照借助图示来示出其中可以实践本发明的具体细节和实施例的附图。在这里使用词“示例性”来意指“用作示例、实例或图示”。在这里描述为“示例性”的任何实施例或设计不一定被解释为较之其他实施例或设计是优选的或有利的。
各种实施例提供了使用标准薄膜技术将封装的底面连接到顶面。这可以在eWLB重构之后通过封装的底面中的斜切来实现。
图4A至4E示出了根据一个实施例可以使用的标准的二次成型工艺的图示。可以选择例如金属、硅或聚合物的载体402，并且粘合剂薄层（foil）404可以层压到载体表面上（这在图4B中示出），其中粘合剂薄层404可以是双面粘合剂并且可以容易地从表面可释放。拾取和放置工艺优选地将FE测试良好的包括互连408的管芯或芯片406放置到粘合剂薄层404的表面上，这在图4C中示出。如图4D中所示，随后可以使用诸如标准的成型复合物的隔离材料410以隔离管芯406来执行二次成型。如图4E中所示，可以从芯片去除粘合剂薄层404，从粘合的管芯释放薄层和载体。
如关于图4A至4E描述的二次成型工艺可以用于将管芯或芯片嵌入在成型复合物中。在上述第二方法中，在关于图4A至4E描述的二次成型工艺之后，可以典型地执行通过成型复合物中的激光钻孔或者刻蚀而形成过孔。
图5A至5I示出了根据各种实施例的用于形成芯片封装模块的方法的图示。在这一描述中，术语“在…上”可以被理解为意指“直接在…上”或者“间接在…上”。
根据一个实施例，在诸如关于图4A至4E描述的工艺的二次成型工艺之后，如根据图4E所示的，芯片或半导体管芯406可以嵌入在隔离材料410中。例如成型复合物的隔离材料410可以通过二次成型工艺被配置成在至少一面上覆盖芯片406。隔离材料410可以是成型材料，例如从本领域中公知的组选择的材料，诸如从由环氧树脂（例如具有液体、粒状或片状形式）、热固性材料、热塑性材料组成的组选择的材料。
根据一个实施例，隔离材料410可以被配置成除了在芯片406的第一面520的至少一部分上之外围绕芯片406。
根据一个实施例，芯片406和配置成在至少一个面上覆盖芯片406的隔离材料410可以一起形成嵌入式晶片级封装502的一部分。
根据一个实施例，隔离材料410可以包括第一表面512和面对与隔离材料410的第一表面512相反的方向516的第二表面514。隔离材料410的第一表面512可以被配置成面对与芯片406的第一面520相同的方向518。隔离材料410的第一表面512可以被配置成与芯片406的第一面520齐平。
根据一个实施例，隔离材料410的第一表面512和第二表面514可以分别被配置为嵌入式晶片级封装502的底和顶表面。芯片406的第一面520可以包括晶片正面的至少一部分。
根据一个实施例，可以在芯片406的第一面520上形成一个或多个连接焊盘408，例如可以在晶片正面的至少一部分上形成一个或多个连接焊盘408。
根据一个实施例，可以在隔离材料410的第一表面512处，例如在嵌入式晶片级封装502的底面处，形成凹陷524。如图5A中所示，可以通过隔离材料410的第一表面512处的斜切来制造凹陷524。更准确地，凹陷524可以包括与隔离材料410的第一表面512和/或第二表面514成倾斜角度的至少一个侧壁522，整个侧壁522具有针对由至少一个侧壁522限定的第一表面512处的开口534的直接视线。
在这一背景下，倾斜角度指的是不与隔离材料410的第一表面512或第二表面514平行或垂直的任何角度。
针对开口534的直接视线可以被限定为侧壁522面对开口534。
针对开口534的直接视线可以被限定为在与第一表面512垂直的方向上从开口534查看侧壁522可以基本上未受阻挡。
针对开口534的直接视线可以被限定为从侧壁522限定的开口534沿垂直于第一表面512的假想线引导的物体或颗粒（例如，微颗粒或纳米颗粒）将在汇合侧壁522或者与侧壁522平行形成的层中未受阻拦。
根据一个实施例，可以执行形成凹陷524的斜切，即在方向516上进入隔离材料410（例如，成型复合物）的深度大于在方向516上测量的芯片406的厚度。更准确地，凹处524的侧壁522可以在方向516上朝向隔离材料410的第二表面514延伸得比芯片406更远。
在图5B中，根据一个实施例，随后可以执行淀积与芯片第一面520连接的层528a、528b的步骤。根据一个实施例，层528a、528b可以包括薄膜层。在这一背景下，薄膜层意味着具有介于4μm和30μm之间的厚度的任何层。
在图5B中，层528a、528b可以是薄膜钝化层528a、528b，其可以通过旋涂、喷涂或者通过层压来淀积。薄膜钝化层528a、528b可以包括被形成为与至少一个侧壁522基本上平行的部分528a以及被形成为与隔离材料的第一表面512基本上平行的部分528b。薄膜钝化层528a、528b可以被配置为使得薄膜钝化层528a、528b仅短地在芯片边缘上延伸到凹陷524中。薄膜钝化层528a、528b可以被配置为使得部分528a可以包括薄膜钝化层528a、528b的可忽略的部分、或者几乎可忽略的部分。薄膜钝化层528a、528b可以被配置成在至少一个侧壁522上形成。此外有利地，薄膜钝化层528a、528b可以在第一面520和凹处524之间的界面处邻接（contiguous）。根据一个实施例，薄膜钝化层528a、528b可以直接在至少一个侧壁522上形成。薄膜钝化层可以进一步包括部分528b，其可以在隔离材料的第一表面512上并且直接在芯片第一面520上形成，理想地除了在芯片406的第一面520上形成的连接焊盘408的区域中。薄膜钝化层528a、528b可以是包括介电层的材料，例如预浸料坯（预浸渍复合纤维）、聚酰亚胺、环氧树脂、硅树脂或混合物。
由于可以通过隔离材料410的第一表面512上的斜切来产生侧壁522，因此侧壁522与隔离材料410的第一表面512形成倾斜角度。在该情况下，侧壁522面对隔离材料410的第一表面512上的由侧壁522限定的开口534。侧壁522具有针对在隔离材料410的第一表面512上的由侧壁522限定的开口534的直接视线。因此，可以使用例如溅射的方法在侧壁522上以及在隔离材料410的第一表面512上淀积材料，例如薄膜钝化层528a、528b。溅射材料的原子在与隔离材料410的第一表面512正交或垂直的方向516上接近隔离材料410的第一表面512的情况下将在汇合侧壁522中不受阻拦。因此，薄膜层528a、528b可以淀积在侧壁522上以及在隔离材料410的第一表面512上。
在图5C中，另外的层（导电薄膜层530a、530b）可以被配置成在薄膜钝化层528a、528b上形成。可以使用薄膜淀积技术例如溅射和/或镀覆来淀积导电薄膜层530a、530b。根据一个实施例，导电薄膜层530a、530b可以在薄膜钝化层528a、528b上直接形成。导电薄膜层530a、530b可以被配置成与芯片第一面520连接并且被进一步配置成在隔离材料410的第一表面512和隔离材料410的第二表面514之间延伸。导电薄膜层530a、530b可以被配置成与一个或多个连接焊盘408电连接。
根据一个实施例，导电薄膜层530a、530b可以在单个步骤中淀积，其中导电薄膜层530a、530b可以淀积在隔离材料410的第一表面512上以及在至少一个侧壁522处。如图所示，该层可以从一端邻接延伸到另一端。
根据一个实施例，导电薄膜层530a、530b可以在单个步骤中淀积，其中导电薄膜层530a、530b可以直接淀积在薄膜钝化层528a、528b上、在隔离材料410的第一表面512上以及在至少一个侧壁522处。
根据一个实施例，导电薄膜层530a、530b可以包括被形成为与至少一个侧壁522基本上平行的部分530a以及被形成为与隔离材料410的第一表面512基本上平行的部分530b。根据一个实施例，导电薄膜层530a、530b可以具有被配置为重新分布层530b的部分530b，重新分布层530b可以与芯片第一面520上的一个或多个连接焊盘408电连接，其中重新分布层530b可以与隔离材料410的第一表面512平行形成。
由于在隔离材料410的第一表面512上形成的凹陷524（斜切），（在该情况下，直接）在侧壁522上且与侧壁522平行形成的以及另外（直接）在隔离材料410的第一表面512上形成的薄膜钝化层528a、528b面对在隔离材料410的第一表面512上的由侧壁522限定的开口534。（直接）在侧壁522上且与侧壁522平行形成的以及另外（直接）在隔离材料410的第一表面512上形成的薄膜钝化层528a、528b具有针对在隔离材料410的第一表面512上的由侧壁522限定的开口534的直接视线。因此，导电薄膜层530a、530b可以淀积在薄膜钝化层528a、528b上。在例如通过溅射进行淀积的情况下，溅射的导电材料的原子在与隔离材料410的第一表面512正交或垂直的方向516上接近隔离材料410的第一表面512的引导将（直接）在侧壁522上平行形成的汇合薄膜钝化层528a中不受阻拦。因此，导电薄膜层530a将在侧壁522上（或者直接在薄膜钝化层部分528a上）以及在隔离材料410的第一表面512上（直接在薄膜钝化层部分528b上）形成。
根据一个实施例，薄膜钝化层528a、528b可以被配置成除了导电薄膜层530a、530b可以与一个或多个连接焊盘408电连接的位置以外使导电薄膜层530a、530b与芯片406隔离。根据一个实施例，薄膜钝化层528a、528b可以包括薄膜介电层。
根据一个实施例，导电薄膜层530a、530b的重新分布层部分530b可以将连接焊盘408连接到焊球或者到其中稍后可以放置焊球的位置。重新分布层部分530b进一步延伸到隔离材料410的凹陷524（斜切）中。
在图5D中，可以淀积填料材料532。根据一个实施例，填料材料532可以用于封闭凹陷524斜切拓扑。填料材料532可以用于填充凹陷524以在凹陷开口534中创建与隔离材料410的第一表面512平面齐平的填料材料532的表面。可以通过印刷、旋涂、喷涂或成型来淀积填料材料532。根据一个实施例，填料材料532可以包括成型复合物材料。
在图5E中，可以在隔离材料410的第一表面512上、在填充凹陷（斜）开口534上以及在薄膜钝化层528b和重新分布层530b的部分上施加焊接停止层554。根据一个实施例，焊接停止层554可以施加在导电薄膜层530a、530b的重新分布层530b上，仅使重新分布层530b的选择部分536暴露。根据一个实施例，如前文所述，焊接停止层554可以用作用于填充凹陷524的填料材料532。根据一个实施例，填料材料532和焊接停止层554可以由相同材料形成。
在图5F中，可以执行隔离材料410的第二表面514的研磨，使得可以从第二表面514减少隔离材料410的厚度。可以作为嵌入式晶片级封装502的顶面的隔离材料410的第二表面514可以被磨损或薄化，以使凹陷524区域从隔离材料410的第二表面514暴露。因此，可以从嵌入式晶片级封装502的第二表面514（顶面）可接入导电薄膜层530a、530b（重新分布层）。
当凹陷524区域在隔离材料410的第二表面514处暴露并且磨损时，凹陷524区域可以形成隔离材料410的第一表面512和第二表面514之间的沟道区域538。根据一个实施例，隔离材料410可以包括至少一个沟道区域538。沟道区域538可以在外部形成，例如与芯片406相邻。例如，在图5F中，多个凹陷524的多个沟道区域538可以被配置成与芯片406相邻。沟道区域538可以被配置成在隔离材料410的第一表面512和第二表面514之间承载与芯片410的第一面520连接的至少一个层，例如如前文所述的薄膜钝化层528a、528b或导电薄膜层530a、530b。沟道区域538可以包括前文所述的至少一个横向侧壁522，其中至少一个横向侧壁522限定在隔离材料410的第一表面512和第二表面514之间的至少一个沟道区域538的渐变（graduated）开口534。根据一个实施例，至少一个沟道区域538的渐变开口具有从隔离材料410的第二表面514到第一表面512增加的直径。
根据一个实施例，横向侧壁522可以被配置成具有从隔离材料410的第二表面514到第一表面512增加的直径的至少一个沟道区域538的一部分。根据一个实施例，薄膜钝化层528a、528b，导电薄膜层530a、530b以及填料材料532可以被配置成在隔离材料410的第一表面512和第二表面514之间延伸的多层连接的一部分。
在图5G中，如果需要，可以在隔离材料410的第二表面514上淀积另外的薄膜钝化层540。另外的薄膜钝化层540可以通过各种方法淀积，例如旋涂、喷涂、层压。优选地除了在沟道区域538的微小开口526以外，另外的薄膜钝化层540可以直接淀积在第二表面514上，所述沟道区域538承载针对隔离材料410的第二表面514的、包括薄膜钝化层528a、528b、导电薄膜层530a、530b以及填料材料532的多层连接。
在图5H中，可以淀积另外的重新分布层542以形成与位于隔离材料410的第二表面514的沟道区域538的微小开口526处的导电薄膜层530a、530b的电连接（未示出另外的薄膜钝化层540）。根据一个实施例，另外的重新分布层542可以在隔离材料410的第二表面514上形成。
另外的重新分布层542可以被形成为与隔离材料410的第二表面514平行。另外的焊接停止层544可以淀积在另外的重新分布层542上，仅使另外的重新分布层542的选择部分564暴露。在封装502的第一表面512上，可以在隔离材料410的第一表面512上将焊球546施加到重新分布层530b的未被焊接停止层554覆盖的选择部分536。芯片封装模块502可以包括嵌入式晶片级封装球栅阵列。芯片封装模块502可以形成层叠封装堆叠的一部分。因此，另外的重新分布层542的选择部分564可以与堆叠在较高水平上（例如堆叠在隔离材料410的第二表面514上）的另外的封装连接，例如电连接或接触。例如，芯片封装模块502可以包括底封装，而另外的封装可以包括顶封装。可以使用标准的薄膜技术来施加另外的重新分布层542和另外的焊接停止层544，例如溅射、蒸发、镀覆。也作为重新分布层的导电层530a、530b形成单个连接层，其连接嵌入式晶片级封装的第一表面512和嵌入式晶片级封装的第二表面514。根据一个实施例，例如导电层530a、530b的层可以形成从ePoP基或底封装到顶封装的互连。例如导电层530a、530b可以与ePoP底封装502的芯片第一面520连接，并且进一步与另外的重新分布层542连接，所述另外的重新分布层542可以例如经由焊球或焊点或连接焊盘而与ePoP顶封装、倒装芯片或线接合球栅阵列或者任何其他封装类型或无源部件（例如，集成无源器件（IPD））的芯片第一面520连接。
在图5I中，通过例如在凹陷524/斜切中穿过沟道区域538进行划片，可以使各个芯片模块552与相邻的芯片模块分离，其中通过划片进行的分离的线548可以位于与隔离材料410的第一表面512和第二表面514正交的方向上，例如对切沟道区域538或者处于任何其他预先限定的位置550。可以使用光学检查来检验各个芯片封装。
根据一个实施例，沟道区域538可以包括一个或多个侧壁，其中另外的侧壁具有关于与隔离材料410的第一表面510和第二表面512垂直的假想线的相对于侧壁522的对称轴，该假想线对切沟道区域538。例如，沟道区域538可以包括多个倾斜侧壁，这些倾斜侧壁形成了V形凹陷或者基本上圆锥形凹陷，其包括如前文所述的特征。
这样，包括多个芯片的晶片封装模块可以包括如关于图5A至5I描述的芯片406、以及横向相邻的包括如前文所述的芯片406的特征的另外的芯片406a。沟道区域538可以配置在芯片406和另外的芯片406a之间，沟道区域具有与芯片邻接的第一侧壁522、以及与另外的芯片406a邻接的另外的侧壁522a。根据一个实施例，包括直接在另外的侧壁上并且与另外的侧壁平行形成的薄膜钝化层的另外的多层连接布置；直接在薄膜钝化层上、在另外的侧壁上并且与另外的侧壁和薄膜钝化层平行形成的薄膜导电层；以及填料材料532，可以在另外的侧壁522a上形成。这具有如下优点：可以在单个沟道区域538内形成多个多层连接，因此节约了包括多个管芯或芯片的封装模块内的空间。
根据另外的实施例，如前文关于图5A至5I描述的凹陷524可以在第二表面514而非第一表面512处形成，即在封装的顶面而非底面处形成。在该另外的实施例中，另外的重新分布层542可以在单个步骤中淀积在隔离材料410的第二表面514上和侧壁上。
在第二表面514处形成的凹陷可以包括被配置为与隔离材料410的第二表面514成倾斜角度的至少一个侧壁，其带有如前文所述的侧壁的特征，但是关于隔离材料的第二表面514。也作为导电薄膜层的另外的重新分布层542可以被配置成与芯片连接，例如其中芯片可以是芯片封装模块上的另一芯片封装模块的一部分。因此，另外的重新分布层542可以被配置成与芯片（例如上封装第一面的芯片）连接，另外的重新分布层542被进一步配置成从芯片第一面延伸到隔离材料的第一表面。
关于图5A至5I描述的方法介绍了在嵌入式晶片级封装的隔离材料410的第一表面510和第二表面512之间，即在嵌入式晶片级封装的底面和顶面之间提供穿过成型（through-mold）连接的极为成本有效的手段。由于必须填充竖直过孔的困难步骤可以被消除并且替换为使用薄膜淀积技术的连接，因此该方法在产生连接方面产生了极高的成品率。因此，可以消除牵涉成型通孔（through-moldvia）TMV和硅通孔TSV的复杂方法。这导致了形成穿过成型复合物的连接的成本节约，例如就用于电连接的材料量而言的成本节约、以及由于不需要另外的过孔特征（例如，过孔条）或者复杂的过孔钻孔和填充所引起的另外的成本节约。此外，可以减少关于划片的成本。芯片封装可以被传统地划片以使整个沟道包括在各个芯片封装内。通过该方法，可以通过沟道对芯片封装进行划片，因为每个沟道承载多个多层连接，所以节约了空间并且创建了较小的芯片封装。此外，由于高密度沟道和连接自身的极小线空间（例如使用斜切沟道，使用薄膜技术产生的线空间20/20），可以创建低的空间消耗。此外，也可以针对封装需要可容易地调整例如线宽和厚度的过孔设计。因此所有工艺步骤是标准的半导体制造步骤，其中用于执行这些方法的设备可以在标准的制造实验室中找到。
此外，PoP封装结构创建了使用完整的封装顶面（例如用于在底封装上放置的顶封装的走线和着陆焊盘的底封装的顶面）的可能性，这对于传统的PoP封装比如倒装芯片球栅阵列是不可能的。较之标准封装，可以实现基于eWLB的封装的低翘曲。
此外，不同于传统方法——在传统方法中形成重新分布层是与形成过孔填充连接器和/或过孔条明显分开的工艺（就是说，重新分布层和穿过成型连接和/或过孔条不是在相同加工步骤期间形成的，并且不一定由相同材料形成，或者甚至作为集成单层），当前的方法和装置提供了用于创建用作重新分布层和穿过成型薄膜互连层的单个集成薄膜层的解决方案。
关于图5描述的特征的基本功能将被引用并且贯穿下面将更详细描述的所有各种实施例均适用。与图5中描述的特征相同的特征标有相同的附图标记。
图6示出了根据各种实施例的用于芯片的芯片封装模块602的各个图示。
根据一个实施例，芯片封装模块602可以包括：隔离材料610，配置成在至少一面上覆盖芯片606，该隔离材料具有接近芯片606的第一面620的第一表面612，并且所述隔离材料610具有面对与第一表面612相反的方向616的第二表面614；以及与芯片第一面620连接的至少一个层，该至少一个层进一步配置成从芯片第一面620延伸到隔离材料610的第二表面614。
隔离材料610的第一表面612所面对的方向618可以由箭头618所指向的方向限定。隔离材料610的第二表面614所面对的方向616可以由箭头616所指向的方向限定。根据一个实施例，芯片封装模块602可以包括作为关于图5A至5I描述的加工方法的结果而形成的芯片封装模块502的特征的基本功能和特性。
关于图6描述的特征的基本功能将被引用并且贯穿下面将更详细描述的所有各种实施例均适用。与图6中描述的特征相同的特征标有相同的附图标记。
图7示出了根据各种实施例的用于芯片的芯片封装模块702的各个图示。
根据一个实施例，芯片封装模块702可以包括如关于图6描述的芯片封装模块602，其中芯片封装模块可以包括嵌入式晶片级封装模块。
根据一个实施例，隔离材料610的第一表面612和第二表面614可以被分别配置为嵌入式晶片级封装模块702的底表面612和顶表面614。
根据一个实施例，隔离材料610可以被配置成除了在芯片606的第一面620的至少一部分上之外围绕芯片606。
根据一个实施例，隔离材料610的第一表面612可以被配置成面对与芯片606的第一面620相同的方向618。
根据一个实施例，隔离材料610的第一表面612可以被配置成与芯片606的第一面620齐平。
根据一个实施例，在芯片606的第一面620上可以形成一个或多个连接焊盘706。
根据一个实施例，至少一个层可以被配置在隔离材料610的第一表面612上。
根据一个实施例，至少一个层可以被配置成与在芯片606的第一面620上形成的一个或多个连接焊盘706中的至少一个电连接。
根据一个实施例，芯片封装模块702可以形成层叠封装堆叠的一部分。
根据一个实施例，至少一个层可以包括薄膜层。
根据一个实施例，至少一个层可以包括导电薄膜层730。
根据一个实施例，隔离材料610可以是成型材料。
根据一个实施例，隔离材料610可以是从由如下材料组成的组选择的材料：填充或未填充的环氧树脂、预浸料坯（预浸渍复合纤维）、叠层、热固性或热塑性材料。
根据一个实施例，隔离材料610可以包括：至少一个横向侧壁722，被配置成在隔离材料610的第一表面612和第二表面614之间承载至少一个层。
根据一个实施例，至少一个横向侧壁722可以被配置成与隔离材料610的第一表面612或第二表面614成倾斜角度。
根据一个实施例，横向侧壁722可以被配置为在隔离材料610的第一表面612和第二表面614之间延伸的至少一个沟道区域738的一部分，其中沟道区域738的直径从隔离材料的第二表面614到第一表面612增加。
根据一个实施例，与芯片第一面620连接的至少一个层被配置为在隔离材料610的第一表面612和第二表面614之间延伸的多层连接的一部分。
根据一个实施例，至少一个层可以被配置成与至少一个侧壁722平行。
根据一个实施例，至少一个层可以包括薄膜钝化层728。
根据一个实施例，多层连接可以包括填料材料710。
根据一个实施例，薄膜钝化层728可以被配置成在沟道区域738的至少一个侧壁722上形成。
根据一个实施例，导电薄膜层730可以在薄膜钝化层728上形成。
根据一个实施例，芯片606可以包括半导体管芯。
根据一个实施例，层可以进一步配置成与隔离材料610的第一表面612或第二表面614平行形成。
根据一个实施例，导电薄膜层730可以被进一步配置为重新分布层。
根据一个实施例，重新分布层可以与隔离材料的第一表面612或第二表面614平行形成。
根据一个实施例，填料材料732可以是成型材料。
根据一个实施例，芯片606的第一面620可以包括晶片正面的至少一部分。
根据一个实施例，至少一个层可以形成从ePoP基或底封装到顶封装的互连。
图8示出了一种用于形成芯片封装模块的方法的图示，该方法包括：
步骤8002：通过隔离材料形成至少一个侧壁，该隔离材料配置成在至少一面上覆盖芯片，该隔离材料具有接近芯片第一面的第一表面，并且所述隔离材料具有面对与第一表面相反的方向的第二表面；
侧壁被配置成与隔离材料的第一表面成倾斜角度，该侧壁具有针对由至少一个侧壁限定的第一表面处的开口的直接视线；
步骤8004：在单个步骤中淀积与芯片第一面连接并且位于至少一个侧壁上的至少一个层，该层从芯片第一面延伸到隔离材料的第二表面。
因此该方法结合薄膜技术在封装底面上使用斜切以实现从嵌入式晶片级封装（eWLB）的底面到顶面的连接和嵌入式层叠封装应用。
尽管参照特定实施例具体地示出和描述了本发明，但是本领域技术人员应理解，在不偏离如所附权利要求限定的本发明的精神和范围的情况下可以在此进行形式和细节上的各种改变。因此本发明的范围由所附权利要求指示，并且因此旨在涵盖落在权利要求的等同物的含义和范围内的所有改变。

Claims (24)

1.一种用于芯片的芯片封装模块，包括：
隔离材料，配置成在至少一面上覆盖芯片，所述隔离材料具有接近所述芯片的第一面的第一表面，并且所述隔离材料具有面对与所述第一表面相反的方向的第二表面；以及
与所述芯片第一面连接的至少一个层，所述至少一个层进一步配置成穿过所述隔离材料的整个厚度从所述芯片第一面延伸到所述隔离材料的第二表面，其中所述至少一个层包括薄膜钝化层。
2.根据权利要求1所述的芯片封装模块，其中所述芯片封装模块包括嵌入式晶片级封装模块。
3.根据权利要求2所述的芯片封装模块，其中所述隔离材料的第一表面和第二表面被分别配置为所述嵌入式晶片级封装模块的底面和顶面。
4.根据权利要求1所述的芯片封装模块，其中所述隔离材料被配置成除了在所述芯片的第一面的至少一部分上之外围绕所述芯片。
5.根据权利要求4所述的芯片封装模块，其中所述隔离材料的第一表面被配置成面对与所述芯片的第一面相同的方向。
6.根据权利要求4所述的芯片封装模块，其中在所述芯片的第一面上形成一个或多个连接焊盘。
7.根据权利要求6所述的芯片封装模块，其中所述至少一个层被配置成与在所述芯片的第一面上形成的一个或多个连接焊盘中的至少一个电连接。
8.根据权利要求1所述的芯片封装模块，其中所述芯片封装模块形成层叠封装堆叠的一部分。
9.根据权利要求1所述的芯片封装模块，其中所述隔离材料是成型材料。
10.根据权利要求1所述的芯片封装模块，其中所述隔离材料是从由如下材料组成的组选择的材料：填充或未填充的环氧树脂、预浸料坯、叠层、热固性或热塑性材料。
11.根据权利要求1所述的芯片封装模块，其中所述至少一个层进一步包括导电薄膜层。
12.根据权利要求1所述的芯片封装模块，所述隔离材料包括：至少一个横向侧壁，被配置成在所述隔离材料的第一表面和第二表面之间承载所述至少一个层。
13.根据权利要求12所述的芯片封装模块，其中所述至少一个横向侧壁被配置成与所述隔离材料的第一表面或第二表面成倾斜角度。
14.根据权利要求12所述的芯片封装模块，其中所述横向侧壁被配置为在所述隔离材料的第一表面和第二表面之间延伸的至少一个沟道区域的一部分，其中所述沟道区域的直径从所述隔离材料的第二表面到第一表面增加。
15.根据权利要求12所述的芯片封装模块，其中所述至少一个层被配置成与所述至少一个横向侧壁平行。
16.根据权利要求1所述的芯片封装模块，其中与芯片第一面连接的所述至少一个层被配置为在所述隔离材料的第一表面和第二表面之间延伸的多层连接的一部分。
17.根据权利要求14所述的芯片封装模块，其中所述薄膜钝化层被配置成在所述沟道区域的至少一个侧壁上形成。
18.根据权利要求11所述的芯片封装模块，其中所述导电薄膜层在所述薄膜钝化层上形成。
19.根据权利要求11所述的芯片封装模块，其中所述导电薄膜层被进一步配置为重新分布层。
20.根据权利要求16所述的芯片封装模块，其中所述多层连接包括填料材料。
21.根据权利要求20所述的芯片封装模块，其中所述填料材料是成型材料。
22.根据权利要求1所述的芯片封装模块，其中所述芯片的第一面包括晶片正面的至少一部分。
23.根据权利要求1所述的芯片封装模块，其中所述至少一个层被配置在所述隔离材料的第一表面上。
24.一种用于形成芯片封装模块的方法，包括：
通过隔离材料形成至少一个侧壁，所述隔离材料配置成在至少一面上覆盖芯片，所述隔离材料具有接近芯片第一面的第一表面，并且所述隔离材料具有面对与所述第一表面相反的方向的第二表面；侧壁被配置成与所述隔离材料的第一表面成倾斜角度，所述侧壁具有针对由所述至少一个侧壁限定的所述第一表面处的开口的直接视线；以及
在单个步骤中淀积与芯片第一面连接并且位于至少一个侧壁上的至少一个层，所述层穿过所述隔离材料的整个厚度从所述芯片第一面延伸到所述隔离材料的第二表面，其中所述至少一个层包括薄膜钝化层。
CN201210129923.8A 2011-04-29 2012-04-28 用于芯片的芯片封装模块和用于形成芯片封装模块的方法 Active CN102760713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/097,127 US8461691B2 (en) 2011-04-29 2011-04-29 Chip-packaging module for a chip and a method for forming a chip-packaging module
US13/097127 2011-04-29

Publications (2)

Publication Number Publication Date
CN102760713A CN102760713A (zh) 2012-10-31
CN102760713B true CN102760713B (zh) 2016-06-01

Family

ID=47055108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210129923.8A Active CN102760713B (zh) 2011-04-29 2012-04-28 用于芯片的芯片封装模块和用于形成芯片封装模块的方法

Country Status (3)

Country Link
US (1) US8461691B2 (zh)
CN (1) CN102760713B (zh)
DE (1) DE102012103784B4 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US8980687B2 (en) * 2012-02-08 2015-03-17 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9406552B2 (en) * 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US9318404B2 (en) * 2013-02-05 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package
US9252065B2 (en) 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9318405B2 (en) * 2014-05-01 2016-04-19 Qualcomm Incorporated Wafer level package without sidewall cracking
JP6242763B2 (ja) * 2014-07-18 2017-12-06 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
US9627285B2 (en) * 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate
CN104485320A (zh) * 2014-12-30 2015-04-01 华天科技（西安）有限公司 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
US10032704B2 (en) * 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
KR20170044919A (ko) * 2015-10-16 2017-04-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US12057411B2 (en) * 2019-12-19 2024-08-06 Intel Corporation Stress relief die implementation
CN114373688A (zh) * 2021-12-23 2022-04-19 中国电子科技集团公司第五十八研究所 一种三维扇出型晶圆级封装方法及封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964887B2 (en) * 2000-01-31 2005-11-15 Shinko Electronic Industries Co., Ltd. Method for manufacturing semiconductor device
US7563652B2 (en) * 2006-07-07 2009-07-21 Advanced Semiconductor Engineering Inc. Method for encapsulating sensor chips
CN101632177A (zh) * 2007-03-14 2010-01-20 普廷数码影像控股公司 用于成像器装置的封装方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
DE10319538B4 (de) 2003-04-30 2008-01-17 Qimonda Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
DE102004041889B4 (de) * 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
US20060131283A1 (en) 2004-12-17 2006-06-22 Lsi Logic Corporation Method and apparatus for forming angled vias in an integrated circuit package substrate
DE102005006280B4 (de) 2005-02-10 2006-11-16 Infineon Technologies Ag Halbleiterbauteil mit einem Durchkontakt durch eine Gehäusemasse und Verfahren zur Herstellung desselben
TWI284976B (en) * 2005-11-14 2007-08-01 Via Tech Inc Package, package module and manufacturing method of the package
DE102006058068B4 (de) * 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
TWI330868B (en) * 2007-04-13 2010-09-21 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
DE102008036561B4 (de) 2007-08-10 2019-02-07 Samsung Electronics Co., Ltd. Halbleiterbauelementpackung, Herstellungsverfahren und System
US7858440B2 (en) 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US20090166843A1 (en) 2007-12-27 2009-07-02 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US20090294949A1 (en) 2008-05-30 2009-12-03 Infineon Technologies Ag Molded semiconductor device
US7910404B2 (en) 2008-09-05 2011-03-22 Infineon Technologies Ag Method of manufacturing a stacked die module
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US8617987B2 (en) * 2010-12-30 2013-12-31 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964887B2 (en) * 2000-01-31 2005-11-15 Shinko Electronic Industries Co., Ltd. Method for manufacturing semiconductor device
US7563652B2 (en) * 2006-07-07 2009-07-21 Advanced Semiconductor Engineering Inc. Method for encapsulating sensor chips
CN101632177A (zh) * 2007-03-14 2010-01-20 普廷数码影像控股公司 用于成像器装置的封装方法

Also Published As

Publication number Publication date
US8461691B2 (en) 2013-06-11
DE102012103784A1 (de) 2013-01-31
DE102012103784B4 (de) 2021-12-09
US20120273957A1 (en) 2012-11-01
CN102760713A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
CN102760713B (zh) 用于芯片的芯片封装模块和用于形成芯片封装模块的方法
CN109216296B (zh) 半导体封装件和方法
US9461020B2 (en) Semiconductor package including an embedded surface mount device and method of forming the same
KR101588723B1 (ko) 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
US9312198B2 (en) Chip package-in-package and method thereof
US11721634B2 (en) Conductive structure and wiring structure including the same
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US8119447B2 (en) Integrated circuit packaging system with through via die having pedestal and recess and method of manufacture thereof
US9911718B2 (en) ‘RDL-First’ packaged microelectronic device for a package-on-package device
US20230386990A1 (en) Wiring structure and method for manufacturing the same
US10978417B2 (en) Wiring structure and method for manufacturing the same
US11398419B2 (en) Wiring structure and method for manufacturing the same
US11145621B2 (en) Semiconductor package device and method of manufacturing the same
KR101504899B1 (ko) 웨이퍼 레벨의 팬 아웃 반도체 패키지 및 이의 제조 방법
US11211325B2 (en) Semiconductor device package and method for manufacturing the same
US11211316B1 (en) Wiring structure and method for manufacturing the same
US11538792B2 (en) Semiconductor package and method of fabricating the same
US11257742B2 (en) Wiring structure and method for manufacturing the same
US11355426B2 (en) Wiring structure and method for manufacturing the same
US11189593B2 (en) Integrated device package
US20210280505A1 (en) Wiring structure and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant