CN117153780A - 硅穿孔结构的制备方法和硅穿孔结构 - Google Patents
硅穿孔结构的制备方法和硅穿孔结构 Download PDFInfo
- Publication number
- CN117153780A CN117153780A CN202311394918.4A CN202311394918A CN117153780A CN 117153780 A CN117153780 A CN 117153780A CN 202311394918 A CN202311394918 A CN 202311394918A CN 117153780 A CN117153780 A CN 117153780A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- arc
- substrate
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims abstract description 241
- 229910052751 metal Inorganic materials 0.000 claims abstract description 195
- 239000002184 metal Substances 0.000 claims abstract description 195
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 48
- 229910000679 solder Inorganic materials 0.000 claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000000227 grinding Methods 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000004308 accommodation Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 238000002360 preparation method Methods 0.000 abstract description 10
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000032798 delamination Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004520 electroporation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种硅穿孔结构的制备方法和硅穿孔结构，涉及硅穿孔技术领域，首先在衬底的正面刻蚀形成容置凹槽，然后在容置凹槽的周围和内部沉积形成第一保护层，第一保护层至少部分覆盖容置凹槽的底壁，并形成第二弧形结构。然后在第一保护层的表面依次形成第一金属层和第二金属层，再对衬底的背面进行研磨或刻蚀至容置凹槽，最后在衬底的背面形成焊球。相较于现有技术，在研磨过程中，第二弧形结构首先被研磨，可以有效减少研磨时的底部的第二金属层周围的应力，从而避免传统技术中金属柱与内壁应力分层的问题。或者直接采用刻蚀手段来避免研磨，同样能够避免传统技术中金属柱与内壁应力分层的问题，保证了第二金属层的传输性能。
Description
技术领域
本发明涉及硅穿孔技术领域，具体而言，涉及一种硅穿孔结构的制备方法和硅穿孔结构。
背景技术
随着半导体行业的快速发展，chiplet技术采用新的设计方式，将不同功能的小芯片封装在一起，从而形成异构集成的芯片封装结构。随着芯片的输入/输出密度越来越高以及集成在单个封装件内的数量显著增加，同时各种2.5D和3D封装技术作为多芯片封装方案来连接单个封装件内的相邻芯片焊盘线路，因此提出了硅穿孔技术以形成异构集成封装结构，从而实现多芯片集成并且减少封装体积以及布线层数。
通常使用硅衬底上采用硅通孔技术（Through Silicon Via，缩写TSV）能实现芯片Die与Die间的垂直互连，通过在硅（Si）上打通孔进行芯片间的互连，有效缩短互连线长度，减少信号传输延迟和损失，降低功耗和封装体积，实现多功能、高性能的芯片系统级封装。常规技术中，硅通孔技术中通常采用刻蚀或者激光开孔技术形成孔后，再次采用电镀方式沉积金属层（铜）形成导电柱，再通过研磨手段露出金属柱。其硅衬底结构在金属导电柱表面研磨时容易导致导电柱与衬底（二氧化硅）内壁结合力不佳(其研磨时受到横向应力拉扯导致)。尤其在研磨时导电柱与研磨接触面区域导电柱与二氧化硅内壁周围存在结合不佳导致分层断裂等问题，影响导电柱的传输性能。
发明内容
本发明的目的包括，例如，提供了一种硅穿孔结构的制备方法和硅穿孔结构，其能够有效减小或避免研磨时的底部金属柱周围应力，避免传统技术中的金属柱与内壁应力分层问题，保证金属柱的传输性能。
本发明的实施例可以这样实现：
第一方面，本发明提供一种硅穿孔结构的制备方法，包括：
提供衬底；
在所述衬底的正面刻蚀形成容置凹槽；
在所述容置凹槽的周围和内部沉积形成第一保护层，所述第一保护层部分覆盖所述容置凹槽的侧壁，并形成第一弧形结构，且所述第一保护层至少部分覆盖所述容置凹槽的底壁，并形成第二弧形结构，所述第一弧形结构和所述第二弧形结构相间隔，并露出所述容置凹槽的部分侧壁；
在所述第一保护层的表面形成第一金属层；
在所述第一金属层的表面形成第二金属层，所述第二金属层填充所述容置凹槽；
对所述衬底的背面进行研磨或刻蚀至所述容置凹槽，以露出所述第二金属层的端面；
在所述衬底的背面形成焊球，所述焊球与所述第二金属层电连接。
在可选的实施方式中，对所述衬底的背面进行研磨至所述容置凹槽的步骤，包括：
对所述衬底的背面研磨至停止层；
其中，所述停止层位于所述第一弧形结构和所述第二弧形结构之间。
在可选的实施方式中，对所述衬底的背面研磨至停止层的步骤，包括：
对所述衬底的背面研磨至停止层，并去除所述第二弧形结构和所述第一金属层。
在可选的实施方式中，在所述衬底的正面刻蚀形成容置凹槽的步骤，包括：
利用干法刻蚀工艺在所述衬底的正面形成容置凹槽；
利用清洗工艺将所述容置凹槽内的残留物清除；
其中，所述容置凹槽的开口边缘形成有圆弧倒角。
在可选的实施方式中，在所述容置凹槽的周围和内部沉积形成第一保护层的步骤，包括：
利用化学气相沉积工艺在所述容置凹槽的周围和内部形成第一保护层；
其中，所述第一弧形结构的厚度T1与第二弧形结构的厚度T2相同。
在可选的实施方式中，对所述衬底的背面进行刻蚀至所述容置凹槽的步骤，包括：
对所述衬底的背面刻蚀至停止层，并形成贯通凹槽；
其中，所述停止层位于所述第一弧形结构和所述第二弧形结构之间。
在可选的实施方式中，对所述衬底的背面刻蚀至停止层的步骤，包括：
对所述衬底的背面刻蚀至停止层，并去除所述第二弧形结构。
在可选的实施方式中，对所述衬底的背面刻蚀至停止层的步骤之后，所述制备方法还包括：
在所述贯通凹槽的周围和内部沉积形成第二保护层，所述第二保护层部分覆盖所述贯通凹槽的侧壁，并形成第三弧形结构，且所述第二保护层部分覆盖所述贯通凹槽的底壁，并形成第四弧形结构，所述第四弧形结构和所述第三弧形结构相间隔，并露出所述贯通凹槽的部分侧壁；
在所述第二保护层的表面形成第三金属层，所述第三金属层与所述第二金属层接触；
在所述第三金属层的表面形成第四金属层，所述第四金属层填充所述贯通凹槽；
其中，所述焊球设置在所述第四金属层的表面。
第二方面，本发明提供一种硅穿孔结构，采用如前述实施方式任一项所述的硅穿孔结构的制备方法制备而成，包括：
衬底，所述衬底的正面设置有容置凹槽；
第一保护层，所述第一保护层设置在所述容置凹槽的周围和内部，所述第一保护层部分覆盖所述容置凹槽的侧壁，并形成第一弧形结构；
第一金属层，所述第一金属层设置在所述第一保护层的表面；
第二金属层，所述第二金属层设置在所述第一金属层的表面；
焊球，所述焊球设置在所述衬底的背面，并与所述第二金属层电连接。
在可选的实施方式中，所述容置凹槽的开口边缘形成有圆弧倒角。
在可选的实施方式中，所述第一弧形结构的厚度T1与第二弧形结构的厚度T2相同。
在可选的实施方式中，所述衬底的背面还设置有贯通凹槽，所述贯通凹槽与所述容置凹槽连通，所述焊球覆盖在所述贯通凹槽上。
在可选的实施方式中，所述硅穿孔结构还包括：
第二保护层，所述第二保护层设置在所述贯通凹槽的周围和内部，所述第二保护层部分覆盖所述贯通凹槽的侧壁，并形成第三弧形结构，且所述第二保护层部分覆盖所述贯通凹槽的底壁，并形成第四弧形结构，所述第四弧形结构和所述第三弧形结构相间隔，并露出所述贯通凹槽的部分侧壁；
第三金属层，所述第三金属层设置在所述第二保护层的表面，且所述第三金属层与所述第二金属层接触；
第四金属层，所述第四金属层设置在所述第三金属层的表面，并填充所述贯通凹槽；
其中，所述焊球设置在所述第四金属层的表面。
本发明实施例的有益效果包括，例如：
本发明实施例提供的硅穿孔结构的制备方法和硅穿孔结构，首先在衬底的正面刻蚀形成容置凹槽，然后在容置凹槽的周围和内部沉积形成第一保护层，第一保护层至少部分覆盖容置凹槽的底壁，并形成第二弧形结构，第一弧形结构和第二弧形结构相间隔，并露出容置凹槽的部分侧壁。然后在第一保护层的表面依次形成第一金属层和第二金属层，第二金属层填充容置凹槽，再对衬底的背面进行研磨或刻蚀至容置凹槽，从而露出第二金属层，最后在衬底的背面形成焊球，焊球与第二金属层电连接。相较于现有技术，本发明通过在容置凹槽的底壁形成第二弧形结构，在研磨过程中，第二弧形结构首先被研磨，可以有效减少研磨时的底部的第二金属层周围的应力，即减少第二金属层与研磨面的接触面积，从而避免传统技术中金属柱与内壁应力分层的问题。或者直接采用刻蚀手段来避免研磨，同样能够避免传统技术中金属柱与内壁应力分层的问题，保证了第二金属层的传输性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的硅穿孔结构的制备方法的步骤框图；
图2至图7为本发明第一实施例提供的硅穿孔结构的制备方法的工艺流程图；
图8为本发明第一实施例提供的硅穿孔结构在第一视角下的结构示意图；
图9为本发明第一实施例提供的硅穿孔结构在第二视角下且省去了焊球的结构示意图；
图10和图11为本发明第一实施例提供的硅穿孔结构的不同应用场景示意图；
图12至图16为本发明第二实施例提供的硅穿孔结构的制备方法的工艺流程图；
图17为本发明第二实施例提供的硅穿孔结构示意图。
图标：100-硅穿孔结构；110-衬底；111-容置凹槽；113-圆弧倒角；115-贯通凹槽；120-第一保护层；121-第一弧形结构；123-第二弧形结构；130-第一金属层；140-第二金属层；150-第二保护层；151-第三弧形结构；153-第四弧形结构；160-第三金属层；170-第四金属层；180-焊球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的硅穿孔技术，通常存在以下问题：
1.常规技术中，采用其硅衬底结构在金属导电柱表面研磨时容易存在导电柱与衬底（二氧化硅）内壁结合力不佳的问题(其研磨时受到横向应力拉扯导致)，尤其在研磨时导电柱与研磨接触面区域，导电柱与二氧化硅内壁周围存在结合不佳分层断裂等问题，影响导电柱的传输性能。
2.常规的铜柱凸块或焊球底部金属原子，存在电子迁移问题，导致铜柱凸块或焊球寿命显著下降。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1，本实施例提供了一种硅穿孔结构100的制备方法，其能够避免传统技术中金属柱与内壁应力分层的问题，保证了第二金属层140的传输性能。并且，其能够减缓焊接过程中的电子迁移问题，能够提升产品的导电性能。
本实施例提供的硅穿孔结构100的制备方法，包括以下步骤：
S1：提供衬底110。
具体地，结合参见图2，首先取一衬底110，该衬底110可以是玻璃、硅、氧化硅或氮化镓等材料，同时衬底110也可以是带有功能芯片结构的晶圆。优选地，本实施例中可以采用硅衬底110。
S2：在衬底110的正面刻蚀形成容置凹槽111。
具体地，结合参见图3，可以首先利用干法刻蚀工艺在衬底110的正面形成容置凹槽111，然后利用清洗工艺将容置凹槽111内的残留物清除；其中，容置凹槽111的开口边缘形成有圆弧倒角113。
在实际制备过程中，可以利用干法刻蚀工艺，例如采用02和SF6的混合等离子气体进行干法刻蚀工艺，与传统的化学刻蚀方式不同，干法刻蚀工艺可以避免刻蚀液残留导致孔内残留物与保护层结合不好的问题。刻蚀完成后可以利用清洗工艺，利用等离子清洗方式将孔内残留物清除。
需要说明的是，在干法刻蚀时，通过SF6刻蚀释放游离反应离子，轰击硅衬底110表面形成容置凹槽111，容置凹槽111的深度为H，不贯穿衬底110并预留一定厚度。并且在容置凹槽111的开口处形成圆弧R倒角，其中容置凹槽111的孔径为D，由于在蚀刻形成容置凹槽111过程中需要考虑开槽的深宽比，通过在凹槽口形成R倒角形状，有利于提升等离子进入的面积，即提升凹槽表面的宽度以及向内延伸的宽度，从而降低开槽的难度，提升了开槽的深宽比，例如，深宽比可以满足H:D= 1:10，采用倒角圆弧R倒角后，能够提升容置凹槽111的开口表面D的宽度。
S3：在容置凹槽111的周围和内部沉积形成第一保护层120。
具体地，结合参见图4，第一保护层120部分覆盖容置凹槽111的侧壁，并形成第一弧形结构121，且第一保护层120至少部分覆盖容置凹槽111的底壁，并形成第二弧形结构123，第一弧形结构121和第二弧形结构123相间隔，并露出容置凹槽111的部分侧壁。在实际沉积第一保护层120时，可以利用化学气相沉积工艺在容置凹槽111的周围和内部形成第一保护层120；其中，第一弧形结构121的厚度T1与第二弧形结构123的厚度T2相同。
在本实施例中，第一保护层120可以是二氧化硅或氮化硅，实际制备过程中，可以利用化学气相沉积工艺，利用甲硅烷（SiH4）气体与氧气（O2）发生反应形成二氧化硅（SiO2），或者利用甲硅烷（SiH4）气体与氨气（NH3）发生反应形成氮化硅（Si3N4）。其中，第一保护层120在容置凹槽111的侧壁形成第一弧形结构121，并在容置凹槽111的底壁形成第二弧形结构123，同时第一弧形结构121和第二弧形结构123之间预留空间给后续的金属层。
S4：在第一保护层120的表面形成第一金属层130。
具体地，结合参见图5，可以利用电镀工艺或者金属溅射方式在第一保护层120上电镀形成一层金属，并形成第一金属层130。其中，第一金属层130可以作为种子层，提升后续金属的结合力，第一金属层130的材料可以是Ti/Cu或Ti/Au。
S5：在第一金属层130的表面形成第二金属层140。
具体地，结合参见图6，第二金属层140填充容置凹槽111，可以利用电镀金属的方式填充容置凹槽111，从而在第一金属层130的表面形成第二金属层140，第二金属层140可以是铜层，然后利用高温退火方式，退火温度500℃-1000℃，从而消除金属应力，并使得第一金属层130和第二金属层140形成具有弧形结构的金属层，该弧形结构的金属柱可以大幅提升结构强度。
S6：对衬底110的背面进行研磨至容置凹槽111。
具体地，结合参见图7，研磨时可以对衬底110的背面研磨至停止层，该停止层位于第一弧形结构121和第二弧形结构123之间。优选地，停止层可以靠近第一弧形结构121，对衬底110的背面研磨至停止层，并去除第二弧形结构123和第一金属层130，从而能够完全露出第二金属层140的端面。
在实际研磨时，可以将衬底110进行研磨至H1深度，且不超过H2深度，其中，H1表示位于贯通凹槽115侧壁上的第一金属层130与未研磨前衬底110的表面之间的距离，H2表示第一弧形结构121与未研磨前衬底110的表面之间的距离。利用研磨工艺将金属柱表面达到同一水平，便于后续焊球180生长。优选地，此处可以研磨至靠近第一弧形结构121的位置，并将第一金属层130和第二金属层140露出。
需要说明的是，在研磨过程中，由于第二金属层140呈弧形金属柱状，可以有效避免研磨时带来的横向应力。同时底部具有第二弧形结构123，在研磨时可以减少第二金属层140与研磨接触面之间的接触面积，从而可以有效减少研磨时底部金属柱周围应力，避免传统技术中金属柱与凹槽内壁应力分层的问题。
值得注意的是，此处第二金属层140形成的金属柱面积减小，能够减少底部金属圆周，避免焊接锡球过程中的电子迁移问题，从而提升产品的导电性能。
S7：在衬底110的背面形成焊球180。
具体地，结合参见图8，焊球180与第二金属层140电连接，在实际制备时，可以利用印刷方式，例如通过钢网印刷方式，在第二金属层140的表面印刷锡膏，并通过回流焊工艺，形成锡球，完成制程。其中第一金属层130和第二金属层140均外露于衬底110，且第一金属层130位于第二金属层140的边缘位置，锡球直接覆盖在第一金属层130和第二金属层140上，能够提升焊球180的结合力，并防止锡球底切现象。
需要说明的是，在本发明其他较佳的实施例中，也可以在衬底110的背面先制备一层金属层，再在金属层的表面制备焊球180，从而进一步提升焊球180的结合力。或者，在本发明其他较佳的实施例中，也可以在衬底110的背面先制备线路层，再在线路层的表面制备焊球180，从而通过线路层来实现电气连接，提升本申请封装结构的适用性。
请参见图8和图9，本实施例还提供了一种硅穿孔结构100，其采用前述的硅穿孔结构100的制备方法制备而成，该硅穿孔结构100包括衬底110、第一保护层120、第一金属层130、第二金属层140和焊球180，衬底110的正面设置有容置凹槽111，第一保护层120设置在容置凹槽111的周围和内部，第一保护层120部分覆盖容置凹槽111的侧壁，并形成第一弧形结构121；第一金属层130设置在第一保护层120的表面；第二金属层140设置在第一金属层130的表面；焊球180设置在衬底110的背面，并与第二金属层140电连接。
在本实施例中，容置凹槽111的开口边缘形成有圆弧倒角113。具体地，可以通过干法刻蚀方式形成容置凹槽111，通过SF6刻蚀释放游离反应离子，轰击硅衬底110表面形成容置凹槽111，容置凹槽111的深度为H，不贯穿衬底110并预留一定厚度。并且在容置凹槽111的开口处形成圆弧R倒角，其中容置凹槽111的孔径为D，由于在蚀刻形成容置凹槽111过程中需要考虑开槽的深宽比，通过在凹槽口形成R倒角形状，有利于提升等离子进入的面积，即提升凹槽表面的宽度以及向内延伸的宽度，从而降低开槽的难度，提升了开槽的深宽比，例如，深宽比可以满足H:D= 1:10，采用倒角圆弧R倒角后，能够提升容置凹槽111的开口表面D的宽度。
在本实施例中，第一弧形结构121的厚度T1与第二弧形结构123的厚度T2相同。具体地，第一保护层120可以是二氧化硅或氮化硅，实际制备过程中，可以利用化学气相沉积工艺，利用甲硅烷（SiH4）气体与氧气（O2）发生反应形成二氧化硅（SiO2），或者利用甲硅烷（SiH4）气体与氨气（NH3）发生反应形成氮化硅（Si3N4）。其中，第一保护层120在容置凹槽111的侧壁形成第一弧形结构121，并在容置凹槽111的底壁形成第二弧形结构123，同时第一弧形结构121和第二弧形结构123之间预留空间给后续的金属层。
在本实施例中，第一金属层130和第二金属层140均外露于衬底110的背面，第一金属层130位于第二金属层140的边缘区域，焊球180覆盖在第一金属层130和第二金属层140上，第一金属层130可以提升焊球180的结合力，同时可以防止焊球180发生底切现象。
需要说明的是，本实施例中，第二金属层140填充容置凹槽111能够形成弧形的金属柱，并且外露于衬底110的背面的有第一金属层130和第二金属层140，能够使得第二金属层140形成的金属柱面积减小，从而能够减小底部金属原子带来的电子迁移问题，避免焊接锡球过程中产生的电子迁移问题，提升产品的导电性能。
在本实施例中，衬底110的材料可以是玻璃、硅、氧化硅或氮化镓等材料，其衬底110可以用于构成2.5D异构集成结构，衬底110金属柱可以采用布线层相连，并通过叠层衬底110结构，能够提升集成度，如图10。或者，衬底110可以为带有功能的晶圆芯片结构，从而形成HBM集成结构，采用在晶圆芯片上形成金属柱，从而形成HBM集成结合，如图11。
综上所述，本实施例提供的硅穿孔结构100的制备方法和硅穿孔结构100，首先在衬底110的正面刻蚀形成容置凹槽111，然后在容置凹槽111的周围和内部沉积形成第一保护层120，第一保护层120至少部分覆盖容置凹槽111的底壁，并形成第二弧形结构123，第一弧形结构121和第二弧形结构123相间隔，并露出容置凹槽111的部分侧壁。然后在第一保护层120的表面依次形成第一金属层130和第二金属层140，第二金属层140填充容置凹槽111，再对衬底110的背面进行研磨或刻蚀至容置凹槽111，从而露出第二金属层140，最后在衬底110的背面形成焊球180，焊球180与第二金属层140电连接。相较于现有技术，本实施例通过在容置凹槽111的底壁形成第二弧形结构123，在研磨过程中，第二弧形结构123首先被研磨，可以有效减少研磨时的底部的第二金属层140周围的应力，即减少第二金属层140与研磨面的接触面积，从而避免传统技术中金属柱与内壁应力分层的问题，保证了第二金属层140的传输性能。同时，通过减小第二金属层140形成的金属柱的面积，能够减小底部金属原子带来的电子迁移问题，避免焊接锡球过程中产生的电子迁移问题，提升产品的导电性能。
第二实施例
本实施例提供了一种硅穿孔结构100的制备方法，其基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，该制备方法的步骤S1至步骤S5与第一实施例相同，所不同的仅仅在于本实施例中形成了多个第二弧形结构123，例如可以形成两个第二弧形结构123，如图12，两个第二弧形结构123在容置凹槽111的底壁上相间隔。其余步骤具体可以参见第一实施例中的相关内容。本实施例中的制备方法还包括以下步骤：
S6：对衬底110的背面进行刻蚀至容置凹槽111。
具体地，结合参见图12和图13，刻蚀时可以对衬底110的背面刻蚀至停止层，并形成贯通凹槽115，该贯通凹槽115与容置凹槽111的位置对应；其中，停止层位于第一弧形结构121和第二弧形结构123之间。优选地，刻蚀时可以对衬底110的背面刻蚀至停止层，并去除第二弧形结构123，去除第二弧形结构123后在贯通凹槽115的底壁留下两个间隔设置的弧形沟槽。
S7：在贯通凹槽115的周围和内部沉积形成第二保护层150。
具体地，结合参见图14，第二保护层150部分覆盖贯通凹槽115的侧壁，并形成第三弧形结构151，且第二保护层150部分覆盖贯通凹槽115的底壁，并形成第四弧形结构153，第四弧形结构153和第三弧形结构151相间隔，并露出贯通凹槽115的部分侧壁。其中，第二保护层150的材料和制备方式与第一保护层120相同，具体可以参考第一实施例。其中第四弧形结构153可以位于两个弧形沟槽之间。
需要说明的是，本实施例中第四弧形结构153和两个弧形沟槽也可以呈阵列状分布在贯通凹槽115的底壁上，对于第四弧形结构153与弧形沟槽的具体位置关系、组合以及数量，在此不作具体限定。
S8：在第二保护层150的表面形成第三金属层160。
具体地，结合参见图15，第三金属层160与第二金属层140接触，并覆盖在第二保护层150的表面，同时第三金属层160可以填充两个弧形沟槽，实现对贯通凹槽115底壁的全覆盖，提升金属柱的结合力，同时双弧形结构，能够减小金属柱内部应力，提升其结构强度。其中第三金属层160的材料和形成方式与第一实施例中的第一金属层130相同，具体可以参考第一实施例。
S9：在第三金属层160的表面形成第四金属层170。
具体地，结合参见图16，第四金属层170填充贯通凹槽115，其中第四金属层170的材料和形成方式与第一实施例中的第二金属层140相同。
S10：在第四金属层170上形成焊球180。
具体地，参见图17，可以通过利用印刷方式，例如通过钢网印刷方式，并通过回流焊工艺，形成锡球，完成制程。
本实施例还提供了一种硅穿孔结构100，采用如前述的硅穿孔结构100的制备方法制备而成，该硅穿孔结构100包括衬底110、第一保护层120、第一金属层130、第二金属层140、第二保护层150、第三金属层160、第四金属层170和焊球180，衬底110的正面设置有容置凹槽111；第一保护层120设置在容置凹槽111的周围和内部，第一保护层120部分覆盖容置凹槽111的侧壁，并形成第一弧形结构121；第一金属层130设置在第一保护层120的表面；第二金属层140设置在第一金属层130的表面；衬底110的背面还设置有贯通凹槽115，贯通凹槽115与容置凹槽111连通，焊球180覆盖在贯通凹槽115上。第二保护层150设置在贯通凹槽115的周围和内部，第二保护层150部分覆盖贯通凹槽115的侧壁，并形成第三弧形结构151，且第二保护层150部分覆盖贯通凹槽115的底壁，并形成第四弧形结构153，第四弧形结构153和第三弧形结构151相间隔，并露出贯通凹槽115的部分侧壁；第三金属层160设置在第二保护层150的表面，且第三金属层160与第二金属层140接触；第四金属层170设置在第三金属层160的表面，并填充贯通凹槽115；其中，焊球180设置在第四金属层170的表面。
在本实施例中，第四弧形结构153位于第三金属层160和第二金属层140之间，且第四弧形结构的设置，可以减少上下金属柱之间的接触面积，从而减少电子迁移率，进而提升产品的导电性能。
综上所述，本实施例提供的硅穿孔结构100的制备方法和硅穿孔结构100，首先在衬底110的正面刻蚀形成容置凹槽111，然后在容置凹槽111的周围和内部沉积形成第一保护层120，第一保护层120至少部分覆盖容置凹槽111的底壁，并形成第二弧形结构123，第一弧形结构121和第二弧形结构123相间隔，并露出容置凹槽111的部分侧壁。然后在第一保护层120的表面依次形成第一金属层130和第二金属层140，第二金属层140填充容置凹槽111，再对衬底110的背面进行刻蚀至容置凹槽111，从而露出第二金属层140，并依次完成第二保护层150、第三金属层160和第四金属层170的制备，最后在衬底110的背面形成焊球180。相较于现有技术，本发明通过采用刻蚀方式形成贯通凹槽115，以露出第二金属层140，避免传统技术中研磨导致的金属柱与内壁应力分层的问题。此外，通过设置双弧形沟槽，并由第三金属层160填充，能够提升上下金属柱的结合力。并且，通过设置第四弧形结构153，能够减少上下金属柱之间的接触面积，从而减少电子迁移率，进而提升产品的导电性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种硅穿孔结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底的正面刻蚀形成容置凹槽；
在所述容置凹槽的周围和内部沉积形成第一保护层，所述第一保护层部分覆盖所述容置凹槽的侧壁，并形成第一弧形结构，且所述第一保护层至少部分覆盖所述容置凹槽的底壁，并形成第二弧形结构，所述第一弧形结构和所述第二弧形结构相间隔，并露出所述容置凹槽的部分侧壁；
在所述第一保护层的表面形成第一金属层；
在所述第一金属层的表面形成第二金属层，所述第二金属层填充所述容置凹槽；
对所述衬底的背面进行研磨或刻蚀至所述容置凹槽，以露出所述第二金属层的端面；
在所述衬底的背面形成焊球，所述焊球与所述第二金属层电连接。
2.根据权利要求1所述的硅穿孔结构的制备方法，其特征在于，对所述衬底的背面进行研磨至所述容置凹槽的步骤，包括：
对所述衬底的背面研磨至停止层；
其中，所述停止层位于所述第一弧形结构和所述第二弧形结构之间。
3.根据权利要求2所述的硅穿孔结构的制备方法，其特征在于，对所述衬底的背面研磨至停止层的步骤，包括：
对所述衬底的背面研磨至停止层，并去除所述第二弧形结构和所述第一金属层。
4.根据权利要求1所述的硅穿孔结构的制备方法，其特征在于，在所述衬底的正面刻蚀形成容置凹槽的步骤，包括：
利用干法刻蚀工艺在所述衬底的正面形成容置凹槽；
利用清洗工艺将所述容置凹槽内的残留物清除；
其中，所述容置凹槽的开口边缘形成有圆弧倒角。
5.根据权利要求1所述的硅穿孔结构的制备方法，其特征在于，在所述容置凹槽的周围和内部沉积形成第一保护层的步骤，包括：
利用化学气相沉积工艺在所述容置凹槽的周围和内部形成第一保护层；
其中，所述第一弧形结构的厚度T1与第二弧形结构的厚度T2相同。
6.根据权利要求1所述的硅穿孔结构的制备方法，其特征在于，对所述衬底的背面进行刻蚀至所述容置凹槽的步骤，包括：
对所述衬底的背面刻蚀至停止层，并形成贯通凹槽；
其中，所述停止层位于所述第一弧形结构和所述第二弧形结构之间。
7.根据权利要求6所述的硅穿孔结构的制备方法，其特征在于，对所述衬底的背面刻蚀至停止层的步骤，包括：
对所述衬底的背面刻蚀至停止层，并去除所述第二弧形结构。
8.根据权利要求7所述的硅穿孔结构的制备方法，其特征在于，对所述衬底的背面刻蚀至停止层的步骤之后，所述制备方法还包括：
在所述贯通凹槽的周围和内部沉积形成第二保护层，所述第二保护层部分覆盖所述贯通凹槽的侧壁，并形成第三弧形结构，且所述第二保护层部分覆盖所述贯通凹槽的底壁，并形成第四弧形结构，所述第四弧形结构和所述第三弧形结构相间隔，并露出所述贯通凹槽的部分侧壁；
在所述第二保护层的表面形成第三金属层，所述第三金属层与所述第二金属层接触；
在所述第三金属层的表面形成第四金属层，所述第四金属层填充所述贯通凹槽；
其中，所述焊球设置在所述第四金属层的表面。
9.一种硅穿孔结构，采用如权利要求1-8任一项所述的硅穿孔结构的制备方法制备而成，其特征在于，包括：
衬底，所述衬底的正面设置有容置凹槽；
第一保护层，所述第一保护层设置在所述容置凹槽的周围和内部，所述第一保护层部分覆盖所述容置凹槽的侧壁，并形成第一弧形结构；
第一金属层，所述第一金属层设置在所述第一保护层的表面；
第二金属层，所述第二金属层设置在所述第一金属层的表面；
焊球，所述焊球设置在所述衬底的背面，并与所述第二金属层电连接。
10.根据权利要求9所述的硅穿孔结构，其特征在于，所述容置凹槽的开口边缘形成有圆弧倒角。
11.根据权利要求9所述的硅穿孔结构，其特征在于，所述第一弧形结构的厚度T1与第二弧形结构的厚度T2相同。
12.根据权利要求9所述的硅穿孔结构，其特征在于，所述衬底的背面还设置有贯通凹槽，所述贯通凹槽与所述容置凹槽连通，所述焊球覆盖在所述贯通凹槽上。
13.根据权利要求12所述的硅穿孔结构，其特征在于，所述硅穿孔结构还包括：
第二保护层，所述第二保护层设置在所述贯通凹槽的周围和内部，所述第二保护层部分覆盖所述贯通凹槽的侧壁，并形成第三弧形结构，且所述第二保护层部分覆盖所述贯通凹槽的底壁，并形成第四弧形结构，所述第四弧形结构和所述第三弧形结构相间隔，并露出所述贯通凹槽的部分侧壁；
第三金属层，所述第三金属层设置在所述第二保护层的表面，且所述第三金属层与所述第二金属层接触；
第四金属层，所述第四金属层设置在所述第三金属层的表面，并填充所述贯通凹槽；
其中，所述焊球设置在所述第四金属层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311394918.4A CN117153780B (zh) | 2023-10-26 | 2023-10-26 | 硅穿孔结构的制备方法和硅穿孔结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311394918.4A CN117153780B (zh) | 2023-10-26 | 2023-10-26 | 硅穿孔结构的制备方法和硅穿孔结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117153780A true CN117153780A (zh) | 2023-12-01 |
| CN117153780B CN117153780B (zh) | 2024-01-30 |
Family
ID=88904610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311394918.4A Active CN117153780B (zh) | 2023-10-26 | 2023-10-26 | 硅穿孔结构的制备方法和硅穿孔结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153780B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050121768A1 (en) * | 2003-12-05 | 2005-06-09 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
| US20090065907A1 (en) * | 2007-07-31 | 2009-03-12 | Tessera, Inc. | Semiconductor packaging process using through silicon vias |
| CN101950738A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| US20140227875A1 (en) * | 2013-02-14 | 2014-08-14 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for exposing a layer |
| CN110211924A (zh) * | 2019-06-20 | 2019-09-06 | 武汉新芯集成电路制造有限公司 | 一种晶圆结构的制造方法 |
| US11067459B1 (en) * | 2017-08-03 | 2021-07-20 | National Center For Advanced Package | Stress sensor structure and a manufacturing method thereof |
| CN113629006A (zh) * | 2021-07-26 | 2021-11-09 | 长江存储科技有限责任公司 | 形成铜结构的方法 |
| WO2023279543A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN116417356A (zh) * | 2023-06-12 | 2023-07-11 | 甬矽半导体(宁波)有限公司 | 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 |
-
2023
- 2023-10-26 CN CN202311394918.4A patent/CN117153780B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050121768A1 (en) * | 2003-12-05 | 2005-06-09 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
| US20090065907A1 (en) * | 2007-07-31 | 2009-03-12 | Tessera, Inc. | Semiconductor packaging process using through silicon vias |
| CN101950738A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| US20140227875A1 (en) * | 2013-02-14 | 2014-08-14 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for exposing a layer |
| US11067459B1 (en) * | 2017-08-03 | 2021-07-20 | National Center For Advanced Package | Stress sensor structure and a manufacturing method thereof |
| CN110211924A (zh) * | 2019-06-20 | 2019-09-06 | 武汉新芯集成电路制造有限公司 | 一种晶圆结构的制造方法 |
| WO2023279543A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN113629006A (zh) * | 2021-07-26 | 2021-11-09 | 长江存储科技有限责任公司 | 形成铜结构的方法 |
| CN116417356A (zh) * | 2023-06-12 | 2023-07-11 | 甬矽半导体(宁波)有限公司 | 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117153780B (zh) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102111419B1 (ko) | 리세스를 가진 금속 본드 형성 | |
| US6856025B2 (en) | Chip and wafer integration process using vertical connections | |
| US7939369B2 (en) | 3D integration structure and method using bonded metal planes | |
| CN101527300B (zh) | 堆叠式集成电路与其制造方法 | |
| US20100144094A1 (en) | Method of Forming Stacked Dies | |
| JP5670306B2 (ja) | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 | |
| US20110248404A1 (en) | Dummy Pattern in Wafer Backside Routing | |
| US8097953B2 (en) | Three-dimensional integrated circuit stacking-joint interface structure | |
| US20130230985A1 (en) | Three-Dimensional System-in-Package Architecture | |
| US7446424B2 (en) | Interconnect structure for semiconductor package | |
| US20070249153A1 (en) | Chip structure with half-tunneling electrical contact to have one electrical contact formed on inactive side thereof and method for producing the same | |
| JP2003142485A (ja) | 半導体装置及びその製造方法 | |
| TW201119001A (en) | Through-silicon via structure and a process for forming the same | |
| US20100072579A1 (en) | Through Substrate Conductors | |
| US9040418B2 (en) | Enhanced capture pads for through semiconductor vias | |
| JP2007095743A (ja) | 貫通孔配線及びその製造方法 | |
| US11791211B2 (en) | Semiconductor devices including through vias and methods of fabricating the same | |
| CN111769076A (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| CN102412193A (zh) | 硅通孔填充方法 | |
| CN117153780B (zh) | 硅穿孔结构的制备方法和硅穿孔结构 | |
| CN105489550B (zh) | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 | |
| CN115910958A (zh) | 一种转接板结构、形成方法及封装结构 | |
| US20130234326A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
| US20210335627A1 (en) | Backside interconnect for integrated circuit package interposer | |
| JP2003142648A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |