CN113629006A - 形成铜结构的方法 - Google Patents
形成铜结构的方法 Download PDFInfo
- Publication number
- CN113629006A CN113629006A CN202110842814.XA CN202110842814A CN113629006A CN 113629006 A CN113629006 A CN 113629006A CN 202110842814 A CN202110842814 A CN 202110842814A CN 113629006 A CN113629006 A CN 113629006A
- Authority
- CN
- China
- Prior art keywords
- pulse
- positive
- pulses
- forming
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000000151 deposition Methods 0.000 claims abstract description 81
- 229910052802 copper Inorganic materials 0.000 claims abstract description 68
- 239000010949 copper Substances 0.000 claims abstract description 68
- 238000009713 electroplating Methods 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000003247 decreasing effect Effects 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 claims description 31
- 238000009792 diffusion process Methods 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000000654 additive Substances 0.000 claims description 12
- 230000000996 additive effect Effects 0.000 claims description 11
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 11
- 239000003112 inhibitor Substances 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 10
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 239000010405 anode material Substances 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 71
- 230000008021 deposition Effects 0.000 description 54
- 239000010408 film Substances 0.000 description 33
- 239000013078 crystal Substances 0.000 description 27
- 230000007423 decrease Effects 0.000 description 13
- 230000007704 transition Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000011800 void material Substances 0.000 description 7
- 230000012010 growth Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001994 activation Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- -1 chlorine ions Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000011780 sodium chloride Substances 0.000 description 2
- 229920000463 Poly(ethylene glycol)-block-poly(propylene glycol)-block-poly(ethylene glycol) Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229920002594 Polyethylene Glycol 8000 Polymers 0.000 description 1
- 239000004353 Polyethylene glycol 8000 Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000001668 ameliorated effect Effects 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229920001400 block copolymer Polymers 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910000366 copper(II) sulfate Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229940085678 polyethylene glycol 8000 Drugs 0.000 description 1
- 235000019446 polyethylene glycol 8000 Nutrition 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000000542 sulfonic acid group Chemical group 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000000080 wetting agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种形成铜结构的方法,包括:提供半导体结构,半导体结构包括至少一个待填充的孔洞或沟槽;在孔洞或沟槽中形成导电薄膜或导电种子层;以导电薄膜或导电种子层为阴极,采用脉冲电镀沉积方法在孔洞或沟槽中形成铜结构,其中,脉冲电镀沉积方法中使用的脉冲包括第一期脉冲与第二期脉冲,第一期脉冲包括多个第一正电脉冲和多个负电脉冲,多个第一正电脉冲的电功依序逐渐递减,第二期脉冲包括多个第二正电脉冲,多个第二正电脉冲的电功相同,以改善容易形成空洞以及很难在小尺寸沟槽和通孔中形成纳米孪晶铜的问题,从而获得从底部到顶部的纳米孪晶铜结构。
Description
【技术领域】
本发明涉及半导体技术领域,具体涉及一种形成铜结构的方法。
【背景技术】
由于纯铜具有较低的电阻率、较高的热导率,在微电子器件中被广泛用作各种互连体,比如引线键合(wire bonding)、凸点下金属层(under bump metallization,UBM)、再布线层(Redistribution layer,RDL)、铜柱凸点(copper pillar)、通孔(via)、硅通孔(through silicon via,TSV)等。随着微电子器件的集成度不断提高,互连体尺寸不断减小,施加在铜互连体上的温度梯度、应力强度以及电流密度不断增加,这就要求铜互连体有更好的综合性能。而铜互连体的可靠性与微观组织、结构以及晶体取向有非常密切的关系,因此,可以通过改变铜互连体的组织进而改善纯铜的性能,比如纳米孪晶铜,纳米孪晶铜具有非常高的力学性能和超高的导电性能。目前,制备生长纳米孪晶铜较为常见的技术有磁控溅射和电镀沉积,由于磁控溅射的过程较为复杂,而且样品厚度有限,所以不适合微电子技术领域,而电镀沉积制备纳米孪晶铜在微电子技术领域应用广泛。
目前,电镀沉积制备纳米孪晶铜主要使用固定脉冲频率和峰值电流的方法,然而,首先,由于电镀沉积的电镀液通常使用无添加剂或者无抑制剂的硫酸铜(化学式:CuSO4)溶液,该电镀液与集成电路工艺中的溶液不兼容;其次,由于在电镀沉积铜时以各向同性的模式生长,导致容易形成空洞(void);最后,由于采用传统制备方法的籽晶层为多晶或非晶,存在较厚的过渡层,很难在小尺寸沟槽(trench)和通孔(via)中形成纳米孪晶铜。因此,现有技术存在缺陷,有待改进与发展。
【发明内容】
本发明的目的在于提供一种形成铜结构的方法,通过该方法改善电解液与集成电路工艺中的溶液不兼容、容易形成空洞(void)以及很难在小尺寸沟槽(trench)和通孔(via)中形成纳米孪晶铜的问题,从而获得从底部到顶部的纳米孪晶铜结构。
为了解决上述问题,本发明提供了一种形成铜结构的方法,包括:提供半导体结构,半导体结构包括至少一个待填充的孔洞或沟槽;在孔洞或沟槽中形成导电薄膜或导电种子层;以导电薄膜或导电种子层为阴极,采用脉冲电镀沉积方法在孔洞或沟槽中形成铜结构,其中,脉冲电镀沉积方法中使用的脉冲包括第一期脉冲与第二期脉冲,第一期脉冲包括多个第一正电脉冲和多个负电脉冲,多个第一正电脉冲的电功依序逐渐递减,第二期脉冲包括多个第二正电脉冲,多个第二正电脉冲的电功相同。
其中,各第一正电脉冲的电流和各第一正电脉冲的第一时间中,其中之一相同,另一依序逐渐减小。
其中,多个第一正电脉冲的电流相同,多个第一正电脉冲的第一时间依序逐渐减小。
其中,多个第一正电脉冲的第一时间相同,多个第一正电脉冲的电流依序逐渐减小。
其中,多个负电脉冲的电功依序逐渐递减。
其中,各负电脉冲的电流和各负电脉冲的第二时间中,其中之一相同,另一依序逐渐减小。
其中,多个负电脉冲的电流相同,多个负电脉冲的第二时间依序逐渐减小。
其中,多个负电脉冲的第二时间相同,多个负电脉冲的电流依序逐渐减小。
其中,负电脉冲的电功小于第一正电脉冲的电功。
其中,第二正电脉冲的电功小于第一正电脉冲的电功,第二正电脉冲的电功大于负电脉冲的电功。
其中,多个第二正电脉冲的第三时间相同,多个第二正电脉冲的电流相同。
其中,在第二期脉冲之前还包括中间期脉冲,中间期脉冲包括多个第三正电脉冲,多个第三正电脉冲的电功依序逐渐递减。
其中,第三正电脉冲的电功小于第一正电脉冲的电功。
其中,各第三正电脉冲的电流和各第三正电脉冲的第四时间中,其中之一相同,另一依序逐渐减小。
其中,多个第三正电脉冲的电流相同,多个第三正电脉冲的第四时间依序逐渐减小,且第三正电脉冲的第四时间不大于第一正电脉冲的第一时间。
其中,多个第三正电脉冲的第四时间相同,多个第三正电脉冲的电流依序逐渐减小,且第三正电脉冲的电流不大于第一正电脉冲的电流。
其中,在孔洞或沟槽中形成导电薄膜或导电种子层之前,还包括:
在孔洞或沟槽的底部和侧壁形成扩散阻挡层。
其中,扩散阻挡层的材料包括钽和/或钽化氮。
其中,通过物理气相沉积在孔洞或沟槽中形成导电薄膜或导电种子层。
其中,在孔洞或沟槽中形成导电薄膜或导电种子层之后,还包括:
对导电薄膜或导电种子层进行活化处理。
其中,在以导电薄膜或导电种子层为阴极,采用脉冲电镀沉积方法在孔洞或沟槽中形成铜结构之后,还包括:
退火处理。
其中,脉冲电镀沉积方法中使用的电镀液包括硫酸铜和添加剂。
其中,添加剂包括加速剂、抑制剂或平整剂中的任一种或多种。
其中,脉冲电镀沉积方法中使用的阳极材料包括磷和铜。
本发明的有益效果是:区别于现有技术,本发明提供的形成铜结构的方法,包括:提供半导体结构,半导体结构包括至少一个待填充的孔洞或沟槽;在孔洞或沟槽中形成导电薄膜或导电种子层;以导电薄膜或导电种子层为阴极,采用脉冲电镀沉积方法在孔洞或沟槽中形成铜结构,其中,脉冲电镀沉积方法中使用的脉冲包括第一期脉冲与第二期脉冲,第一期脉冲包括多个第一正电脉冲和多个负电脉冲,多个第一正电脉冲的电功依序逐渐递减,第二期脉冲包括多个第二正电脉冲,多个第二正电脉冲的电功相同,通过在第一期脉冲中采用负电脉冲,消除已经形成的铜结构表面的凸起,从而形成表面平整的过渡层,进而改善容易形成空洞以及由于过渡层较厚,很难在小尺寸的沟槽和通孔中形成孪晶的问题,通过在第二期脉冲中采用多个电功相同的第二正电脉冲,在<111>结晶面的铜上形成纳米孪晶铜,从而形成从底部到顶部的片层状的纳米孪晶铜结构。
【附图说明】
图1为本发明一个实施例的形成铜结构的方法的流程示意图;
图2为本发明一个实施例中提供半导体结构的结构示意图;
图3为本发明一个实施例中形成导电薄膜或导电种子层的结构示意图;
图4为本发明一个实施例中第一期脉冲中第一正电脉冲形成铜结构的结构示意图;
图5为本发明一个实施例中第一期脉冲中负电脉冲形成铜结构的结构示意图;
图6为本发明一个实施例中中间期脉冲形成铜结构的结构示意图;
图7为本发明一个实施例中第二期脉冲形成铜结构的结构示意图;
图8为本发明一个实施例的脉冲电镀沉积方法中各期脉冲的各脉冲示意图;
图9为本发明另一实施例的脉冲电镀沉积方法中各期脉冲的各脉冲示意图。
【具体实施方式】
下面结合附图和实施例,对本发明作进一步的详细描述。特别指出的是,以下实施例仅用于说明本发明,但不对本发明的范围进行限定。同样地,以下实施例仅为本发明的部分实施例而非全部实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
另外,本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在各个附图中,结构相似的单元采用相同的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,附图中可能未示出某些公知的部分。
如图1所示,本发明提供了一种形成铜结构的方法,具体流程对照图2至图7的结构图,可以包括如下:
S101步骤:提供半导体结构110,半导体结构110包括至少一个待填充的孔洞或沟槽120。
具体地,结合图2-7对本发明实施例的形成铜结构140的方法进行详细描述。应当理解,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。此外,为了便于描述,附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制,例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的,在任何意义上都不作为对本发明及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论,但在适用这些技术、方法和装置情况下,这些技术、方法和装置应当被视为本说明书的一部分。应当注意,相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义或说明,则在随后的附图的说明中将不需要对其进行进一步讨论。
图2显示S101步骤形成的结构,包括:半导体结构110,半导体结构110上至少设有一个待填充的孔洞或沟槽120。
具体地,半导体结构110可以是衬底,然后在衬底上形成有待填充的孔洞或沟槽120,而衬底作为形成半导体器件的基础,衬底的材料一般为半导体材料,可以是硅(Si)、锗(Ge)或硅锗(GeSi)、碳化硅(SiC)等,也可以是其它材料,半导体结构110还可以是在衬底的基础上形成有一个或多个膜层,然后在某一个或多个膜层上形成有待填充的孔洞或沟槽120,而衬底以及衬底上的一个或多个膜层可以形成为有源器件或无源器件。其中,孔洞或沟槽120可以是应用于后段工艺(back end of line,BEOL)中的沟槽(trench)或通孔(via),沟槽或者孔洞位于衬底上的一层或多膜层中,通过在沟槽或通孔中填充铜或其它金属材料,以形成金属互连层。孔洞或沟槽120也可以是硅通孔(through silicon via,TSV),在两片或者多片晶圆(此处的晶圆可以是上文的衬底,即硅通孔位于衬底上)之间穿一个或者多个硅通孔,再通过在硅通孔中填充铜或其它金属材料,以实现将两片或者多片晶圆进行键合(bonding),从而使得两片或者多片晶圆电连接。
S102步骤:在孔洞或沟槽120中形成导电薄膜或导电种子层130;
其中,S102步骤具体包括:
通过物理气相沉积在孔洞或沟槽120中形成导电薄膜或导电种子层130。
图3显示S102步骤形成的结构,包括:半导体结构110,半导体结构110上至少设有一个待填充的孔洞或沟槽120,孔洞或沟槽120的底部和侧壁都设有一层均匀的导电薄膜或导电种子层130。
具体地,为了能够使得铜通过脉冲电镀沉积在孔洞或沟槽120里面,需要在孔洞或沟槽120中沉积一层均匀的导电薄膜或导电种子层130,导电薄膜或导电种子层130需要具有均匀的厚度,以同时满足电性能和机械性能的要求,且导电薄膜或导电种子层130需要是连续的,并且没有针孔,以阻止杂质的进入和防止层间短路。一般情况下,导电薄膜或导电种子层130是一层均匀的金属薄膜,多采用物理气相沉积(PVD),此时,可以通过物理气相沉积在孔洞或沟槽120中形成均匀的导电薄膜或导电种子层130,为后续脉冲电镀沉积充当阴极。此外,还可以通过控制物理气相沉积的条件,比如温度、压力或反应时间等,在孔洞或沟槽120中形成具有尽量多的<111>结晶面的铜薄膜,因为在<111>结晶面的铜的基础上在后续的脉冲电镀沉积中容易形成具有更多的<111>结晶面的铜,从而形成更多的纳米孪晶铜。
其中,在S102步骤之前,还包括:
在孔洞或沟槽120的底部和侧壁形成扩散阻挡层。
具体地,由于铜在硅或硅的氧化物中都有较高的扩散速率,一旦铜原子经硅或硅的氧化物进入邻近器件,会导致器件的性能退化甚至失效。比如,当在孔洞或沟槽120中填充铜形成铜结构140时,孔洞或沟槽的侧壁的材料一般是硅或硅的氧化物,而铜与硅或硅的氧化物的粘附性较弱,且铜容易在硅或硅的氧化物中扩散,导致与铜临近的器件电性失效。因此,在形成铜结构140之前,需要在孔洞或沟槽120的底部和侧壁形成扩散阻挡层。
其中,扩散阻挡层的材料包括钽和/或钽化氮。
具体地,扩散阻挡层应该具备以下基本性能:优良的稳定性和阻挡铜扩散的特性;较低的电阻率,由于扩散阻挡层包围在每层的铜结构140周围,扩散阻挡层的电阻也成为铜结构140形成的互连体电阻的一部分,扩散阻挡层的电阻率低可以使得整个互连体的电阻更小;与低K(介电常数)介质、铜和刻蚀终止层(etch stop layer)等都有较好的粘附性,但不能与其发生任何反应,由于钽可以同时作为铜的扩散阻挡层和粘附层,一般情况下,扩散阻挡层的材料包括钽和/或钽化氮,比如,钽(Ta)/钽化氮(TaN)的双层结构,由于钽化氮只是局部结晶,当铜原子沿着钽晶粒间界扩散至钽和钽化氮的界面处,由于钽化氮不是全面结晶,这些铜原子还需要找钽化氮的晶粒间界或者某些局域缺陷作为扩散途径,相对于钽或钽化氮的单层薄膜来说,钽/钽化氮的双层结构中铜原子扩散到硅或硅的氧化物的路径更长,增加了扩散阻挡层的有效厚度,以实现将填充之后的铜结构140约束在互连体中,同时实现防止铜的氧化或腐蚀和改善铜与介质的粘附性。
其中,在S102步骤之后,还包括:
对导电薄膜或导电种子层130进行活化处理。
具体地,活化处理一般用于处理颗粒非常小的粒子,使之反应活性增强,通过对导电薄膜或导电种子层130进行活化处理,比如,对导电薄膜或导电种子层130使用5wt%的盐酸进行酸洗活化,以保证导电薄膜或导电种子层130的表面状态一致。
S103步骤:以导电薄膜或导电种子层130为阴极,采用脉冲电镀沉积方法在孔洞或沟槽120中形成铜结构140,其中,脉冲电镀沉积方法中使用的脉冲包括第一期脉冲与第二期脉冲,第一期脉冲包括多个第一正电脉冲和多个负电脉冲,多个第一正电脉冲的电功依序逐渐递减,第二期脉冲包括多个第二正电脉冲,多个第二正电脉冲的电功相同。
其中,脉冲电镀沉积方法中使用的阳极材料包括磷和铜。
具体地,脉冲信号是一种离散信号,形状多种多样,与普通模拟信号(如正弦波)相比,脉冲信号的波形在Y轴不连续(波形与波形之间有明显的间隔),但具有一定的周期性,最常见的脉冲波是矩形波(也就是方波)。脉冲信号可以是电流信号或者电压信号,主要特性有波形、幅度、宽度和重复频率等。脉冲电镀沉积是通过控制脉冲的波形、频率、通断比以及平均电流密度等参数使电沉积过程的变化范围很宽,从而得到具有一定特性的纳米孪晶。通过脉冲电镀沉积制备纳米孪晶,沉积层具有高密度和低孔隙率,晶粒尺寸分布窄,容易获得大量的纯金属、合金和复合材料纳米孪晶,且工艺流程简单。
具体地,脉冲电镀沉积方法中使用的脉冲包括第一期脉冲与第二期脉冲,第一期脉冲包括多个第一正电脉冲和多个负电脉冲,多个第一正电脉冲的电功依序逐渐递减,第一正电脉冲可以是电压信号或者电流信号,当第一正电脉冲是电流信号时,第一正电脉冲是指,电流的方向是从阳极流向导电薄膜或导电种子层130的阴极,同理可知,负电脉冲是指,电流的方向是从导电薄膜或导电种子层130的阴极流向阳极。
其中,多个负电脉冲的电功依序逐渐递减。
其中,负电脉冲的电功小于第一正电脉冲的电功。
具体地,在采用第一期脉冲进行脉冲电镀沉积时,当脉冲处于第一个第一正电脉冲时,电流从阳极流向导电薄膜或导电种子层130的阴极,开始在孔洞或沟槽120中沉积铜,如图4所示,以导电薄膜或导电种子层130为基础,在孔洞或沟槽120中开始沉积铜结构140,铜结构140的表面有多个明显的凸起141,此时,由于第一正电脉冲的电功较大,对应地,沉积速率较大,不同区域的沉积速率差异较大,在沉积速率大的地方容易形成明显的凸起141;当脉冲处于第一个负电脉冲时,电流从导电薄膜或导电种子层130的阴极流向阳极,通过负电脉冲溶解已经形成的铜结构140表面的凸起141,如图5所示,铜结构140表面平整没有明显的凸起141,由于负电脉冲的电功比第一正电脉冲的电功要小得多,比如,负电脉冲的电功大概不到第一正电脉冲电功的三分之一,对应地,溶解已经形成的铜结构140表面的凸起141的速率较小,通过负电脉冲溶解已经形成的铜结构140表面明显的凸起141,以形成表面相对平整的铜结构140。
随后,当脉冲处于第二个第一正电脉冲时,开始在孔洞或沟槽120中在先形成的表面相对平整的铜结构140的基础上沉积铜,由于在孔洞或沟槽120中已经形成有表面相对平整的铜结构140,此时,需要稳定地沉积铜,不需要第一个第一正电脉冲那么大的沉积速率,相应地,第一正电脉冲的电功逐渐减小,以形成表面相对平整且致密的过渡层,从而解决在孔洞或沟槽120中沉积铜时容易形成空洞以及由于过渡层较厚,很难在小尺寸的沟槽和通孔中形成纳米孪晶的问题。
然后,当脉冲处于第二个负电脉冲时,通过负电脉冲溶解已经形成的铜结构140表面的凸起141,此时,因为已经进行了第一个负电脉冲,铜结构140表面的凸起141已经逐渐被溶解,不再需要如第一个负电脉冲那么大的溶解速率,对应地,需要的负电脉冲的电功逐渐降低,通过多个负电脉冲溶解已经形成的铜结构140表面明显的凸起141,以形成表面平整的铜结构140。
最后,通过多个交替出现且电功逐渐递减的第一正电脉冲和负电脉冲,以消除铜结构140表面的凸起141,形成表面相对平整且致密的过渡层,从而解决在孔洞或沟槽120中沉积铜时容易形成空洞以及由于过渡层较厚,很难在小尺寸的沟槽和通孔中形成纳米孪晶的问题。
其中,在第二期脉冲之前还包括中间期脉冲,中间期脉冲包括多个第三正电脉冲,多个第三正电脉冲的电功依序逐渐递减。
其中,第三正电脉冲的电功小于第一正电脉冲的电功。
具体地,在完成第一期脉冲的脉冲电镀沉积之后,继续进行中间期脉冲的脉冲电镀沉积,随着在孔洞或沟槽120中不断地形成铜结构140,孔洞或沟槽120的剩余空间逐渐变小,此时,不再需要第一期脉冲的第一正电脉冲那样大的沉积速率,而是需要逐渐减缓铜沉积的速率,从而在孔洞或沟槽120的剩余空间中稳定地沉积铜,可以通过多个第三正电脉冲的电功依序逐渐递减,使铜的沉积速率逐渐减小,因此,第三正电脉冲的电功小于第一正电脉冲的电功。
具体地,当中间期脉冲的电流关断时,在先形成的铜会释放应力,晶粒会慢慢长大,形成具有<111>结晶面的铜;当脉冲处于中间期脉冲的第三正电脉冲时,电流从阳极流向导电薄膜或导电种子层130以及在先形成的铜充当的阴极,通过第三正电脉冲在孔洞或沟槽120的<111>结晶面的铜上形成纳米孪晶铜,在完成中间期脉冲的脉冲电镀沉积之后,形成如图6所示的从底部到顶部片层状的纳米孪晶铜结构140。
具体地,在完成第一期脉冲的脉冲电镀沉积之后或在完成中间期脉冲的脉冲电镀沉积之后,继续进行第二期脉冲的脉冲电镀沉积,当第二期脉冲的电流关断时,在先形成的铜会释放应力,晶粒会慢慢长大,形成具有<111>结晶面的铜;当脉冲处于第二正电脉冲时,电流从阳极流向导电薄膜或导电种子层130以及在先形成的铜充当的阴极,通过第二正电脉冲在孔洞或沟槽120的<111>结晶面的铜上形成纳米孪晶铜。由于多个第二正电脉冲的电功相同,对应地,铜的沉积速度相同,从而形成如图7所示从底部到顶部以及半导体结构110上的片层状的纳米孪晶铜结构140。
其中,第二正电脉冲的电功小于第一正电脉冲的电功,第二正电脉冲的电功大于负电脉冲的电功。
具体地,在完成第一期脉冲的脉冲电镀沉积之后或在完成中间期脉冲的脉冲电镀沉积之后,继续进行第二期脉冲的脉冲电镀沉积,由于第一期脉冲的脉冲电镀沉积处于在孔洞或沟槽120中形成铜结构140的初始阶段,需要较大的沉积速率才能在孔洞或沟槽120中形成铜结构140,一般情况下,第一正电脉冲的沉积速率大于第二正电脉冲,对应地,第二正电脉冲的电功小于第一正电脉冲的电功。而第一期脉冲中的负电脉冲主要用于溶解掉在铜结构140表面的凸起141,仅需要很小的一个负电脉冲,一般情况下,第二正电脉冲的电功大于负电脉冲的电功。
此外,需要说明的是,针对不同需求的铜结构140,可以采用不同的脉冲电镀沉积方式,第二正电脉冲的电功也可以大于第一正电脉冲的电功,第二正电脉冲的电功也可以小于第一正电脉冲的电功,具体不作限制。
其中,各第一正电脉冲的电流和各第一正电脉冲的第一时间中,其中之一相同,另一依序逐渐减小。
具体地,电功(W)是指电流做的功,电流做功的多少跟电流(I)的大小、电压(U)的高低、通电时间(t)长短都有关系,即电功W=UIt。由上文可知,在采用第一期脉冲进行脉冲电镀沉积时,第一正电脉冲的电功逐渐减小,在进行脉冲电镀沉积时,一般采用的是固定的电压值,而根据电功的计算公式可知,可以将电流或者通电时间保持不变,另一个逐渐减小,从而使得第一正电脉冲的电功逐渐减小。
其中,各负电脉冲的电流和各负电脉冲的第二时间中,其中之一相同,另一依序逐渐减小。
具体地,由上文可知,在采用第一期脉冲进行脉冲电镀沉积时,负电脉冲的电功逐渐减小,在进行脉冲电镀沉积时,一般采用的是固定的电压值,而根据电功的计算公式可知,可以将电流或者通电时间保持不变,另一个逐渐减小,从而使得负电脉冲的电功逐渐减小。
其中,多个第一正电脉冲的电流相同,多个第一正电脉冲的第一时间依序逐渐减小。
其中,多个负电脉冲的电流相同,多个负电脉冲的第二时间依序逐渐减小。
如图8所示,为本发明一个实施例的脉冲电镀沉积方法中各期脉冲的各脉冲示意图,纵坐标为电流(I),横坐标为时间(t),横坐标分为第一期脉冲(T1)、中间期脉冲(T2)和第二期脉冲(T3),在采用第一期脉冲(T1)进行第一正电脉冲电镀沉积时,由于多个第一正电脉冲的电流相同,多个负电脉冲的电流也相同,且多个第一正电脉冲的第一时间和多个负电脉冲的第二时间分别依序逐渐减小,且电压可以看作是固定值,根据公式电功W=UIt可知,多个第一正电脉冲的电功和多个负电脉冲的电功分别依序逐渐递减,通过多个交替出现且电功逐渐递减的第一正电脉冲和负电脉冲,以消除铜结构140表面的凸起141,形成表面相对平整且致密的过渡层,从而解决在孔洞或沟槽120中沉积铜时容易形成空洞以及由于过渡层较厚,很难在小尺寸的沟槽和通孔中形成纳米孪晶的问题。
其中,多个第一正电脉冲的第一时间相同,多个第一正电脉冲的电流依序逐渐减小。
其中,多个负电脉冲的第二时间相同,多个负电脉冲的电流依序逐渐减小。
此外,不同于图8所示的多个第一正电脉冲和多个负电脉冲的电功依序逐渐递减的方案,如图9所示,为本发明另一实施例的脉冲电镀沉积方法中各期脉冲的各脉冲示意图,纵坐标为电流(I),横坐标为时间(t),横坐标分为第一期脉冲(T1)、中间期脉冲(T2)和第二期脉冲(T3),在采用第一期脉冲(T1)进行脉冲电镀沉积时,由于多个第一正电脉冲的第一时间相同,多个负电脉冲的第二时间相同,且多个第一正电脉冲的电流和多个负电脉冲的电流依序逐渐减小,其中,电压U可以看作是固定值,根据公式电功W=UIt可知,多个第一正电脉冲和多个负电脉冲的电功分别依序逐渐递减,通过多个交替出现且电功逐渐递减的第一正电脉冲和负电脉冲,以消除铜结构140表面的凸起141,形成表面相对平整且致密的过渡层,从而解决在孔洞或沟槽120中沉积铜时容易形成空洞以及由于过渡层较厚,很难在小尺寸的沟槽和通孔中形成纳米孪晶的问题。
其中,各第三正电脉冲的电流和各第三正电脉冲的第四时间中,其中之一相同,另一依序逐渐减小。
具体地,由上文可知,在采用中间期脉冲进行脉冲电镀沉积时,第三正电脉冲的电功逐渐减小,在进行脉冲电镀沉积时,一般采用的是固定的电压值,而根据电功的计算公式可知,可以将电流或者通电时间保持不变,另一个逐渐减小,从而使得第三正电脉冲的电功逐渐减小。
其中,多个第三正电脉冲的第四时间相同,多个第三正电脉冲的电流依序逐渐减小,且第三正电脉冲的电流不大于第一正电脉冲的电流。
如图8所示,在采用中间期脉冲(T2)进行脉冲电镀沉积时,由于多个第三正电脉冲的第四时间相同,多个第三正电脉冲的电流依序逐渐减小,且第三正电脉冲的电流不大于第一正电脉冲的电流,其中,电压U可以看作是固定值,根据公式电功W=UIt可知,多个第三正电脉冲依序逐渐递减,且第三正电脉冲的电功小于第一正电脉冲的电功,通过采用电功逐渐减小的方案,形成从底部到顶部片状的纳米孪晶铜结构140。此外,随着在孔洞或沟槽120中不断地形成铜结构140,孔洞或沟槽120的剩余空间逐渐变小,此时,不再需要第一期脉冲的第一正电脉冲那样大的沉积速率,而是需要逐渐减缓铜沉积的速率,从而在孔洞或沟槽120的剩余空间中稳定地沉积铜,可以通过多个第三正电脉冲的电功依序逐渐递减,使铜的沉积速率逐渐减小,因此,第三正电脉冲的电功小于第一正电脉冲的电功,而各第三正电脉冲的第四时间相同,对应地,第三正电脉冲的电流不大于第一正电脉冲的电流。
其中,多个第三正电脉冲的电流相同,多个第三正电脉冲的第四时间依序逐渐减小,且第三正电脉冲的第四时间不大于第一正电脉冲的第一时间。
此外,不同于图8所示的第三正电脉冲的电功依序逐渐递减的方案,如图9所示,各第三正电脉冲的电流相同,各第三正电脉冲的第四时间依序逐渐减小,且各第三时间不大于各第一时间,通过采用电功逐渐减小的方案,形成从底部到顶部片状的纳米孪晶铜结构140。另外,由上文可知,第三正电脉冲的电功小于第一正电脉冲的电功,而各第三正电脉冲的电流相同,对应地,第三正电脉冲的第四时间不大于第一正电脉冲的第一时间。
其中,多个第二正电脉冲的第三时间相同,多个第二正电脉冲的电流相同。
具体地,如图8和图9所示,在采用第二期脉冲(T3)进行脉冲电镀沉积时,多个第二正电脉冲的第三时间相同,多个第二正电脉冲的电流相同,第二正电脉冲的电功相同,对应地,铜的沉积速度相同,从而形成如图7所示从底部到顶部以及半导体结构110上的片层状的纳米孪晶铜结构140。
其中,脉冲电镀沉积方法中使用的电镀液包括硫酸铜和添加剂。
具体地,电镀液包括硫酸铜(化学式:CuSO4)和添加剂,其中,添加剂可以是任意在脉冲电镀沉积中用于改善电解液与集成电路工艺中的溶液不兼容、容易形成空洞以及很难在小尺寸沟槽和通孔中形成纳米孪晶铜的问题的物质,比如,氯离子、加速剂、抑制剂和平整剂等,具体不作限制。此外,除了硫酸铜,一般电镀液中还有硫酸(化学式:H2SO4)、氯化钠(化学式:NaCl2)、水、湿润剂和表面活性剂等,电镀液的化学成分根据脉冲电镀沉积的条件选取,具体不作限制。
其中,添加剂包括加速剂、抑制剂或平整剂中的任一种或多种。
具体地,添加剂可以包括加速剂、抑制剂或平整剂中的任一种或多种,比如,当采用第一期脉冲开始在孔洞或沟槽120形成铜结构140时,此时,采用的加速剂可以是含有硫化物或磺酸基团的化合物,由于加速剂的质量相对电镀液的质量较轻,会浮在电镀液的上方,且在进行脉冲电镀沉积时,孔洞或沟槽120的开口方向是朝下的,加速剂会主要吸附在孔洞或沟槽120的底部,用于促进孔洞或沟槽120底部的生长,而现有技术的没有加速剂的电镀液,孔洞或沟槽120的底部和侧壁的沉积速率相同,即在孔洞或沟槽120的底部和侧壁是各向同性的生长模式,容易形成空洞,通过采用加速剂,孔洞或沟槽120的底部沉积速率增加,形成从底部向顶部沉积的生长模式,即在孔洞或沟槽120形成从底部到顶部的各向异性的生长模式,以改善容易形成空洞的问题。
具体地,当采用中间期脉冲在孔洞或沟槽120以及在先形成的铜上形成铜结构140时,此时,采用的抑制剂可以是聚醚类化合物,比如聚乙二醇-8000、聚乙二醇-10000和嵌段共聚物PEO-PPO-PEO中的一种,由于抑制剂的分子量比较大,对应地,抑制剂的质量相对电镀液的质量较大,会沉在电镀液的下方,且在进行脉冲电镀沉积时,孔洞或沟槽120的开口方向是朝下的,抑制剂会沉淀在孔洞或沟槽120的顶部的表面,用于控制孔洞或沟槽120的边角处的覆盖度,防止铜结构140的沉积层过厚。
具体地,当采用第二期脉冲在孔洞或沟槽120以及在先形成的铜上形成铜结构140时,此时,采用的平整剂可以是含有季胺官能团的链式聚合物,而平整剂(又称之为整平剂或平坦剂)可以看作是另一种抑制剂,当采用脉冲电镀沉积在半导体结构110上形成铜结构140时,通过平整剂抑制孔洞或沟槽120顶部的表面的较高区域的铜结构140的生长,使得在半导体结构110上形成表面相对平整的铜结构140。通过采用加速剂、抑制剂或平整剂中的任一种或多种,改善电镀液与集成电路工艺中的溶液不兼容以及形成的纳米孪晶铜结构140表面不平整的问题。需要注意的是,根据电镀沉积的条件不同,采用不同的添加剂,具体不作限制。
其中,在S103步骤之后,还包括:
退火处理。
具体地,由于采用脉冲电镀沉积的方法形成纳米孪晶铜结构140,电镀沉积后的铜结构140依然存在较大的生长应力,在形成纳米孪晶铜结构140之后进行退火处理,使得铜结构140的生长应力得到释放,减少铜结构140的应力,从而细化晶粒和提高纳米孪晶铜结构140的稳定性。需要注意的是,根据电镀沉积的条件不同,退火处理的温度和时间等也有所差异,不能使用过高的温度和时间进行退火处理,以免导致已经形成的纳米孪晶铜结构140发生晶粒粗化。
区别于现有技术,本实施例中的形成铜结构的方法,包括:提供半导体结构,半导体结构包括至少一个待填充的孔洞或沟槽;在孔洞或沟槽中形成导电薄膜或导电种子层;以导电薄膜或导电种子层为阴极,采用脉冲电镀沉积方法在孔洞或沟槽中形成铜结构,其中,脉冲电镀沉积方法中使用的脉冲包括第一期脉冲与第二期脉冲,第一期脉冲包括多个第一正电脉冲和多个负电脉冲,多个第一正电脉冲的电功依序逐渐递减,第二期脉冲包括多个第二正电脉冲,多个第二正电脉冲的电功相同,通过在第一期脉冲中采用负电脉冲,消除已经形成的铜结构表面的凸起,从而形成表面平整的过渡层,进而改善容易形成空洞以及由于过渡层较厚,很难在小尺寸的沟槽和通孔中形成孪晶的问题,通过在第二期脉冲中采用多个电功相同的第二正电脉冲,在<111>结晶面的铜上形成纳米孪晶铜,从而形成从底部到顶部的片层状的纳米孪晶铜结构。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (24)
1.一种形成铜结构的方法,包括:
提供半导体结构,所述半导体结构包括至少一个待填充的孔洞或沟槽;
在所述孔洞或所述沟槽中形成导电薄膜或导电种子层;
以所述导电薄膜或所述导电种子层为阴极,采用脉冲电镀沉积方法在所述孔洞或所述沟槽中形成铜结构,其中,所述脉冲电镀沉积方法中使用的脉冲包括第一期脉冲与第二期脉冲,所述第一期脉冲包括多个第一正电脉冲和多个负电脉冲,所述多个第一正电脉冲的电功依序逐渐递减,所述第二期脉冲包括多个第二正电脉冲,所述多个第二正电脉冲的电功相同。
2.如权利要求1所述的形成铜结构的方法,其特征在于,各所述第一正电脉冲的电流和各所述第一正电脉冲的第一时间中,其中之一相同,另一依序逐渐减小。
3.如权利要求2所述的形成铜结构的方法,其特征在于,所述多个第一正电脉冲的电流相同,所述多个第一正电脉冲的第一时间依序逐渐减小。
4.如权利要求2所述的形成铜结构的方法,其特征在于,所述多个第一正电脉冲的第一时间相同,所述多个第一正电脉冲的电流依序逐渐减小。
5.如权利要求1所述的形成铜结构的方法,其特征在于,所述多个负电脉冲的电功依序逐渐递减。
6.如权利要求5所述的形成铜结构的方法,其特征在于,各所述负电脉冲的电流和各所述负电脉冲的第二时间中,其中之一相同,另一依序逐渐减小。
7.如权利要求6所述的形成铜结构的方法,其特征在于,所述多个负电脉冲的电流相同,所述多个负电脉冲的第二时间依序逐渐减小。
8.如权利要求6所述的形成铜结构的方法,其特征在于,所述多个负电脉冲的第二时间相同,所述多个负电脉冲的电流依序逐渐减小。
9.如权利要求1所述的形成铜结构的方法,其特征在于,所述负电脉冲的电功小于所述第一正电脉冲的电功。
10.如权利要求1所述的形成铜结构的方法,其特征在于,所述第二正电脉冲的电功小于所述第一正电脉冲的电功,所述第二正电脉冲的电功大于所述负电脉冲的电功。
11.如权利要求1所述的形成铜结构的方法,其特征在于,所述多个第二正电脉冲的第三时间相同,所述多个第二正电脉冲的电流相同。
12.如权利要求1所述的形成铜结构的方法,其特征在于,在所述第二期脉冲之前还包括中间期脉冲,所述中间期脉冲包括多个第三正电脉冲,所述多个第三正电脉冲的电功依序逐渐递减。
13.如权利要求12所述的形成铜结构的方法,其特征在于,所述第三正电脉冲的电功小于所述第一正电脉冲的电功。
14.如权利要求12所述的形成铜结构的方法,其特征在于,各所述第三正电脉冲的电流和各所述第三正电脉冲的第四时间中,其中之一相同,另一依序逐渐减小。
15.如权利要求14所述的形成铜结构的方法,其特征在于,所述多个第三正电脉冲的电流相同,所述多个第三正电脉冲的第四时间依序逐渐减小,且所述第三正电脉冲的第四时间不大于所述第一正电脉冲的第一时间。
16.如权利要求14所述的形成铜结构的方法,其特征在于,所述多个第三正电脉冲的第四时间相同,所述多个第三正电脉冲的电流依序逐渐减小,且所述第三正电脉冲的电流不大于所述第一正电脉冲的电流。
17.如权利要求1所述的形成铜结构的方法,其特征在于,在所述孔洞或所述沟槽中形成导电薄膜或导电种子层之前,还包括:
在所述孔洞或所述沟槽的底部和侧壁形成扩散阻挡层。
18.如权利要求17所述的形成铜结构的方法,其特征在于,所述扩散阻挡层的材料包括钽和/或钽化氮。
19.如权利要求1所述的形成铜结构的方法,其特征在于,
通过物理气相沉积在所述孔洞或所述沟槽中形成导电薄膜或导电种子层。
20.如权利要求1所述的形成铜结构的方法,其特征在于,在所述孔洞或所述沟槽中形成导电薄膜或导电种子层之后,还包括:
对所述导电薄膜或所述导电种子层进行活化处理。
21.如权利要求1所述的形成铜结构的方法,其特征在于,在所述以所述导电薄膜或所述导电种子层为阴极,采用脉冲电镀沉积方法在所述孔洞或所述沟槽中形成铜结构之后,还包括:
退火处理。
22.如权利要求1所述的形成铜结构的方法,其特征在于,所述脉冲电镀沉积方法中使用的电镀液包括硫酸铜和添加剂。
23.如权利要求22所述的形成铜结构的方法,其特征在于,所述添加剂包括加速剂、抑制剂或平整剂中的任一种或多种。
24.如权利要求1所述的形成铜结构的方法,其特征在于,所述脉冲电镀沉积方法中使用的阳极材料包括磷和铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110842814.XA CN113629006B (zh) | 2021-07-26 | 2021-07-26 | 形成铜结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110842814.XA CN113629006B (zh) | 2021-07-26 | 2021-07-26 | 形成铜结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113629006A true CN113629006A (zh) | 2021-11-09 |
CN113629006B CN113629006B (zh) | 2024-04-23 |
Family
ID=78380973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110842814.XA Active CN113629006B (zh) | 2021-07-26 | 2021-07-26 | 形成铜结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113629006B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117153780A (zh) * | 2023-10-26 | 2023-12-01 | 甬矽电子(宁波)股份有限公司 | 硅穿孔结构的制备方法和硅穿孔结构 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1164670A (en) * | 1966-12-15 | 1969-09-17 | Ibm | Method for Forming an Alloy Film by Electroplating |
US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
CN1272685A (zh) * | 1999-05-03 | 2000-11-08 | 摩托罗拉公司 | 在半导体晶片上形成铜层的方法 |
US20030038036A1 (en) * | 2001-08-27 | 2003-02-27 | Collins Dale W. | Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith |
US20040188260A1 (en) * | 2003-03-31 | 2004-09-30 | Matthias Bonkabeta | Method of plating a semiconductor structure |
CN1636084A (zh) * | 2001-07-26 | 2005-07-06 | 美商·应用材料股份有限公司 | 用于高深宽比特征结构的动态脉冲电镀 |
US20080092947A1 (en) * | 2006-10-24 | 2008-04-24 | Applied Materials, Inc. | Pulse plating of a low stress film on a solar cell substrate |
US20140042032A1 (en) * | 2012-08-07 | 2014-02-13 | Ebara Corporation | Electroplating method and electroplating apparatus for through-hole |
CN107507874A (zh) * | 2017-08-07 | 2017-12-22 | 南开大学 | 一种用于化合物半导体薄膜及太阳电池的脉冲电沉积制备高质量铟薄膜的方法 |
-
2021
- 2021-07-26 CN CN202110842814.XA patent/CN113629006B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1164670A (en) * | 1966-12-15 | 1969-09-17 | Ibm | Method for Forming an Alloy Film by Electroplating |
US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
CN1272685A (zh) * | 1999-05-03 | 2000-11-08 | 摩托罗拉公司 | 在半导体晶片上形成铜层的方法 |
US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
CN1636084A (zh) * | 2001-07-26 | 2005-07-06 | 美商·应用材料股份有限公司 | 用于高深宽比特征结构的动态脉冲电镀 |
US20030038036A1 (en) * | 2001-08-27 | 2003-02-27 | Collins Dale W. | Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith |
US20040188260A1 (en) * | 2003-03-31 | 2004-09-30 | Matthias Bonkabeta | Method of plating a semiconductor structure |
US20080092947A1 (en) * | 2006-10-24 | 2008-04-24 | Applied Materials, Inc. | Pulse plating of a low stress film on a solar cell substrate |
CN101553933A (zh) * | 2006-10-24 | 2009-10-07 | 应用材料股份有限公司 | 在太阳能电池基板上脉冲电镀低应力膜层的方法 |
US20140042032A1 (en) * | 2012-08-07 | 2014-02-13 | Ebara Corporation | Electroplating method and electroplating apparatus for through-hole |
CN107507874A (zh) * | 2017-08-07 | 2017-12-22 | 南开大学 | 一种用于化合物半导体薄膜及太阳电池的脉冲电沉积制备高质量铟薄膜的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117153780A (zh) * | 2023-10-26 | 2023-12-01 | 甬矽电子(宁波)股份有限公司 | 硅穿孔结构的制备方法和硅穿孔结构 |
CN117153780B (zh) * | 2023-10-26 | 2024-01-30 | 甬矽电子(宁波)股份有限公司 | 硅穿孔结构的制备方法和硅穿孔结构 |
Also Published As
Publication number | Publication date |
---|---|
CN113629006B (zh) | 2024-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105336670B (zh) | 半导体结构及其形成方法 | |
KR20010051074A (ko) | 집적 회로 및 제조 방법 | |
US20070298607A1 (en) | Method for copper damascence fill for forming an interconnect | |
KR20200090976A (ko) | 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진 | |
US6380083B1 (en) | Process for semiconductor device fabrication having copper interconnects | |
TW575948B (en) | Tungsten encapsulated copper interconnections using electroplating | |
US7268075B2 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
CN113629006B (zh) | 形成铜结构的方法 | |
KR20110056485A (ko) | 반도체 고형 기판 상에 구리확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트 | |
CN102683270B (zh) | 半导体器件制造方法以及半导体器件 | |
US8970027B2 (en) | Metallization mixtures and electronic devices | |
TWI681085B (zh) | 用於在反應性金屬膜上電化學沉積金屬的方法(二) | |
JP2013524019A (ja) | ミクロスケール構造中でのシード層堆積 | |
WO2013142863A1 (en) | Through-silicon via filling | |
JP5039923B2 (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
CN106486415B (zh) | 互连结构的制造方法 | |
JP5419793B2 (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
WO2011018478A1 (en) | Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method | |
US20060228934A1 (en) | Conductive materials for low resistance interconnects and methods of forming the same | |
JP2005136433A (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
TWI314592B (en) | Copper plating of semiconductor devices using intermediate immersion step | |
TW527445B (en) | Copper electrolytes recipe | |
Bogush | The effect of surfactants on superconformal deposition of electroless composites in nanoscale patterns | |
KR100447234B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR20240036450A (ko) | 유리관통전극의 선택적 충진 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |