JP6346916B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6346916B2
JP6346916B2 JP2016117070A JP2016117070A JP6346916B2 JP 6346916 B2 JP6346916 B2 JP 6346916B2 JP 2016117070 A JP2016117070 A JP 2016117070A JP 2016117070 A JP2016117070 A JP 2016117070A JP 6346916 B2 JP6346916 B2 JP 6346916B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
convex portion
width
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016117070A
Other languages
English (en)
Other versions
JP2017224649A (ja
Inventor
雄資 郷津
雄資 郷津
勇太 坂口
勇太 坂口
清水　規良
規良 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016117070A priority Critical patent/JP6346916B2/ja
Priority to US15/489,876 priority patent/US9961760B2/en
Publication of JP2017224649A publication Critical patent/JP2017224649A/ja
Application granted granted Critical
Publication of JP6346916B2 publication Critical patent/JP6346916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
半導体チップ等を搭載可能な配線基板において、配線層の高密度化が求められている。高密度の配線層を形成する方法としては、例えば、セミアディティブ法が用いられる。配線層の高密度化により配線間隔が狭くなると、例えばイオンマイグレーション等の発生による絶縁信頼性の低下が懸念される。これに対して様々な対策が施されている。
例えば、イオンマイグレーションの発生要因とされる配線間の金属残渣を除去するために、配線間に位置する基板表面をエッチングにより除去する方法が提案されている。この方法では、エッチングにより、配線間に凹部が形成される（例えば、特許文献１参照）。
しかしながら、更なる配線層の高密度化に対応するため、絶縁信頼性の低下を抑制するための、より強固な対策が必要である。
特開２００４−２５９７７４号公報
本発明は、上記の点に鑑みてなされたものであり、配線層の高密度化に伴う絶縁信頼性の低下を抑制可能な配線基板を提供することを課題とする。
本配線基板は、一方の側に、凸部を備えた絶縁層と、前記凸部の上端面に形成された配線層と、を有し、前記配線層は、前記凸部の上端面に形成された第１金属層と、前記第１金属層上に形成された第２金属層と、を有し、前記凸部の上端面の幅は前記第１金属層の幅よりも狭く、前記第１金属層の下面外周部は、前記凸部の上端面の外側に露出し、前記第１金属層の幅は前記第２金属層の幅よりも狭く、前記第２金属層の下面外周部は前記第１金属層の上面の外側に露出し、前記凸部の周囲に形成された凹部の内壁面及び底面は粗化面であることを要件とする。
開示の技術によれば、配線層の高密度化に伴う絶縁信頼性の低下を抑制可能な配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態の変形例１に係る配線基板を例示する断面図である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。 第１の実施の形態の変形例２に係る配線基板を例示する断面図である。 第２の実施の形態に係る配線基板を例示する断面図である。 突起部の形成について説明する図である。 実施例１のＨＡＳＴ試験結果を示す図である。 実施例２のＨＡＳＴ試験結果を示す図である。 実施例３のＨＡＳＴ試験結果を示す図である。 比較例のＨＡＳＴ試験結果を示す図である。 実施例４のＨＡＳＴ試験結果を示す図である。 実施例４及び比較例のＸＰＳ分析結果を示す図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［配線基板の構造］
図１は、第１の実施の形態に係る配線基板を例示する断面図であり、図１（ａ）は配線層と絶縁層が交互に複数積層された配線基板の一部を示した図、図１（ｂ）は図１（ａ）のＡ部の部分拡大図である。
図１（ａ）を参照するに、配線基板１は、絶縁層１０と、配線層２０と、絶縁層３０と、配線層４０と、保護絶縁層５０とを有している。
なお、本実施の形態では、便宜上、配線基板１の保護絶縁層５０側を上側又は一方の側、絶縁層１０側を下側又は他方の側とする。又、各部位の保護絶縁層５０側の面を上面又は一方の面、絶縁層１０側の面を下面又は他方の面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１０の凸部１０ｘの上端面１０ａ−１の法線方向から視ることを指し、平面形状とは対象物を絶縁層１０の凸部１０ｘの上端面１０ａ−１の法線方向から視た形状を指すものとする。
絶縁層１０は、例えば、多層配線の層間絶縁層として、ビルドアップ工法を用いて多層配線を形成することができる絶縁層である。絶縁層１０としては、例えば、ガラスクロスにエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた絶縁樹脂等を用いることができる。絶縁層１０として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた絶縁樹脂等を用いてもよい。熱硬化性の絶縁性樹脂からなる絶縁層１０の厚さは、例えば、１０〜１０００μｍ程度とすることができる。
又、絶縁層１０の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性の絶縁樹脂を用いることができる。感光性の絶縁樹脂からなる絶縁層１０の厚さは、例えば、５〜１０μｍ程度とすることができる。絶縁層１０は感光性の絶縁樹脂を主成分とするが、必要に応じシリカやアルミナ等のフィラーを含有しても構わない。
絶縁層１０は、上面１０ａと下面１０ｂを備えている。下面１０ｂは、下層の絶縁層及び下層の配線層を覆うように形成されている（図示せず）。又、絶縁層１０は、配線層２０と下層の配線層を電気的に接続するためのビア配線を備えている（図示せず）。
絶縁層１０は、一方の側に、凸部１０ｘと、凹部１０ｙが形成されている。 具体的には、絶縁層１０の上面１０ａは、配線層２０が形成される領域が凸部１０ｘに、それ以外の領域が凹部１０ｙに形成されている。すなわち、配線層２０の外側（隣接する配線層２０の間）に位置する（露出する）絶縁層１０の上面１０ａは、他方の側（下面１０ｂ側）に向かって掘り下げられて凹部１０ｙが形成されている。
絶縁層１０の上面１０ａにおいて、凸部１０ｘの一方の側に位置する面を上端面１０ａ−１、凹部１０ｙの一方の側に位置する面を底面１０ａ−２と称する。又、凸部１０ｘを構成する側壁面及び凹部１０ｙを構成する内壁面は、同じ面から構成される。すなわち、凹部１０ｙの内壁面は、凸部１０ｘの側壁面でもあり、同じ構成を持ち、凸部１０ｘと凹部１０ｙは、連続するように設けられている。凸部１０ｘを構成する側壁面及び凹部１０ｙを構成する内壁面は、説明の便宜上、凹部１０ｙの内壁面を視点に説明する場合がある。
凹部１０ｙの底面１０ａ−２は、凸部１０ｘの上端面１０ａ−１よりも他方の側（下面１０ｂ側）に低い位置にある。凸部１０ｘの上端面１０ａ−１は平滑面であり、凸部１０ｘの上端面１０ａ−１の面粗度は、例えば、Ｒａ３〜２０ｎｍ程度とすることができる。これに対して、凹部１０ｙの底面１０ａ−２及び内壁面は粗化面であり、凹部１０ｙの底面１０ａ−２及び内壁面の面粗度は、例えば、Ｒａ５０〜１００ｎｍ程度とすることができる。このように、凹部１０ｙの底面及び内壁面は、凸部１０ｘの上端面１０ａ−１よりも面粗度が高い。
凹部１０ｙの内壁面の金属膜２１側は、金属膜２１に近づくにしたがって拡幅している。言い換えれば、凹部１０ｙ間に位置する絶縁層１０の凸部１０ｘの側壁面の金属膜２１側は金属膜２１に近づくにしたがって縮幅している。つまり、凸部１０ｘの上端面１０ａ−１の幅（絶縁層１０と金属膜２１の界面の幅）Ｗ２は、凹部１０ｙ間に位置する絶縁層１０の凸部１０ｘの縮幅していない部分（金属膜２１とは反対に位置する絶縁層１０の他方の側）の幅Ｗ１よりも狭い。凸部１０ｘの上端面１０ａ−１の幅Ｗ２は、例えば、２〜５μｍ程度することができる。凹部１０ｙの深さＤ１は、例えば、０．５〜２μｍ程度とすることができる。
絶縁層１０の凸部１０ｘの上端面１０ａ−１には、配線層２０が形成されている。配線層２０は、金属膜２１と、金属層２５とを有している。配線層２０は、微細配線層（高密度の配線パターンを備えた配線層）である。ここで、微細配線層とは、ライン／スペースが１０μｍ／１０μｍ以下の配線層を指す。配線層２０のライン／スペースは、例えば、２μｍ／２μｍ〜５μｍ／５μｍ程度とすることができる。配線層２０の厚さ（金属膜２１の下面から金属膜２３の上面までの総厚）は、例えば、１〜３μｍ程度とすることができる。
なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが１０μｍ／１０μｍと記載されていた場合、配線幅が１０μｍで隣り合う配線同士の間隔が１０μｍであることを表す。
金属膜２１は、上面２１ａと下面２１ｂと側面２１ｃとを備えている。金属膜２１は、下面２１ｂの外周部が上端面１０ａ−１の外側に露出するように上端面１０ａ−１に形成されている。金属膜２１は、金属層２５よりも絶縁層１０との密着性が高い金属により形成されている。金属膜２１は、所謂、密着層である。金属層２５の材料が銅である場合には、金属膜２１の材料としては、例えば、チタン、ニッケル、クロム等を用いることができる。金属膜２１の厚さは、例えば、２０〜１００ｎｍ程度とすることができる。金属膜２１の幅Ｗ３は、上端面１０ａ−１の幅Ｗ２よりも０．１〜０．３μｍ程度幅広に形成されている。又、金属膜２１の幅Ｗ３は、凸部１０ｘの幅Ｗ１よりも広く形成されている。
金属層２５は、金属膜２１の上に積層されている。具体的には、金属層２５は、金属膜２２と金属膜２３から構成されている。金属膜２２は、金属膜２１の上面２１ａ上に形成されている。金属膜２２は、金属膜２３を形成するための所謂、シード層である。
又、金属膜２３は、金属膜２２上に積層されている。金属膜２２及び２３の材料としては、例えば、銅等を用いることができる。金属膜２２の厚さは、例えば、１００〜５００ｎｍ程度とすることができる。金属膜２３の厚さは、例えば、１〜６μｍ程度とすることができる。
金属層２５は、上面２５ａと下面２５ｂと側面２５ｃとを備えている。
金属層２５（金属膜２２及び金属膜２３）の幅Ｗ４は金属膜２１の幅Ｗ３と略同一である。又、金属層２５の幅Ｗ４は、凸部１０ｘの幅Ｗ１よりも広く形成されている。
絶縁層３０は、絶縁層１０上に、配線層２０を被覆すると共に、凹部１０ｙを充填するように形成されている。絶縁層３０の材料としては、例えば、絶縁層１０と同様のもの用いることができる。絶縁層１０上に、絶縁層１０と同一材料で絶縁層３０を形成してもよいし、絶縁層１０とは異なる材料で絶縁層３０を形成してもよい。配線層２０と絶縁層３０は、絶縁層１０上に交互に複数積層することができる。複数積層した場合、最上層の絶縁層３０に配線層４０が形成される。
配線層４０は、絶縁層３０の一方の側に形成されており、密着層及びシード層（図示なし）を介して配線層２０と電気的に接続されている。配線層４０は、絶縁層３０を貫通し配線層２０の上面を露出するビアホール３０ｘ内に充填されたビア配線、及び絶縁層３０の上面に形成された配線パターンを含んで構成されている。配線層４０の材料としては、例えば、銅等を用いることができる。配線層４０を構成する配線パターンは、絶縁層３０の上面から突出する金属ポスト又はパッドである。また、必要に応じて、絶縁層３０の上面に金属ポスト又はパッド間を接続する引き回し配線パターンを含んでいてもよい。配線層４０の絶縁層３０の上面から突出量は、例えば、１〜１０μｍ程度とすることができる。
保護絶縁層５０は、絶縁層３０上に配線層４０を被覆するように形成されている。保護絶縁層５０の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。保護絶縁層５０は感光性樹脂を主成分とするが、必要に応じシリカやアルミナ等のフィラーを含有しても構わない。保護絶縁層５０の厚さは、例えば、５〜３０μｍ程度とすることができる。
保護絶縁層５０は、開口部５０ｘを有し、開口部５０ｘの底部には配線層４０の一部が露出している。開口部５０ｘの底部に露出する配線層４０は、例えば、半導体チップ等と電気的に接続されるパッドとして機能する。又、配線層４０を構成する配線パターンが金属ポストの場合、保護絶縁層５０は、金属ポストの側面を覆うように形成してもよい。又、保護絶縁層５０を形成しなくてもよい。
なお、開口部５０ｘの底部に露出する配線層４０の上面（金属ポストの場合は上面のみ又は上面及び側面）に、表面処理層（図示せず）を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、開口部５０ｘの底部に露出する配線層４０の上面に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
［配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図４は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
まず、図２（ａ）に示す工程では、絶縁層１０を準備し、絶縁層１０の一方の面にスパッタ法や無電解めっき法等により金属膜２１及び金属膜２２を順次積層する。絶縁層１０の材料や厚さ等は前述の通りである。
金属膜２１の材料としては、例えば、チタン、ニッケル、クロム等を用いることができるが、ここではチタンを用いる例を示す。金属膜２１の厚さは、例えば、２０〜１００ｎｍ程度とすることができる。金属膜２２の材料としては、例えば、銅等を用いることができる。金属膜２２の厚さは、例えば、１００〜５００ｎｍ程度とすることができる。なお、金属膜２１は、絶縁層１０と金属層２５との密着性を向上するために設ける密着層である。又、金属膜２２は、金属膜２３を形成するためのシード層である。
次に、図２（ｂ）に示す工程では、金属膜２２の上面（配線層２０が形成される予定の領域）に開口部３００ｘを有するレジスト層３００（ドライフィルムレジスト等）を形成する。そして、金属膜２２を給電層に利用した電解めっき法により、開口部３００ｘ内に露出する金属膜２２上に、銅等からなる金属膜２３を形成する。金属膜２３の厚さは、例えば、１〜６μｍ程度とすることができる。
次に、図２（ｃ）に示す工程でレジスト層３００を剥離液により除去し、図３（ａ）に示す工程では、例えば、金属膜２３をマスクとするウェットエッチングにより金属膜２３に被覆されていない部分の金属膜２２を除去する。金属膜２２が銅からなる場合には、例えば、酸性の酸化性液体の水溶液により除去できる。図３（ａ）に示す工程により金属膜２２及び金属膜２３から構成される金属層２５が形成される。
次に、図３（ｂ）に示す工程では、隣接する金属層２５（金属膜２２及び２３）の間から露出する金属膜２１を除去する。更に金属膜２１が除去されて露出した絶縁層１０の上面１０ａを除去（掘り下げ）して金属膜２１及び金属層２５の積層体の周囲に凹部１０ｙを形成する。
言い換えれば、金属膜２１が除去されて露出した絶縁層１０の上面１０ａを除去（掘り下げ）することで金属膜２１及び金属層２５の積層体が形成された領域が突出する凸部１０ｘを形成する。すなわち、金属膜２１及び金属層２５が形成されている絶縁層１０の上面１０ａは、凸部１０ｘとなり、それ以外の絶縁層１０の上面１０ａは、凹部１０ｙとなる。なお、絶縁層１０の上面１０ａにおいて、１０ａ−１は凸部１０ｘの一方の側に位置する上端面、１０ａ−２は凹部１０ｙの一方の側に位置する底面を示している。
チタンからなる金属膜２１及び絶縁層１０は、例えば、異方性エッチングによる一連の工程で除去することができる。異方性エッチングとしては、例えば、ＣＦ４やＳＦ６等のガスを用いた反応性イオンエッチング（Reactive Ion Etching; RIE）を用いることができる。
次に、図３（ｃ）に示す工程では、絶縁層１０に形成された凹部１０ｙの底面側及び内壁面側を更に除去し、凹部１０ｙを深くすると共に、凸部１０ｘの幅Ｗ１又は凸部１０ｘの上端面１０ａ−１の幅Ｗ２を金属膜２１及び金属層２５の幅Ｗ３、Ｗ４よりも狭くする。この際、凹部１０ｙの内壁面の金属膜２１側は、金属膜２１に近づくにしたがって拡幅する。言い換えれば、凹部１０ｙ間に位置する絶縁層１０の凸部１０ｘの金属膜２１側（上端面１０ａ−１側）は金属膜２１に近づくにしたがって縮幅する。但し、凹部１０ｙの内壁面の金属膜２１側が拡幅するか否かは、エッチング条件を変えることにより任意に選択でき、例えば、凹部１０ｙの内壁面を底面に対して略垂直な面とすることも可能である。
凹部１０ｙは、例えば、等方性エッチングにより形成することができる。等方性エッチングとしては、例えば、Ｏ２やＮ２等のガスを用いたプラズマ処理を用いることができる。なお、プラズマ処理等の等方性エッチングにより、凹部１０ｙの底面及び内壁面が粗化される。凹部１０ｙの底面及び内壁面の面粗度は、例えば、Ｒａ５０〜１００ｎｍ程度とすることができる。
次に、図４（ａ）に示す工程では、絶縁層１０上に配線層２０を被覆すると共に、凹部１０ｙを充填する絶縁層３０を形成する。絶縁層３０の材料や厚さは前述の通りである。例えば、絶縁層３０の材料として、液状又はペースト状の樹脂を用い、配線層２０を被覆すると共に凹部１０ｙを充填するように、絶縁層１０上に液状又はペースト状の樹脂をスピンコート法等により塗布し、硬化させる。
次に、図４（ｂ）に示す工程では、絶縁層３０を露光及び現像又はレーザ加工により、絶縁層３０を貫通し配線層２０の上面を露出するビアホール３０ｘを形成する。そして、絶縁層１０上に配線層４０を形成する。配線層４０は、例えば、セミアディティブ法を用いて形成できる。具体的には、まず、スパッタ法や無電解めっき法により、絶縁層３０の上面及びビアホール３０ｘの内壁面及び底面を連続的に被覆する密着層及びシード層を形成する。密着層は金属膜２１と、シード層は金属膜２２と同様の材料を用いることができる。密着層やシード層の材料や厚さは、金属膜２１や金属膜２２と同様である。
次に、密着層及びシード層上に感光性レジストを塗布し、露光及び現像し、配線層４０に対応する開口部を備えたレジスト層を形成する。次に、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる電解めっき層を形成する。続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分の密着層及びシード層をエッチングにより除去する。これにより、密着層及びシード層上に電解めっき層が積層された配線層４０が形成される。
次に、図４（ｃ）に示す工程では、絶縁層３０の上面に、配線層４０を被覆する保護絶縁層５０を形成する。保護絶縁層５０は、絶縁層３０と同様にして絶縁性の感光性樹脂により形成することができる。次に、保護絶縁層５０を露光及び現像して開口部５０ｘを形成する。開口部５０ｘの底部には配線層４０の一部が露出する。開口部５０ｘの底部に露出する配線層４０の上面に、無電解めっき法やＯＳＰ処理により前述の表面処理層を形成してもよい。以上により、図１に示す配線基板１が完成する。
このように、配線基板１では、絶縁層１０の凹部１０ｙの底面及び内壁面は粗化面である。これにより、絶縁層１０と絶縁層３０との密着性が向上するため、絶縁層１０と絶縁層３０との界面における金属膜２２及び２３の析出が抑制され、絶縁信頼性が向上する。なお、絶縁信頼性の向上については、後述の実施例１でも説明する。
又、配線基板１では、凸部１０ｘの上端面１０ａ−１の幅Ｗ２が、金属膜２１の幅Ｗ３並びに金属層２５の幅Ｗ４よりも狭くなっている。これにより、配線層２０（特に金属層２５）から絶縁層１０と絶縁層３０との界面が遠ざかり、絶縁層１０と絶縁層３０との界面にデンドライト等が発生しにくくなる効果を奏する。イオンマイグレーションの発生要因であるデンドライトの発生を抑制できるため、イオンマイグレーションの発生を防止することができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは構造が異なる微細配線層の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図５は、第１の実施の形態の変形例１に係る配線基板を例示する断面図であり、図５（ａ）は配線層と絶縁層が交互に複数積層された配線基板の一部を示した図、図５（ｂ）は図５（ａ）のＡ部の部分拡大図である。
図５を参照するに、配線基板１Ａにおいて、凹部１０ｙの底面及び内壁面が粗化面である点は配線基板１と同様であるが、凹部１０ｙの内壁面は配線基板１のようには拡幅していない。言い換えれば、凹部１０ｙ間に位置する絶縁層１０の凸部１０ｘの幅は略一定であり、凸部１０ｘの上端面１０ａ−１の幅とも略等しくなる。凹部１０ｙ間に位置する絶縁層１０の凸部１０ｘの幅Ｗ１（凸部１０ｘの上端面１０ａ−１の幅）は、例えば、２〜５μｍ程度することができる。
金属膜２１は、上面２１ａと下面２１ｂと側面２１ｃとを備えている。金属膜２１は、凸部１０ｘの上端面１０ａ−１の外周部を除く領域に形成されている。言い換えれば、金属膜２１は、凸部１０ｘの上端面１０ａ−１の外周部を露出するように形成されている。具体的には、上面２１ａは、金属層２５の下面２５ｂの外周部を除く領域（外周部よりも内側の領域）と接している。又、下面２１ｂは、凸部１０ｘの上端面１０ａ−１の外周部を除く領域（外周部よりも内側の領域）と接している。側面２１ｃは、絶縁層３０と接している。
金属膜２１の幅Ｗ３は、凸部１０ｘの上端面１０ａ−１の幅Ｗ１よりも０．２〜０．４μｍ程度狭く形成されている。言い換えれば、凸部１０ｘの上端面１０ａ−１の外周部の０．１〜０．２μｍ程度が、金属膜２１の外側の周囲に露出している。金属膜２１の周囲に露出する凸部１０ｘの上端面１０ａ−１の外周部は、凹部１０ｙの底面及び内壁面と同程度に粗化されている。
又、金属膜２１と接している凸部１０ｘの上端面１０ａ−１は、凹部１０ｙの底面及び内壁面の粗度よりも小さな平滑な面とされている。金属膜２１の側面２１ｃは、金属層２５の側面２５ｃ（金属膜２２及び金属膜２３の側面）及び絶縁層１０の凹部１０ｙの内壁面よりも中央部に向かって窪んだ位置にある。
金属層２５は、金属膜２１の上面２１ａに形成されている。具体的には、金属層２５は、金属膜２２と金属膜２３から構成されている。金属膜２２は、下面の外周部が金属膜２１の上面２１ａの外側に露出するように金属膜２１上に形成されている。金属膜２３は、金属膜２２上に積層されている。
金属層２５は、上面２５ａと下面２５ｂと側面２５ｃとを備えている。金属層２５は、下面２５ｂの外周部（金属膜２２の下面の外周部）が金属膜２１の上面２１ａの外側に露出するように金属膜２１上に形成されている。又、金属層２５の幅Ｗ４は、凸部１０ｘの上端面１０ａ−１の幅Ｗ１よりも広く形成されている。具体的には、金属層２５の幅Ｗ４は、凸部１０ｘの幅Ｗ１よりも０．１〜０．３μｍ程度幅広に形成することができる。
配線基板１Ａを形成するには、第１の実施の形態の図２（ａ）の工程から図３（ｂ）の工程を実施した後、図６に示す工程を実施すればよい。
図６に示す工程では、金属膜２１の外周側を除去して金属膜２１の幅を凸部１０ｘの上端面１０ａ−１の幅並びに金属層２５の幅よりも狭くし、金属層２５の下面２５ｂの外周部（金属膜２２の下面の外周部）を金属膜２１の上面２１ａの外側に露出させる。又、凸部１０ｘの上端面１０ａ−１の外周部を金属膜２１の側面２１ｃよりも外側の周囲に露出させる。金属層２５が銅からなる場合には、チタンからなる金属膜２１は、例えば、アルカリ性の酸化性液体の水溶液を用いたウェットエッチングにより、金属層２５に対して選択的に除去できる。
その後、第１の実施の形態の図３（ｃ）の工程から図４（ｃ）の工程を実施することにより、配線基板１Ａ（図５参照）が完成する。
このように、配線基板１Ａでは、配線基板１と同様に、絶縁層１０の凹部１０ｙの底面及び内壁面は粗化面である。これにより、絶縁層１０と絶縁層３０との密着性が向上するため、絶縁層１０と絶縁層３０との界面における金属層２５の析出が抑制され、絶縁信頼性が向上する。なお、絶縁信頼性の向上については、後述の実施例２でも説明する。
又、配線基板１Ａでは、凸部１０ｘの上端面１０ａ−１の幅Ｗ１が金属膜２１の幅Ｗ３より広くなっている。これにより、配線層２０（特に金属層２５）から絶縁層１０と絶縁層３０との界面が遠ざかり、絶縁層１０と絶縁層３０との界面にデンドライト等が発生しにくくなる効果を奏する。又、粗化面の面積が広くなり、絶縁層１０と絶縁層３０の密着性が増加することで、更にデンドライト等が発生しにくくなる効果を奏する。イオンマイグレーションの発生要因であるデンドライトの発生を抑制できるため、イオンマイグレーションの発生を防止することができる。
なお、凹部１０ｙの内壁面の金属膜２１側が拡幅するか否かは、エッチング条件を変えることにより任意に選択できるため、配線基板１と同様に拡幅させてもよい。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態とは構造が異なる微細配線層の他の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７は、第１の実施の形態の変形例２に係る配線基板を例示する断面図であり、図７（ａ）は配線層と絶縁層が交互に複数積層された配線基板の一部を示した図、図７（ｂ）は図７（ａ）のＡ部の部分拡大図である。
図７を参照するに、配線基板１Ｂにおいて、凹部１０ｙの底面及び内壁面が粗化面である点は配線基板１と同様であるが、凹部１０ｙの内壁面は配線基板１のようには拡幅していない。言い換えれば、凹部１０ｙ間に位置する絶縁層１０の凸部１０ｘの幅は略一定であり、凸部１０ｘの上端面１０ａ−１の幅とも略等しくなる。凹部１０ｙ間に位置する絶縁層１０の凸部１０ｘの幅Ｗ１（凸部１０ｘの上端面１０ａ−１の幅）は、例えば、２〜５μｍ程度することができる。
又、金属膜２１と接している凸部１０ｘの上端面１０ａ−１は、凹部１０ｙの底面及び内壁面の粗度よりも小さな平滑な面とされている。金属膜２１は、上面２１ａと下面２１ｂと側面２１ｃを備えている。金属膜２１は、下面２１ｂの外周部が凸部１０ｘの上端面１０ａ−１の外側に露出するように形成されている。金属膜２１の幅Ｗ３は、凸部１０ｘの上端面１０ａ−１の幅Ｗ１よりも０．１〜０．３μｍ程度幅広に形成されている。
金属層２５は、金属膜２１の上面２１ａに形成されている。具体的には、金属層２５は、金属膜２２と金属膜２３から構成されている。金属膜２２は、下面の外周部が金属膜２１の上面２１ａの外側に露出するように金属膜２１上に形成されている。金属膜２３は、金属膜２２上に積層されている。
金属層２５は、上面２５ａと下面２５ｂと側面２５ｃを備えている。金属層２５は、下面２５ｂの外周部（金属膜２２の下面の外周部）が金属膜２１の上面２１ａの外側に露出するように金属膜２１上に形成されている。金属層２５の幅Ｗ４は、金属膜２１の幅Ｗ３よりも広く形成されている。具体的には、金属層２５の幅Ｗ４は、金属膜２１の幅Ｗ３よりも０．１〜０．３μｍ程度幅広に形成することができる。又、金属層２５の幅Ｗ４は、凸部１０ｘの上端面１０ａ−１の幅Ｗ１よりも広く形成されている。具体的には、凸部１０ｘの上端面１０ａ−１の幅Ｗ１よりも０．２〜０．６μｍ程度幅広に形成することができる。
配線基板１Ｂを形成するには、第１の実施の形態の図２（ａ）の工程から図３（ｂ）の工程を実施した後、図６に示す工程を実施する。そして、図３（ｃ）の工程を実施し、図３（ｃ）の工程において、金属膜２１の下面の外周部が上端面１０ａ−１の外側に露出するように絶縁層１０のエッチングを行えばよい。その後、第１の実施の形態の図４（ａ）の工程から図４（ｃ）の工程を実施することにより、配線基板１Ｂ（図７参照）が完成する。
このように、配線基板１Ｂでは、配線基板１と同様に、絶縁層１０の凹部１０ｙの底面及び内壁面は粗化面である。これにより、絶縁層１０と絶縁層３０との密着性が向上するため、絶縁層１０と絶縁層３０との界面における金属層２５の析出が抑制され、絶縁信頼性が向上する。なお、絶縁信頼性の向上については、後述の実施例３でも説明する。
又、配線基板１Ｂでは、凸部１０ｘの上端面１０ａ−１の幅Ｗ１が、金属膜２１の幅Ｗ３よりも狭くなっている。更に、金属膜２１の幅Ｗ３が、金属層２５の幅Ｗ４よりも狭くなっている。これにより、配線層２０（特に金属層２５）から絶縁層１０と絶縁層３０との界面が遠ざかり、絶縁層１０と絶縁層３０との界面にデンドライト等が発生しにくくなる効果を奏する。イオンマイグレーションの発生要因であるデンドライトの発生を抑制できるため、イオンマイグレーションの発生を防止することができる。
なお、凹部１０ｙの内壁面の金属膜２１側が拡幅するか否かは、エッチング条件を変えることにより任意に選択できるため、配線基板１と同様に拡幅させてもよい。
〈第２の実施の形態〉
第２の実施の形態では、絶縁層の凹部の粗化面に突起部を形成する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図８は、第２の実施の形態に係る配線基板を例示する断面図であり、図８（ａ）は配線層と絶縁層が交互に複数積層された配線基板の一部を示した図、図８（ｂ）は図８（ａ）のＡ部の部分拡大図である。
図８を参照するに、配線基板２では、配線基板１と同様に凹部１０ｙの底面及び内壁面は粗化面であり凸部１０ｘの上端面１０ａ−１よりも面粗度が高いが、更に粗化面に突起部１５が形成されている。突起部１５は、酸化珪素（ＳｉＯ、ＳｉＯ２、ＳｉＯＸ等）を主成分として形成されている。
配線基板２を形成するには、図９（ａ）に示すように、絶縁層１０として、珪素（Ｓｉ）、炭素（Ｃ）、水素（Ｈ）、酸素（Ｏ）の各元素を含む有機化合物からなる絶縁性樹脂を準備する。珪素（Ｓｉ）、炭素（Ｃ）、水素（Ｈ）、酸素（Ｏ）の各元素は、お互いに結合し高分子構造を有している。そして、準備した絶縁層１０を用いて第１の実施の形態の図２（ａ）の工程から図３（ｂ）の工程を実施する。
次に、図３（ｃ）に示す工程では、等方性エッチングとして、酸素ガスを含むガスによりプラズマ処理を行う。プラズマ処理は、酸素ガスのみにより行ってもよいし、酸素ガスに他のガス（窒素ガス等）が含まれた混合ガスを用いて行ってもよい。
絶縁層１０の表面（凹部１０ｙの底面及び内壁面）に酸素ガスを含むガスによりプラズマ処理を施す。これにより、図９（ｂ）に示すように、絶縁層１０の表面（凹部１０ｙの底面及び内壁面）が粗化面となると共に、絶縁層１０の表面（凹部１０ｙの底面及び内壁面）は、酸化珪素（ＳｉＯ、ＳｉＯ２、ＳｉＯＸ等）のリッチな分子構造に改質する。従って、粗化面に酸化珪素（ＳｉＯ、ＳｉＯ２、ＳｉＯＸ等）を主成分とする突起部１５が形成される。なお、図９において、便宜上、凹部１０ｙの形状の図示は省略している。
このように、絶縁層１０の凹部１０ｙの底面及び内壁面をプラズマ処理することで、凹部１０ｙの底面及び内壁面を粗化面とすると同時に、凹部１０ｙの底面及び内壁面の粗化面に酸化珪素（ＳｉＯ、ＳｉＯ２、ＳｉＯＸ等）を主成分とする突起部１５を形成する改質をすることができる。これにより、絶縁層１０と絶縁層３０との密着性が向上するため、絶縁層１０と絶縁層３０との界面における金属層２５の析出が抑制され、絶縁信頼性が向上する。なお、絶縁信頼性の向上については、後述の実施例４でも説明する。
［実施例１］
図１に示す配線基板１のサンプルを５個作製し、隣接する配線層２０間に３．５Ｖの電圧を印加してＨＡＳＴ（Highly Accelerated temperature and humidity Stress Test）試験を実施した。ＨＡＳＴ試験は、ＩＥＣ６８−２−６６で規格化された環境試験の一つである。なお、金属層２５として銅を用い、配線層２０のライン／スペースは２μｍ／２μｍとした。
９６時間の試験後、何れのサンプルも隣接する配線層２０間に銅の析出は確認されなかった。又、試験時間に対する抵抗値は、図１０に示すように何れも１×１０６Ω以上となり、絶縁信頼性の低下（抵抗値の低下）は見られなかった。なお、抵抗値が１×１０６未満になると、絶縁信頼性が問題となる。
［実施例２］
図５に示す配線基板１Ａのサンプルを５個作製し、隣接する配線層２０間に３．５Ｖの電圧を印加してＨＡＳＴ試験を実施した。なお、金属層２５として銅を用い、配線層２０のライン／スペースは２μｍ／２μｍとした。
９６時間の試験後、何れのサンプルも隣接する配線層２０間に銅の析出は確認されなかった。又、試験時間に対する抵抗値は、図１１に示すように何れも１×１０６Ω以上となり、絶縁信頼性の低下（抵抗値の低下）は見られなかった。
［実施例３］
図７に示す配線基板１Ｂのサンプルを５個作製し、隣接する配線層２０間に３．５Ｖの電圧を印加してＨＡＳＴ試験を実施した。なお、金属層２５として銅を用い、配線層２０のライン／スペースは２μｍ／２μｍとした。
９６時間の試験後、何れのサンプルも隣接する配線層２０間に銅の析出は確認されなかった。試験時間に対する抵抗値は、図１２に示すように何れも１×１０６Ω以上となり、絶縁信頼性の低下（抵抗値の低下）は見られなかった。
［比較例］
図５に示す配線基板１Ａにおいて、凹部１０ｙの底面のみを粗化し、内壁面を粗化しないサンプルを５個作製し、隣接する配線層２０間に電圧を印加してＨＡＳＴ試験を実施した。なお、金属層２５として銅を用い、配線層２０のライン／スペースは２μｍ／２μｍとした。
９６時間の試験後、５個中３個のサンプルで隣接する配線層２０間に銅の析出が確認された。試験時間に対する抵抗値は、図１３に示すように５個中３個のサンプルで１×１０６Ω未満となり、絶縁信頼性の低下（抵抗値の低下）が見られた。
［実施例１〜３、比較例のまとめ］
比較例の結果から、凹部１０ｙの底面のみを粗化するだけでは絶縁信頼性が十部に向上しないことがわかった。これは、凹部１０ｙの平滑な内壁面と絶縁層３０との密着性が不十分であるため、凹部１０ｙの内壁面と絶縁層３０との界面において金属層２５の析出が生じ、配線層２０間の抵抗値が低下したためと考えられる。
これに対して、実施例１〜３の結果から、配線基板１、１Ａ、及び１Ｂの何れの構造においても、凹部１０ｙの底面及び内壁面を粗化することの効果が確認された。すなわち、凹部１０ｙの底面及び内壁面を粗化することで、絶縁層１０と絶縁層３０との密着性が向上し、絶縁層１０と絶縁層３０との界面における金属層２５の析出が抑制され、絶縁信頼性が向上することが確認された。
［実施例４］
図８に示す配線基板２のサンプルを５個作製し、隣接する配線層２０間に３．５Ｖの電圧を印加してＨＡＳＴ試験を実施した。なお、金属層２５として銅を用い、配線層２０のライン／スペースは２μｍ／２μｍとした。
１９２時間の試験後、何れのサンプルも隣接する配線層２０間に銅の析出は確認されなかった。又、試験時間に対する抵抗値は、図１４に示すように何れも１×１０６Ω以上となり、絶縁信頼性の低下（抵抗値の低下）は見られなかった。
又、実施例４のサンプルと比較例のサンプルについて、絶縁層１０の表面（凹部１０ｙの底面及び内壁面）の状態をＸＰＳ（X-ray Photoelectron Spectroscopy）分析した。ＸＰＳ分析は、サンプルの表面にＸ線を照射し、サンプルの表面から放出される光電子の運動エネルギーを計測することにより、サンプルの表面を構成する元素の組成や結合状態を分析する手法である。なお、実施例４のサンプルにおいてプラズマ処理の時間は約１８０秒とした。
ＸＰＳ分析の結果、図１５（ａ）に示すように、比較例のサンプルに対して実施例４のサンプルは、絶縁層１０の表面におけるシリコン（Ｓｉ）の検出量が約１０atm％（０．４→１１．５）増加し、又、酸素（Ｏ）の検出量が約２０atm％（２１．８→３９．６）増加していることがわかった。又、炭素（Ｃ）の検出量が約３０atm％（７５．３→４７．６）減少していることがわかった。
又、図１５（ｂ）に示すように、Ｓｉ２ｐスペクトルを確認したところ、実施例４のサンプルではピークトップが１０３．７ｅＶであり、絶縁層１０の表面にＳｉＯ２の結合状態が存在することが確認された。
このように、実施例４のサンプルでは、絶縁層１０の凹部１０ｙの底面及び内壁面をプラズマ処理することにより、凹部１０ｙの底面及び内壁面の粗化面に酸化珪素（ＳｉＯ、ＳｉＯ２、ＳｉＯＸ等）を主成分とする突起部１５を形成する改質が行われていることが確認できた。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、各実施の形態や変形例は、適宜組み合わせることができる。
１、１Ａ、１Ｂ、２ 配線基板
１０ 絶縁層
１０ａ、２１ａ、２５ａ 上面
１０ｂ、２１ｂ、２５ｂ 下面
１０ｘ 凸部
１０ｙ 凹部
１５ 突起部
２０ 配線層
２１、２２、２３ 金属膜
２１ｃ、２５ｃ 側面
２５ 金属層
３０ 絶縁層
３０ｘ ビアホール
４０ 配線層
５０ 保護絶縁層
５０ｘ 開口部

Claims (12)

  1. 一方の側に、凸部を備えた絶縁層と、
    前記凸部の上端面に形成された配線層と、を有し、
    前記配線層は、
    前記凸部の上端面に形成された第１金属層と、
    前記第１金属層上に形成された第２金属層と、を有し、
    前記凸部の上端面の幅は前記第１金属層の幅よりも狭く、前記第１金属層の下面外周部は、前記凸部の上端面の外側に露出し、
    前記第１金属層の幅は前記第２金属層の幅よりも狭く、前記第２金属層の下面外周部は前記第１金属層の上面の外側に露出し、
    前記凸部の周囲に形成された凹部の内壁面及び底面は粗化面である配線基板。
  2. 一方の側に、凸部を備えた絶縁層と、
    前記凸部の上端面に形成された配線層と、を有し、
    前記配線層は、
    前記凸部の上端面に形成された第１金属層と、
    前記第１金属層上に形成された第２金属層と、を有し、
    前記凸部の上端面の幅は前記第１金属層の幅よりも狭く、前記第１金属層の下面外周部は前記凸部の上端面の外側に露出し、
    前記凸部の周囲に形成された凹部の内壁面及び底面は粗化面である配線基板。
  3. 一方の側に、凸部を備えた絶縁層と、
    前記凸部の上端面に形成された配線層と、を有し、
    前記配線層は、
    前記凸部の上端面に形成された第１金属層と、
    前記第１金属層上に形成された第２金属層と、を有し、
    前記第１金属層の幅は前記第２金属層の幅よりも狭く、前記第２金属層の下面外周部は前記第１金属層の上面の外側に露出し、
    前記第１金属層の幅は前記凸部の上端面の幅よりも狭く、前記凸部の上端面の外周部は、前記第１金属層の外側に露出し、
    前記凸部の周囲に形成された凹部の内壁面及び底面は粗化面である配線基板。
  4. 前記凸部の上端面の幅は、前記凸部の上端面よりも前記絶縁層の他方の側に低い位置における前記凸部の幅よりも狭い請求項１乃至３の何れか一項に記載の配線基板。
  5. 前記第１金属層と接する前記凸部の上端面は、前記凹部の内壁面及び底面よりも粗度が小さい請求項１乃至４の何れか一項に記載の配線基板。
  6. 前記絶縁層上に、感光性樹脂を主成分とする他の絶縁層が形成され、
    前記他の絶縁層は、前記配線層を被覆すると共に、前記凹部を充填している請求項１乃至５の何れか一項に記載の配線基板。
  7. 前記絶縁層は、珪素（Ｓｉ）、炭素（Ｃ）、水素（Ｈ）、酸素（Ｏ）の各元素を含む有機化合物からなる絶縁性樹脂からなり、
    前記凹部の内壁面及び底面の粗化面に、酸化珪素のリッチな分子構造に改質された突起部が形成されている請求項１乃至６の何れか一項に記載の配線基板。
  8. 絶縁層上に第１金属層を形成する工程と、
    前記第１金属層の上面に第２金属層を選択的に形成する工程と、
    前記第２金属層の間から露出する前記第１金属層を除去し、更に前記第１金属層が除去されて露出した前記絶縁層の上面を掘り下げて前記第１金属層及び前記第２金属層の積層体が形成された領域が突出する凸部を形成する工程と、
    前記第１金属層の外周側を除去する工程と、
    前記凸部の周囲に形成された凹部の底面及び内壁面を粗化する工程と、を有し、
    前記凸部の上端面の幅が前記第１金属層の幅よりも狭く、前記第１金属層の下面外周部が前記凸部の上端面の外側に露出し、
    前記第１金属層の幅が前記第２金属層の幅よりも狭く、前記第２金属層の下面外周部が前記第１金属層の上面の外側に露出するように形成される配線基板の製造方法。
  9. 絶縁層上に第１金属層を形成する工程と、
    前記第１金属層の上面に第２金属層を選択的に形成する工程と、
    前記第２金属層の間から露出する前記第１金属層を除去し、更に前記第１金属層が除去されて露出した前記絶縁層の上面を掘り下げて前記第１金属層及び前記第２金属層の積層体が形成された領域が突出する凸部を形成する工程と、
    前記凸部の周囲に形成された凹部の底面及び内壁面を粗化する工程と、を有し、
    前記凸部の上端面の幅が前記第１金属層の幅よりも狭く、前記第１金属層の下面外周部が前記凸部の上端面の外側に露出するように形成される配線基板の製造方法。
  10. 絶縁層上に第１金属層を形成する工程と、
    前記第１金属層の上面に第２金属層を選択的に形成する工程と、
    前記第２金属層の間から露出する前記第１金属層を除去し、更に前記第１金属層が除去されて露出した前記絶縁層の上面を掘り下げて前記第１金属層及び前記第２金属層の積層体が形成された領域が突出する凸部を形成する工程と、
    前記第１金属層の外周側を除去する工程と、
    前記凸部の周囲に形成された凹部の底面及び内壁面を粗化する工程と、を有し、
    前記第１金属層の幅が前記第２金属層の幅よりも狭く、前記第２金属層の下面外周部が前記第１金属層の上面の外側に露出し、
    前記第１金属層の幅が前記凸部の上端面の幅よりも狭く、前記凸部の上端面の外周部が前記第１金属層の外側に露出するように形成される配線基板の製造方法。
  11. 前記絶縁層は、珪素（Ｓｉ）、炭素（Ｃ）、水素（Ｈ）、酸素（Ｏ）の各元素を含む有機化合物からなる絶縁性樹脂からなり、
    前記凹部の底面及び内壁面を粗化する工程ではプラズマ処理を行い、
    前記プラズマ処理により、前記凹部の内壁面及び底面が粗化されると共に、前記凹部の内壁面及び底面の粗化面に、酸化珪素のリッチな分子構造に改質された突起部が形成される請求項８乃至１０の何れか一項に記載の配線基板の製造方法。
  12. 前記絶縁層上に、感光性樹脂を主成分とする他の絶縁層を形成する工程を有し、
    前記他の絶縁層は、前記第１金属層及び前記第２金属層を含む配線層を被覆すると共に、前記凹部を充填する請求項８乃至１１の何れか一項に記載の配線基板の製造方法。
JP2016117070A 2016-06-13 2016-06-13 配線基板及びその製造方法 Active JP6346916B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016117070A JP6346916B2 (ja) 2016-06-13 2016-06-13 配線基板及びその製造方法
US15/489,876 US9961760B2 (en) 2016-06-13 2017-04-18 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016117070A JP6346916B2 (ja) 2016-06-13 2016-06-13 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017224649A JP2017224649A (ja) 2017-12-21
JP6346916B2 true JP6346916B2 (ja) 2018-06-20

Family

ID=60573422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016117070A Active JP6346916B2 (ja) 2016-06-13 2016-06-13 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9961760B2 (ja)
JP (1) JP6346916B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915468B2 (ja) * 2017-09-15 2021-08-04 ウシオ電機株式会社 炭素繊維強化プラスチック構造体および加工装置
KR102711421B1 (ko) * 2019-09-19 2024-09-30 삼성전자주식회사 반도체 패키지
JP2023014738A (ja) * 2021-07-19 2023-01-31 新光電気工業株式会社 配線基板及び配線基板の製造方法
WO2024162040A1 (ja) * 2023-01-31 2024-08-08 京セラ株式会社 配線基板および実装構造体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666538B2 (ja) * 1988-02-16 1994-08-24 三共化成株式会社 成形回路部品
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
JP2004259774A (ja) 2003-02-24 2004-09-16 Sumitomo Metal Mining Co Ltd Ｉｃパッケージ用回路基板の製造方法
JP4508140B2 (ja) * 2006-03-28 2010-07-21 パナソニック電工株式会社 部品内蔵モジュール
JP5679579B2 (ja) * 2011-07-26 2015-03-04 京セラサーキットソリューションズ株式会社 配線基板
JP2016051834A (ja) 2014-09-01 2016-04-11 イビデン株式会社 プリント配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2017224649A (ja) 2017-12-21
US20170359891A1 (en) 2017-12-14
US9961760B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
JP6381750B2 (ja) 配線基板、半導体装置
JP6346916B2 (ja) 配線基板及びその製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP4564342B2 (ja) 多層配線基板およびその製造方法
JP5125470B2 (ja) 配線基板及びその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US9997474B2 (en) Wiring board and semiconductor device
TW201105189A (en) Wiring board and method for manufacturing the same
JP6761064B2 (ja) 配線基板及びその製造方法
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
CN109788666B (zh) 线路基板及其制作方法
KR20140044733A (ko) 배선 기판 및 배선 기판 제조 방법
JP5221887B2 (ja) 配線基盤の製造方法
JP2022106577A (ja) 配線基板及び配線基板の製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP6563366B2 (ja) 配線基板及びその製造方法
JP2017069524A (ja) 配線基板及びその製造方法
JP6457881B2 (ja) 配線基板及びその製造方法
US9961767B2 (en) Circuit board and method of manufacturing circuit board
JP2019212692A (ja) 配線基板及びその製造方法
JP4825784B2 (ja) 半導体装置用パッケージおよびその製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP5935186B2 (ja) 配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171016

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171016

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R150 Certificate of patent or registration of utility model

Ref document number: 6346916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150