TWI752514B

TWI752514B - 半導體封裝及其製造方法

Info

Publication number: TWI752514B
Application number: TW109118135A
Authority: TW
Inventors: 林南君; 徐宏欣; 張簡上煜; 張文雄
Original assignee: 力成科技股份有限公司
Priority date: 2019-11-19
Filing date: 2020-05-29
Publication date: 2022-01-11
Also published as: CN112897449B; CN112897449A; TW202121597A

Abstract

提供一種半導體封裝，包括多個第一晶片、多個矽穿孔、至少一絕緣體、第一電路結構以及第一密封體。第一晶片電性連接至多個矽穿孔且包括具有感測區的第一主動面、第一背面以及從第一背面朝向第一主動面延伸的多個通孔。絕緣體配置於第一晶片的第一主動面上。第一電路結構配置於第一晶片的第一背面上且電性連接至多個矽穿孔。第一封裝體側向包封第一晶片。一種半導體封裝的製造方法亦被提出。

Description

半導體封裝及其製造方法

本發明是有關於一種半導體封裝及其製造方法，且特別是有關於一種具有感測區的半導體晶片的半導體封裝及其製造方法。

近年來，例如智慧型手機、平板電腦、穿戴式電子設備等越來越多電子設備，逐漸採用感測器來控制由設備所提供的各種操縱功能。由於對感測器封裝的高可製造性（manufacturability）以及品質的要求越來越高，因此需要具有靈活且可靠的方法以將感測器封裝在晶片上。因此，為了使感測器封裝達到具有更好的操作性和更高可製造性，如何提升傳統晶片封裝方法實成為亟欲解決的課題。

本發明提供一種半導體封裝及其製造方法，其可以將具有感測器的半導體晶片整合且內連線（interconnect）於晶圓級封裝，並將其最佳化。

本發明提供一種半導體封裝，包括多個第一晶片、多個矽穿孔、至少一絕緣體、第一電路結構與第一密封體。每一第一晶片包括第一主動面、第一主動面上的感測區、相對於第一主動面的第一背面與從第一背面朝向第一主動面延伸的多個通孔。多個矽穿孔配置於多個第一晶片的多個通孔中且與多個第一晶片電性連接。絕緣體配置於多個第一晶片的第一主動面上。第一電路結構配置於多個第一晶片的第一背面上且與多個矽穿孔電性連接。第一密封體側向包封多個第一晶片。

在本發明的一實施例中，上述的第一密封體配置於絕緣體上。

在本發明的一實施例中，上述的第一密封體更側向包封絕緣體。

在本發明的一實施例中，上述的第一密封體更側向包封第一電路結構。

本發明提供一種半導體封裝的製造方法。方法至少包括以下步驟。提供第一晶片，其中第一晶片包括第一主動面、第一主動面上的感測區、相對於第一主動面的第一背面與從第一背面朝向第一主動面延伸的多個通孔；形成多個矽穿孔於第一晶片的多個通孔中。形成第一電路結構於第一晶片的第一背面上以與多個矽穿孔電性連接；配置第二晶片於第二電路結構上，其中第二晶片包括面朝向第一晶片的第一主動面的第二主動面，且第二晶片與第一晶片電性連接；以及形成第二密封體於第一電路結構上以側向包封第二晶片。

在本發明的一實施例中，上述的在形成多個矽穿孔之前，形成第一密封體，以側向包封第一晶片。

本發明提供一種半導體封裝的製造方法。方法至少包括以下步驟。提供多個第一晶片，每一第一晶片包括第一主動面、第一主動面上的感測區、相對於第一主動面的第一背面以及從第一背面朝向第一主動面延伸的多個通孔；形成多個矽穿孔於多個第一晶片的多個通孔中；形成第一電路結構於第一晶片的第一背面上以與多個矽穿孔電性連接；提供載板；提供至少一絕緣體；接合載板、絕緣體與多個第一晶片於多個矽穿孔與第一電路結構，其中絕緣體配置於載板與第一晶片之間，第一晶片的第一主動面面向絕緣體，且第一晶片配置於在板上且彼此被物理分隔；形成第一密封體於載板上，其中第一密封體側向包封第一晶片；以及形成第二電路結構於第一密封體上。

在本發明的一實施例中，上述的形成多個導電端子於第二電路結構，其中多個導電端子與第一晶片以及第二晶片電性連接。

在本發明的一實施例中，上述的提供第一晶片包括提供載板。形成絕緣體於載板。配置第一晶片於絕緣體上，其中第一晶片的第一主動面面向絕緣體。

在本發明的一實施例中，上述的在形成第二電路結構之後，多個第一晶片藉由第二電路結構彼此電性連接。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

下文將會附加標號以對本發明較佳實施例進行詳細描述，並以圖式說明。在可能的情況下，相同或相似的構件在圖式中將以相同的標號顯示。

圖1A至圖1J是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖2A以及圖2B是圖1C中的半導體封裝的製造方法的區域TV的放大剖面示意圖。

請參照圖1A，可以提供臨時載板50。臨時載板50可以是玻璃基板、晶圓基板或其他適宜的基板材料，只要前述的材料能夠於後續的製程中，承載形成於其上的封裝件。

在一些實施例中，去黏合層51可以形成於臨時載板50上，以於之後的製程中提升結構（如在製程中的中間結構）與臨時載板50的離型性（releasability）。舉例而言，去黏合層51可以是光熱轉換（light-to-heat-conversion, LTHC）離型層或其他適宜的離型層。

絕緣體110可以形成於臨時載板50上。舉例而言，絕緣體110可以是藉由沉積製程、旋轉塗佈（spin coating）製程、狹縫式塗佈（slit coating）製程或其他適宜的製程，以如聚合物、可固化樹脂的絕緣材料或其他適宜的保護材料所形成。在一實施例中，絕緣體110可以被稱為覆蓋層或硬塗層（hard coating layer）。

在一些實施例中，絕緣體110可以形成於去黏合層51上，但本發明不限於此。

在一未繪示的實施例中，絕緣體110可以直接形成於臨時載板50上。

在形成絕緣體110之後，多個第一晶片120可以配置於絕緣體110上。在圖1A中第一晶片120的數量僅用於示例性的繪示，而本發明不限於此。舉例而言，在圖1A中示例性的繪示四個第一晶片120。

在一實施例中，在配置第一晶片120之後，可以依據設計上的需求對絕緣體110進行固化製程，以提升對第一晶片120的保護。

第一晶片120具有第一主動面122、位在第一主動面122上的感測區122a以及相對於第一主動面122的第一背面124。第一晶片120可以以第一主動面122面向絕緣體110的方式配置於絕緣體110上。

在一些實施例中，第一晶片120可以包括位在第一主動面122上，且圍繞感測區122a的多個第一導電接墊126。

在一些實施例中，第一晶片120的第一主動面122上的第一導電接墊126可以被絕緣體110所覆蓋。在一實施例中，第一晶片120的第一主動面122上的感測區122a以及第一導電接墊126可以被絕緣體110所覆蓋。

在一些實施例中，第一晶片120可以是感測晶片。根據設計上的需求任何適宜的感測器可以用於第一晶片120上，本發明不限於此。

在一些實施例中，第一晶片120可以包括光學感測器，其可以採用如光電二極體（photodiode）、光電晶體（phototransistor）或其類似者的光偵測器，以感測光並將接收的光能轉換成電信號，以由第一晶片120上的電子電路進行處理。在這種情況下，絕緣體110可以是半透明或透明，以使光傳遞到第一晶片120的感測區122a。

在一實施例中，第一晶片（如圖4B、圖5或圖6B中的第一晶片）可以包括其可以採用化學感測器、生物感測器或其類似者的分子感測器。在一未繪示的實施例中，第一晶片可以是微機電系統（MEMS）晶片。

在一實施例中，多個第一晶片120可以包括第一晶片120A（可以被稱為第一感測晶片）以及第一晶片120B（可以被稱為第二感測晶片）。第一晶片120A的感測區122a1內包括的光電感測材料與第一晶片120B的感測區122a2內包括的光電感測材料可以是不同形式。因此，第一晶片120A的感測波長範圍可以與第一晶片120B的感測波長範圍不同。換句話說，具有光學感測器的多個第一晶片120可以分別收集不同波長的光，並提供互補的光譜響應度（spectral responsivity）。舉例而言，第一晶片120A為紅外線（infrared, IR）偵測晶片以及第一晶片120B為可見光偵測晶片，但本發明不限於此。

請參照圖1B，第一密封體130可以形成於臨時載板50上，以側向包封第一晶片120。

在一實施例中，第一密封體130可以藉由模塑製程（molding process）（如覆模製程（over-molding process））或其他適宜的製程，以如樹脂（如環氧樹脂（epoxy））的絕緣材料或其他適宜的絕緣材料所形成。在一實施例中，形成於臨時載板50上的前述絕緣材料的厚度可以大於第一晶片120的厚度。在這種情況下，舉例而言，可以藉由研磨製程（grinding process）、拋光製程（polishing process）或其他適宜的製程減薄絕緣材料的厚度，以暴露出第一晶片120的第一背面124。

在一實施例中，可以在進行厚度減薄製程的期間，移除第一晶片120的背側(如相對於第一主動面122的一側)上的部分塊狀半導體材料（如塊狀矽），但本發明不限於此。

第一晶片120的第一背面124可以與第一密封體130的頂面130a（如第一密封體130遠離臨時載板50的表面）共面（coplanar）。

在形成第一密封體130之後，從第一背面124朝向第一主動面122的多個通孔128可以用蝕刻、鑽孔或其他適宜的製程形成於每一第一晶片120上，以暴露出第一導電接墊126。

請參照圖1C、圖2A與圖2B，多個矽穿孔（TSVs）140可以形成於各個第一晶片120的通孔128中，以電性連接至第一導電接墊126。電性連接至矽穿孔140的第一電路結構150可以形成於第一晶片120的第一背面124上。

在一些實施例中，部分第一電路結構150可以形成於第一密封體130的頂面130a上，本發明不限於此。

在一些實施例中，第一電路結構150的導電部分以及矽穿孔140的導電部分可以於相同製程或類似製程（如沉積製程）的期間一起形成，但本發明不限於此。

在一實施例中，第一晶片120用於信號傳輸的導線可以用第一電路結構150重新分佈出去。在一實施例中，第一電路結構150可以被稱為重佈線路層（redistribution layer；RDL）。

形成矽穿孔140與第一電路結構150的示例如下。

請參照圖2A，舉例而言，絕緣材料可以用沉積製程、旋轉塗佈製程或其他適宜的製程形成於第一晶片120的第一背面124上與通孔128中。絕緣材料可以由如聚醯亞胺（polyimide），聚苯并惡唑（polybenzoxazole, PBO），苯環丁烯（benzocyclobutene, BCB）所製成的聚合物，或是以四乙氧基矽烷（tetraethoxysilane, TEOS）進行化學氣相沉積（Chemical Vapor Deposition, CVD）或原子沉積法（Atomic layer deposition, ALD）所形成的氧化矽或其類似者所製成。

在形成絕緣材料之後，舉例而言，可以用蝕刻製程移除通孔128中絕緣材料的底部，以暴露出第一導電接墊126，而形成絕緣層L1。舉例而言，絕緣層L1可以包括第一絕緣部分142與第二絕緣部分152，第一絕緣部分142形成於通孔128的內側壁128a，第二絕緣部分152形成於第一背面124上且藕合至第一絕緣部分142。

在一實施例中，第二絕緣部分152可以完全覆蓋第一晶片120的第一背面124，但本發明不限於此。在一實施例中，第二絕緣部分152可以完全覆蓋第一晶片120的第一背面124以及第一密封體130的頂面130a，但本發明不限於此。

請參照圖2B，在形成絕緣層L1之後，阻障層L2、晶種層L3以及導電層L4可以形成於第一晶片120的通孔128中以及第一背面124上，以覆蓋絕緣層L1以及第一導電接墊126。

在一些實施例中，在形成阻障層L2之後，可以藉由阻障層L2暴露出至少一部份的第一晶片120的第一背面124上的絕緣層L1。

在一實施例中，晶種層L3可以共形（conformally）形成於阻障層L2上且導電層L4可以共形形成於晶種層L3上。換句話說，阻障層L2、晶種層L3以及導電層L4其可以彼此共形被稱為一個單一層。

在一實施例中，阻障層L2可以作為擴散阻障（diffusion barrier），以防止形成於其上的導電層向介電質中遷移。晶種層L3可以改善通孔128中的導電層L4的結合力。在一實施例中，導電層L4可以被電鍍且填充於通孔128中，以形成導電柱。阻障層L2的材料可以包括鈦、鉭或其他適宜的材料。晶種層L3的材料可以包括銅、金、鎳或其合金。導電層L4的材料可以包括銅、金、銀或其組合。

舉例而言，阻障層L2可以包括第一阻障部分144以及第二阻障部分154，第一阻障部分144形成於通孔128中且耦合至第一導電接墊126，第二阻障部分154形成於第一背面124上且耦合至第一阻障部分144。覆蓋阻障層L2的晶種層L3可以包括第一晶種部分146以及第二晶種部分156，第一晶種部分146形成於通孔128中，第二晶種部分156形成於第一背面124上且耦合至第一晶種部分146。覆蓋晶種層L3的導電層L4可以包括第一導電部分148以及第二導電部分158，第一導電部分148形成於通孔128中，第二導電部分158形成於第一背面124上且耦合至第一導電部分148。

在一些實施例中，形成於通孔128中的部分（如絕緣層L1的第一絕緣部分142、阻障層L2的第一阻障部分144、晶種層L3的第一晶種部分146以及導電層L4的第一導電部分148）可以被稱為是矽穿孔140。

至少形成於第一背面124上的導電部分（如阻障層L2的第二阻障部分154、晶種層L3的第二晶種部分156及/或導電層L4的第二導電部分158）可以被稱為是第一電路結構150。在一實施例中，第一電路結構150可以包括導電部分（如阻障層L2的第二阻障部分154、晶種層L3的第二晶種部分156及/或導電層L4的第二導電部分158）以及絕緣部分（如絕緣層L1的第二絕緣部分152）。

矽穿孔140延伸穿過第一晶片120且電性連接至第一電路結構150，可以在第一晶片120的第一背面124處提供與第一導電接墊126輸入/輸出（I/O）接觸。

請參照圖1D，舉例而言，多個導電端子160可以用電鍍製程、植球製程（ball placement process）或其他適宜的製程形成於第一電路結構150上。

在一實施例中，具有多個開口P1a的第一保護層P1可以形成於第一電路結構150及/或第一密封體130上。舉例而言，保護材料（如環氧樹脂、聚醯亞胺、聚苯并惡唑（PBO），苯環丁烯（BCB））可以形成於第一電路結構150及第一密封體130上。接著，可以移除保護材料的一部分，以形成具有開口P1a的第一保護層P1，以暴露出第一電路結構150的至少一部分。在一實施例中，第一保護層P1可以包括光阻材料且藉由曝光顯影製程形成開口P1a。然後，導電端子160可以形成於第一保護層P1的開口P1a中，以直接接觸暴露出的第一電路結構150並與第一晶片120電性連接。在一實施例中，導電端子160可以包括導電球、導電柱、導電凸塊或其組合。然而，本發明不限於此。可以根據設計上的需求採用其他可能的形式或形狀的導電端子160。為了增加導電端子160與第一電路結構150的結合力，可以選擇性地執行焊接製程（soldering process）及迴焊製程（reflowing process）。

請參照圖1E，可以經由導電端子160於第一電路結構150上配置第二晶片210。

第二晶片210可以包括面向第一晶片120的第一背面124的第二主動面212、相對於第二主動面212的第二背面214以及分布於第二主動面212上的多個第二導電接墊216。換句話說，第二晶片210的第二主動面212與第一晶片120的第一背面124可以面向彼此。第二晶片210可以經由第一電路結構150電性連接至第一晶片120。換句話說，穿過第一晶片120的電訊號可以藉由第一導電接墊126至矽穿孔140、第一電路結構150、導電端子160並至第二晶片210的第二導電接墊216。

請參照圖1F，第二密封體220形成於第一電路結構150上，以側向包封第二晶片210與導電端子160。換句話說，藉由第二密封體220包封的第二晶片210可以配置於第一晶片120與第一密封體130上。

在一實施例中，第二密封體220可以類似於第一密封體130。舉例而言，第二密封體220可以藉由模塑製程（如覆模製程）或其他適宜的製程，以如樹脂（如環氧樹脂）的絕緣材料或其他適宜的絕緣材料所形成。在一實施例中，第一電路結構150上形成的前述絕緣材料的厚度可以大於第二晶片210的厚度。在這樣的情況下，舉例而言，可以用研磨製程或其他適宜的製程減薄絕緣材料的厚度，以暴露出第二晶片210的第二背面214。

在一實施例中，在厚度減薄製程的期間，可以移除第二晶片210的背側(如相對於第二主動面212的一側)上的部分塊狀半導體材料(如塊狀矽)，但本發明不限於此。

第二晶片210的第二背面214可以與第二密封體220的頂面220a共面。第二密封體220的頂面220a為遠離第一密封體130的表面。

在一實施例中，在形成第二密封體220之後，舉例而言，圍繞第二晶片210的多個通孔222可以用雷射鑽孔、機械鑽孔或其他適宜的製程形成於第二密封體220上。通孔222可以暴露出第一電路結構150的至少一部分。

請參照圖1G，多個模塑通孔（TMVs）230可以形成於通孔222中，以電性連接至第一電路結構150以及第一晶片120。電性連接至模塑通孔230的第二電路結構240可以形成於第二晶片210的第二背面214上。

在一實施例中，第二晶片210用於信號傳輸的導線可以用第二電路結構240重新分佈出去。在一實施例中，第二電路結構240可以被稱為重佈線路層。

在一實施例中，模塑通孔230以及第二電路結構240可以於相同製程或類似製程（如沉積製程）期間一起形成，但本發明不限於此。

舉例而言，如銅、鋁、鎳或其類似者的導電材料（未繪示）可以藉由濺鍍製程、沉積製程、電鍍製程或其他適宜的製程形成於第二晶片210的第二背面214上與第二密封體220的通孔222中。接著，可以藉由微影（photolithography）與蝕刻製程（etching process）對導電材料圖案化，以形成圖案化導電層。形成於通孔222中的圖案化導電層的一部分可以被稱為模塑通孔230以及形成於第二晶片210的第二背面214上的圖案化導電層的另一部分可以稱為第二電路結構240。在一實施例中，在導電材料之前，晶種（seed）材料可以形成於第二晶片210的第二背面214上與第二密封體220的通孔222中。

請參照圖1H，多個導電端子250可以形成於第二電路結構240上，以與第一晶片120以及第二晶片210電性連接。

在一實施例中，具有多個開口P2a的第二保護層P2可以形成於第二密封體220上，以覆蓋第二電路結構240且可以藉由第二保護層P2的開口P2a暴露出第二電路結構240的至少一部分。第二保護層P2的形成製程可以類似於第一保護層P1，而省略詳細描述。

在形成第二保護層P2之後，導電端子250可以形成於第二保護層P2的開口P2a中，以與暴露出的第二電路結構240直接接觸且電性連接至第二晶片210。舉例而言，導電端子250可以包括藉由植球製程、電鍍製程或其他適宜製程形成的導電球、導電柱、導電凸塊或其組合。然而，本發明不限於此。此外，為了增加導電端子250與第二電路結構240的結合力，可以選擇性地執行焊接製程及迴焊製程。

在一實施例中，導電端子250可以包括多個第一元件252以及多個第二元件254，第一元件252形成於第二晶片210的中央區CR，多個形成於第二晶片210圍繞中央區CR的周邊區PR。第二元件254的尺寸可以大於第一元件252的尺寸。換句話說，從第一元件252的頂面252a至第二電路結構240的最短距離可以小於第二元件254的頂面254a至第二電路結構240的最短距離。在一些替代實施例中，第一元件252的頂面252a可以與第二元件254的頂面254a對齊。

請參照圖1I，第三晶片310可以配置於第二電路結構240上。舉例而言，第三晶片310可以包括面向第二晶片210的第二背面214的前表面312與分布於前表面312上的多個導電連接器314。第三晶片310的導電連接器314可以電性連接至第二電路結構240。

在一實施例中，在形成導電端子250之前，可以於第二電路結構240上配置第三晶片310。在這樣的情況下，在使用覆晶（flip-chip）技術於第二電路結構240上配置第三晶片310之後，可以省略形成導電端子250的第一元件252。換句話說，第三晶片310可以直接藉由導電連接器314電性連接至第二電路結構240，其可以作為第一元件252，因此形成導電端子250的第一元件252可以是不必要的。

在一實施例中，底膠316可以形成於第三晶片310與第二保護層P2的間隙之間，以提升貼附製程的可靠度（reliability）。在一示例性的實施例中，作為記憶體的第三晶片310電性連接至具有感測區122a的第一晶片120以及作為處理器的第二晶片210。在這樣的情況下，第三晶片310可以在第二晶片210的處理下進行各種應用。

在一實施例中，可以提供配置具有不同功能多於一個的第三晶片310於第二電路結構240上。圖1I中所示的第三晶片310的數量僅作為示例性的繪示而本發明不限於此。

可以執行切單製程（singulation process）且可以移除臨時載板50，因此實質上完成了如圖1J所示的半導體封裝100的製程。

在一實施例中，在配置第三晶片310之後，可以執行切單製程。在切單製程之後，可以從絕緣體110上移除臨時載板50。舉例而言，可以將紫外光雷射、可見光或熱等外部能量施加到至去黏合層51，以使絕緣體110可以從臨時載板50上剝離。

在一實施例中，可以在配置第三晶片310前執行切單製程。本發明不限制切單製程與配置第三晶片310的製程順序。

在藉由上述半導體封裝100的製造方法可以整合第一晶片120、第二晶片210以及第三晶片310，而可以提升半導體封裝100的作業效能（operating performance ）以及可製造性（manufacturability）。

圖3A至圖3D是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。本實施例的製造方法類似於圖1A至圖1J的實施例的說明而製程描述可以省略。

請參照圖3A，矽穿孔440可以為導電柱，且矽穿孔440填充於第一晶片120的通孔128內，以電性連接至第一電路結構150。舉例而言，在圖2B中最上層的導電層L4可以形成絕緣層L1、阻障層L2以及晶種層L3之後填充於通孔128中。接著，在形成第一電路結構150與矽穿孔440之後，第一保護層P1可以形成於第一電路結構150與第一密封體130上。第一保護層P1具有暴露出第一電路結構150的至少一部份的開口P1a。然後，多個模塑通孔530可以形成於暴露出的第一電路結構150上。

舉例而言，可以藉由旋轉塗佈光阻材料，並將光阻材料烘烤且微影（即，曝光及顯影製程），以在第一保護層P1上形成具有預定圖案的圖案化光阻層（未繪示）。部分已被暴露出的第一電路結構150可以進一步暴露於圖案化光阻層。接下來，可以藉由電鍍製程或其他適宜的製程，以在被圖案化光阻層進一步暴露出的第一電路結構150上形成模塑通孔530。在形成模塑通孔530之後，例如可以藉由蝕刻、灰化或其他適宜的移除製程來移除圖案化光阻層。

請參照圖3B，在形成模塑通孔530之後，可以藉由於第一電路結構150上覆晶接合配置第二晶片510。換句話說，在本實施例中，採用覆晶技術的第一晶片120與第二晶片510可以經由分布於第二主動面512上的第二導電接墊516電性連接。與圖1E所繪示的實施例相比，在本實施例中，可以省略於第一晶片120與第二晶片510之間形成導電端子。在一實施例中，所形成的模塑通孔530可以圍繞第一晶片120，且第二晶片510可以配置於第一電路結構150上，而第二晶片510覆蓋於第一晶片120上。然後，可以形成第二密封體220，以側向包封第二晶片510與模塑通孔530。第二密封體220的形成製程可以類似於圖1F所繪示的實施例而省略詳細描述。為了進一步電性連接，可以減薄第二密封體220的厚度，以暴露出模塑通孔530的至少一部分。

請參照圖3C與圖3D，在形成第二密封體220之後，第二電路結構540可以形成於模塑通孔530與第二晶片510的第二背面514上。舉例而言，具有多個開口P2a’的第二保護層P2’可以形成於第二密封體220與第二晶片510上，且開口P2a’暴露出模塑通孔530的至少一部分。接著，第二電路結構540可以形成於第二保護層P2’的開口P2a’中。在一實施例中，依電路設計上的需求，第二保護層P2’與第二電路結構540的形成製程可以執行多次，以獲得多層電路。為了進一步電性連接，最上層的第二保護層P2’可以具有暴露出至少一部分頂部第二電路結構540的開口P2a’。在形成第二電路結構540之後，後續的製造過程可以類似於如圖1H至圖1J的實施例中的描述，而省略詳細描述。在執行切單製程且移除臨時載板50之後，實質上完成了如圖3D所示的半導體封裝200的製程。

基於上述，絕緣體覆蓋第一晶片的第一主動面可以保護第一主動面上的感測區，以避免在後續的製程中被損壞。此外，絕緣體與感測區之間的距離最小化，以達到改善半導體封裝的感測能力。第二晶片的第二主動面面朝向第一晶片的第一背面。此外，第一電路結構與矽穿孔於第一晶片與第二晶片之間電性連接。如此一來，半導體封裝可以使第一晶片與第二晶片之間維持較短的電子傳遞路徑，以降低信號的傳遞、較低的電容並達到較佳地電路效能。此外，具有導電連接器的第三晶片面朝向第二晶片的第二背面且經由第一電路結構與第二電路結構與第一晶片以及第二晶片電性連接。如此一來，半導體封裝的製造方法可以整合第一晶片、第二晶片以及第三晶片，而可以達到較佳地作業效能以及較好地製造性。

圖4A至圖4D是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖4E是根據本發明一實施例的半導體封裝的製造方法的俯視示意圖。舉例而言，圖4E可以是圖4A的結構的俯視圖。

請參照圖4A與圖4E，可以提供永久載板53。永久載板53可以包括玻璃基板、晶圓基板、金屬基板、層壓基板或其他適宜的基板材料，只要前述的材料能夠於後續的製程中，承載形成於其上的封裝件。

在一實施例中，多個絕緣體411可以形成於永久載板53上。絕緣體411具有至少一開口412。圖4A或圖4E中絕緣體411的數量僅作為示例性繪示而本發明不限於此。在一實施例中，絕緣體411可以被稱為阻擋結構（dam structure）。

在一些實施例中，絕緣體411與永久載板53可以直接接觸，但本發明不限於此。在一未繪示的實施例中，黏著層可以配置於絕緣體411與永久載板53之間。

在一實施例中，形成絕緣體411的材料可以是環氧樹脂、矽基樹脂、橡膠或其他適宜的絕緣材料，但本發明不限於此。

請參照圖4B，多個第一晶片420可以配置於絕緣體411上。多個矽穿孔140、第一電路結構427與多個導電柱428可以配置於每一第一晶片420上。

在一實施例中，第一晶片420中的一個可以對應配置於絕緣體411中的一個，但本發明不限於此。

在一實施例中，第一晶片420可以類似於第一晶片120。舉例而言，第一晶片420可以包括主動面422、主動面422上的感測區422a、相對於主動面422的背面424與從背面424朝向主動面422延伸的多個通孔128。

在一實施例中，第一晶片420可以包括位在主動面422上，且環繞感測區422a的多個導電接墊426。舉例而言，第一晶片420可以以主動面422面向絕緣體411配置於絕緣體411上。換句話說，第一晶片420的主動面422上的感測區422a與導電接墊426可以被絕緣體411所覆蓋。第一晶片420的感測區422a對應至絕緣體411的開口412。換句話說，第一晶片420的感測區422a、絕緣體411的開口412與永久載板53可以構成空穴413（如圖4C所標示）。

請參照圖1C、圖2B與圖4B，多個矽穿孔（TSVs）140可以形成於每一第一晶片420的通孔128中，以電性連接至導電接墊426。矽穿孔140的形成製程可以相同或類似於矽穿孔140的形成製程，因此矽穿孔的形成製程將於此不再贅述。

在一些實施例中，第一電路結構427可以配置於每一第一晶片420的背面424上。在一實施例中，第一電路結構427可以包括多個導電層、多個絕緣層以及多個導電通孔。導電層的對應部分及/或導電通孔的對應部分可以形成對應電路。第一電路結構427的對應電路可以與對應矽穿孔140電性連接。第一電路結構427可以藉由一般半導體製程形成，而於此不再贅述。

在一實施例中，第一電路結構427可以被稱為重佈線路層。

在一實施例中，第一電路結構427投影於永久載板53上的正投影面積與第一晶片420投影於永久載板53上的正投影面積實質上相等。

在一實施例中，多個導電柱428可以配置於第一電路結構427上。導電柱428可以電性連接至第一電路結構427的對應電路。

請參照圖4C，密封體430可以形成於永久載板53上，以側向包封第一晶片420、第一電路結構427與導電柱428。密封體430可以藉由模塑製程（如覆模製程）所形成。在一實施例中，密封體430可以藉由如樹脂（如環氧樹脂）的絕緣材料或其他適宜的絕緣材料所形成。

在一實施例中，於永久載板53上形成的絕緣材料的厚度可以覆蓋導電柱428的頂面428a。這樣的情況下，舉例而言，可以用研磨製程或其他適宜的製程減薄形成於永久載板53上的絕緣材料的厚度，以暴露出導電柱428的頂面428a，以形成密封體430。

在一些實施例中，導電柱428的頂面428a可以與密封體430遠離永久載板53的頂面430a共面。

在一些實施例中，密封體430可以側向包封絕緣體411。

請參照圖4D，第二電路結構440可以形成於密封體430上。第二電路結構440的對應電路可以電性連接至對應的導電柱428。第一晶片420可以藉由第二電路結構440的對應電路相互電性連接。第二電路結構440可以藉由一般半導體製程形成，因此於此不再贅述。

在一實施例中，第二電路結構440投影於永久載板53上的正投影面積可以大於第一晶片420投影於永久載板53上的正投影面積。在一實施例中，第二電路結構440可以被稱為扇出重佈線路層（FO RDL）。

在形成第二電路結構440之後，可以於第二電路結構440上形成多個導電端子460。導電端子460的形成製程可以相同或類似於導電端子160的形成製程，因此導電端子的形成製程於此不再贅述。

在執行前述製程之後，實質上形成了在本實施例中所提供的半導體封裝400。

圖5是依據本發明一實施例的半導體封裝的製造方法的剖面示意圖。本實施例的製造方法類似於圖4A至圖4E所繪示的實施例，因此可以省略製程描述。

請參照圖5，在第一晶片420配置於永久載板53上之前，絕緣體411可以配置於第一晶片420的主動面422上。換句話說，具有絕緣體411在上的第一晶片420可以配置於永久載板53上。

在絕緣體411與第一晶片420配置於永久載板53上之後，可以藉由類似於圖4C至圖4D的步驟提供本實施例中的半導體封裝。

圖6A至圖6D是依據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖6E是依據本發明一實施例的半導體封裝的製造方法的俯視示意圖。舉例而言，圖6E是圖6A的結構的俯視示意圖。本實施例的製造方法類似於圖4A至圖4E所繪示的實施例而可以省略製程描述。

請參照圖6A至圖6E，絕緣體611可以形成於永久載板53上。絕緣體611具有多個開口612。在一實施例中，絕緣體611可以被稱為阻擋結構。

請參照圖6B，多個第一晶片420可以配置於絕緣體611上。在一實施例中，可以於對應的絕緣體611中的一個上配置多於一個第一晶片420，但本發明不限於此。

第一晶片420的感測區422a對應於絕緣體611的開口612。換句話說，第一晶片420的感測區422、絕緣體611的開口612以及永久載板53可以構成對應空穴613。

在一實施例中，絕緣體611可以更具有多個微通道（microchannel）。微通道可以藉由絕緣體611的表面（如面向永久載板53的表面）上的槽（groove）形成，但本發明不限於此。微通道可以連接對應空穴613。

請參照圖6C至圖6D，第一晶片420配置於永久載板53上之後，可以藉由類似於圖4C至圖4D的步驟提供本實施例的半導體封裝600（如圖6D所標示）。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

50:臨時載板 51:去黏合層 53:永久載板 100、200、400、600:半導體封裝 110、411、611:絕緣體 120、120A、120B、420:第一晶片 122:第一主動面 122a、122a1、122a2、422a:感測區 124:第一背面 126:第一導電接墊 128、222:通孔 128a:內側壁 130:第一密封體 130a、220a、252a、254a:頂面 140、440:矽穿孔 142:第一絕緣部分 144:第一阻障部分 146:第一晶種部分 148:第一導電部分 150、427:第一電路結構 152:第二絕緣部分 154:第二阻障部分 156:第二晶種部分 158:第二導電部分 160、250、460:導電端子 210、510:第二晶片 212、512:第二主動面 214、514:第二背面 216、516:第二導電接墊 220:第二密封體 230、530:模塑通孔 240、440、540:第二電路結構 252:第一元件 254:第二元件 310:第三晶片 312:前表面 314:導電連接器 316:底膠 412、612、P1a、P2a、P2a’:開口 413、613:空穴 422:主動面 424:背面 426:導電接墊 428:導電柱 430:密封體 CR:中央區 L1:絕緣層 L2:阻障層 L3:晶種層 L4:導電層 P1:第一保護層 P2、P2’:第二保護層 PR:周邊區 TV:區域

圖1A至圖1J是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖2A以及圖2B是圖1C中的半導體封裝的製造方法的區域TV的放大剖面示意圖。圖3A至圖3D是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖4A至圖4D是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖4E是根據本發明一實施例的半導體封裝的製造方法的俯視示意圖。圖5是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖6A至圖6D是根據本發明一實施例的半導體封裝的製造方法的剖面示意圖。圖6E是根據本發明一實施例的半導體封裝的製造方法的俯視示意圖。

100:半導體封裝

110:絕緣體

120、120A、120B:第一晶片

122:第一主動面

122a1、122a2:感測區

130:第一密封體

140:矽穿孔

150:第一電路結構

160:導電端子

210:第二晶片

212:第二主動面

214:第二背面

220:第二密封體

230:模塑通孔

240:第二電路結構

250:導電端子

252:第一元件

254:第二元件

310:第三晶片

Claims

一種半導體封裝，包括：多個第一晶片，每一所述第一晶片包括第一主動面、所述第一主動面上的感測區、相對於所述第一主動面的第一背面、連接所述第一主動面與所述第一背面的第一側面以及從所述第一背面朝向所述第一主動面延伸的多個通孔；多個矽穿孔，配置於所述第一晶片的所述多個通孔中且與所述多個第一晶片電性連接；至少一絕緣體，配置於所述第一晶片的所述第一主動面上，其中所述絕緣體具有對應於每一所述第一晶片的所述感測區的開口，且所述絕緣體不接觸所述第一晶片的所述第一側面；第一電路結構，配置於所述第一晶片的所述第一背面上且與所述多個矽穿孔電性連接；以及第一密封體，側向包封所述多個第一晶片。
如請求項1所述的半導體封裝，其中所述多個第一晶片包括第一感測晶片以及第二感測晶片，所述第一感測晶片的所述感測區內包括的光電感測材料與所述第二感測晶片的所述感測區內的光電感測材料不同。
如請求項1所述的半導體封裝，更包括：永久載板，其中所述絕緣體配置於所述永久載板與所述多個第一晶片之間。
如請求項3所述的半導體封裝，更包括：第二電路結構，與所述第一電路結構電路連接，其中所述第一密封體的一部分配置於所述第一電路結構與所述第二電路結構之間。
如請求項4所述的半導體封裝，其中所述第一電路結構投影於所述永久載板上的正投影面積實質上等於所述多個第一晶片投影於所述永久載板上的正投影面積，且所述第二電路結構投影於所述永久載板的正投影面積大於所述多個第一晶片投影於所述永久載板上的正投影面積。
一種半導體封裝的製造方法，包括：提供第一晶片，其中所述第一晶片包括第一主動面、所述第一主動面上的感測區、相對於所述第一主動面的第一背面、連接所述第一主動面與所述第一背面的第一側面以及從所述第一背面朝向所述第一主動面延伸的多個通孔；形成多個矽穿孔於所述第一晶片的所述多個通孔中；形成第一電路結構於所述第一晶片的所述第一背面上，以與所述多個矽穿孔電性連接；形成絕緣體於所述第一晶片的所述第一主動面上，其中所述絕緣體具有對應於所述第一晶片的所述感測區的開口，且所述絕緣體不接觸所述第一晶片的所述第一側面；以及形成第一密封體於所述第一電路結構上，且所述第一密封體側向包封所述第一晶片。
如請求項6所述的製造方法，更包括：形成多個導電端子於所述第一電路結構上，其中在形成所述多個導電端子之後，所述多個導電端子藉由所述第一電路結構與所述多個矽穿孔與所述第一晶片電性連接。
如請求項6所述的製造方法，更包括：形成多個模塑通孔於所述第一電路結構上，以與所述多個矽穿孔以及所述第一晶片電性連接，其中在形成所述第一密封體之後，所述第一密封體側向包封所述多個模塑通孔；以及形成第二電路結構於所述第一密封體上，其中在形成所述第二電路結構之後，所述第一晶片藉由所述多個模塑通孔電性連接至所述第二電路結構。
一種半導體封裝的製造方法，包括：提供多個第一晶片，每一所述第一晶片包括第一主動面、所述第一主動面上的感測區、相對於所述第一主動面的第一背面以及從所述第一背面朝向所述第一主動面延伸的多個通孔；形成多個矽穿孔於所述第一晶片的所述多個通孔中；形成第一電路結構於所述第一晶片的所述第一背面上，以與所述多個矽穿孔電性連接；提供載板；提供至少一絕緣體；接合所述載板、所述絕緣體以及具有所述多個矽穿孔與所述第一電路結構的所述多個第一晶片，其中所述絕緣體配置於所述載板與所述多個第一晶片之間，所述第一晶片的所述第一主動面面向所述絕緣體，且所述多個第一晶片配置於所述載板上且彼此物理分隔，其中於進行接合所述載板、所述絕緣體以及具有所述多個矽穿孔與所述第一電路結構的所述多個第一晶片的步驟之前，每一所述第一晶片的所述第一背面上的所述第一電路結構彼此物理分隔；形成第一密封體於所述載板上，其中所述第一密封體側向包封所述多個第一晶片；以及形成第二電路結構於所述第一密封體上。