TW201413905A - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TW201413905A
TW201413905A TW102134236A TW102134236A TW201413905A TW 201413905 A TW201413905 A TW 201413905A TW 102134236 A TW102134236 A TW 102134236A TW 102134236 A TW102134236 A TW 102134236A TW 201413905 A TW201413905 A TW 201413905A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor substrate
layer
chip package
forming
Prior art date
Application number
TW102134236A
Other languages
English (en)
Other versions
TWI512930B (zh
Inventor
Yu-Ting Huang
Tsang-Yu Liu
Original Assignee
Xintex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintex Inc filed Critical Xintex Inc
Publication of TW201413905A publication Critical patent/TW201413905A/zh
Application granted granted Critical
Publication of TWI512930B publication Critical patent/TWI512930B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Sensors (AREA)

Abstract

本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一感測層，設置於該基底之該第一表面上，其中該感測層具有一感測區；一導電墊結構，設置於該基底上，且電性連接該感測區；一間隔層，設置於該基底之該第一表面之上；一半導體基底，設置於該間隔層之上，其中該半導體基底、該間隔層、及該基底共同於該感測區上圍出一空腔；以及一穿孔，自該半導體基底之一表面朝該基底延伸，其中該穿孔連通該空腔。

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體及其形成方法，且特別是有關於以晶圓級封裝製程所形成之晶片封裝體。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
如何縮減晶片封裝體之尺寸、大量生產晶片封裝體、及降低製程成本與時間已成為重要課題。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一感測層，設置於該基底之該第一表面上，其中該感測層具有一感測區；一導電墊結構，設置於該基底上，且電性連接該感測區；一間隔層，設置於該基底之該第一表面之上；一半導體基底，設置於該間隔層之上，其中該半導體基底、該間隔層、及該基底共同於該感測區上圍出一空腔；以及一穿孔，自該半導體基底之一表面朝該基底延伸，其中該穿孔連通該空腔。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，其具有一第一表面及一第二表面，其 中一具有一感測區之一感測層形成於該基底之該第一表面上，及一導電墊結構，設置於該基底上，且電性連接該感測區；於該基底之該第一表面上形成一間隔層；提供一半導體基底；於該基底上設置該半導體基底，並於該基底與該半導體基底之間設置一間隔層，其中該半導體基底、該間隔層、及該基底共同於該感測區上圍出一空腔；以及移除部分的該半導體基底以形成朝該基底延伸之一穿孔，其中該穿孔連通該空腔。
本發明可顯著縮減晶片封裝體的尺寸，大量生產晶片封裝體，並可降低製程成本與時間。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧感測層
102a‧‧‧感測區
104‧‧‧導電墊結構
106‧‧‧半導體基底
108‧‧‧間隔層
110‧‧‧空腔
112‧‧‧孔洞
114‧‧‧絕緣層
116‧‧‧導線層
118‧‧‧保護層
120‧‧‧固定層
122‧‧‧導電凸塊
124‧‧‧穿孔
206‧‧‧半導體基底
224‧‧‧開口(穿孔)
第1A-1G圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3圖顯示根據本發明一實施例之晶片封裝體的剖面圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此技藝人士自本揭露書之申請專利範圍中所能推及的所有實施方式皆屬本揭露書所欲揭露之內容。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發 明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝各種晶片。例如，其可用於封裝各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules)等半導體晶片進行封裝。
上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路 之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A-1G圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100，其具有表面100a及表面100b。基底100可為半導體基底。在一實施例中，基底100為半導體晶圓，例如矽晶圓。
在一實施例中，可於基底100之表面100a上形成感測層102，其可具有感測區102a。感測區102a中例如包括(但不限於)溫度感測元件、溼度感測元件、壓力感測元件、或前述之組合。感測區102a中之元件可例如透過內連線(未顯示)而與設置於基底100上之導電墊結構104電性連接。在一實施例中，導電墊結構104可形成於基底100上之介電層(未顯示)之中。導電墊結構104可由多個彼此堆疊的導電墊、單一導電墊、或多個導電墊及其間之內連線結構所構成。
接著，如第1B圖所示，於基底100上設置半導體基底106，並於其間設置間隔層108。在一實施例終，可於半導體基底106之下表面上形成間隔層108。在一實施例中，間隔層108包括環氧樹脂、矽膠基高分子、無機材料、或前述之組合。在一實施例中，間隔層108包括光阻材料而可透過曝光及顯影製程而圖案化。在一實施例中，間隔層108具有大抵平坦之表面。在一實施例中，間隔層108大抵不吸收水氣。
接著，可將半導體基底106及間隔層108上設置於基底100之表面100a上。半導體基底106、間隔層108、及基底100可共同於感測區102a上圍出空腔110。半導體基底106可例如為(但不限於)矽基底。在一實施例中，間隔層108可直接接觸半導體基底106。此外，在一實施例中，間隔層108本身具有黏性而可接合基底100及半導體基底106。因此，間隔層108可不與任何的黏著膠接觸，因而確保間隔層108之位置不因黏著膠而移動。再者，由於不需使用黏著膠，可避免黏著膠溢流而污染感測區102a。
此外，在另一實施例中，間隔層108可先形成於基底100之表面100a上，接著才將半導體基底106接合於間隔層108之上。
為了形成與導電墊結構104電性連接的導電線路，可選擇性於基底100中形成穿基底導電結構。然應注意的是，本發明實施例不限於此。在其他實施例中，可選用其他導電線路(例如，銲線)形成與導電墊結構104之間的電性連接。以下，將以於基底100中形成穿基底導電結構之實施例為例進行本發明之說明。
如第1C圖所示，可選擇性自基底100之表面100b薄化基底100。例如，可對基底100之表面100b進行機械研磨製程、化學機械研磨製程、蝕刻製程、或前述之組合以將基底100薄化至適合的厚度。
接著，如第1D圖所示，可自基底100之表面100b移除部分的基底100以形成朝導電墊結構104延伸之孔洞112。在 一實施例中，可使用乾式蝕刻製程、濕式蝕刻製程、雷射雕刻製程、或前述之組合以形成孔洞112。在一實施例中，孔洞112可露出部分的導電墊結構104。孔洞112之側壁可垂直於基底100之表面100b。或者，孔洞112之側壁可傾斜於基底100之表面100b。在一實施例中，孔洞112之口徑可沿著由表面100b朝向表面100a之方向遞增。或者，孔洞112之口徑可沿著由表面100b朝向表面100a之方向遞減。在對基底100進行各種製程期間，可以半導體基底106為支撐基底以利於各種製程之操作。因此，半導體基底106較佳具有大抵平坦之上表面，以使後續製程之進行更為精確。
接著，如第1D圖所示，可於基底100之表面100b及孔洞112之側壁及底部上上形成絕緣層114。絕緣層114之材質例如可為(但不限於)環氧樹脂、防銲層、或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物或其組合；或有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene：BCB，道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(accrylatcs)等。絕緣層114的形成方式可包含塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)、或淋幕塗佈(curtain coating)，或其他適合之沈積方式，例如，液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相沈積、快速熱化學氣相沈積、或常壓化學氣相沈積等製程。
如第1E圖所示，可例如透過蝕刻製程移除部分的 絕緣層114而使導電墊結構104露出。接著，可於絕緣層114上形成導線層116。導線層116可延伸進入孔洞112而電性連接導電墊結構104。導線層116之材質例如為(但不限於)銅、鋁、金、鉑、鎳、錫、或前述之組合。或者，導線層116可包括導電高分子材料或導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)。導線層116之形成方式可包括以物理氣相沉積製程、化學氣相沉積製程、電鍍製程、化鍍製程、或前述之組合。在一實施例中，可以物理氣相沉積製程於基底100之表面100b上形成晶種層(未顯示)。接著，可於晶種層形成圖案化遮罩層(未顯示)，其具有相應於欲形成之導線層之圖案的開口圖案，其露出其下之晶種層。接著，於露出之晶種層上電鍍導電材料，並接著移除圖案化遮罩層。後續，進行蝕刻製程以移除原由圖案化遮罩層所覆蓋之部分的晶種層以形成具有所需圖案之導線層116。在一實施例中，可於導線層116之表面形成其他導電層，以保護導線層116或利於後續的凸塊製程。
接著，可選擇性於基底100之表面100b及導線層116上形成保護層118。保護層118之材質例如為(但不限於)綠漆、聚亞醯胺(Polyimide)、類聚亞醯胺(Polyimide-like material)、或前述之組合，其形成方式例如包括電鍍、旋轉塗佈(spin coating)、噴塗(spray coating)、淋幕塗佈(curatin coating)、或前述之組合。在一實施例中，保護層118包括光阻材料而可經由曝光及顯影製程而圖案化。例如，保護層118可具有露出部分的導線層116之開口，如第1E圖所示。
接著，可自半導體基底106之表面移除部分的半導 體基底106以形成朝基底100延伸之穿孔。如第1F圖所示，在一實施例中，可將基底100固定於固定層120(例如，膠帶)上。接著，可選擇性以固定層120為支撐，自半導體基底106之上表面薄化半導體基底106。適合的薄化製程例如包括機械研磨製程、化學機械研磨製程、蝕刻製程、或前述之組合。
接著，如第1G圖所示，可自半導體基底106之上表面移除部分的半導體基底106以形成朝基底100延伸之穿孔124。穿孔124可連通空腔110。在一實施例中，穿孔124可藉著使用濕式蝕刻製程、乾式蝕刻製程、雷射雕刻製程、或前述之組合而形成。在一實施例中，穿孔124之側壁可不與間隔層108之最接近穿孔124的側邊共平面。穿孔124可選擇性直接露出感測區102a。在一實施例中，穿孔124之口徑可等於感測區102a。在另一實施例中，穿孔124之口徑可小於感測區102a。在又一實施例中，穿孔124之口徑可大於感測區102a。穿孔124之開口可包括各種形狀，例如圓形、矩形、橢圓形、扇形、或多邊形。
在一實施例中，可選擇性於半導體基底106之表面上設置覆蓋膠帶(未顯示)，其可覆蓋穿孔124。覆蓋膠帶可利於後續製程之進行，並可保護感測區102a使之免於受到污染或損壞。接著，可移除固定層120。接著，可以覆蓋膠帶為支撐，於保護層118之開口中進行凸塊化製程以形成導電凸塊122。導電凸塊122之材質可例如為(但不限於)錫、鉛、銅、金、鎳、或前述之組合。接著，可選擇性移除覆蓋膠帶。
接著，可選擇性沿著基底100之預定切割道(未顯示)進行切割製程以形成彼此分離之複數個晶片封裝體。在一實施 例中，感測層102可具有光敏感區(未顯示)。光敏感區較佳不受到光線照射以確保感測區102a順利運作。在一實施例中，感測層102之光敏感區受到半導體基底106之覆蓋而可大抵不受到光線照射。在一實施例中，感測層102之光敏感區還可由間隔層108所覆蓋。
第2A-2F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。此外，相同或相似之元件可能採用相同或相似之材料及/或製程而形成。
如第2A圖所示，提供基底100及感測層102，其可具有類似於第1A圖之結構。接著，提供半導體基底206。在一實施例中，半導體基底206為半導體晶圓，例如矽晶圓。半導體基底206之尺寸與形狀可類似於基底100。接著，可自半導體基底206之下表面移除部分的半導體基底206以形成至少一朝半導體基底206之上表面延伸之開口224。在一實施例中，開口224不貫穿半導體基底206。
如第2C圖所示，可將半導體基底206設置於基底100之上，並於半導體基底206與基底100之間設置間隔層108。相似地，間隔層108可先形成於半導體基底206之下表面上或可先形成於基底100之表面100a上。在一實施例中，可使半導體基底206中之開口224對齊於感測區102a。開口224可於所圍繞空腔110連通。
接著，如第2D-2E圖所示，可以半導體基底206之上表面為支撐，於基底100之表面100b上進行各種製程。例如， 如第2D圖所示，可自表面100b薄化基底100。接著，如第2E圖所示，可以類似於第1D-1E圖之方法，形成孔洞112、絕緣層114、導線層116、及保護層118。接著，還可於保護層118之露出導線層116之開口中形成導電凸塊122。
如第2F圖所示，接著可自半導體基底206之上表面薄化半導體基底206以露出開口224。在薄化製程之後，開口224可成為貫穿半導體基底206之穿孔。因此，標號224亦可代表穿孔224。相似地，可選擇性沿著基底100之預定切割道(未顯示)進行切割製程以形成彼此分離之複數個晶片封裝體，其可具有類似於第1G圖之結構。
第3圖顯示根據本發明一實施例之晶片封裝體的剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第3圖所示，本發明實施例中之導線層116不限定於透過穿過基底100之孔洞而電性接觸導電墊結構104。在一實施例中，導線層116可沿著基底100之側面延伸，並電性接觸露出之導電墊結構104。導線層116與導電墊結構104之間可具有T形接觸、L形接觸、或S形接觸。
透過本發明實施例所述之製程，可顯著縮減晶片封裝體之尺寸、可大量生產晶片封裝體、及可降低製程成本與時間。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為 準。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧感測層
102a‧‧‧感測區
104‧‧‧導電墊結構
108‧‧‧間隔層
110‧‧‧空腔
112‧‧‧孔洞
114‧‧‧絕緣層
116‧‧‧導線層
118‧‧‧保護層
122‧‧‧導電凸塊
206‧‧‧半導體基底
224‧‧‧穿孔

Claims (20)

  1. 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一感測層，設置於該基底之該第一表面上，其中該感測層具有一感測區；一導電墊結構，設置於該基底上，且電性連接該感測區；一間隔層，設置於該基底之該第一表面之上；一半導體基底，設置於該間隔層之上，其中該半導體基底、該間隔層、及該基底共同於該感測區上圍出一空腔；以及一穿孔，自該半導體基底之一表面朝該基底延伸，其中該穿孔連通該空腔。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該感測區包括一溫度感測元件、一溼度感測元件、一壓力感測元件、或前述之組合。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括：一孔洞，自該基底之該第二表面朝該導電墊結構延伸；一導線層，設置於該基底之該第二表面上，且延伸進入該孔洞而電性連接該導電墊結構；以及一絕緣層，設置於該導線層與該基底之間。
  4. 如申請專利範圍第3項所述之晶片封裝體，更包括：一保護層，設置於該基底之該第二表面上，且具有露出該導線層之一開口；以及一導電凸塊，設置於該開口中，且電性接觸該導線層。
  5. 如申請專利範圍第1項所述之晶片封裝體，其中該穿孔直接露出該感測區。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層直接接觸該半導體基底。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層之最靠近該穿孔的一側邊不與該穿孔之一側壁共平面。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層不接觸任何的黏著膠。
  9. 如申請專利範圍第1項所述之晶片封裝體，更包括：一導線層，設置於該基底之該第二表面上，且沿著該基底之一側面延伸，並電性接觸該導電墊結構；以及一絕緣層，設置於該導線層與該基底之間。
  10. 一種晶片封裝體的形成方法，包括：提供一基底，其具有一第一表面及一第二表面，其中一具有一感測區之一感測層形成於該基底之該第一表面上，及一導電墊結構，設置於該基底上，且電性連接該感測區；提供一半導體基底；於該基底上設置該半導體基底，並於該基底與該半導體基底之間設置一間隔層，其中該半導體基底、該間隔層、及該基底共同於該感測區上圍出一空腔；以及移除部分的該半導體基底以形成朝該基底延伸之一穿孔，其中該穿孔連通該空腔。
  11. 如申請專利範圍第10項所述之晶片封裝體的形成方法，更包括： 自該基底之該第二表面移除部分的該基底以形成朝該導電墊結構延伸之一孔洞；於基底之該第二表面及該孔洞之側壁上形成一絕緣層；以及於該絕緣層上形成一導線層，該導線層延伸進入該孔洞而電性連接該導電墊結構。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括在形成該孔洞之前，自該基底之該第二表面薄化該基底。
  13. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：於該基底之該第二表面上形成一保護層，其中該保護層具有露出該導線層之一開口；以及於該開口中形成一導電凸塊，其中該導電凸塊電性接觸該導線層。
  14. 如申請專利範圍第10項所述之晶片封裝體的形成方法，其中形成該穿孔之步驟包括在於該基底上設置該半導體基底之後，自該半導體基底之一表面移除部分的該半導體基底以形成朝該基底延伸之該穿孔。
  15. 如申請專利範圍第14項所述之晶片封裝體的形成方法，更包括在形成該穿孔之前，薄化該半導體基底。
  16. 如申請專利範圍第10項所述之晶片封裝體的形成方法，其中形成該穿孔之步驟包括：在於該基底上設置該半導體基底之前，自該半導體基底之 一下表面移除部分的該半導體基底以形成朝該半導體基底之一上表面延伸之一開口，其中該開口不貫穿該半導體基底；以及在於該基底上設置該半導體基底之後，自該半導體基底之該上表面薄化該半導體基底以露出該開口而形成該穿孔。
  17. 如申請專利範圍第10項所述之晶片封裝體的形成方法，於該基底與該半導體基底之間設置該間隔層的步驟包括：於該半導體基底上形成該間隔層；以及將該半導體基底及該間隔層設置於該基底之該第一表面上。
  18. 如申請專利範圍第10項所述之晶片封裝體的形成方法，於該基底與該半導體基底之間設置該間隔層的步驟包括：於該基底之該第一表面上形成該間隔層；以及將該半導體基底設置於該基底之該第一表面上的該間隔層之上。
  19. 如申請專利範圍第10項所述之晶片封裝體的形成方法，其中該穿孔直接露出該感測區。
  20. 如申請專利範圍第10項所述之晶片封裝體的形成方法，更包括對該基底進行一切割製程以形成彼此分離之複數個晶片封裝體。
TW102134236A 2012-09-25 2013-09-24 晶片封裝體及其形成方法 TWI512930B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261705322P 2012-09-25 2012-09-25

Publications (2)

Publication Number Publication Date
TW201413905A true TW201413905A (zh) 2014-04-01
TWI512930B TWI512930B (zh) 2015-12-11

Family

ID=50318659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134236A TWI512930B (zh) 2012-09-25 2013-09-24 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US9177905B2 (zh)
CN (1) CN103681537B (zh)
TW (1) TWI512930B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569427B (zh) * 2014-10-22 2017-02-01 精材科技股份有限公司 半導體封裝件及其製法
TWI582677B (zh) * 2014-12-15 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
TWI620286B (zh) * 2015-10-16 2018-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI642174B (zh) * 2015-03-25 2018-11-21 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
CN110127597A (zh) * 2019-06-14 2019-08-16 苏州敏芯微电子技术股份有限公司 背孔引线式压力传感器及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5877356B2 (ja) * 2011-07-29 2016-03-08 パナソニックＩｐマネジメント株式会社 素子搭載用基板および半導体パワーモジュール
TWI553841B (zh) * 2013-01-31 2016-10-11 原相科技股份有限公司 晶片封裝及其製造方法
FR3006807A1 (fr) * 2013-06-06 2014-12-12 St Microelectronics Crolles 2 Procede de realisation d'au moins une liaison traversante electriquement conductrice avec dissipation thermique amelioree, et structure integree tridimensionnelle correspondante
US9704772B2 (en) 2014-04-02 2017-07-11 Xintec Inc. Chip package and method for forming the same
CN104197910B (zh) * 2014-08-08 2017-09-08 上海交通大学 基于微圆球的微型半球谐振陀螺仪及其制备方法
TWI603447B (zh) * 2014-12-30 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI591764B (zh) * 2015-01-12 2017-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
CN106158691A (zh) * 2015-01-27 2016-11-23 精材科技股份有限公司 剥离装置及利用该装置剥离芯片封装体表面盖层的方法
TWI588954B (zh) * 2015-02-16 2017-06-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TW201644016A (zh) * 2015-06-08 2016-12-16 精材科技股份有限公司 晶片封裝體與其製備方法
CN106365110A (zh) * 2015-07-24 2017-02-01 上海丽恒光微电子科技有限公司 探测传感器及其制备方法
TWI585911B (zh) * 2015-08-12 2017-06-01 精材科技股份有限公司 一種感應器封裝體及其製造方法
US20180301488A1 (en) * 2015-10-28 2018-10-18 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and packaging method
US10472228B2 (en) * 2017-08-17 2019-11-12 Advanced Semiconductor Engineering, Inc. MEMS device package and method for manufacturing the same
CN112827516B (zh) * 2019-11-22 2023-03-07 富泰华工业（深圳）有限公司 生物芯片封装结构
CN111223884B (zh) * 2020-03-10 2022-08-09 厦门安明丽光电科技有限公司 一种光电感测器及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869749A (en) * 1997-04-30 1999-02-09 Honeywell Inc. Micromachined integrated opto-flow gas/liquid sensor
US7329861B2 (en) * 2003-10-14 2008-02-12 Micron Technology, Inc. Integrally packaged imaging module
JP2006100763A (ja) * 2004-09-06 2006-04-13 Fuji Photo Film Co Ltd 固体撮像装置の製造方法及び接合装置
US7485847B2 (en) * 2004-12-08 2009-02-03 Georgia Tech Research Corporation Displacement sensor employing discrete light pulse detection
KR100609121B1 (ko) * 2005-05-17 2006-08-08 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US20090202997A1 (en) * 2005-10-28 2009-08-13 Eva-Kathrin Sinner Cell-Free In Vitro Transcription and Translation of Membrane Proteins into Tethered Planar Lipid Layers
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
DE102006028435A1 (de) * 2006-06-21 2007-12-27 Robert Bosch Gmbh Sensor und Verfahren zu seiner Herstellung
US7459729B2 (en) * 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
JPWO2008105144A1 (ja) * 2007-02-28 2010-06-03 株式会社山武 センサ、センサの温度制御方法及び異常回復方法
TWI382477B (zh) * 2007-08-24 2013-01-11 Xintec Inc 電子元件的晶圓級封裝及其製造方法
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
EP2094000A3 (de) * 2008-02-22 2013-06-05 Silicon Micro Sensors GmbH Bilderfassungsvorrichtung einer Kamera
EP2159558A1 (en) * 2008-08-28 2010-03-03 Sensirion AG A method for manufacturing an integrated pressure sensor
WO2010056359A1 (en) * 2008-11-14 2010-05-20 Optoelectronic Systems Consulting, Inc. Miniaturized implantable sensor platform having multiple devices and sub-chips
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
US7775119B1 (en) * 2009-03-03 2010-08-17 S3C, Inc. Media-compatible electrically isolated pressure sensor for high temperature applications
TWI505433B (zh) * 2009-10-01 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
WO2012049742A1 (ja) * 2010-10-13 2012-04-19 日立オートモティブシステムズ株式会社 流量センサおよびその製造方法並びに流量センサモジュールおよびその製造方法
US8674518B2 (en) * 2011-01-03 2014-03-18 Shu-Ming Chang Chip package and method for forming the same
JP2012156045A (ja) * 2011-01-27 2012-08-16 Sumitomo Wiring Syst Ltd コネクタ
CN102683311B (zh) * 2011-03-10 2014-12-10 精材科技股份有限公司 晶片封装体及其形成方法
US8709848B2 (en) * 2011-04-15 2014-04-29 Freescale Semiconductor, Inc. Method for etched cavity devices
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
US20120328132A1 (en) * 2011-06-27 2012-12-27 Yunlong Wang Perforated Miniature Silicon Microphone
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
US9153707B2 (en) * 2012-06-11 2015-10-06 Xintec Inc. Chip package and method for forming the same
ITTO20120515A1 (it) * 2012-06-14 2013-12-15 St Microelectronics Nv Assemblaggio di un dispositivo integrato a semiconduttori e relativo procedimento di fabbricazione
TWI576972B (zh) * 2013-01-18 2017-04-01 精材科技股份有限公司 半導體晶片封裝體及其製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569427B (zh) * 2014-10-22 2017-02-01 精材科技股份有限公司 半導體封裝件及其製法
US9570633B2 (en) 2014-10-22 2017-02-14 Xintec Inc. Semiconductor package and manufacturing method thereof
TWI582677B (zh) * 2014-12-15 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
US10049252B2 (en) 2014-12-15 2018-08-14 Xintec Inc. Chip package and fabrication method thereof
TWI642174B (zh) * 2015-03-25 2018-11-21 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI620286B (zh) * 2015-10-16 2018-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN110127597A (zh) * 2019-06-14 2019-08-16 苏州敏芯微电子技术股份有限公司 背孔引线式压力传感器及其制备方法

Also Published As

Publication number Publication date
US20140084458A1 (en) 2014-03-27
CN103681537B (zh) 2016-08-17
TWI512930B (zh) 2015-12-11
CN103681537A (zh) 2014-03-26
US9177905B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
TWI512930B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
US9337097B2 (en) Chip package and method for forming the same
TWI550802B (zh) 晶片封裝體及其製造方法
TWI565015B (zh) 晶片封裝體及其製造方法
TWI459485B (zh) 晶片封裝體的形成方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI578411B (zh) 晶片封裝體的製造方法
TWI493634B (zh) 晶片封裝體及其形成方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US20150325552A1 (en) Chip package and method for forming the same
TW201541586A (zh) 晶片堆疊封裝體及其製造方法
TWI485818B (zh) 晶片封裝體及其形成方法
US20170207194A1 (en) Chip package and method for forming the same
US20160355393A1 (en) Chip package and manufacturing method thereof
TWI503937B (zh) 晶片封裝體及其形成方法
TWI593069B (zh) 晶片封裝體及其製造方法
US20150325551A1 (en) Chip package and method for forming the same
TWI484597B (zh) 晶片封裝體及其形成方法
TWI549202B (zh) 晶片封裝體及其製造方法
TWI511266B (zh) 晶片封裝體及其形成方法
TWI543333B (zh) 晶片封裝體及其製造方法