CN107424965A - 防止基板翘曲的半导体封装结构的制造方法及其基板结构 - Google Patents
防止基板翘曲的半导体封装结构的制造方法及其基板结构 Download PDFInfo
- Publication number
- CN107424965A CN107424965A CN201610348031.5A CN201610348031A CN107424965A CN 107424965 A CN107424965 A CN 107424965A CN 201610348031 A CN201610348031 A CN 201610348031A CN 107424965 A CN107424965 A CN 107424965A
- Authority
- CN
- China
- Prior art keywords
- line
- substrate
- glue
- heat cure
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000013007 heat curing Methods 0.000 claims abstract description 34
- 238000005520 cutting process Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000003466 welding Methods 0.000 claims abstract description 5
- 238000005538 encapsulation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000007711 solidification Methods 0.000 claims 3
- 230000008023 solidification Effects 0.000 claims 3
- 238000010276 construction Methods 0.000 abstract description 4
- 239000000084 colloidal system Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种防止基板翘曲的半导体封装结构的制造方法，包含以下步骤：提供一基板，其具有多个切割道交错排列以形成多个置芯区；形成一热固化胶层于至少部分切割道上；进行一加热步骤，加热基板并使热固化胶层硬化；提供多个芯片设置于多个置芯区；以及进行回焊制程使多个芯片与基板电性连接。利用胶体形成支撑结构于基板上可有效简化制程程序。一种防翘曲的基板结构亦于此处提出。
Description
【技术领域】
本发明是有关一种半导体制程技术，特别是有关一防止基板翘曲的半导体封装结构的制造方法及其基板结构。
【背景技术】
覆芯(flip-chip)接合技术是在芯片的有源面上设置多个导电凸块，借由翻转芯片的方式使芯片接合到基板以完成电性连接。传统的半导体覆芯封装制程，需先将基板烘烤去除水气，接着将基板夹持于载板上，再进行覆芯制程以及回焊制程，其利用载板夹持基板以防止基板在加热过程中翘曲，接着，移除载板后再继续后续制程。
然而，于上述制程步骤中，不同的基板就须设计不同的夹持载板。此外，制程当中，载板的拆装也须额外花费制程时间及费用。再者，当基板厚度小于0.25公厘时，基板翘曲的情形仍无法借由载板的夹持来克服。
【发明内容】
本发明提供一种防止基板翘曲的半导体封装结构的制造方法及其基板结构，利用胶体形成支撑结构于基板上，不仅可简化制程程序，亦可降低成本。
本发明一实施例的一种防止基板翘曲的半导体封装结构的制造方法，包含以下步骤：提供一基板，基板具有多个切割道交错排列以形成多个置芯区；形成一热固化胶层于至少部分多个切割道上；进行一加热步骤，加热基板并使热固化胶层硬化；提供多个芯片，并将多个芯片分别设置于多个置芯区；以及进行回焊制程，使多个芯片与基板电性连接。
本发明又一实施例的防翘曲基板结构，其是用于一半导体封装结构的制造方法，防翘曲基板结构包含：一基板主体；多个切割道，交错排列于基板主体上以形成多个置芯区；以及一热固化胶层形成于至少部分多个切割道上。
以下借由具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
【附图说明】
图1为本发明一实施例的防止基板翘曲的半导体封装结构的制造方法的流程图。
图2本发明又一实施例的防止基板翘曲的半导体封装结构的制造方法的流程图。
图3A、图3B、图3C、图3D为本发明不同实施例的防翘曲基板结构的示意图。
【符号说明】
100 防翘曲基板结构
110 基板主体
112 切割道
114 置芯区
120 热固化胶层
122 第一热固化胶层
124 第二热固化胶层
130 覆芯芯片
S10,S11,S12,S13, 步骤
S14,S15,S16
【具体实施方式】
本发明主要提供一种防止基板翘曲的半导体封装结构的制造方法及其基板结构。以下将详述本案的各实施例，并配合图式作为例示。除了该多个详细描述之外，本发明还可以广泛地施行在其他的实施例中，任何所述实施例的轻易替代、修改、等效变化都包含在本案的范围内，并以之后的专利范围为准。在说明书的描述中，为了使读者对本发明有较完整的了解，提供了许多特定细节；然而，本发明可能在省略部分或全部该多个特定细节的前提下，仍可实施。此外，众所周知的步骤或元件并未描述于细节中，以避免造成本发明不必要的限制。图式中相同或类似的元件将以相同或类似符号来表示。特别注意的是，图式仅为示意之用，并非代表元件实际的尺寸或数量，不相关的细节未完全绘出，以求图式的简洁。
请先参考图1，图1为本发明一实施例的防止基板翘曲的半导体封装结构的制造方法的流程图。如图所示，本发明一实施例的半导体封装结构的制造方法，包含以下步骤：首先，提供一基板，基板具有多个切割道交错排列以形成多个置芯区(步骤S10)。接着，形成一热固化胶层于至少部分多个切割道上(步骤S11)，于一实施例中，热固化胶层的材质包含但不限于树脂，此胶层可于加热后硬化以提供支撑。再来，进行一加热步骤，加热基板并使热固化胶层硬化(步骤S12)。于一实施例中，其是利用烘烤的方式让胶层烤干，并且去除基板的水气。接着，提供多个芯片，例如覆芯芯片，并将多个芯片分别设置于多个置芯区(步骤S13)，其中依据不同设计任一置芯区可设置一个或一个以上的芯片。再来，进行回焊制程，使多个芯片与基板电性连接(步骤S14)。
接续上述，于一实施例中，如图2所示，更包含一封装步骤，形成一封装体至少包覆各芯片(步骤S15)。接着，更包含一切割步骤，自该多个切割道分离多个芯片以形成多个半导体封装结构(步骤S16)。本发明方法可免除载板的拆装使用，并使基板与胶层做一次性加热，不仅可简化制程，亦可提高制程效率。
防翘曲基板结构的详细结构由以下实施例作为说明。
请参考图3A、图3B、图3C、图3D，图3A、图3B、图3C、图3D为本发明不同实施例的防翘曲基板结构的示意图。请先参考图3A，防翘曲基板结构100包含：一基板主体110，于一实施例中，基板主体110的厚度是小于0.25公厘(mm)。于又一实施例中，基板主体110的厚度是小于0.1公厘(mm)。多个切割道112，交错排列于基板主体110上以形成多个置芯区114。于一实施例中，如图所示，多个切割道112可分为纵向切割道与横向切割道，且纵向切割道与横向切割道是以接近垂直交错的方式排列。以及一热固化胶层120形成于至少部分多个切割道112上。于一实施例中，热固化胶层的材质为树脂，此胶层可于加热后硬化以提供支撑。于又一实施例中，热固化胶层涂布适当厚度以提供基板支撑，使得即使基板主体110的厚度少于0.25公厘(mm)甚至是小于0.1公厘，仍可防止基板主体110于回焊步骤时发生翘曲。而热固化胶层120设置于切割道112上的不同实施例，如图3B、图3C、图3D所示。如图3A所示，于此实施例中，热固化胶层120包含多个第一热固化胶层122组成，且第一热固化胶层122形成于相邻两该置芯区114之间，且第一热固化胶层122相互交错设置于切割道112上。其中交错的定义可包含交错叠置(如图3A中的第一热固化胶层122)或间隔交错设置(如图3B的第一热固化胶层122)。于又一实施例中，如图3B及图3C所示，热固化胶层120更包含一第二热固化胶层124，其中第一热固化胶层122交错设置于切割道112上并围绕于至少部分置芯区114周围。而第二热固化胶层124则设置于该多个置芯区114的周边，且第二热固化胶层124与多个第一热固化胶层122是不连接。于再一实施例中，如图3D所示，与上一实施例的差异在于，第二热固化胶层124与第一热固化胶层122是相互连接。可以理解的是，图3A至图3D仅为例示，本发明的技术特征并不以此为限。于一实施例中，热固化胶层120的宽度占切割道112的宽度至少一半，较佳者为一半以上，以有效防止基板翘曲。
于又一实施例中，防翘曲基板结构更包含多个覆芯芯片130分别设置于多个置芯区114中，且多个覆芯芯片130是与基板110电性连接，如同上述实施例所述，依据不同设计，一个置芯区114中可以设置一个或者一个以上的覆芯芯片。
综合上述，本发明的防止基板翘曲的半导体封装结构的制造方法及其基板结构，利用胶体形成支撑结构于基板上，可免除已知拆装载板的制程，以简化制程程序。此外，排列方式不同的基板也不需要设计不同的载板，可减少制程成本。更者，支撑胶层与基板的加热烘烤作业可一次性完成，有效简化流程。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明之内容并据以实施，当不能以的限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。
Claims (10)
1.一种防止基板翘曲的半导体封装结构的制造方法，其特征在于，包含以下步骤：
提供一基板，该基板具有多个切割道交错排列以形成多个置芯区；
形成一热固化胶层于至少部分该多个切割道上；
进行一加热步骤，加热该基板并使该热固化胶层硬化；
提供多个芯片，并将该多个芯片分别设置于该多个置芯区；以及
进行回焊制程，使该多个芯片与该基板电性连接。
2.如权利要求1所述的防止基板翘曲的半导体封装结构的制造方法，其特征在于，该多个芯片为覆芯芯片。
3.如权利要求1所述的防止基板翘曲的半导体封装结构的制造方法，其特征在于，该热固化胶层的材质包含树脂。
4.如权利要求1所述的防止基板翘曲的半导体封装结构的制造方法，其特征在于，更包含一封装步骤，形成一封装体至少包覆各该芯片。
5.如权利要求4所述的防止基板翘曲的半导体封装结构的制造方法，其特征在于，更包含一切割步骤，自该多个切割道分离该多个芯片以形成多个半导体封装结构。
6.一种防翘曲基板结构，其是用于一半导体封装结构的制造方法，其特征在于，该防翘曲基板结构包含：
一基板主体；
多个切割道，交错排列于该基板主体上以形成多个置芯区；以及
一热固化胶层，形成于至少部分该多个切割道上。
7.如权利要求6所述的防翘曲基板结构，其特征在于，更包含多个覆芯芯片分别设置于该多个置芯区中，且该多个覆芯芯片是与该基板电性连接。
8.如权利要求6所述的防翘曲基板结构，其特征在于，该热固化胶层包含一第一热固化胶层，该第一热固化胶层形成于相邻两该置芯区之间，且该第一热固化胶层相互交错设置。
9.如权利要求8所述的防翘曲基板结构，其特征在于，该热固化胶层更包含一第二热固化胶层设置于该多个置芯区的周边。
10.如权利要求9所述的防翘曲基板结构，其特征在于，该第二固化胶层与该第一固化胶层相互连结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610348031.5A CN107424965A (zh) | 2016-05-23 | 2016-05-23 | 防止基板翘曲的半导体封装结构的制造方法及其基板结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610348031.5A CN107424965A (zh) | 2016-05-23 | 2016-05-23 | 防止基板翘曲的半导体封装结构的制造方法及其基板结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107424965A true CN107424965A (zh) | 2017-12-01 |
Family
ID=60422233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610348031.5A Pending CN107424965A (zh) | 2016-05-23 | 2016-05-23 | 防止基板翘曲的半导体封装结构的制造方法及其基板结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107424965A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030088883A (ko) * | 2003-07-08 | 2003-11-20 | (주)트라이맥스 | 서브스트레이트 및 이를 이용한 반도체팩키지 성형용 금형 |
| KR20050064292A (ko) * | 2003-12-23 | 2005-06-29 | 삼성전기주식회사 | 반도체 기판 및 그 제조 방법 |
| US20110201156A1 (en) * | 2008-12-19 | 2011-08-18 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing wafer level package including coating resin over the dicing lines |
| CN104752372A (zh) * | 2013-12-30 | 2015-07-01 | 财团法人工业技术研究院 | 模封组件及模封材料 |
-
2016
- 2016-05-23 CN CN201610348031.5A patent/CN107424965A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030088883A (ko) * | 2003-07-08 | 2003-11-20 | (주)트라이맥스 | 서브스트레이트 및 이를 이용한 반도체팩키지 성형용 금형 |
| KR20050064292A (ko) * | 2003-12-23 | 2005-06-29 | 삼성전기주식회사 | 반도체 기판 및 그 제조 방법 |
| US20110201156A1 (en) * | 2008-12-19 | 2011-08-18 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing wafer level package including coating resin over the dicing lines |
| CN104752372A (zh) * | 2013-12-30 | 2015-07-01 | 财团法人工业技术研究院 | 模封组件及模封材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170434B2 (en) | Warpage control in package-on-package structures | |
| CN206992089U (zh) | 半导体装置 | |
| US9673183B2 (en) | Methods of making semiconductor device packages and related semiconductor device packages | |
| US8658464B2 (en) | Mold chase design for package-on-package applications | |
| US9508563B2 (en) | Methods for flip chip stacking | |
| US9985013B2 (en) | Package-on-package structure and methods for forming the same | |
| CN103000538A (zh) | 半导体封装结构的制造方法 | |
| US9093393B2 (en) | Semiconductor device and method for producing the same | |
| US10134703B2 (en) | Package on-package process for applying molding compound | |
| US20200365492A1 (en) | Package with lead frame with improved lead design for discrete electrical components and manufacturing the same | |
| US9929118B2 (en) | Packaging through pre-formed metal pins | |
| TWI582867B (zh) | 晶片封裝製程 | |
| CN104681499B (zh) | 封装堆栈结构及其制法 | |
| US9905438B2 (en) | Method of manufacturing package substrate and semiconductor package | |
| CN107424965A (zh) | 防止基板翘曲的半导体封装结构的制造方法及其基板结构 | |
| CN101211792A (zh) | 半导体封装件及其制法与堆叠结构 | |
| US11164755B1 (en) | Electronic package and method for fabricating the same | |
| US20160118273A1 (en) | Semiconductor package and method of manufacturing the same | |
| US20150318268A1 (en) | Multi-chip package and method of manufacturing the same | |
| CN107546189A (zh) | 封装堆迭结构 | |
| TWI587409B (zh) | 防止基板翹曲的半導體封裝結構之製造方法及其基板結構 | |
| US20150371930A1 (en) | Integrated Circuit Packaging Method Using Pre-Applied Attachment Medium | |
| US20150333041A1 (en) | Semiconductor device and manufacturing method therefor | |
| CN105702635A (zh) | 半导体封装件 | |
| TWI304237B (en) | Process for packaging a flip chip on a leadframe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171201 |