CN105990157A - 封装结构及其制作方法 - Google Patents

封装结构及其制作方法 Download PDF

Info

Publication number
CN105990157A
CN105990157A CN201510092251.1A CN201510092251A CN105990157A CN 105990157 A CN105990157 A CN 105990157A CN 201510092251 A CN201510092251 A CN 201510092251A CN 105990157 A CN105990157 A CN 105990157A
Authority
CN
China
Prior art keywords
layer
substrate
metal layer
patterned metal
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510092251.1A
Other languages
English (en)
Other versions
CN105990157B (zh
Inventor
陈建铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN105990157A publication Critical patent/CN105990157A/zh
Application granted granted Critical
Publication of CN105990157B publication Critical patent/CN105990157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开一种封装结构及其制作方法，该封装结构包括第一基板、图案化防焊层、多个第一导热凸块、芯片及第二基板。第一基板包括第一图案化金属层、第二图案化金属层、相对的第一表面及第二表面。第一及第二图案化金属层分别设置于第一及第二表面上。图案化防焊层设置于第一及第二图案化金属层上并暴露部分第一及第二图案化金属层。第一导热凸块设置于暴露的第一图案化金属层上并与其热耦接。芯片设置于第一表面上。芯片电连接第一图案化金属层并热耦接第一导热凸块。各第一导热凸块的相对两端分别连接第一及第二基板，且第一导热凸块热耦接第二基板。

Description

封装结构及其制作方法
技术领域
本发明设计一种封装结构及其制作方法，且特别是涉及一种整体厚度较薄的封装结构及其制作方法。
背景技术
在近年来，为了改进电子元件的电性特性，通常将电子元件安装在一电路板内，例如系统级封装(System-in-Package,SiP)。系统级封装即为系统整合化封装，也就是将电子元件整合于单一封装体内，其内包含无源元件、存储器及电子连接器等内埋式元件，也可包含不同的制作工艺方式及材料。当电子元件被安装在电路板内部之后，导电层通过积层法(build-up method)在其上进行叠层，以完成一多层电路板的组装。
然而，系统级封装虽可有效缩减封装面积与进行系统的初步整合，但其结构较为复杂，且散热设计、电性可靠度的维持等都较单一芯片封装更具挑战性。由于内埋式元件是内埋于多层的电路板中，使得内埋式元件所产生的热量必须通过金属的导电层与绝缘层才能散出电路板之外。因此，现有的内埋式元件的封装结构通常会于外层线路上设置导热凸块，然而，导热凸块的设置会增加封装结构的整体厚度，而这将不利于芯片封装体朝向小型化的方向发展。
发明内容
本发明的目的在于提供一种封装结构，其整体的厚度较薄。
为达上述目的，本发明提供一种封装结构的制作方法，用以制作上述的封装结构。
本发明的封装结构的制作方法包括下列步骤。提供一第一基板。第一基板具有一第一表面、相对于第一表面的一第二表面、一第一金属层以及一第二金属层。第一金属层以及第二金属层分别设置于第一表面以及第二表面上。分别对第一金属层以及第二金属层进行图案化制作工艺，以分别形成一第一图案化金属层以及一第二图案化金属层。形成一图案化防焊层于第一图案化金属层以及第二图案化金属层上。图案化防焊层暴露至少部分第一图案化金属层以及第二图案化金属层。形成多个第一导热凸块于暴露的第一图案化金属层上，且各第一导热凸块热耦接第一图案化金属层。设置一第一半导体元件于第一表面上，且第一半导体元件电连接第一图案化金属层并与第一导热凸块热耦接。通过第一导热凸块将一第二基板连接至第一基板上。各第一导热凸块的相对两端分别连接第一基板以及第二基板，以使第一半导体元件位于第一基板及第二基板之间，且第一导热凸块与第二基板热耦接。
本发明的封装结构包括一第一基板、一图案化防焊层、多个第一导热凸块、一第一半导体元件以及一第二基板。第一基板包括一第一表面、相对于第一表面的一第二表面、一第一图案化金属层以及一第二图案化金属层。第一图案化金属层以及第二图案化金属层分别设置于第一表面以及第二表面上。图案化防焊层设置于第一图案化金属层以及第二图案化金属层上，并暴露至少部分第一图案化金属层以及第二图案化金属层。第一导热凸块设置于暴露的第一图案化金属层上并热耦接第一图案化金属层。第一半导体元件设置于第一表面上。第一半导体元件电连接第一图案化金属层并与第一导热凸块热耦接。各第一导热凸块的相对两端分别连接第一基板以及第二基板，以使第一半导体元件位于第一基板及第二基板之间，且第一导热凸块与第二基板热耦接。
在本发明的一实施例中，上述的封装结构的制作方法还包括：形成多个第二导热凸块于暴露的第二图案化金属层上，且各第二导热凸块热耦接第二图案化金属层。接着，设置一第二半导体元件于第二表面上，且第二半导体元件电连接第二图案化金属层并与第二导热凸块热耦接。之后，通过第二导热凸块将一第三基板连接至第一基板上。各第二导热凸块的相对两端分别连接第一基板及第三基板且第二导热凸块与第三基板热耦接。
在本发明的一实施例中，上述的提供第一基板的步骤包括：形成一核心层。核心层具有一第三金属层以及一第四金属层。第三金属层及第四金属层分别覆盖核心层的相对两表面。接着，分别对第三金属层以及第四金属层进行图案化制作工艺，以分别形成一第三图案化金属层以及一第四图案化金属层。接着，形成贯穿核心层的一容置槽。接着，将核心层设置于一胶带上，容置槽暴露部分胶带。接着，设置至少一第三半导体元件于容置槽所暴露的部分胶带上，以使第三半导体元件位于容置槽内。之后，往靠近第三图案化金属层的方向压合一第一叠构层于核心层上。第一叠构层包括一第一介电层以及第一金属层。第一介电层覆盖至少部分第三半导体元件。接着，移除胶带，再往靠近第四图案化金属层的方向压合一第二叠构层于核心层上。第二叠构层包括一第二介电层以及第二金属层。第二介电层与第一介电层共同包覆第三半导体元件。之后，形成多个第二导通孔。第二导通孔电连接第三半导体元件至第一图案化金属层或第二图案化金属层。
在本发明的一实施例中，上述的提供第一基板的步骤还包括：形成贯穿核心层的一第一贯孔。接着，形成一第一导电层。第一导电层覆盖第一贯孔的内壁并连接第三金属层及第四金属层。
在本发明的一实施例中，上述的第一介电层以及第二介电层填充于第一贯孔内。
在本发明的一实施例中，上述的封装结构的制作方法还包括：形成多个第一导通孔，以分别电连接第一导电层至第一图案化金属层及第二图案化金属层。
在本发明的一实施例中，上述的提供第一基板的步骤还包括：形成贯穿核心层的一第二贯孔。接着，形成一第二导电层。第二导电层完全填充第二贯孔并连接第三金属层以及第四金属层。
在本发明的一实施例中，上述的封装结构的制作方法还包括：形成多个第二导通孔，以分别电连接第二导电层至第一图案化金属层及第二图案化金属层。
在本发明的一实施例中，上述的提供第一基板的步骤还包括：形成贯穿核心层的一第三贯孔。接着，形成一第三导电层。第三导电层覆盖第一贯孔的内壁并连接第三金属层以及第四金属层。填充一塞孔油墨于第三贯孔内。
在本发明的一实施例中，上述的封装结构的制作方法还包括：形成多个第三导通孔，以分别电连接第三导电层至第一图案化金属层及第二图案化金属层。
在本发明的一实施例中，上述的封装结构的制作方法还包括：形成贯穿第一基板的一第四贯孔。形成一第四导电层。第四导电层覆盖第四贯孔的内壁并连接第一金属层以及第二金属层。填充一塞孔油墨于第四贯孔内。
在本发明的一实施例中，上述的封装结构的制作方法还包括：形成一表面处理层于第一图案化金属层以及第二图案化金属层上。表面处理层覆盖图案化防焊层所暴露的部分第一图案化金属层以及第二图案化金属层。
在本发明的一实施例中，上述的表面处理层包括有机保焊剂(OrganicSolderability Preservatives，OSP)层、化镍浸金(Electroless Nickel andImmersion Gold，ENIG)层、浸镀银(Immersion Silver，I-Ag)层、浸镀锡(Immersion Tin，I-Sn)层、浸镀铋(Immersion Bismuth，I-Bi)层、喷锡(HotAir Solder Leveling，HASL)层、电镀镍与金(Nickel and Gold Electroplating)层、无电钯镍(Electroless Pd/Ni)层、无电钯铜(Electroless Pd/Cu)层或电镀锡铋合金(SnBi)层。
基于上述，本发明利用多个导热凸块将第一基板连接至第二基板，除了可帮助内埋于第一基板内的半导体元件进行散热外，还可将原本会堆叠于第一基板上的另一半导体元件设置于导热凸块在第一基板以及第二基板之间所间隔出的空间内，因而可提升封装结构的空间利用率，进而降低封装结构的整体厚度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1P为本发明的一实施例的一种封装结构的制作方法的流程剖面示意图。
符号说明
10、10a：封装结构
100：第一基板
110：核心层
112：第三金属层
112a：第三图案化金属层
114：第四金属层
114a：第四图案化金属层
116：容置槽
120：第一叠构层
122：第一介电层
124：第一金属层
124a：第一图案化金属层
130：第二叠构层
132：第二介电层
134：第二金属层
134a：第二图案化金属层
140：第一贯孔
142：第一导电层
144：第一导通孔
150：第二贯孔
152：第二导电层
154：第二导通孔
160：第三贯孔
162：第三导电层
164：第三导通孔
170：元件导通孔
180：第四贯孔
182：第四导电层
184、194：塞孔油墨
200：图案化防焊层
250：表面处理层
300：第一导热凸块
400、700、900：半导体元件
500：第二基板
600：第二导热凸块
750：胶带
800：第三基板
S1：第一表面
S2：第一表面
具体实施方式
图1A至图1P是依照本发明的一实施例的一种封装结构的制作方法的流程剖面示意图。本实施例的封装结构的制作方法可包括下列步骤。首先，形成如图1A所示的核心层110，其中，核心层110包括一第三金属层112以及一第四金属层114分别覆盖核心层110的相对两表面。详细而言，核心层110还可包括多个导通孔，用以导通第三金属层112及第四金属层114，而上述导通孔有各种形成方式。举例而言，可先形成贯穿核心层110的一第一贯孔140，再通过例如电镀等方法形成一第一导电层142，其中，第一导电层142覆盖第一贯孔140的内壁并连接第三金属层112及第四金属层114。此外，也可形成贯穿核心层110的一第二贯孔150，再形成一第二导电层152，使其完全填充第二贯孔150并连接第三金属层112以及第四金属层114。再者，还可形成贯穿核心层110的一第三贯孔160，再接着形成一第三导电层162，以覆盖第三贯孔160的内壁并连接第三金属层112以及第四金属层114，之后再填充一塞孔油墨164于第三贯孔160内。当然，本实施例仅用以举例说明，本发明并不局限核心层110内导通孔的数量以及导通孔的制作方法。
接着，分别对图1A所示的第三金属层112以及第四金属层114进行图案化制作工艺，以分别形成一第三图案化金属层112a以及一第四图案化金属层114a。之后，再形成如图1C所示的贯穿核心层110的一容置槽116，并接着如图1D所示将核心层110设置于一胶带750上，而容置槽116则暴露部分胶带750。
接着，请参照图1E，设置至少一半导体元件700(绘示为两个)于容置槽116所暴露的部分胶带750上，以使半导体元件700位于容置槽116内。在本实施例中，半导体元件700可为有源元件或是无源元件。或者，半导体元件700的数量可为多个，而其可包括有源元件及无源元件。本发明并不限制半导体元件700的数量以及种类。
请接续参照图1F，往靠近第三图案化金属层112的方向压合一第一叠构层120于核心层110上。第一叠构层120包括一第一介电层122以及第一金属层124。具体来说，第一叠构层120是以第一介电层122压合于核心层110上，以使第一介电层122覆盖至少部分核心层110以及半导体元件700。并且，在本实施例中，第一介电层122还可如图1F所示填充于至少部分的第一贯孔140内。
接着，移除如图1F所示的胶带750，以暴露出第四图案化金属层114a而形成如图1G所示的结构，再接着往靠近第四图案化金属层114a的方向压合一第二叠构层130于核心层110上，第二叠构层130包括一第二介电层132以及第二金属层134，第二叠构层130即是以第二介电层132压合于核心层110上，以使第二介电层132与第一介电层122如图1G所示共同包覆半导体元件700。并且，在本实施例中，第二介电层132可填充于第一贯孔140内未被第一介电层122所填满的部分，也就是说，第一介电层122可与第二介电层132共同填充第一贯孔140。
之后，请参照图1I，形成多个元件导通孔170。元件导通孔170电连接半导体元件700至第一金属层124或第二金属层134。在本实施例中，元件导通孔170如图1I所示电连接半导体元件700至第二金属层134。此外，在形成元件导通孔170的同时，也可形成多个第一导通孔144、第二导通孔154以及第三导通孔164，其中，第一导通孔144分别电连接第一导电层142至第一金属层124及第二金属层134，第二导通孔154分别电连接第二导电层152至第一金属层124及第二金属层134，而第三导通孔164则分别电连接第三导电层162至第一金属层124及第二金属层134。
此外，请同时参照图1I以及图1J，本实施例还可再形成贯穿第一叠构层120以及第二叠构层130的一第四贯孔180，并接着形成一第四导电层182。第四导电层182如图1I所示覆盖第四贯孔180的内壁并连接第一金属层124以及第二金属层134。接着再填充一塞孔油墨184于第四贯孔180内，其中，第四导电层182电连接第一金属层124及第二金属层134，以形成第四导通孔。在此需说明的是，本实施例所述的第四导通孔的形成步骤可与前述形成第一导通孔144、第二导通孔154以及第三导通孔166的步骤同时进行，也可分开进行。如此，即可初步完成第一基板100的制作。
依前述制作工艺步骤所提供的第一基板100可如图1J所示包括一第一表面S1、相对于第一表面S1的一第二表面S2、前述的第一金属层124以及第二金属层134，且第一金属层124以及第二金属层134分别设置于第一表面S1以及第二表面S2上。
接着，分别对第一金属层124以及第二金属层134进行图案化制作工艺，以分别形成如图1K所示的一第一图案化金属层124a以及一第二图案化金属层134a，其中，第一图案化金属层124a以及一第二图案化金属层134a与元件导通孔170、第一导通孔144、第二导通孔154以及第三导通孔166电连接。
接着，请参照图1L，形成一图案化防焊层200于第一图案化金属层124a以及第二图案化金属层134a上，且图案化防焊层200暴露至少部分的第一图案化金属层124a以及第二图案化金属层134a。
之后，再如图1M所示，形成多个第一导热凸块300于图案化防焊层200所暴露的第一图案化金属层124a上，且各第一导热凸块300与第一图案化金属层124a热耦接。在此需说明的是，本实施例中的第一导热凸块300的设置位置仅作举例说明之用，而非用以限制本发明。之后，可例如形成一表面处理(surface finish)层250于第一图案化金属层124a以及第二图案化金属层134a上。表面处理层250覆盖暴露的部分第一图案化金属层124a以及第二图案化金属层134a。在本实施例中，上述的表面处理层包括有机保焊剂(Organic Solderability Preservatives，OSP)层、化镍浸金(Electroless Nickeland Immersion Gold，ENIG)层、浸镀银(Immersion Silver，I-Ag)层、浸镀锡(Immersion Tin，I-Sn)层、浸镀铋(Immersion Bismuth，I-Bi)层、喷锡(Hot Air Solder Leveling，HASL)层、电镀镍与金(Nickel and GoldElectroplating)层、无电钯镍(Electroless Pd/Ni)层、无电钯铜(ElectrolessPd/Cu)层或电镀锡铋合金(SnBi)层。当然，本发明并不以此为限。
接着，请参照图1O，设置一半导体元件400于第一表面S1上，且半导体元件400电连接第一图案化金属层124a并与第一导热凸块300热耦接。接着，再通过第一导热凸块300将一第二基板500连接至第一基板100上，各第一导热凸块300的相对两端分别连接第一基板100以及第二基板500，以使半导体元件400位于第一基板100以及第二基板500之间。并且，第一导热凸块300与第二基板500热耦接。在本实施例中，半导体元件400可例如为一芯片。当然，本发明并不限制半导体元件400的数量及种类。如此，即可初步完成封装结构的制作。
如此配置，本实施例将第一导热凸块300连接于第一基板100以及第二基板500之间，以帮助例如位于第一基板100内的半导体元件700进行散热，并且，本实施例还将原本会堆叠于第一基板100上的半导体元件400设置于第一导热凸块300在第一基板100以及第二基板500之间所间隔出的空间内，因而提升封装结构10的空间利用率，进而降低封装结构10的整体厚度。
此外，本实施例还可再如图1P所示，在第一基板100的另一侧形成多个第二导热凸块600，其位于图案化防焊层200所暴露的第二图案化金属层134a上，且各第二导热凸块600与第二图案化金属层134a热耦接。当然，本实施例中的第二导热凸块600的设置位置仅作举例说明之用，而并非用以限制本发明。接着，再设置一半导体元件900于第二表面S2上，且半导体元件900电连接第二图案化金属层134a并与第二导热凸块600热耦接。接着，再通过第二导热凸块600将一第三基板800连接至第一基板100上，各第二导热凸块600的相对两端分别连接第一基板100以及第三基板800，以使半导体元件900位于第一基板100以及第三基板800之间。并且，第二导热凸块600与第三基板800形成热耦接。在本实施例中，半导体元件900可例如为一芯片。当然，本发明并不限制半导体元件900的数量及种类。如此，即可大致完成封装结构10的制作。
在结构上，请再参照图1O，封装结构10包括第一基板100、图案化防焊层200、多个第一导热凸块300、第一半导体元件400以及第二基板500。第一基板100包括第一图案化金属层124a、第二图案化金属层134a、相对的第一表面S1以及第二表面S2。第一图案化金属层124a以及第二图案化金属层134a分别设置于第一表面S1以及第二表面S2上。图案化防焊层200设置于第一图案化金属层124a以及第二图案化金属层134a上，并暴露至少部分第一图案化金属层124a以及第二图案化金属层134a。第一导热凸块300设置于暴露的第一图案化金属层124a上并热耦接第一图案化金属层124a。第一半导体元件400设置于第一表面S1上。第一半导体元件400电连接第一图案化金属层124a并与第一导热凸块300热耦接。各第一导热凸块300的相对两端分别连接第一基板100以及第二基板500，以使第一半导体元件400位于第一基板100及第二基板500之间，且第一导热凸块300与第二基板500热耦接。
此外，请再参照图1P，本实施例的封装结构还可包括多个第二导热凸块600、第二半导体元件900以及第三基板800，其中，第二导热凸块600设置于图案化防焊层200所暴露的第二图案化金属层134a上并热耦接第二图案化金属层134a。第二半导体元件900设置于第二表面S2上。第二半导体元件900电连接第二图案化金属层134a并与第二导热凸块600热耦接。各第二导热凸块600的相对两端分别连接第一基板100以及第三基板800，以将第三基板800连接至第一基板100上。第二半导体元件900位于第一基板100以及第三基板800之间，且第二导热凸块600与第三基板800热耦接。
更进一步而言，本实施例的第一基板100还可内埋至少一半导体元件700。详细来说，第一基板100可包括核心层110、半导体元件700、第一叠构层120、第二叠构层130以及多个元件导通孔170。核心层110包括贯穿核心层110的容置槽116、第三图案化金属层112a以及第四图案化金属层114a。第三及第四图案化金属层112a、114a分别覆盖核心层110的相对两表面。半导体元件700则设置于容置槽116内。第一及第二叠构层120、130分别设置于核心层110的两表面上。第一叠构层120包括第一介电层122以及第一图案化金属层124，第二叠构层130包括第二介电层132以及第二图案化金属层134。第二介电层132与第一介电层122共同包覆第三半导体元件700以及核心层110。元件导通孔170电连接第三半导体元件700至第一图案化金属层124或第二图案化金属层134。
此外，本实施例的封装结构还可包括多个第一导通孔144、第二导通孔154以及第三导通孔164，其中，第一导通孔144分别电连接第一导电层142至第一金属层124及第二金属层134，第二导通孔154分别电连接第二导电层152至第一金属层124及第二金属层134，而第三导通孔164则分别电连接第三导电层162至第一金属层124及第二金属层134。
综上所述，本发明利用多个导热凸块将第一基板连接至第二基板，除了可帮助内埋于第一基板内的半导体元件进行散热外，还可将原本会堆叠于第一基板上的另一半导体元件设置于导热凸块在第一基板以及第二基板之间所间隔出的空间内，因而可提升封装结构的空间利用率，进而降低封装结构的整体厚度。并且，导热凸块也可与设置于第一基板以及第二基板之间的半导体元件热耦接，以对其进行散热。
同样地，本发明还可于第一基板的相对两侧都形成多个导热凸块，并利用第一基板的各侧的导热凸块将第一基板分别与第二基板以及第三基板连接，再将多个半导体元件分别设置于第一基板与第二基板之间以及第一基板与第三基板之间，以提高散热效率及封装结构的空间利用率，进而降低封装结构的整体厚度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (27)

1.一种封装结构的制作方法，包括：
提供第一基板，该第一基板具有第一表面、相对于该第一表面的第二表面、第一金属层以及第二金属层，其中该第一金属层以及该第二金属层分别设置于该第一表面以及该第二表面上；
分别对该第一金属层以及该第二金属层进行图案化制作工艺，以分别形成第一图案化金属层以及第二图案化金属层；
形成图案化防焊层于该第一图案化金属层以及该第二图案化金属层上，该图案化防焊层暴露至少部分该第一图案化金属层以及该第二图案化金属层；
形成多个第一导热凸块于暴露的该第一图案化金属层上，且各该第一导热凸块热耦接该第一图案化金属层；
设置第一半导体元件于该第一表面上，且该第一半导体元件电连接该第一图案化金属层并与该些第一导热凸块热耦接；以及
通过该些第一导热凸块将第二基板连接至该第一基板上，其中，各该第一导热凸块的相对两端分别连接该第一基板以及该第二基板，以使该第一半导体元件位于该第一基板及该第二基板之间，且该些第一导热凸块与该第二基板热耦接。
2.如权利要求1所述的封装结构的制作方法，还包括：
形成多个第二导热凸块于暴露的该第二图案化金属层上，且各该第二导热凸块热耦接该第二图案化金属层；
设置第二半导体元件于该第二表面上，且该第二半导体元件电连接该第二图案化金属层并与该些第二导热凸块热耦接；以及
通过该些第二导热凸块将第三基板连接至该第一基板上，其中，各该第二导热凸块的相对两端分别连接该第一基板以及该第三基板且该些第二导热凸块与该第三基板热耦接。
3.如权利要求1所述的封装结构的制作方法，其中提供该第一基板的步骤包括：
形成核心层，该核心层具有第三金属层以及第四金属层，该第三金属层及该第四金属层分别覆盖该核心层的相对两表面；
分别对该第三金属层以及该第四金属层进行图案化制作工艺，以分别形成第三图案化金属层以及第四图案化金属层；
形成贯穿该核心层的容置槽；
将该核心层设置于胶带上，该容置槽暴露部分该胶带；
设置至少一第三半导体元件于该容置槽所暴露的部分该胶带上，以使该第三半导体元件位于该容置槽内；
往靠近该第三图案化金属层的方向压合第一叠构层于该核心层上，该第一叠构层包括第一介电层以及该第一金属层，该第一介电层覆盖至少部分该第三半导体元件；
移除该胶带；
往靠近该第四图案化金属层的方向压合第二叠构层于该核心层上，该第二叠构层包括第二介电层以及该第二金属层，该第二介电层与该第一介电层共同包覆该第三半导体元件；以及
形成多个元件导通孔，该些元件导通孔电连接该第三半导体元件至该第一金属层或该第二金属层。
4.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：
形成贯穿该核心层的第一贯孔；以及
形成第一导电层，该第一导电层覆盖该第一贯孔的内壁并连接该第三金属层以及该第四金属层。
5.如权利要求4所述的封装结构的制作方法，其中该第一介电层以及该第二介电层填充于该第一贯孔内。
6.如权利要求4所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：
形成多个第一导通孔，以分别电连接该第一导电层至该第一金属层及该第二金属层。
7.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：
形成贯穿该核心层的第二贯孔；以及
形成第二导电层，该第二导电层完全填充该第二贯孔并连接该第三金属层以及该第四金属层。
8.如权利要求7所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：
形成多个第二导通孔，以分别电连接该第二导电层至该第一金属层及该第二金属层。
9.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：
形成贯穿该核心层的第三贯孔；
形成第三导电层，该第三导电层覆盖该第三贯孔的内壁并连接该第三金属层以及该第四金属层；以及
填充塞孔油墨(plugging ink)于该第三贯孔内。
10.如权利要求9所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：
形成多个第三导通孔，以分别电连接该第三导电层至该第一金属层及该第二金属层。
11.如权利要求3所述的封装结构的制作方法，其中提供该第一基板的步骤还包括：
形成贯穿该第一叠构层以及该第二叠构层的第四贯孔；
形成第四导电层，该第四导电层覆盖该第四贯孔的内壁并连接该第一金属层以及该第二金属层；以及
填充塞孔油墨于该第四贯孔内。
12.如权利要求1所述的封装结构的制作方法，还包括：
形成表面处理层于该第一图案化金属层以及该第二图案化金属层上，该表面处理层覆盖该图案化防焊层所暴露的部分该第一图案化金属层以及该第二图案化金属层。
13.如权利要求1所述的封装结构的制作方法，其中该表面处理层包括有机保焊剂(Organic Solderability Preservatives，OSP)层、化镍浸金(Electroless Nickel and Immersion Gold，ENIG)层、浸镀银(Immersion Silver，I-Ag)层、浸镀锡(Immersion Tin，I-Sn)层、浸镀铋(Immersion Bismuth，I-Bi)层、喷锡(Hot Air Solder Leveling，HASL)层、电镀镍与金(Nickel andGold Electroplating)层、无电钯镍(Electroless Pd/Ni)层、无电钯铜(ElectrolessPd/Cu)层或电镀锡铋合金(SnBi)层。
14.一种封装结构，包括：
第一基板，包括第一表面、相对于该第一表面的第二表面、第一图案化金属层以及第二图案化金属层，其中该第一图案化金属层以及该第二图案化金属层分别设置于该第一表面以及该第二表面上；
图案化防焊层，设置于该第一图案化金属层以及该第二图案化金属层上，并暴露至少部分该第一图案化金属层以及该第二图案化金属层；
多个第一导热凸块，设置于暴露的该第一图案化金属层上并热耦接该第一图案化金属层；
第一半导体元件，设置于该第一表面上，该第一半导体元件电连接该第一图案化金属层并与该些第一导热凸块热耦接；以及
第二基板，各该第一导热凸块的相对两端分别连接该第一基板以及该第二基板，以使该第一半导体元件位于该第一基板及该第二基板之间，且该些第一导热凸块与该第二基板热耦接。
15.如权利要求14所述的封装结构，还包括：
多个第二导热凸块，设置于暴露的该第二图案化金属层上并热耦接该第二图案化金属层；
第二半导体元件，设置于该第二表面上，该第二半导体元件电连接该第二图案化金属层并与该些第二导热凸块热耦接；以及
第三基板，各该第二导热凸块的相对两端分别连接该第一基板以及该第三基板，以将该第三基板连接至该第一基板上，该第二半导体元件位于该第一基板以及该第三基板之间，且该些第二导热凸块与该第三基板热耦接。
16.如权利要求14所述的封装结构，其中该第一基板还包括：
核心层，包括容置槽、第三图案化金属层以及第四图案化金属层，该第三图案化金属层及该第四图案化金属层分别覆盖该核心层的相对两表面，该容置槽贯穿该核心层；
第三半导体元件，设置于该容置槽内；
第一叠构层以及第二叠构层，分别设置于该核心层的该两表面上，该第一叠构层包括第一介电层以及该第一图案化金属层，该第二叠构层包括第二介电层以及该第二图案化金属层，该第二介电层与该第一介电层共同包覆该第三半导体元件以及该核心层；以及
多个元件导通孔，电连接该第三半导体元件至该第一图案化金属层或该第二图案化金属层。
17.如权利要求16所述的封装结构，其中该第一基板还包括：
第一贯孔，贯穿该核心层；以及
第一导电层，覆盖该第一贯孔的内壁并连接该第三金属层以及该第四金属层。
18.如权利要求17所述的封装结构，其中该第一介电层以及该第二介电层填充于该第一贯孔内。
19.如权利要求17所述的封装结构，其中该第一基板还包括：
多个第一导通孔，分别电连接该第一导电层至该第一金属层及该第二金属层。
20.如权利要求16所述的封装结构，其中该第一基板还包括：
第二贯孔，贯穿该核心层；以及
第二导电层，完全填充该第二贯孔并连接该第三金属层以及该第四金属层。
21.如权利要求20所述的封装结构，其中该第一基板还包括：
多个第二导通孔，分别电连接该第二导电层至该第一金属层及该第二金属层。
22.如权利要求16所述的封装结构，其中该第一基板还包括：
第三贯孔，贯穿该核心层；
第三导电层，覆盖该第一贯孔的内壁并连接该第三金属层以及该第四金属层；以及
塞孔油墨，填充于该第三贯孔内。
23.如权利要求22所述的封装结构，其中该第一基板还包括：
多个第三导通孔，分别电连接该第三导电层至该第一金属层及该第二金属层。
24.如权利要求14所述的封装结构，其中该第一基板还包括：
第四贯孔，贯穿该第一叠构层以及该第二叠构层；
第四导电层，覆盖该第四贯孔的内壁并连接该第一金属层以及该第二金属层；以及
塞孔油墨，填充于该第四贯孔内。
25.如权利要求14所述的封装结构，还包括：
表面处理层，设置于该第一图案化金属层以及该第二图案化金属层上，该表面处理层覆盖该图案化防焊层所暴露的部分该第一图案化金属层以及该第二图案化金属层。
26.如权利要求25所述的封装结构，其中该表面处理层包括有机保焊剂层、镍金层、银层、锡层、铋层、镍金层、钯镍层、钯铜层或锡铋合金层。
27.如权利要求16所述的封装结构，其中该至少一第三半导体元件包括有源元件及/或无源元件。
CN201510092251.1A 2014-12-08 2015-03-02 封装结构及其制作方法 Active CN105990157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103142586 2014-12-08
TW103142586A TWI517321B (zh) 2014-12-08 2014-12-08 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
CN105990157A true CN105990157A (zh) 2016-10-05
CN105990157B CN105990157B (zh) 2018-09-28

Family

ID=55640352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510092251.1A Active CN105990157B (zh) 2014-12-08 2015-03-02 封装结构及其制作方法

Country Status (4)

Country Link
US (1) US9589942B2 (zh)
JP (1) JP6019168B2 (zh)
CN (1) CN105990157B (zh)
TW (1) TWI517321B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与系统技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
CN108987371A (zh) * 2017-06-02 2018-12-11 旭德科技股份有限公司 元件内埋式封装载板及其制作方法
CN112086405A (zh) * 2019-06-13 2020-12-15 光宝光电(常州)有限公司 具有内埋芯片的基板结构及使用其的发光装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法
TWI612635B (zh) * 2016-08-22 2018-01-21 內埋式線路封裝之方法
TWI611538B (zh) 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
WO2018125255A1 (en) * 2016-12-31 2018-07-05 Intel Corporation Electronic device package
US11721632B2 (en) * 2019-10-28 2023-08-08 Intel Corporation Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
CN112864022B (zh) * 2019-11-26 2024-03-22 天芯互联科技有限公司 封装结构的制作方法及封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2008277568A (ja) * 2007-04-27 2008-11-13 Victor Co Of Japan Ltd 電子部品収容基板及びその製造方法
JP2010245157A (ja) * 2009-04-02 2010-10-28 Kyushu Institute Of Technology 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
US20110068468A1 (en) * 2008-12-08 2011-03-24 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming the Same
CN102034768B (zh) * 2008-09-25 2012-09-05 金龙国际公司 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW424308B (en) 1999-07-05 2001-03-01 Subtron Technology Co Ltd Substrate structure for chip packaging and the processing method
TWI245338B (en) 2003-04-17 2005-12-11 Hitachi High Tech Elect Eng Co Substrate treatment apparatus and substrate treatment method
TWI282160B (en) 2004-07-09 2007-06-01 Phoenix Prec Technology Corp Circuit board structure integrated with chip and method for fabricating the same
TWI260079B (en) 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TWI249231B (en) 2004-12-10 2006-02-11 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
TWI290812B (en) 2005-05-04 2007-12-01 Phoenix Prec Technology Corp Passive component module and structure of passive component module embedded in circuit board
TWI324029B (en) 2006-10-14 2010-04-21 Unimicron Technology Corp Circuit board structure having embedded semiconductor chip
TWI413223B (zh) 2008-09-02 2013-10-21 Unimicron Technology Corp 嵌埋有半導體元件之封裝基板及其製法
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
TWI411073B (zh) 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TW201225761A (en) 2010-12-14 2012-06-16 Unimicron Technology Corp Package substrate having an opening and method of forming same
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI446506B (zh) 2011-01-05 2014-07-21 Unimicron Technology Corp 具開口之封裝基板及其製法
TWI425886B (zh) 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
TWI434382B (zh) 2011-07-06 2014-04-11 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
TW201422083A (zh) 2012-11-16 2014-06-01 Samsung Electro Mech 焊球及使用其之印刷電路基板、以及半導體封裝件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2008277568A (ja) * 2007-04-27 2008-11-13 Victor Co Of Japan Ltd 電子部品収容基板及びその製造方法
CN102034768B (zh) * 2008-09-25 2012-09-05 金龙国际公司 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US20110068468A1 (en) * 2008-12-08 2011-03-24 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming the Same
US8193604B2 (en) * 2008-12-08 2012-06-05 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming the same
JP2010245157A (ja) * 2009-04-02 2010-10-28 Kyushu Institute Of Technology 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与系统技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
CN108987371A (zh) * 2017-06-02 2018-12-11 旭德科技股份有限公司 元件内埋式封装载板及其制作方法
US10798822B2 (en) 2017-06-02 2020-10-06 Subtron Technology Co., Ltd. Method of manufacturing a component embedded package carrier
CN112086405A (zh) * 2019-06-13 2020-12-15 光宝光电(常州)有限公司 具有内埋芯片的基板结构及使用其的发光装置
CN112086405B (zh) * 2019-06-13 2022-09-06 光宝光电(常州)有限公司 具有内埋芯片的基板结构及使用其的发光装置

Also Published As

Publication number Publication date
CN105990157B (zh) 2018-09-28
US9589942B2 (en) 2017-03-07
JP6019168B2 (ja) 2016-11-02
TW201622086A (zh) 2016-06-16
US20160163614A1 (en) 2016-06-09
JP2016111319A (ja) 2016-06-20
TWI517321B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
CN105990157A (zh) 封装结构及其制作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
TWI400998B (zh) 印刷電路板及其製造方法
KR101405884B1 (ko) 마이크로전자 패키지 기판을 위한 다중 표면 마감
US10490478B2 (en) Chip packaging and composite system board
TWI487450B (zh) 佈線基板及其製造方法
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
JP2007173775A (ja) 回路基板構造及びその製法
CN104241219A (zh) 元件嵌入式封装结构和其制造方法
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
US8284561B2 (en) Embedded component package structure
CN103904050A (zh) 封装基板、封装基板制作方法及封装结构
TWI389279B (zh) 電路板結構及其製法
CN101192542A (zh) 电路板结构及其制造方法
CN101409238A (zh) 无核层封装基板的制作方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN101364586B (zh) 封装基板结构
WO2014045491A1 (ja) 配線基板及びその製造方法
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
US11205632B2 (en) Wiring substrate and semiconductor device
TWI501365B (zh) 封裝單元及其堆疊結構與製造方法
CN106298728A (zh) 封装结构及其制法
CN103779290A (zh) 连接基板及层叠封装结构
JP5919943B2 (ja) シリコンインターポーザ
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant