CN115527951A - 电子封装件及其制法 - Google Patents
电子封装件及其制法 Download PDFInfo
- Publication number
- CN115527951A CN115527951A CN202110761332.1A CN202110761332A CN115527951A CN 115527951 A CN115527951 A CN 115527951A CN 202110761332 A CN202110761332 A CN 202110761332A CN 115527951 A CN115527951 A CN 115527951A
- Authority
- CN
- China
- Prior art keywords
- electronic
- layer
- component
- passive
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 126
- 238000000034 method Methods 0.000 claims description 25
- 238000005538 encapsulation Methods 0.000 claims description 15
- 239000011247 coating layer Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000004100 electronic packaging Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 24
- 229910000679 solder Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000005253 cladding Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229920000297 Rayon Polymers 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Abstract
本发明涉及一种电子封装件及其制法，包括将电子元件及被动元件配置于封装模块中，再将该封装模块及多个导电柱嵌埋于封装层中，因而后续制程的封装层内无需额外增加布设该被动元件的空间，以利于控制封装层内的布设空间，有效缩减该电子封装件的体积。
Description
技术领域
本发明有关一种半导体封装制程，尤指一种电子封装件及其制法。
背景技术
为了确保电子产品和通信设备的持续小型化和多功能性，半导体封装需朝尺寸微小化发展，以利于多引脚的连接，并具备高功能性。例如，于先进制程封装中，常用的封装型式如2.5D封装制程、扇出(Fan-Out)布线配合嵌埋桥接(Embedded Bridge)元件的制程(简称FO-EB)等，且FO-EB相对于2.5D封装制程具有低成本及材料供应商多等优势。
图1为现有FO-EB的半导体封装件1的剖面示意图。该半导体封装件1于一具有线路层140的基板结构14上设置第一半导体芯片11(经由粘胶12)、被动元件19与多个导电柱13，再以一第一封装层15包覆该半导体芯片11、被动元件19与该些导电柱13，之后于该第一封装层15上形成一电性连接该第一半导体芯片11与该些导电柱13的线路结构10，以于该线路结构10上设置多个电性连接该线路结构10的第二半导体芯片16，并以一第二封装层18包覆该些第二半导体芯片16，其中，该线路层140与该线路结构10采用扇出型重布线路层(redistribution layer，简称RDL)的规格，且该第一半导体芯片11作为嵌埋于该第一封装层15中的桥接元件(Bridge die)，以电性桥接两相邻的第二半导体芯片16。
现有半导体封装件1中，以该基板结构14经由多个焊球17接置于一电路板1a上，且该些导电柱13电性连接该线路层140。
此外，该被动元件19可提供该第一半导体芯片11较佳的保护，且因该被动元件19邻近该第一半导体芯片11，使该半导体封装件1具有稳压稳流的作用，并经由该被动元件19的设置，可减少该第一封装层15的体积，以减少应力的发生。
然而，现有半导体封装件1中，该被动元件19独立设于该基板结构14上，将占用该基板结构14的上方的布设空间，因而不利于缩减该半导体封装件1的体积。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，可减小体积。
本发明的电子封装件包括：封装层；封装模块，其嵌埋于该封装层中，且该封装模块包含有至少一第一电子元件、至少一被动元件、及一包覆该第一电子元件的包覆层，其中，该被动元件嵌埋于该包覆层中及/或结合于该第一电子元件上；多个导电柱，其嵌埋于该封装层中；以及线路结构，其设于该封装层上以电性连接该第一电子元件、多个导电柱及该被动元件。
本发明还提供一种电子封装件的制法，包括：提供一封装模块，其包含有至少一第一电子元件、至少一被动元件、及一包覆该第一电子元件的包覆层，其中，该被动元件嵌埋于该包覆层中及/或结合于该第一电子元件上；将该封装模块设于一承载件上，且该承载件上形成有多个导电柱；形成封装层于该承载件上，以令该封装层包覆该封装模块与该多个导电柱；形成线路结构于该封装层上，以令该线路结构电性连接该第一电子元件、多个导电柱及该被动元件；以及移除该承载件。
前述的电子封装件及其制法中，该被动元件相对位于该第一电子元件的侧面。
前述的电子封装件及其制法中，该被动元件叠合于该第一电子元件上。
前述的电子封装件及其制法中，还包括于该线路结构上配置多个第二电子元件，且令该多个第二电子元件电性连接该线路结构。例如，该第一电子元件作为桥接元件，以电性桥接该多个第二电子元件的相邻两者。
前述的电子封装件及其制法中，该封装层与该包覆层之间形成有交界面。
前述的电子封装件及其制法中，该被动元件电性连接该第一电子元件。
由上可知，本发明的电子封装件及其制法中，主要经由将该被动元件配置于该封装模块中，因而该封装层内无需额外增加布设该被动元件的空间，以利于控制该封装层内的布设空间，故相比于现有技术，本发明的制法有利于缩减该电子封装件的体积。
附图说明
图1为现有半导体封装件的剖面示意图。
图2A至图2G为本发明的电子封装件的制法的剖视示意图。
图3为本发明的电子封装件的另一实施例的剖视示意图。
图3-1为图3的局部上视示意图。
图3A、图3B及图3C为图3的其它不同实施例的剖视示意图。
附图标记说明
1:半导体封装件
1a:电路板
10,20:线路结构
11:第一半导体芯片
12:粘胶
13,23:导电柱
14:基板结构
140:线路层
15,25:第一封装层
16:第二半导体芯片
17:焊球
18,28:第二封装层
19,29,39:被动元件
2,3:电子封装件
2a,3a:封装模块
200:介电层
201:线路重布层
202:电性接触垫
21,31:第一电子元件
21a:作用面
21b,31b:非作用面
21c:侧面
210,310:电极垫
211:导电体
22:包覆层
23a,23b:端面
24:导电元件
240:线路部
25a:第一表面
25b:第二表面
26:第二电子元件
260:底胶
27:导电凸块
270:凸块底下金属层
390:电极部
9:承载板
9a:晶种层
9b:金属层
90:离型层
91:绝缘层
L:切割路径
S:交界面。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，亦当视为本发明可实施的范畴。
图2A至图2G图为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一封装模块2a，其包含有第一电子元件21、一包覆该第一电子元件21的包覆层22及至少一嵌埋于该包覆层22中的被动元件29。
所述的第一电子元件21为主动元件，如半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，且该电极垫210上结合并电性连接多个导电体211。例如，该导电体211为如导电线路、焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)导电件，但不限于此。
所述的包覆层22为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，且令该导电体211外露于该包覆层22。
所述的被动元件29例如电阻、电容及电感，其间隔设于该第一电子元件21的侧面21c旁并外露于该包覆层22。
如图2B所示，提供一具有晶种层9a的承载板9，且该承载板9上经由该晶种层9a形成有多个导电柱23。接着，将该封装模块2a设于该承载板9上。
于本实施例中，该承载板9例如为半导体材料(如硅或玻璃)的板体，其上以例如涂布方式依序形成有一离型层90、如钛/铜的金属层9b与一如介电材或防焊材的绝缘层91，以供该晶种层9a设于该绝缘层91上。
此外，该封装模块2a以其包覆层22设于该承载板9的绝缘层91上，且令该导电体211与该被动元件29外露于该包覆层22。
另外，形成该导电柱23的材料为如铜的金属材或焊锡材，且形成该晶种层9a的材料为例如钛/铜。
如图2C所示，形成一第一封装层25于该承载板9的绝缘层91上，以令该第一封装层25包覆该封装模块2a与该些导电柱23，其中，该第一封装层25具有相对的第一表面25a与第二表面25b，且令该被动元件29、该导电体211的端面与该导电柱23的端面23a外露于该第一封装层25的第一表面25a，以及令该第一封装层25以其第二表面25b结合至该承载板9的绝缘层91上。
此外，可经由整平制程，使该第一封装层25的第一表面25a齐平该被动元件29的表面、该导电柱23的端面23a与该导电体211的表面，以令该被动元件29、该导电柱23的端面23a与该导电体211的表面外露于该第一封装层25的第一表面25a。例如，该整平制程经由研磨方式，移除该被动元件29的部分材料、该导电柱23的部分材料、该导电体211的部分材料与该第一封装层25的部分材料。
另外，该些导电柱23的另一端面23b(忽略该晶种层9a)也可大致齐平该第一封装层25的第二表面25b。
另外，因不同制程步骤，故该包覆层22与该第一封装层25之间形成有交界面S。
如图2D所示，形成一线路结构20于该第一封装层25的第一表面25a上，且令该线路结构20电性连接该被动元件29、该导电柱23与该导电体211。
于本实施例中，该线路结构20包括多个介电层200及设于该介电层200上的多个线路重布层(redistribution layer，简称RDL)201，且最外层的介电层200可作为防焊层，且令最外层的线路重布层201外露于该防焊层，从而供作为电性接触垫202，如微垫(micropad，俗称μ-pad)。或者，该线路结构20也可仅包括单一介电层200及单一线路重布层201。
此外，形成该线路重布层201的材料为铜，且形成该介电层200的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材、或如绿漆、油墨等的防焊材。
如图2E所示，设置至少一第二电子元件26于该线路结构20上，再以一第二封装层28包覆该第二电子元件26。
于本实施例中，该第二电子元件26为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感，并无特别限制。于本实施例中，该第一电子元件21作为桥接元件(Bridge die)，以电性桥接两相邻的第二电子元件26。
此外，该第二电子元件26经由多个导电凸块27(如焊锡凸块、铜凸块)电性连接该电性接触垫202，且该第二封装层28可同时包覆该第二电子元件26与该些导电凸块27。于本实施例中，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)270于该电性接触垫202上，以利于结合该导电凸块27。
另外，该第二封装层28为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该第一线路结构20上。应可理解地，形成该包覆层22、第一封装层25及第二封装层28的材料可相同或相异。
另外，也可先形成底胶260于该第二电子元件26与该线路结构20之间以包覆该些导电凸块27，再形成该第二封装层28以包覆该底胶260与该第二电子元件26。
如图2F所示，移除该承载板9及其上的离型层90与金属层9b，并保留该绝缘层91。
于本实施例中，于剥离该离型层90时，经由该金属层9b作为阻障之用，以避免破坏该绝缘层91，且待移除该承载板9及其上的离型层90后，再以蚀刻方式移除该金属层9b。
如图2G所示，形成一线路部240于该绝缘层91上以电性连接该导电柱23，再沿如图2F所示的切割路径L进行切单制程，以获取所需的电子封装件2。
于本实施例中，该绝缘层91经由雷射方式形成有多个开孔，以令该些导电柱23的端面23b及该第一封装层25的部分第二表面25b外露于该些开孔，从而供结合该线路部240。例如，该线路部240为凸块底下金属层(UBM)，以结合如多个焊锡凸块或焊球(其规格为C4型)的导电元件24。应可理解地，该线路部也可经由RDL制程形成于该绝缘层91上，以结合该导电元件24或UBM。
此外，可经由整平制程，如研磨方式，移除该第二封装层28的部分材料，使该第二封装层28的上表面齐平该第二电子元件26的表面，以令该第二电子元件26外露于该第二封装层28。
另外，经由提供具有绝缘层91的承载板9，以于移除该承载板9后，可利用该绝缘层91形成该线路部240，因而无需再布设介电层，故能节省制程时间与制程步骤，以达到降低制程成本的目的。
另外，如图3及图3-1所示的电子封装件3，其于该封装模块3a中，该被动元件29也可叠合于该第一电子元件21的作用面21a上。应可理解，该被动元件29可埋入该线路结构20的介电层200中，如图3A所示，且省略该导电体211的制作，使该第一电子元件21的作用面21a齐平该包覆层22；或者，如图3B所示，该被动元件39的电极部390可电性连接该第一电子元件21的电极垫310；抑或，如图3C所示，该第一电子元件31的非作用面31b可齐平该包覆层22(或该第一封装层25的第二表面25b)。
因此，本发明的制法中，主要经由将该被动元件29,39配置于该封装模块2a,3a中，因而该第一封装层25内无需额外增加布设该被动元件29,39的空间，以利于控制该第一封装层25内的布设空间，故相比于现有技术，本发明有利于缩减该电子封装件2,3的体积。
本发明还提供一种电子封装件2,3，其包括：一第一封装层25、一封装模块2a,3a、多个导电柱23以及一线路结构20。
所述的第一封装层25具有相对的第一表面25a与第二表面25b。
所述的封装模块2a,3a嵌埋于该第一封装层25中，且该封装模块2a,3a包含有第一电子元件21、至少一被动元件29,39、及一包覆该第一电子元件21的包覆层22，该被动元件29,39嵌埋于该包覆层22中及/或结合于该第一电子元件21上，且该第一电子元件21上结合并电性连接多个导电体211，其中，该导电体211嵌埋于该包覆层22中，且令该被动元件29,39的表面及该导电体211的表面外露于该第一封装层25的第一表面25a。
所述的导电柱23嵌埋于该第一封装层25中，且令该导电柱23的端面23a外露于该第一封装层25的第一表面25a。
所述的线路结构20设于该第一封装层25的第一表面25a上且电性连接该被动元件29,39、该导电柱23与该导电体211。
于一实施例中，该被动元件29相对位于该第一电子元件21的侧面21c。
于一实施例中，该被动元件29,39叠合于该第一电子元件21上。
于一实施例中，该线路结构20上配置多个第二电子元件26，以令该第二电子元件26电性连接该线路结构20。例如，该第一电子元件21作为桥接元件，以电性桥接该多个第二电子元件26的相邻两者。
于一实施例中，该第一封装层25与该包覆层22之间形成有交界面S。
于一实施例中，该被动元件39电性连接该第一电子元件21。
综上所述，本发明的电子封装件及其制法，经由该封装模块配置有被动元件，因而该第一封装层内无需额外增加布设该被动元件的空间，以利于控制该第一封装层内的布设空间，故本发明的制法有利于缩减该电子封装件的体积。另外，因被动元件邻近第一电子元件使该封装件具有稳压稳流的作用。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (14)
1.一种电子封装件，其特征在于，包括：
封装层；
封装模块，其嵌埋于该封装层中，且该封装模块包含有至少一第一电子元件、至少一被动元件、及一包覆该第一电子元件的包覆层，其中，该被动元件嵌埋于该包覆层中及/或结合于该第一电子元件上；
多个导电柱，其嵌埋于该封装层中；以及
线路结构，其设于该封装层上以电性连接该第一电子元件、多个导电柱及该被动元件。
2.如权利要求1所述的电子封装件，其特征在于，该被动元件相对位于该第一电子元件的侧面。
3.如权利要求1所述的电子封装件，其特征在于，该被动元件叠合于该第一电子元件上。
4.如权利要求1所述的电子封装件，其特征在于，该线路结构上配置多个第二电子元件，且令该多个第二电子元件电性连接该线路结构。
5.如权利要求4所述的电子封装件，其特征在于，该第一电子元件作为桥接元件，以电性桥接该多个第二电子元件的相邻两者。
6.如权利要求1所述的电子封装件，其特征在于，该封装层与该包覆层之间形成有交界面。
7.如权利要求1所述的电子封装件，其特征在于，该被动元件电性连接该第一电子元件。
8.一种电子封装件的制法，其特征在于，包括：
提供一包含有至少一第一电子元件、至少一被动元件、及一包覆该第一电子元件的包覆层的封装模块，其中，该被动元件嵌埋于该包覆层中及/或结合于该第一电子元件上；
将该封装模块设置于一承载件上，其中，该承载件上形成有多个导电柱；
形成封装层于该承载件上，以令该封装层包覆该封装模块与该多个导电柱；
形成线路结构于该封装层上，以令该线路结构电性连接该第一电子元件、多个导电柱及该被动元件；以及
移除该承载件。
9.如权利要求8所述的电子封装件的制法，其特征在于，该被动元件相对位于该第一电子元件的侧面。
10.如权利要求8所述的电子封装件的制法，其特征在于，该被动元件叠合于该第一电子元件上。
11.如权利要求8所述的电子封装件的制法，其特征在于，该制法还包括于该线路结构上配置多个第二电子元件，且令该多个第二电子元件电性连接该线路结构。
12.如权利要求11所述的电子封装件的制法，其特征在于，该第一电子元件作为桥接元件，以电性桥接该多个第二电子元件的相邻两者。
13.如权利要求8所述的电子封装件的制法，其特征在于，该封装层与该包覆层之间形成有交界面。
14.如权利要求8所述的电子封装件的制法，其特征在于，该被动元件电性连接该第一电子元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110123368A TWI767770B (zh) | 2021-06-25 | 2021-06-25 | 電子封裝件及其製法 |
| TW110123368 | 2021-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115527951A true CN115527951A (zh) | 2022-12-27 |
Family
ID=83103837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110761332.1A Pending CN115527951A (zh) | 2021-06-25 | 2021-07-06 | 电子封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115527951A (zh) |
| TW (1) | TWI767770B (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN211529936U (zh) * | 2020-03-27 | 2020-09-18 | 深圳杰微芯片科技有限公司 | 降翘散热芯片封装结构 |
-
2021
- 2021-06-25 TW TW110123368A patent/TWI767770B/zh active
- 2021-07-06 CN CN202110761332.1A patent/CN115527951A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI767770B (zh) | 2022-06-11 |
| TW202301615A (zh) | 2023-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112117248B (zh) | 电子封装件及其制法 | |
| US8877567B2 (en) | Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die | |
| US20190237374A1 (en) | Electronic package and method for fabricating the same | |
| CN105990270B (zh) | 电子封装件及其制法 | |
| CN107424973B (zh) | 封装基板及其制法 | |
| CN108962840B (zh) | 电子封装件及其制法 | |
| CN111987048A (zh) | 电子封装件及其制法 | |
| CN115312487A (zh) | 电子封装件及其制法 | |
| TWI728936B (zh) | 電子封裝件及其製法 | |
| CN111883506B (zh) | 电子封装件及其承载基板与制法 | |
| CN112397483A (zh) | 电子封装件及其制法 | |
| CN115700906A (zh) | 电子封装件及其制法 | |
| CN111490025B (zh) | 电子封装件及其封装基板与制法 | |
| CN114628340A (zh) | 电子封装件及其制法 | |
| CN115527951A (zh) | 电子封装件及其制法 | |
| CN112701101A (zh) | 电子封装件及其制法 | |
| CN112530901A (zh) | 电子封装件及其制法 | |
| CN111883505A (zh) | 电子封装件及其承载基板与制法 | |
| CN106469706B (zh) | 电子封装件及其制法 | |
| TWI760227B (zh) | 電子封裝件及其製法 | |
| TWI753561B (zh) | 電子封裝件及其製法 | |
| TWI825790B (zh) | 電子封裝件及其製法 | |
| US20240145455A1 (en) | Electronic package and manufacturing method thereof | |
| CN117672984A (zh) | 电子封装件及其制法 | |
| CN116613111A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |