TWI593079B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI593079B
TWI593079B TW105133009A TW105133009A TWI593079B TW I593079 B TWI593079 B TW I593079B TW 105133009 A TW105133009 A TW 105133009A TW 105133009 A TW105133009 A TW 105133009A TW I593079 B TWI593079 B TW I593079B
Authority
TW
Taiwan
Prior art keywords
layer
electronic package
manufacturing
cladding layer
electronic
Prior art date
Application number
TW105133009A
Other languages
English (en)
Other versions
TW201814877A (zh
Inventor
賴昶存
江政嘉
王隆源
王愉博
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105133009A priority Critical patent/TWI593079B/zh
Priority to CN201610938441.5A priority patent/CN107946285B/zh
Application granted granted Critical
Publication of TWI593079B publication Critical patent/TWI593079B/zh
Publication of TW201814877A publication Critical patent/TW201814877A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

電子封裝件及其製法
本發明係有關一種封裝技術，尤指一種具電磁屏蔽之電子封裝件及其製法。
隨著半導體技術的演進，半導體產品已開發出不同封裝產品型態，而為提升電性品質，多種半導體產品具有屏蔽之功能，以防止電磁干擾(Electromagnetic Interference，EMI)產生。
第1A至1C圖係為習知具有屏蔽功能之半導體封裝件1之製法之剖面示意圖。
如第1A圖所示，於一承載件10上置放複數半導體元件11與金屬板12，該些半導體元件11係電性連接該承載件10，且該金屬板12位於兩相鄰之半導體元件11之間。接著，形成一封裝膠體14於該承載件10上，以包覆該半導體元件11與該金屬板12。
如第1B圖所示，於該封裝膠體14上以雷射形成開孔140，以預計外露該金屬板12。惟於實際製作上，當進行雷射形成該開孔140的製程時，並無任何對位件或標誌可 供該雷射對位，故只能以該承載件10之邊緣或其它輔助基準進行對位。
如第1C圖所示，形成一金屬層15於該封裝膠體14上及該承載件10之側表面上，且該金屬層15延伸至該開孔140中，冀望令該金屬層15電性連接該金屬板12，使該金屬層15與該金屬板12構成屏蔽結構。
然而，於利用雷射形成該開孔140時，該雷射的對位精準度容易受到其它製程的影響而遭破壞，因而降低準確度。例如，於形成該封裝膠體14的過程中，該金屬板12很容易受到膠材之流動衝擊而偏移，或該承載件10的邊緣受到裁切刀具精度的影響而影響裁切之後的形狀尺寸位置，進而造成對位失準，故會產生如第1B圖所示之情況，即雷射欲燒開的位置(即該開孔140之位置)無法對準該金屬板12的位置，致使如第1C圖所示，該金屬層15無法接觸該金屬板12，造成兩者無法電性導通，因而容易產生製作不良或品質不易控制等問題，並衍生許多產品不良的問題，例如，該半導體元件11容易遭受到外界之電磁干擾(EMI)，導致該半導體元件11的電性運作功能不正常，因而影響整體該半導體封裝件1的電性效能。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
為了克服習知技術之缺失，本發明係提供一種電子封裝件，係包括：承載結構；電子元件，係設於該承載結構 上；擋件，係形成於該承載結構上；以及包覆層，係形成於該承載結構上，以令該包覆層包覆該電子元件與該擋件之至少部分表面。
本發明復提供一種電子封裝件之製法，係包括：設置電子元件與擋件於一承載結構上；形成包覆層於該承載結構上，以包覆該電子元件與該擋件之至少部分表面；移除該擋件，以形成凹部於該包覆層上；以及形成金屬層於該包覆層上及該凹部中。
前述之製法中，該包覆層包覆該擋件之上表面。復包括移除部分該包覆層，以外露出該擋件之上表面。
前述之電子封裝件及其製法中，該承載結構上設有複數該電子元件，且該擋件係位於相鄰二該電子元件之間。
於前述之電子封裝件及其製法中，該擋件之部分表面係外露出該包覆層，例如該擋件之上表面係齊平該包覆層之上表面，或於該包覆層形成外露出該擋件之開孔。亦或，該擋件係貫穿該包覆層。
前述之電子封裝件及其製法中，該擋件係為熱消失材料。
由上可知，本發明之電子封裝件及其製法，主要藉由先將該擋件設於後續為形成該金屬層的位置上，故只需移除該擋件，以於該包覆層中形成對應之凹部，即可將該金屬層形成於包覆層上及該凹部中，使該金屬層有效形成電磁屏蔽隔間，故能避免習知電磁屏蔽結構無法電性導通所衍生之問題。
1‧‧‧半導體封裝件
10‧‧‧承載件
11‧‧‧半導體元件
12‧‧‧金屬板
14‧‧‧封裝膠體
140‧‧‧開孔
15,25,250‧‧‧金屬層
2‧‧‧電子封裝件
20‧‧‧承載結構
20a‧‧‧第一側
20b‧‧‧第二側
20c‧‧‧側表面
200‧‧‧絕緣層
201‧‧‧線路層
202‧‧‧接地部
21,21’,21”‧‧‧電子元件
21a‧‧‧作用面
21b‧‧‧非作用面
210‧‧‧導電凸塊
210’‧‧‧銲線
22‧‧‧擋件
22a‧‧‧外露表面
24‧‧‧包覆層
24a‧‧‧第一表面
24b,24b’‧‧‧第二表面
24c‧‧‧側面
240‧‧‧凹部
26‧‧‧導電元件
260‧‧‧凸塊底下金屬層
L‧‧‧切割路徑
第1A至1C圖係為習知具有屏蔽功能之半導體封裝件之製法之剖面示意圖；以及第2A至2D圖係為本發明之電子封裝件及其製法之剖面示意圖；其中，第2B’圖係為第2B圖之另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“一”及“下”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之電子封裝件2之製法的剖面示意圖。於本實施例中，所述之電子封裝件2係可發出電磁波者，例如為射頻(Radio frequency，簡稱RF)模組。
如第2A圖所示，提供一承載結構20，其具有相對之 第一側20a與第二側20b，且於該承載結構20之第一側20a上設有相互分隔之複數電子元件21,21’,21”與至少一擋件22，且該擋件22位於各該電子元件21,21’之間。
於本實施例中，該承載結構20係為具有核心層之線路結構或無核心層(coreless)之線路結構，其包含至少一絕緣層200與設於該絕緣層200上並具有接地部202之線路層201，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)，且形成該線路層201之材質係為銅，而形成該絕緣層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。應可理解地，該承載結構20亦可為其它承載晶片之承載件，如晶圓(wafer)、或其他具有金屬佈線(routing)之載板，並不限於上述。
再者，該電子元件21,21’,21”係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。具體地，該電子元件21,21’係為射頻晶片(例如：藍芽晶片或Wi-Fi晶片)，但亦可為其它無影響電磁波干擾之電子元件21”。例如，該電子元件21係具有相對之作用面21a及非作用面21b，該作用面21a具有複數電極墊(圖略)，其藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該線路層201上並電性連接該線路層201；或者，該電子元件21’可藉由複數銲線210’以打線方式電性連接該線路層201。然而，有關該電子元件電性連接該承載結構之方式不 限於上述。
又，該擋件22係為如聚合材料之絕緣板體，例如，正、負型感光光阻、熱融性聚合材料、熱消失材料或易腐蝕材料等，其立設於該線路層201上且位於各該電子元件21,21’周圍；若該擋件22為熱消失材料，其可為石蠟、聚苯乙烯(polystyrene)或其它可加熱消失的材料。應可理解地，該擋件22之形狀並無限制，如不規則狀或任意幾何形狀。
如第2B圖所示，形成一包覆層24於該承載結構20之第一側20a上，以令該包覆層24包覆該些電子元件21,21’,21”與該些擋件22，以形成本發明之電子封裝件2，且令該擋件22之部分表面外露於該包覆層24，而各該電子元件21,21’,21”並未外露於該包覆層24。接著，形成複數如銲球之導電元件26於該承載結構20之第二側20b之線路層201上，俾供後續接置如另一封裝件、電路板或晶片等電子裝置(圖略)。
於本實施例中，該包覆層24係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)之方式形成於該承載結構20之第一側20a上。例如，若該擋件22為熱消失材料，該包覆層24可為模壓用之封裝材，其配合熱消失材料並調整其作業溫度；或者，該包覆層24亦可為非受熱影響材料。
再者，該包覆層24係具有相對之第一表面24a與第二 表面24b，使該包覆層24之第一表面24a結合至該承載結構20之第一側20a上。
又，於該承載結構20之第二側20b之最外層之線路層201上可形成一凸塊底下金屬層(Under Bump Metallurgy，簡稱UBM)260，以利於結合該導電元件26。
另外，該擋件22之外露表面22a係齊平該包覆層24之第二表面24b，以令該擋件22之端部外露於該包覆層24之第二表面24b。具體地，於形成該包覆層24時，可直接令該擋件22之上表面(外露表面22a)齊平該包覆層24之上表面(第二表面24b)；或者，如第2B’圖所示，可先令該包覆層24之第二表面24b’覆蓋該擋件22，再藉由如研磨或雷射等方式移除該包覆層24之第二表面24b’之部分材質(視需求可移除該擋件22之部分材質)，使該擋件22之部分表面以齊平或開孔等方式外露出該包覆層24之第二表面24b。
如第2C圖所示，移除該擋件22，以形成至少一如板狀之凹部240於該包覆層24之第二表面24b上，且使該線路層201(或接地部202)外露於該凹部240。
於本實施例中，係藉由UV光照射、加熱、夾持、剝除或化學溶劑等方式移除該擋件22，以形成貫穿該包覆層24之凹部240。
再者，若使用熱消失模方式製作該包覆層24及其凹部240，則無需後續鑽孔加工，因而能降低機械加工成本，且便於取模，又該包覆層24之凹部240不會有缺陷(例如該 凹部240之壁面無飛邊毛刺)，而該凹部240之形成位置及形狀均不受製模、分模、取模等因素的限制，另可依據該該擋件22之熔化能力而完成任意大小的凹部240。
如第2D圖所示，以例如電鍍之方式形成一金屬層25於該包覆層24之第二表面24b與側面24c上及該承載結構20之側表面20c上，同時於該凹部240中亦形成有金屬層250(即該金屬層25,250為一體成形)，使該金屬層250接觸該線路層201(或接地部202)，以令該金屬層25,250電性連接該線路層201(或接地部202)，供作為電磁屏蔽隔間(EMI partition)，以形成另一電子封裝結構。
於本實施例中，形成該金屬層25,250之材質如金、銀、銅(Cu)、鎳(Ni)、鐵(Fe)、鋁(Al)、不銹鋼(Sus)等。
再者，亦可藉由塗佈(coating)、濺鍍(sputtering)、化鍍、無電鍍或蒸鍍等方式形成該金屬層25,250。
另外，於其它實施例中，該金屬層25係電性連接該承載結構20外露於該側表面20c之線路層201(或接地部202)。
因此，本發明之電子封裝件2之製法係藉由先將該擋件22設於後續該金屬層250的位置上，且該擋件22之高度等於該包覆層24之高度，故於形成該包覆層24後，該擋件22已外露於該包覆層24，此時只需移除該擋件22，以於該包覆層24中形成對應該擋件22之凹部40，後續即可將該金屬層25,250形成於該包覆層24上及該凹部240中，使該金屬層25,250有效形成電磁屏蔽隔間，故能避免 習知金屬層15與金屬板12無法電性導通所衍生之問題。
再者，藉由該些電子元件21,21’,21”外圍覆蓋有該金屬層25,250，故該電子封裝件2於運作時，該些電子元件21,21’,21”不會遭受外界之電磁干擾(EMI)，且亦藉由該金屬層250作為電磁波屏障，使該些電子元件21,21’之間不會相互電磁干擾(例如，防止藍芽晶片與Wi-Fi晶片之間的訊號相互干擾)，因而該電子封裝件2的電性運作功能得以正常，避免影響整體該電子封裝件2的電性效能。
本發明亦提供一種電子封裝件2，其包括：一承載結構20、至少一電子元件21,21’,21”、一包覆層24以及一擋件22。
所述之電子元件21,21’,21”係設於該承載結構20上並電性連接該承載結構20。
所述之擋件22係形成於該承載結構20上。
所述之包覆層24係形成於該承載結構20上，以令該包覆層24包覆該電子元件21,21’,21”與該擋件22之至少部分表面。
於一實施例中，該承載結構20上設有複數該電子元件21,21’，且該凹部240係位於相鄰二該電子元件21,21’之間。
於一實施例中，該擋件22之部分表面係外露出該包覆層24。例如，該擋件22之上表面係齊平該包覆層24之上表面；或者，該包覆層24形成有外露出該擋件部分表面之開孔。亦或，該擋件22係貫穿該包覆層24。
於一實施例中，該擋件22係為熱消失材料。
綜上所述，本發明之電子封裝件及其製法，係藉由該擋件之先後設置及移除，以有效於包覆層外表面及其中形成電磁屏蔽隔間，避免習知電磁屏蔽結構無法電性導通所衍生之問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
20‧‧‧承載結構
20a‧‧‧第一側
20b‧‧‧第二側
201‧‧‧線路層
21,21’,21”‧‧‧電子元件
22‧‧‧擋件
22a‧‧‧外露表面
24‧‧‧包覆層
24a‧‧‧第一表面
24b‧‧‧第二表面
26‧‧‧導電元件
260‧‧‧凸塊底下金屬層

Claims (10)

  1. 一種電子封裝件，係包括：承載結構，其具有一接地部；電子元件，係設於該承載結構上；以及包覆層，係形成於該承載結構上，以令該包覆層包覆該電子元件，且該包覆層中形成有凹部，以令該接地部外露出該凹部。
  2. 一種電子封裝件之製法，係包括：設置電子元件與擋件於一承載結構上，其中該承載結構具有一接地部；形成包覆層於該承載結構上，以包覆該電子元件與該擋件之至少部分表面；移除該擋件，以形成凹部於該包覆層上，以使該接地部外露出該凹部；以及形成金屬層於該包覆層上及該凹部中。
  3. 如申請專利範圍第2項所述之電子封裝件之製法，其中，該承載結構上設有複數該電子元件，且該擋件係位於相鄰二該電子元件之間。
  4. 如申請專利範圍第2項所述之電子封裝件之製法，其中，該擋件之部分表面係外露出該包覆層。
  5. 如申請專利範圍第4項所述之電子封裝件之製法，其中，該擋件之上表面係齊平該包覆層之上表面。
  6. 如申請專利範圍第4項所述之電子封裝件之製法，其中，該包覆層形成有外露出該擋件部分表面之開孔。
  7. 如申請專利範圍第4項所述之電子封裝件之製法，其中，該凹部係貫穿該包覆層。
  8. 如申請專利範圍第2項所述之電子封裝件之製法，其中，該擋件係為熱消失材料。
  9. 如申請專利範圍第2項所述之電子封裝件之製法，其中，該包覆層包覆該擋件之上表面。
  10. 如申請專利範圍第9項所述之電子封裝件之製法，復包括移除部分該包覆層，以外露出該擋件之上表面。
TW105133009A 2016-10-13 2016-10-13 電子封裝件及其製法 TWI593079B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105133009A TWI593079B (zh) 2016-10-13 2016-10-13 電子封裝件及其製法
CN201610938441.5A CN107946285B (zh) 2016-10-13 2016-10-25 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105133009A TWI593079B (zh) 2016-10-13 2016-10-13 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TWI593079B true TWI593079B (zh) 2017-07-21
TW201814877A TW201814877A (zh) 2018-04-16

Family

ID=60048409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133009A TWI593079B (zh) 2016-10-13 2016-10-13 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN107946285B (zh)
TW (1) TWI593079B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712964A (zh) * 2018-10-16 2019-05-03 华为机器有限公司 一种封装件及其制造方法、以及电子设备
TWI822226B (zh) * 2022-08-04 2023-11-11 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158910A (en) * 1990-08-13 1992-10-27 Motorola Inc. Process for forming a contact structure
TWI474462B (zh) * 2011-12-16 2015-02-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI594390B (zh) * 2014-05-16 2017-08-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9190367B1 (en) * 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process

Also Published As

Publication number Publication date
TW201814877A (zh) 2018-04-16
CN107946285A (zh) 2018-04-20
CN107946285B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US11024559B2 (en) Semiconductor package with electromagnetic interference shielding structures
US20190214372A1 (en) Method for fabricating electronic package having a shielding layer
US11062917B2 (en) Packaging method, panel assembly, wafer package and chip package
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
TW201740511A (zh) 半導體封裝及其製造方法
US9949372B2 (en) Printed wiring board and method for manufacturing the same
US20130341774A1 (en) Semiconductor package and method of fabricating the same
TW201818529A (zh) 電子封裝件及其製法
US20170127517A1 (en) Printed wiring board and method for manufacturing the same
TWI733056B (zh) 電子封裝件及其製法
TWI634640B (zh) 電子封裝件及其製法
US10811378B2 (en) Electronic package and manufacturing method thereof
TWI567888B (zh) 封裝結構及其製法
TWI593079B (zh) 電子封裝件及其製法
TWI601248B (zh) 電子封裝件及其製法
TWI619224B (zh) 電子封裝件及其製法
US20230420402A1 (en) Semiconductor package
TWI723414B (zh) 電子封裝件及其製法
TWI607530B (zh) 封裝裝置與其製作方法
TWI604542B (zh) 封裝基板及其製法
TWI612627B (zh) 電子封裝件及其製法
US20240266295A1 (en) Electronic package module and method for fabrication of the same
TWI818719B (zh) 承載結構
US20230223316A1 (en) Electronic package and manufacturing method thereof
TWI657516B (zh) 承載結構及封裝結構