CN109712964A - 一种封装件及其制造方法、以及电子设备 - Google Patents

一种封装件及其制造方法、以及电子设备 Download PDF

Info

Publication number
CN109712964A
CN109712964A CN201811460546.XA CN201811460546A CN109712964A CN 109712964 A CN109712964 A CN 109712964A CN 201811460546 A CN201811460546 A CN 201811460546A CN 109712964 A CN109712964 A CN 109712964A
Authority
CN
China
Prior art keywords
electronic building
building brick
substrate
electronic
packaging part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811460546.XA
Other languages
English (en)
Inventor
谢荣华
陈开荣
张鹏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Machine Co Ltd
Original Assignee
Huawei Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Machine Co Ltd filed Critical Huawei Machine Co Ltd
Publication of CN109712964A publication Critical patent/CN109712964A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请提供了一种封装件及其制造方法、以及电子设备，该封装件包括一个基板，并在该基板上设置多个电子组件；其中，每个电子组件包括若干电子元件，具体的，可以为一个电子元件或多个电子元件；该封装件还包括封装在每个电子组件上的封装单元，用以密封与保护电子组件；为改善不同电子组件的电磁干扰，在该电子组件的封装单元表面还设置有屏蔽层，用以屏蔽该电子组件的电磁干扰；其中，该屏蔽层包括延伸到不同封装单元之间间隔的隔板。通过上述方案，可以对需要进行电磁屏蔽的电子组件进行屏蔽，以改善电子设备内的不同电子组件之间的电磁干扰，并简化制造流程。

Description

一种封装件及其制造方法、以及电子设备
技术领域
本申请涉及到电子设备领域，尤其涉及到一种封装件及其制造方法、以及电子设备。
背景技术
目前电子产品的外形逐渐趋于小薄化、功能逐渐趋于扩大化，因此，电子模块的高集成化封装成为封装技术的主流。但由于电子设备中集成有多个RF(Radio Frequency，射频),Wi-Fi(Wireless-Fidelity，无线保真)等不同类型的电子元件，会造成电子元件内部的电磁干扰，进而导致电子模块器件EMC(Electro Magnetic Compatibility，电磁兼容性)偏移失效。
针对电子模块的封装，传统的电磁屏蔽技术是在电子元器件外直接加层金属屏蔽盖。但附加的金属屏蔽盖会使器件模块占有更多的空间，同时增加了电子产品的高度，难以迎合电子产品外形小薄化的趋势。
最近研发的EMI(Electromagnetic Interference，电磁干扰)屏蔽技术Compartment/Conformal Shielding(电子模块内部隔离和表面直接镀层)由于尺寸等优势，逐步取代金属屏蔽盖的屏蔽技术。目前业界主流的封装制作方法为：对电子模块器件进行预先塑封、挖槽、填充、真空溅射等。但该方法较为繁琐，工艺流程长，制作费用高，不利于该技术的推广使用。
申请内容
本申请提供了一种封装件及其制造方法、以及电子设备，用以改善不同电子元件之间的电磁干扰。
第一方面，本申请提供了一种封装件，该封装件包括一个基板，并在该基板上设置有多个电子组件，其中，每个电子组件包括若干电子元件，具体的，可以为一个电子元件或多个电子元件。该封装件还包括封装在每个电子组件上的封装单元，用以密封与保护电子组件中的每个电子元件，且不同封装单元之间设置有间隔。在至少一个封装单元表面还设置有屏蔽层，用以屏蔽电子组件的电磁干扰；其中，该屏蔽层包括延伸到不同封装单元之间的部分，形成用于间隔不同封装单元的隔板。
通过上述的技术方案，可以对封装件中的需要进行电磁屏蔽的电子组件进行屏蔽，具体的，通过在需要进行电磁屏蔽的电子组件的封装单元表面设置屏蔽层，并该屏蔽层包括延伸到不同电子组件的封装单元之间间隔的隔板，从而改善器件内的不同电子组件之间的电磁干扰。
在上述的基板表面设置有若干的接地用电极。为使若干接地用电极之间互相电连接，在基板的内部设置若干相互电连接的导体，且该若干导体向基板的表面延伸并与设置在基板表面的若干接地用电极电连接。上述的导体具体可以为金属线、金属板等。通过设置的若干接地用电极、以及使若干接地用电极之间电连接的导体，使若干的接地用电极之间形成一个等势体。
并上述的屏蔽层与一个或多个接地用电极之间电连接，使屏蔽层与接地用电极之间形成一个等势体。
且上述的隔板也与设置在基板上表面的一个或多个接地用电极之间电连接。
上述隔板的厚度可以均匀设置，即隔板上靠近基板表面的一端与隔板上远离基板表面的一端的厚度相等；具体的，隔板的厚度为t，其中，t≤200um。具体设置时，隔板的横截面的形状可以设置为矩形，具体指隔板上与基板垂直的截面的形状为矩形。
上述隔板的厚度还可以非均匀设置，具体的，上述隔板的横截面的形状可以设置为梯形。
上述屏蔽层的厚度也可以均匀设置，即包裹封装单元的屏蔽层上各处的厚度相等，用以提高电磁屏蔽的效果。
上述组成屏蔽层的材料可以为能导电的材料，具体的，可以为含有金属颗粒的树脂材料、含有金属颗粒的硅胶材料等。其中上述的树脂材料可以为环氧树脂材料；上述的金属颗粒可以为铜、镍、银、氧化铝中的一种或几种。通过使用含有金属颗粒的环氧树脂材料，使屏蔽层整体形成一个等势体。
第二方面，本申请还提供了一种制造上述封装件的制造方法，该方法包括：在上述的基板上设置多个电子组件；封装上述每个电子组件形成每个电子组件分别对应的封装单元，且使不同的封装单元之间设置一用于隔离的间隔空间，从而不同封装单元之间间隔设置；在至少一个封装单元上形成屏蔽层，且屏蔽层延伸到不同封装单元之间的间隔空间内形成隔板，具体的，该屏蔽层包裹上述多个封装单元中的至少一个封装单元，且不同封装单元之间通过屏蔽层上的隔板隔离。
通过采用屏蔽层向不同的封装单元之间的间隔空间延伸形成隔板，不仅可以简化操作流程、简化制造，而且可以增强封装件上屏蔽层与封装单元之间的牢固性。
在上述的方法中，封装每个电子组件形成每个电子组件分别对应的封装单元，且不同封装单元之间设置间隔的具体方法可以为：在基板上设置多个电子组件；将上述多个电子组件一起封装，并在不同电子组件之间挖设出一隔离槽，从而形成不同的封装单元以及不同封装单元之间的间隔。
还可以为：在基板上设置多个电子组件；在基板的表面上设置挡块用以隔离任意两个电子组件；封装上述多个电子组件；封装后抽出上述的挡块以形成不同的封装单元以及不同的封装单元之间的间隔。通过该方法，可以使不同的封装单元之间的侧壁表面平齐，便于屏蔽材料填充。
在所述基板上设置挡块的具体方法为，在基板表面设置若干接地用电极；在基板上任意两个电子组件之间设置挡块，且将挡块设置在基板上的一个或多个接地用电极上。在将挡块抽出时，设置在基板表面的一个或多个接地用电极外露于不同的封装单元之间，便于隔板与基板上的接地用电极之间的电连接。
另外，形成屏蔽层，且屏蔽层延伸到不同封装单元之间的间隔空间内并形成隔板的具体方式可以采用一体注塑成型方式。具体的，在模压压强为3.0×106Pa～1.0×107Pa、模压温度为150℃～200℃的真空环境下，采用一体注塑成型方式包裹封装单元的表面并填充不同封装单元的间隔空间形成屏蔽层以及屏蔽层上的隔板。通过在模压压强较高的注塑环境下制造，可以使屏蔽材料充分的填充不同封装单元之间的间隔空间，提高屏蔽层的强度、以及电磁屏蔽的效果。
第三方面，本申请还提供了一种电子设备，该电子设备包括上述任一个封装件。通过该方案，可以改善封装件内的电子元件对电子设备上的其他的电子元件的电磁干扰。
附图说明
图1a为本申请实施例提供的一种封装件的剖视图；
图1b为本申请实施例提供的另一种封装件的剖视图；
图1c为本申请实施例提供的另一种封装件的剖视图；
图2a为本申请实施例提供的一种设置在基板下表面的接地用电极的分布图；
图2b为本申请实施例提供的另一种设置在基板下表面的接地用电极的分布图；
图2c为本申请实施例提供的另一种设置在基板下表面的接地用电极的分布图；
图3为本申请实施例提供的一种加工过程中的封装件的剖视图；
图4为本申请实施例提供的一种加工过程中的封装件的剖视图；
图5为本申请实施例提供的封装件的一种制造流程图；
图6为本申请实施例提供的封装件的另一种制造流程图。
1-基板 2-电子组件 21-第一电子组件 22-第二电子组件
31-第一封装单元 32-第二封装单元
4-隔板 5-屏蔽层 6-接地用电极 7-挡块
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
本申请实施例提供了一种封装件，该封装件可以应用于电子设备上，电子设备具体的可以为手机、电脑、基站等设备。该封装件的内部设置有多个电子组件，并在每个电子组件上设置有封装单元，在至少一个封装单元表面还设置有用于电磁屏蔽的屏蔽层。下面结合附图对该封装件进行详细的描述。
参考图1a、1b以及图1c，本申请实施例提供了一种封装件，该封装件包括一个基板1、以及设置在该基板1上的多个电子组件2。
上述的多个是指两个或两个以上；在具体设置电子组件2的数目时，可以设置为两个、三个、四个等。且在设置每个电子组件2时，一个电子组件2中可以有一个电子元件，也可以有多个电子元件。参考图1a、1b以及图1c，本申请实施例中提供的电子组件2的组数为两个，分别为第一电子组件21、第二电子组件22。且第一电子组件21中包含两个电子元件，第二电子组件22中包含两个电子元件。
在布置上述第一电子组件21与第二电子组件22时，对基板1上的不同电子元件进行分类，以区分每个电子组件2中电子元件的组成。且在对不同电子元件进行分类的方式可以依据电子元件之间工作时相互之间是否电磁干扰来分类；具体的，将工作时相互之间没有电磁干扰的电子元件分在相同的电子组件2内，将工作时相互之间有电磁干扰的电子元件分在不同的电子组件2内。另外，上述的电子元件可以为RF电子元件、IC(IntegratedCircuit，集成电路)电子元件、Wi-Fi电子元件、SMD(Surface Mounted Devices，表面贴装器件)电子元件、Filter(滤波器)电子元件、PA(Power Amplifier，功率放大器)电子元件等常规类型的电子元件。
在具体将上述电子组件2设置在基板1上时，电子组件2中的每个电子元件都设置在基板1的同一个表面上。每个电子元件在基板1上的设置方式可以为焊接方式、粘贴方式等，具体采用焊接方式时可以采用锡焊焊接等方式。
另外，为了便于下面描述，将上述基板1上设置有电子组件2的一面称之为基板1的上表面，与基板1的上表面相对的另一面称之为基板1的下表面，连接基板1上表面与下表面之间的表面称之为基板1的侧壁。
本申请实施例提供的封装件中的每个电子组件2上设置有一封装单元，用以保护每个电子组件2中的电子元件与基板1之间的电连接以及物理连接的稳定性。具体的，参考图1a、1b以及图1c，第一电子组件21的表面封装有一第一封装单元31，第二电子组件22的表面封装有一第二封装单元32。其中，上述的第一封装单元31和第二封装单元32的材质可以相同，具体的，可以为树脂或硅胶；或者，上述的第一封装单元31和第二封装单元32的材质也可以不同，具体的，可以其中一个为树脂，另一个为硅胶。上述封装的方法可以采用注塑成型等。
为改善不同电子组件2之间的电磁干扰，本申请实施例中提供了包裹在至少一个封装单元表面的屏蔽层，其中，屏蔽层可以包裹基板1上的所有电子组件2的封装单元，也可以只包裹基板1上的部分电子组件2的封装单元。具体的，本申请实施例示出的封装件的基板1上设置的两个电子组件2可以被屏蔽层全部包裹，也可以两个电子组件2中的一个电子组件2被屏蔽层包裹。具体如下：
方式一，将该基板1上的两个电子组件2都进行屏蔽包裹。
具体设置时，参考图1a示出的一种封装件，该封装件上的两个电子组件2都进行了屏蔽包裹。具体的，使第一封装单元31和第二封装单元32都通过屏蔽层5进行包裹。通过设置在第一封装单元31的表面的屏蔽层5，减小第一封装单元31内的第一电子组件21工作时对其他电子组件2产生的电磁干扰。对应的，还可以对第二电子组件22进行相同的设置，以减小第二封装单元32内的第二电子组件22工作时对其他电子组件2产生的电磁干扰。
上述方式既可以改善第一电子组件21中的电子元件与第二电子组件22中的电子元件之间的电磁干扰，还可以改善第一电子组件21与第二电子组件22中的电子元件对电子设备上的其他电子元件的电磁干扰。
方式二，只屏蔽基板1上的一个电子组件2。
具体设置时，参考图1c所示出的封装件，只对设置在基板1上的第一电子组件21进行了屏蔽层5屏蔽设置。对应的，在第一电子组件21的封装单元31表面包裹有屏蔽层5，第二电子组件22的封装单元32外露于封装件。
上述方式二可以改善第一电子组件21中的电子元件对第二电子组件22中的电子元件和电子设备内其他基板1上的电子元件产生的电磁干扰。在第二电子组件22中的电子元件对电子设备内其他基板1上的电子元件不产生干扰时，可以只对第一电子组件21进行屏蔽，对第二电子组件22可以不进行屏蔽。
上述对封装件上设置的多个电子组件2是否进行电磁屏蔽根据需要确定，在某个或某类电子组件2工作时会对电子设备内的其他电子元件产生干扰时，则对该电子组件2或该类电子组件2进行电磁屏蔽设置，从而改善对其他的电子组件2中电子元件的电磁干扰。
上述组成屏蔽层5的材料可以为能够导电的材料，具体的，可以为含有金属颗粒的树脂材料、含有金属颗粒的硅胶材料、金属材料等。其中上述的树脂材料可以为环氧树脂，上述的金属颗粒可以为铜、镍、银、氧化铝中的一种或几种。本申请实施例中给出的屏蔽层5的材料为含有金属颗粒的树脂材料，具体的，为含有金属颗粒的环氧树脂材料；上述含有金属颗粒的环氧树脂材料中的金属颗粒之间的配比成分以及金属颗粒与环氧树脂材料之间的配比成分可以采用现有技术中的配比成分，金属颗粒在环氧树脂材料内部的分布也可以采用现有技术中的分布方式。通过设置在环氧树脂材料内的金属颗粒，使屏蔽层5内部整体是一个等势体。
另外，在上述的方案中，可以使基板1的侧壁外露在封装件外部，还可以使基板1的侧壁被屏蔽层5包裹。具体的，参考图1b及图1c，可以使基板1的侧壁和下表面外露于封装件的外部；还可以使屏蔽层5包裹基板1的侧壁，参考图1a，包裹上述第一封装单元31和第二封装单元32的屏蔽层5也包裹基板1的侧壁。
参考图1a，上述屏蔽层5还可以包括用于隔离第一封装单元31和第二封装单元32的隔板4。为设置上述的隔板4，封装件内的不同封装单元之间可以形成间隔设置，从而使不同封装单元之间有一间隔空间用以设置隔板4。具体在不同的封装单元之间设置间隔的方式有两种，具体如下：
方式一：将设置在基板1上的多个电子组件2一起封装，并在不同电子组件2之间挖设出一隔离槽，从而形成每个电子组件2的封装单元，使不同的电子组件2的封装单元之间间隔设置。具体的，参考图5，可以先将第一电子组件21和第二电子组件22一起封装，并在第一电子组件21与第二电子组件22之间挖设一隔离槽，从而形成第一电子组件21的第一封装单元31和第二电子组件22的第二封装单元32，使第一电子组件21与第二电子组件22的封装单元之间间隔设置。
方式二：在封装前，在基板1的上表面设置挡块用以隔离每个电子组件2；并在封装完每个电子组件2后抽出上述的挡块以使每个电子组件2的封装单元间隔设置。具体的，参考图3、图4及图6，在封装前，在第一电子组件21与第二电子组件22之间设置一挡块7，该挡块7隔离第一电子组件21与第二电子组件22。且在具体设置挡块7时，挡块7可以设置在用于封装的模具上，从而便于固定挡块7。之后对第一电子组件21以及第二电子组件22进行封装。封装之后，抽出上述的挡块7便可形成相互隔离的第一封装单元31与第二封装单元32。通过该方法，可以使不同电子组件2的封装单元之间的侧壁表面平齐，便于屏蔽材料填充。
在具体设置上述的隔板4时，可以将上述隔板4的厚度均匀设置，具体的，使隔板4的横截面的底部的宽度与隔板4的顶部的宽度相等，其中，上述的底部是指隔板4上靠近基板1上表面的一端，上述的顶部是指隔板4上远离基板1上表面的一端。具体设置时，可以将上述隔板4的横截面设置为矩形、平行四边形等形状，如图1a中示出的隔板4，该隔板4的横截面为一矩形，便于隔板4厚度均匀设置。在具体设置上述隔板4的厚度时，隔板4的厚度为t，其中，t≤200um，具体的，隔板4的厚度t可以为t＝200um、t＝190um、t＝180um、t＝170um、t＝160um、t＝150um、t＝140um、t＝130um、t＝120um、t＝110um、t＝100um、t＝80um、t＝60um等小于200um的任意值。
还可以将上述的隔板4的厚度非均匀设置，具体的，上述隔板4的横截面的形状可以为梯形。
为提高电磁屏蔽的效果，本申请实施例中示出的屏蔽层5的厚度也可以均匀设置。具体的，参考图1b和图1c，屏蔽层5上包裹在封装单元表面上的部分的厚度均匀，并屏蔽层5上包裹在封装单元表面上的部分的厚度与隔板4的厚度相等。上述屏蔽层5的厚度可以参考上述关于隔板4的厚度的描述。
本申请实施例中提供的封装件的基板1的表面还设置有若干的接地用电极，使屏蔽层5能够与地进行电连接。该若干接地用电极中的每一个接地用电极可以为一个嵌设在基板1上表面的金属块，具体的，该金属块可以采用铜块、铝块、银块等。
具体设置上述若干接地用电极时，屏蔽层5可以与设置在基板1上的至少一个接地用电极电连接。与屏蔽层5电连接的一个或多个的接地用电极的设置位置既可以在基板1的上表面，也可以在基板1的侧壁。具体如下：
参考图1a、图1b以及图1c，可以在基板1的上表面设置一个或多个与屏蔽层5电连接的接地用电极6。具体的，在屏蔽层5包裹封装单元时，屏蔽层5与设置在基板1的上表面的一个或多个接地用电极6电连接。上述方式既适应于基板1侧壁外露于屏蔽层5，也适应于基板1侧壁被屏蔽层5包裹的情形。
可以在基板1的侧壁上设置一个或多个接地用电极6，在屏蔽层5包裹基板1的侧壁时，屏蔽层5可以与设置在基板1的侧壁上的接地用电极6电连接。
上述方式中，与屏蔽层5电连接的接地极电极6具体可以为一个封闭的环状结构。
另外，本申请实施例中示出的屏蔽层5上的隔板4也与设置在基板1表面的一个或多个接地用电极6电连接。具体的，参考图1a、1b及1c，隔板4与设置在基板1的上表面的一个或多个接地用电极6电连接，具体的，隔板4与设置在不同封装单元之间的间隔空间上的接地用电极6电连接。
为使上述的若干接地用电极6之间形成一个等势体，本申请实施例的封装件的基板1内部还设置有若干相互电连接的导体，且该若干导体向基板1的表面延伸并与设置在基板1表面的接地用电极6电连接。
具体的，参考图1a、图1b以及图1c，在基板1的内部设置有若干相互电连接的导体，且该若干导体向基板1的上表面延伸，并与设置在基板1上用于与屏蔽层5和隔板4电连接的接地用电极6电连接。
并上述若干导体向基板1的下表面延伸，并与设置在基板1的下表面的接地用电极6电连接。在基板1的下表面的接地用电极6与地电接触时，屏蔽层5能够通过接地用电极6与地电连接，从而能够与地形成一个零等势体，进而实现对电子组件2的电磁屏蔽。
在具体设置基板1的下表面的接地用电极6时，可以设置一个接地用电极6，具体的，参考图2c，该一个接地用电极6可以为一个环形；参考图2a及图2b，还可以设置多个接地用电极6，其中，上述多个是指2个、3个、4个等。
另外，设置在基板1内的导体也可以向基板1的侧壁延伸，并与设置在基板1侧壁上的接地用电极6电连接，具体的设置方式参考上述在基板1的下表面的设置方式。
上述的导体具体的可以为金属线、金属板等。上述的金属线、金属板的材质具体可以为铝、铜等。另外，在采用金属线时，上述的金属线在基板1内的分布方式可以设置为一个网状结构。上述示出的金属线分布方式并不是唯一的方式，除此之外，还可以采用其他的方式。
通过上述的技术方案，对封装件中需要进行电磁屏蔽的电子组件2进行屏蔽，从而改善基板1上的不同电子组件2之间的电磁干扰；通过设置在不同电子组件2的封装单元表面和封装单元之间的一体的屏蔽层5，简化部件数量，增强屏蔽层5与封装单元之间的牢固性；通过设置在基板1上的接地用电极6，改善电磁屏蔽的效果。
另外，本申请实施例中还提供了一种加工上述封装件的制造方法，该方法包括：
步骤一：参考图3，在基板1上设置多个电子组件2。
上述的多个电子组件2的分类以及电子组件2中电子元件的组成参考上述封装件中对电子组件2的分类以及电子组件2中电子元件的组成的描述，在此不再赘述。同样，上述电子元件设置在基板1上的位置以及方式参考上述封装件中对设置位置以及方式的描述，在此不再赘述。
步骤二：封装每个电子组件2形成每个电子组件2分别对应的封装单元，且不同的封装单元之间设置有间隔。
具体的方式可以分为两种。
方式一，参考图5，先对基板1上的电子组件2进行封装，封装之后在不同电子组件2之间挖设一隔离槽，使每个电子组件2的封装单元之间间隔设置，具体参考上述描述封装件中的隔板4的设置方式时的描述，在此不再赘述。
方式二，参考图6，先在基板1上不同的电子组件2之间设置挡块7，再进行封装，封装之后抽出挡块7，具体的参考上述封装件中的隔板4的设置方式的描述。
另外，在上述方式二中，在基板1上设置挡块7的具体方式为，在设置挡块7时，挡块7设置在所述基板1的若干接地用电极6中的一个或多个接地用电极6上，从而，在封装结束并抽出挡块7时，设置在基板1表面的接地用电极6外露于每个封装单元的间隔空间。
步骤三：参考图4及图1a，形成屏蔽层5，且屏蔽层5延伸到上述封装单元之间的间隔内并形成隔板4。
上述屏蔽层5封装的具体实现方式可以通过辅助注塑成型的模具。具体的制作方式可以为，在模压压强为3.0×106Pa～1.0×107Pa、模压温度为150℃～200℃的真空环境下，采用一体注塑成型方式包裹封装单元的表面并填充不同电子组件2中的封装单元的间隔空间形成屏蔽层5以及屏蔽层5上的隔板4。通过在模压压强较高的注塑环境下注塑，可以使屏蔽材料充分填充到不同封装单元之间的间隔空间，以提高屏蔽层5的强度、以及电磁屏蔽效果。上述具体的模压压强、模压温度可以根据模压材料、空间等因素合理确定。
通过上述的制造方法，通过在封装单元的表面以及封装单元之间的间隔空间设置一体的屏蔽层5，从而简化结构部件数目，简化加工工序；通过在间隔设置每个电子组件2的封装单元时，采用挡块7隔离的方法，改善封装单元之间的侧壁的平整度，从而便于屏蔽材料填充，简化操作难度。
另外，本申请实施例还提供了一种电子设备，该电子设备包括上述的任一种封装件。通过上述方案，该电子设备可以改善上述封装件内的电子元件对电子设备上其他的电子元件的电磁干扰。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权力要求的保护范围为准。

Claims (12)

1.一种封装件，其特征在于，包括：
基板；
设置在所述基板上的多个电子组件；
用于封装每个电子组件的封装单元；
包裹至少一个封装单元的屏蔽层，且所述屏蔽层具有延伸到任意两个所述封装单元之间的隔板。
2.如权利要求1所述的封装件，其特征在于，
所述基板表面设置有若干接地用电极；
所述屏蔽层与所述若干接地用电极中的一个或多个电连接。
3.如权利要求2所述的封装件，其特征在于，与所述屏蔽层电连接的一个或多个接地用电极围成一个环状结构。
4.如权利要求2所述的封装件，其特征在于，所述隔板与所述若干接地用电极中的一个或多个电连接。
5.如权利要求1所述的封装件，其特征在于，所述隔板的厚度均匀。
6.如权利要求5所述的封装件，其特征在于，所述屏蔽层的厚度均匀。
7.如权利要求1所述的封装件，其特征在于，所述屏蔽层的材料为含有金属颗粒的环形树脂材料。
8.如权利要求7所述的封装件，其特征在于，所述金属颗粒为铜、镍、银、氧化铝中的一种或几种。
9.一种如权利要求1所述的封装件的制造方法，其特征在于，包括：
在基板上设置多个电子组件；
封装每个电子组件形成每个电子组件分别对应的封装单元，且任意两个封装单元之间设置有间隔；
在所述至少一个封装单元上形成屏蔽层，且所述屏蔽层延伸到任意两个所述封装单元之间的间隔内形成隔板。
10.如权利要求9所述的制造方法，其特征在于，所述封装每个电子组件形成每个电子组件分别对应的封装单元，且任意两个封装单元之间设置有间隔，包括：
在基板上任意两个电子组件之间设置挡块；
封装所述多个电子组件；
封装后抽出所述挡块以形成每个电子组件分别对应的封装单元以及任意两个封装单元之间的间隔。
11.如权利要求10所述的制造方法，其特征在于，还包括：
在所述基板表面设置若干接地用电极；
在基板上任意两个电子组件之间设置挡块，包括：
在基板上任意两个电子组件之间设置挡块时，挡块设置在所述若干接地用电极中的一个或多个接地用电极上。
12.一种电子设备，其特征在于，包括如权利要求1～8任一项所述的封装件。
CN201811460546.XA 2018-10-16 2018-12-01 一种封装件及其制造方法、以及电子设备 Pending CN109712964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811204110 2018-10-16
CN2018112041104 2018-10-16

Publications (1)

Publication Number Publication Date
CN109712964A true CN109712964A (zh) 2019-05-03

Family

ID=66255343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811460546.XA Pending CN109712964A (zh) 2018-10-16 2018-12-01 一种封装件及其制造方法、以及电子设备

Country Status (1)

Country Link
CN (1) CN109712964A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238139A1 (zh) * 2019-05-28 2020-12-03 潍坊歌尔微电子有限公司 一种电磁屏蔽结构及其制造方法及电子设备
CN113990812A (zh) * 2020-07-27 2022-01-28 华为技术有限公司 一种电子封装模块及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800215A (zh) * 2009-02-11 2010-08-11 日月光半导体制造股份有限公司 无线通讯模组封装构造
CN101887860A (zh) * 2009-05-14 2010-11-17 群登科技股份有限公司 电子元件制造方法及其封装结构
CN102074552A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法
CN104378962A (zh) * 2013-08-12 2015-02-25 太阳诱电株式会社 电路模块及其制造方法
CN107946285A (zh) * 2016-10-13 2018-04-20 矽品精密工业股份有限公司 电子封装件及其制法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800215A (zh) * 2009-02-11 2010-08-11 日月光半导体制造股份有限公司 无线通讯模组封装构造
CN101887860A (zh) * 2009-05-14 2010-11-17 群登科技股份有限公司 电子元件制造方法及其封装结构
CN102074552A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体元件封装及其制作方法
CN104378962A (zh) * 2013-08-12 2015-02-25 太阳诱电株式会社 电路模块及其制造方法
CN107946285A (zh) * 2016-10-13 2018-04-20 矽品精密工业股份有限公司 电子封装件及其制法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238139A1 (zh) * 2019-05-28 2020-12-03 潍坊歌尔微电子有限公司 一种电磁屏蔽结构及其制造方法及电子设备
US11882681B2 (en) 2019-05-28 2024-01-23 Weifang Goertek Microelectronics Co. Ltd. Electromagnetic shielding structure and manufacturing method thereof, and electronic device
CN113990812A (zh) * 2020-07-27 2022-01-28 华为技术有限公司 一种电子封装模块及其制备方法

Similar Documents

Publication Publication Date Title
CN104838737B (zh) 用于适形屏蔽的方法和装置
CN104377176B (zh) 电路模块
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
CN105101634B (zh) 电子器件模块及电子器件模块的制造方法
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
CN101174616B (zh) 电路装置
CN1783487B (zh) 电路装置及其制造方法
US8822844B1 (en) Shielding and potting for electrical circuits
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
CN104425461A (zh) 电路模块
CN108735716B (zh) 封装结构
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN104701273A (zh) 一种具有电磁屏蔽功能的芯片封装结构
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN109712964A (zh) 一种封装件及其制造方法、以及电子设备
CN109461719A (zh) 一种集成电路封装结构
CN102446870A (zh) 具有静电放电及防电磁波干扰的封装件
TW201322316A (zh) 系統級封裝模組件及其製造方法
CN210489609U (zh) 集成电路封装体
US20030104652A1 (en) Semiconductor chip package and method of manufacturing same
CN103579201A (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
TW200933859A (en) Electromagnetic shilding structure and method for multi-chip package module
CN102222627A (zh) 具有晶圆尺寸贴片的封装方法
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190503

RJ01 Rejection of invention patent application after publication