CN116994964A - 封装结构及其制备方法 - Google Patents

封装结构及其制备方法 Download PDF

Info

Publication number
CN116994964A
CN116994964A CN202210440061.4A CN202210440061A CN116994964A CN 116994964 A CN116994964 A CN 116994964A CN 202210440061 A CN202210440061 A CN 202210440061A CN 116994964 A CN116994964 A CN 116994964A
Authority
CN
China
Prior art keywords
layer
circuit layer
insulating
face
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210440061.4A
Other languages
English (en)
Inventor
傅志杰
林原宇
李泽杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202210440061.4A priority Critical patent/CN116994964A/zh
Priority to TW111117688A priority patent/TW202343696A/zh
Priority to US17/824,020 priority patent/US11864329B2/en
Publication of CN116994964A publication Critical patent/CN116994964A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

本申请提出封装结构的制备方法，包括：提供一个包括电连接的第一外侧线路层和第二外侧线路层的第一载板；形成至少两个包覆第一绝缘层的第一导电柱，第一导电柱与第一外侧线路层电连接，两个第一导电柱之间形成容置槽；通过绝缘胶层将内埋元件固定于容置槽内；形成第二载板，第二载板包括电连接的第三外侧线路层和第四外侧线路层，第三外侧线路层与第一导电柱和内埋元件电连接；将第一外封装元件和所述第二外封装元件分别通过焊料与第二外侧线路层和第四外侧线路层连接并进行回流焊得到封装结构。减少流焊步骤，提高良率和可靠度。本申请还提供了封装结构。

Description

封装结构及其制备方法
技术领域
本申请涉及元件封装领域，具体涉及一种封装结构的制备方法及封装结构。
背景技术
现有的芯片封装采用集成型扇型封装，然而集成型扇形封装技术需要至少三次回流焊处理，多次回流焊会造成封装结构中的电路板产生变形，因此，造成封装结构良率较低，成本较高。
发明内容
鉴于此，本申请提供一种减少回流焊过程的封装结构的制备方法以及通过该方法得到的封装结构。
本申请提供的一种封装结构的制备方法，包括：
提供一第一载板，所述第一载板包括在第一方向上依次叠设的第一外侧线路层和第二外侧线路层，所述第一外侧线路层和所述第二外侧线路层电连接；
在所述第一外侧线路层上形成至少两个第一导电柱，至少两个所述第一导电柱在沿与所述第一方向垂直的第二方向上依次排列，每一所述第一导电柱包括第一端面、与所述第一端面相对的第二端面以及连接于所述第一端面和所述第二端面之间的侧面，所述侧面包覆有第一绝缘层，所述第一绝缘层暴露所述第二端面，所述第一端面与所述第一外侧线路层电连接，相邻的两个所述第一导电柱之间形成容置槽；
所述容置槽内放置内埋元件并形成绝缘胶层，所述绝缘胶层用于将所述内埋元件固定于所述容置槽内；
在包含所述第一导电柱的所述第一绝缘层上形成第二载板，所述第二载板包括在所述第一方向上依次叠设的第三外侧线路层和第四外侧线路层，所述第三外侧线路层与所述第二端面及所述内埋元件电连接，所述第四外侧线路层与所述第三外侧线路层电连接；以及
将第一外封装元件和所述第二外封装元件分别通过焊料与所述第二外侧线路层和所述第四外侧线路层连接并进行回流焊，从而得到所述封装结构。
可选地，形成所述第一导电柱和所述容置槽的步骤包括：
在所述第一外侧线路层上压合第二绝缘层；
在所述第二绝缘层中形成至少两个第二开孔，所述第二开孔沿所述第一方向延伸并且暴露所述第一外侧线路层；
所述第二开孔内形成所述第一导电柱；以及
在相邻的两个所述第一导电柱间开设所述容置槽，在所述第二方向上，所述容置槽与所述第一导电柱间隔设置。
可选地，形成所述绝缘胶层的步骤包括：
将绝缘胶覆盖在包含所述第一导电柱的所述第一绝缘层上，并压合所述绝缘胶以使其填充在所述容置槽内；
移除部分所述绝缘胶以暴露所述第二端面，所述容置槽内的所述绝缘胶形成所述绝缘胶层。
可选地，形成所述第二载板的步骤包括：
在所述绝缘胶层上开设第一开孔；
所述第一开孔内形成第二导电柱，所述第二导电柱和所述内埋元件电连接；
在所述绝缘胶层上形成所述第三外侧线路层；以及
在所述第三外侧线路层上形成所述第四外侧线路层。
可选地，形成所述第三外侧线路层和所述第四外侧线路层的步骤包括：
在所述第一开孔内电镀金属层，所述金属层还覆盖所述绝缘胶层和包含所述第一导电柱的所述第一绝缘层上；
蚀刻位于所述绝缘胶层和包含所述第一导电柱的所述第一绝缘层上的所述金属层，从而制备成所述第三外侧线路层，位于所述第一开孔内的所述金属层形成第二导电柱；
在所述第三外侧线路层上压合单面覆金属板，所述单面覆金属板包括在所述第一方向上叠设的第一基材层和金属箔，所述金属箔远离所述第三外侧线路层设置；
蚀刻所述金属箔，从而制成所述第四外侧线路层。
可选地，所述第二开孔通过镭射形成。
本申请还提供了一种封装结构，包括第一载板，所述第一载板包括在第一方向上依次叠设的第一外侧线路层和第二外侧线路层，所述第一外侧线路层和所述第二外侧线路层电连接；
所述第一外侧线路层上沿与所述第一方向垂直的第二方向依次排列有至少两个第一导电柱，每一所述第一导电柱包括第一端面、与所述第一端面相对的第二端面以及连接于所述第一端面和所述第二端面之间的侧面，所述侧面包覆第一绝缘层，所述第一绝缘层暴露所述第二端面，所述第一端面与所述第一外侧线路层电连接，相邻的两个所述第一导电柱之间形成容置槽；
所述容置槽内设置有内埋元件，所述内埋元件通过绝缘胶层与所述第一绝缘层固定连接；
所述封装结构还包括第二载板，所述第二载板设于包含所述第一导电柱的所述第一绝缘层上，所述第二载板包括在所述第一方向上依次叠设的第三外侧线路层和第四外侧线路层，所述第三外侧线路层分别与所述第二端面和所述第四外侧线路层电连接，所述第二载板还包括第二导电柱，所述第二导电柱穿过所述绝缘胶层电连接所述第三外侧线路层和所述内埋元件；
所述封装结构还包括第一外封装元件、第二外封装元件、第一焊球和第二焊球，所述第一焊球电连接所述第一外封装元件和所述第二外侧线路层，所述第二焊球电连接所述第四外侧线路层和所述第二外封装元件。
可选地，所述第一载板还包括位于所述第一外侧线路层和所述第二外侧线路层之间的至少一第一中间线路层，所述第一中间线路层与所述第一外侧线路层和所述第二外侧线路层分别电连接。
可选地，所述第二载板还包括位于所述第三外侧线路层和所述第四外侧线路层之间的至少一第二中间线路层，所述第二中间线路层与所述第三外侧线路层和所述第四外侧线路层分别电连接。
可选地，在所述第二方向上，所述第一外侧线路层和所述第二外侧线路层的线宽大于所述第三外侧线路层和所述第四外侧线路层的线宽。
相比于现有技术，本申请通过在第一载板上直接形成第一导电柱以形成容置槽，并且通过在容置槽的一侧形成第二载板和通过两次回流焊技术将第一外封装元件和第二外封装元件与第二外侧线路层和第四外侧线路层电连接，实现内埋元件的封装，减少元件封装过程的流焊步骤，减少封装结构因多次流焊产生的裂痕，提高封装结构的良率。另外第一导电柱与第一外侧线路层直接连接的方式比通过焊球连接的方式具有更高的结合力，提高所述封装结构的可靠度。
附图说明
图1为本申请实施例的第一载板的剖面图；
图2为在图1所述第一载板上压合第二绝缘层的剖面图；
图3为在图2所述第二绝缘层上形成第二开孔的剖面图；
图4为在图3所述第二开孔内形成第一导电柱的剖面图；
图5为在图4的第二绝缘层上形成容置槽的剖面图；
图6为在图5所述容置槽内放置内埋元件的剖面图；
图7为在图6所述容置槽内和所述第一导电柱上覆盖绝缘胶的剖面图；
图8为除掉部分图7所述绝缘胶形成绝缘胶层的剖面图；
图9为在图8所述绝缘胶层上形成第二载板的剖面图；
图10为在图9的第二外侧线路层上焊接第一外封装元件的剖面图；
图11为在图10的第四外侧线路层上焊接第二外封装元件的剖面图。
主要元件符号说明
封装结构 200
第一载板 10
第一外侧线路层 11
第二外侧线路层 12
第一中间线路层 13
第二基材层 14
第一导电柱 20
第一端面 21
第二端面 22
侧面 23
第一绝缘层 30
容置槽 40
内埋元件 50
绝缘胶层 60
第一开孔 70
第二导电柱 80
第二载板 90
第三外侧线路层 91
第四外侧线路层 92
第一基材层 93
第二中间线路层 94
第一外封装元件 100
第二外封装元件 110
第一焊球 120
第二焊球 130
第二绝缘层 140
导电层 150
第二开孔 160
绝缘胶 170
第一方向 X
第二方向 Y
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。当一个元件被认为是“设置于”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中元件。
本申请提供一种封装结构的制备方法。根据不同需求，所述制备方法的步骤顺序可以改变，某些步骤可以省略或合并。所述制备方法包括如下步骤：
步骤一，参见图1，提供一第一载板10，所述第一载板10包括在第一方向X上依次叠设的第一外侧线路层11和第二外侧线路层12，所述第一外侧线路层11和所述第二外侧线路层12电连接。
在一些实施例中，参见图1，所述第一载板10还包括位于所述第一外侧线路层11和所述第二外侧线路层12之间的至少一第一中间线路层13，所述第一中间线路层13与所述第一外侧线路层11和所述第二外侧线路层分别电连接。
具体地，提供一双面覆金属板，所述双面覆金属板包括第二基材层14和第一金属箔(图未标出)，所述第一金属箔在所述第一方向X上位于所述第二基材层14的相对两侧，将所述第一金属箔分别制成所述第一中间线路层13和所述第二外侧线路层12。以及在所述第一中间线路层13上压合包括所述第二基材层14和所述第一金属箔的单面覆金属板，之后将压合的所述第一金属箔制成所述第一外侧线路层11。
步骤二：参见图2，在所述第一外侧线路层11上压合第二绝缘层140。
步骤三：参见图3，在所述第二绝缘层140中形成至少两个第二开孔160，所述第二开孔160沿所述第一方向X延伸并且暴露所述第一外侧线路层11。
在本实施例中，参见图2和图3，在步骤二和步骤三中，在一些实施例中，所述第二绝缘层140在所述第一方向X上还包括导电层150。所述导电层150远离所述第一外侧线路层11设置。所述第二开孔160贯穿所述导电层162。
步骤四：参见图4，在每一所述第二开孔160内形成第一导电柱20，从而得到至少两个所述第一导电柱20。至少两个所述第一导电柱20在沿与所述第一方向X垂直的第二方向Y上依次排列。
所述第二绝缘层140包括但不限于聚丙烯板(PP)。
在一些实施例中，所述第二开孔160通过镭射形成，利于控制成孔的精度和提高成孔的速度。
在另外的实施例中，可以通过机械开孔的方式形成所述第二开孔160。
步骤五，参见图5，在相邻的两个所述第一导电柱20之间开设容置槽40，所述容置槽40通过去除部分所述第二绝缘层140的方式形成。参见图5，得到的每一所述第一导电柱20包括第一端面21、与所述第一端面21相对的第二端面22以及连接于所述第一端面21和所述第二端面22之间的侧面23。所述侧面23包覆的部分所述第二绝缘层140所述封装结构200的第一绝缘层30。所述第一端面21与所述第一外侧线路层11电连接。所述第二端面22露出于所述第一绝缘层30。相邻的两个所述第一导电柱20之间形成所述容置槽40。
在另外的实施例中，可以通过其他的方式形成所述容置槽40。
步骤六，参见图6，所述容置槽40内放置内埋元件50。
步骤七，参见图7，将绝缘胶覆盖在具有所述第一导电柱20的所述第一绝缘层30上，并压合所述绝缘胶以填充在所述容置槽40内。然后，固化所述绝缘胶。
步骤八：参见图8，移除部分固化后的所述绝缘胶以暴露所述第二端面22，剩余的位于所述容置槽40内的所述绝缘胶形成绝缘胶层60。所述绝缘胶层60与所述第二端面22齐平，所述绝缘胶层60用于将所述内埋元件50固定于所述容置槽40内。
具体地，部分所述绝缘胶可通过研磨的方式移除。所述绝缘胶包括但不限于环氧胶。
在另外的实施例中，所述步骤七和步骤八可以省略，可以直接在所述容置槽40内填充所述绝缘胶，固化后的所述绝缘胶形成所述绝缘胶层60。
步骤九：参见图9，在包含所述第一导电柱20的所述第一绝缘层30上形成第二载板90。所述第二载板90包括在所述第一方向X上依次叠设的第三外侧线路层91和第四外侧线路层92。所述第三外侧线路层91与所述第二端面22及所述内埋元件50电连接。所述第三外侧线路层91通过所述第二导电柱80与所述内埋元件50连接。
在一些实施例中，形成所述第二载板90的步骤包括：在所述绝缘胶层60上开设第一开孔70，所述第一开孔70沿所述第一方向X延伸，所述第一开孔70内形成第二导电柱80，所述第二导电柱80和所述内埋元件50电连接。在所述第一开孔70内电镀金属层(图未标出)，所述金属层进一步覆盖所述绝缘胶层60和包含所述第一导电柱20的所述第一绝缘层30上。通过曝光显影刻蚀位于所述绝缘胶层60和包含所述第一导电柱20的所述第一绝缘层30上的所述金属层，从而制备所述第三外侧线路层91。而位于所述第一开孔70内的金属层即为所述第二导电柱80。然后，在所述第三外侧线路层91上压合至少一单面覆金属板，所述单面覆金属板包括在所述第一方向X上叠设的第一基材层93和第二金属箔(图未示出)，所述第二金属箔远离所述第三外侧线路层91设置，刻蚀所述第二金属箔，从而制成所述第四外侧线路层92。
步骤十：参见图10，提供第一外封装元件100，所述第一外封装元件100通过回流焊技术形成第一焊球120与所述第二外侧线路层12电连接。
步骤十一：参见图11，提供第二外封装元件110，所述第二外封装元件110通过回流焊技术形成第二焊球130与所述第四外侧线路层92电连接。
所述步骤十和所述步骤十一的顺序可以调换。
在一些实施例中，参见图9至图11，所述第二载板90还包括位于所述第三外侧线路层91和所述第四外侧线路层92之间的至少一第二中间线路层94。所述第二中间线路层94与所述第三外侧线路层91和所述第四外侧线路层92分别电连接。
制备包括所述第二中间线路层94的所述第二载板90只要重复所述步骤九中制备所述第四外侧线路层92的步骤即可。
本申请中，通过在所述第一载板10上形成所述第一导电柱20和所述容置槽40，并且通过在所述容置槽40的一侧形成第二载板90，通过两次回流焊技术便可将所述第一外封装元件100和所述第二外封装元件110分别与所述第二外侧线路层12和所述第四外侧线路层92电连接，实现所述内埋元件50的封装，减少元件封装过程的流焊步骤，减少所述封装结构200因多次流焊产生的裂痕，提高所述封装结构200的良率。另外所述第一导电柱20与所述第一外侧线路层11直接连接的方式比通过焊球连接的方式具有更高的结合力，提高所述封装结构200的可靠度。
参见图11，本申请还提供了一种封装结构200，所述封装结构200包括第一载板10，所述第一载板10包括在第一方向X上依次叠设的第一外侧线路层11和第二外侧线路层12。所述第一外侧线路层11和所述第二外侧线路层12电连接。所述第一外侧线路层11上沿与所述第一方向X垂直的第二方向Y依次排列有至少两个第一导电柱20。每一所述第一导电柱20包括第一端面21、与所述第一端面21相对的第二端面22以及连接于所述第一端面21和所述第二端面22之间的侧面23。所述侧面23包覆第一绝缘层30，所述第一绝缘层30暴露所述第二端面22。所述第一端面21和所述第一外侧线路层11电连接。相邻的两个所述第一导电柱20之间形成容置槽40。
参见图11，所述容置槽40内设置有内埋元件50。所述内埋元件50通过绝缘胶层60与所述第一绝缘层30固定连接。所述封装结构200还包括第二载板90。所述第二载板90包括在所述第一方向X上依次叠设的第三外侧线路层91和第四外侧线路层92。所述第三外侧线路层91分别与所述第二端面22和所述第四外侧线路层92电连接。所述第二载板90还包括第二导电柱80，所述第二导电柱80穿过所述绝缘胶层60电连接所述第三外侧线路层91和所述内埋元件50。
所述封装结构200还包括第一外封装元件100、第二外封装元件110、第一焊球120和第二焊球130。所述第一焊球120电连接所述第一外封装元件100和所述第二外侧线路层12，所述第二焊球130电连接所述第四外侧线路层92和所述第二外封装元件110。
参见图11，在另外的一些实施例中，所述第一载板10还包括位于所述第一外侧线路层11和所述第二外侧线路层12之间的至少一第一中间线路层13。所述第一中间线路层13与所述第一外侧线路层11和所述第二外侧线路层12分别电连接。
参见图11，在另外的一些实施例中，所述第二载板90还包括位于所述第三外侧线路层91和所述第四外侧线路层92之间的至少一第二中间线路层94，所述第二中间线路层94与所述第三外侧线路层91和所述第四外侧线路层92分别电连接。
在所述第二方向Y上，所述第一外侧线路层11和所述第二外侧线路层12的线宽大于所述第三外侧线路层91和所述第四外侧线路层92的线宽。
在一些实施例中，在所述第二方向Y上，所述第一中间线路层13的线宽大于所述第二中间线路层94的线宽。
在上述实施例中，所述内埋元件50包括芯片，所述第一外封装元件100和所述第二外封装元件110包括主板和/或储存器。
以上说明仅仅是对本申请一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本申请的技术构思做出的其他变形和改变，都应该属于本申请的保护范围。

Claims (10)

1.一种封装结构的制备方法，其特征在于，包括：
提供一第一载板，所述第一载板包括在第一方向上依次叠设的第一外侧线路层和第二外侧线路层，所述第一外侧线路层和所述第二外侧线路层电连接；
在所述第一外侧线路层上形成至少两个第一导电柱，至少两个所述第一导电柱在沿与所述第一方向垂直的第二方向上依次排列，每一所述第一导电柱包括第一端面、与所述第一端面相对的第二端面以及连接于所述第一端面和所述第二端面之间的侧面，所述侧面包覆有第一绝缘层，所述第一绝缘层暴露所述第二端面，所述第一端面与所述第一外侧线路层电连接，相邻的两个所述第一导电柱之间形成容置槽；
所述容置槽内放置内埋元件并形成绝缘胶层，所述绝缘胶层用于将所述内埋元件固定于所述容置槽内；
在包含所述第一导电柱的所述第一绝缘层上形成第二载板，所述第二载板包括在所述第一方向上依次叠设的第三外侧线路层和第四外侧线路层，所述第三外侧线路层与所述第二端面及所述内埋元件电连接，所述第四外侧线路层与所述第三外侧线路层电连接；以及
将第一外封装元件和所述第二外封装元件分别通过焊料与所述第二外侧线路层和所述第四外侧线路层连接并进行回流焊，从而得到所述封装结构。
2.根据权利要求1所述的封装结构的制备方法，其特征在于，形成所述第一导电柱和所述容置槽的步骤包括：
在所述第一外侧线路层上压合第二绝缘层；
在所述第二绝缘层中形成至少两个第二开孔，所述第二开孔沿所述第一方向延伸并且暴露所述第一外侧线路层；
所述第二开孔内形成所述第一导电柱；以及
在相邻的两个所述第一导电柱间开设所述容置槽，在所述第二方向上，所述容置槽与所述第一导电柱间隔设置。
3.根据权利要求1所述的封装结构的制备方法，其特征在于，形成所述绝缘胶层的步骤包括：
将绝缘胶覆盖在包含所述第一导电柱的所述第一绝缘层上，并压合所述绝缘胶以使其填充在所述容置槽内；
移除部分所述绝缘胶以暴露所述第二端面，所述容置槽内的所述绝缘胶形成所述绝缘胶层。
4.根据权利要求1所述的封装结构的制备方法，其特征在于，形成所述第二载板的步骤包括：
在所述绝缘胶层上开设第一开孔；
所述第一开孔内形成第二导电柱，所述第二导电柱和所述内埋元件电连接；
在所述绝缘胶层上形成所述第三外侧线路层；以及
在所述第三外侧线路层上形成所述第四外侧线路层。
5.根据权利要求4所述的封装结构的制备方法，其特征在于，形成所述第三外侧线路层和所述第四外侧线路层的步骤包括：
在所述第一开孔内电镀金属层，所述金属层还覆盖所述绝缘胶层和包含所述第一导电柱的所述第一绝缘层上；
蚀刻位于所述绝缘胶层和包含所述第一导电柱的所述第一绝缘层上的所述金属层，从而制备成所述第三外侧线路层，位于所述第一开孔内的所述金属层形成第二导电柱；
在所述第三外侧线路层上压合单面覆金属板，所述单面覆金属板包括在所述第一方向上叠设的第一基材层和金属箔，所述金属箔远离所述第三外侧线路层设置；
蚀刻所述金属箔，从而制成所述第四外侧线路层。
6.根据权利要求2所述的封装结构的制备方法，其特征在于，所述第二开孔通过镭射形成。
7.一种封装结构，其特征在于，包括第一载板，所述第一载板包括在第一方向上依次叠设的第一外侧线路层和第二外侧线路层，所述第一外侧线路层和所述第二外侧线路层电连接；
所述第一外侧线路层上沿与所述第一方向垂直的第二方向依次排列有至少两个第一导电柱，每一所述第一导电柱包括第一端面、与所述第一端面相对的第二端面以及连接于所述第一端面和所述第二端面之间的侧面，所述侧面包覆第一绝缘层，所述第一绝缘层暴露所述第二端面，所述第一端面与所述第一外侧线路层电连接，相邻的两个所述第一导电柱之间形成容置槽；
所述容置槽内设置有内埋元件，所述内埋元件通过绝缘胶层与所述第一绝缘层固定连接；
所述封装结构还包括第二载板，所述第二载板设于包含所述第一导电柱的所述第一绝缘层上，所述第二载板包括在所述第一方向上依次叠设的第三外侧线路层和第四外侧线路层，所述第三外侧线路层分别与所述第二端面和所述第四外侧线路层电连接，所述第二载板还包括第二导电柱，所述第二导电柱穿过所述绝缘胶层电连接所述第三外侧线路层和所述内埋元件；
所述封装结构还包括第一外封装元件、第二外封装元件、第一焊球和第二焊球，所述第一焊球电连接所述第一外封装元件和所述第二外侧线路层，所述第二焊球电连接所述第四外侧线路层和所述第二外封装元件。
8.根据权利要求7所述的封装结构，其特征在于，所述第一载板还包括位于所述第一外侧线路层和所述第二外侧线路层之间的至少一第一中间线路层，所述第一中间线路层与所述第一外侧线路层和所述第二外侧线路层分别电连接。
9.根据权利要求7所述的封装结构，其特征在于，所述第二载板还包括位于所述第三外侧线路层和所述第四外侧线路层之间的至少一第二中间线路层，所述第二中间线路层与所述第三外侧线路层和所述第四外侧线路层分别电连接。
10.根据权利要求7所述的封装结构，其特征在于，在所述第二方向上，所述第一外侧线路层和所述第二外侧线路层的线宽大于所述第三外侧线路层和所述第四外侧线路层的线宽。
CN202210440061.4A 2022-04-25 2022-04-25 封装结构及其制备方法 Pending CN116994964A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210440061.4A CN116994964A (zh) 2022-04-25 2022-04-25 封装结构及其制备方法
TW111117688A TW202343696A (zh) 2022-04-25 2022-05-11 封裝結構及其製備方法
US17/824,020 US11864329B2 (en) 2022-04-25 2022-05-25 Packaging structure with embedded electronic components and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210440061.4A CN116994964A (zh) 2022-04-25 2022-04-25 封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116994964A true CN116994964A (zh) 2023-11-03

Family

ID=88415121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210440061.4A Pending CN116994964A (zh) 2022-04-25 2022-04-25 封装结构及其制备方法

Country Status (3)

Country Link
US (1) US11864329B2 (zh)
CN (1) CN116994964A (zh)
TW (1) TW202343696A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
KR20150092881A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102059815B1 (ko) * 2018-07-09 2019-12-27 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
KR102635183B1 (ko) * 2018-11-20 2024-02-08 삼성전자주식회사 패키지 모듈
KR102596759B1 (ko) * 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
TW202343696A (zh) 2023-11-01
US20230345643A1 (en) 2023-10-26
US11864329B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
KR100865426B1 (ko) 반도체 장치 및 그 제조 방법
JP2701802B2 (ja) ベアチップ実装用プリント基板
KR101258713B1 (ko) 배선기판의 제조방법
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6969916B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US20090071705A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
KR100346899B1 (ko) 반도체장치 및 그 제조방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
CN116994964A (zh) 封装结构及其制备方法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP4365515B2 (ja) 半導体モジュールの製造方法
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
CN114900994B (zh) 一种埋入线路式电路板及其制备方法
CN216288317U (zh) 一种封装机构
CN113556884B (zh) 内埋式电路板及其制作方法
JP2006135154A (ja) プリント配線版
CN114025476B (zh) 一种电化学检测电极的集成线路板结构及其制作方法
CN108305864A (zh) 新型端子
CN113747661B (zh) 具有内埋电子元件的线路板及其制作方法
CN112151433B (zh) 基板结构、封装结构及其制作方法
JPH0230199B2 (ja) Fukugopurintohaisenbannoseizohoho
CN116963394A (zh) 嵌埋连接器的电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination