TW202343696A - 封裝結構及其製備方法 - Google Patents

封裝結構及其製備方法 Download PDF

Info

Publication number
TW202343696A
TW202343696A TW111117688A TW111117688A TW202343696A TW 202343696 A TW202343696 A TW 202343696A TW 111117688 A TW111117688 A TW 111117688A TW 111117688 A TW111117688 A TW 111117688A TW 202343696 A TW202343696 A TW 202343696A
Authority
TW
Taiwan
Prior art keywords
circuit layer
outer circuit
layer
insulating
end surface
Prior art date
Application number
TW111117688A
Other languages
English (en)
Inventor
傅志杰
林原宇
李澤傑
Original Assignee
大陸商宏啟勝精密電子（秦皇島）有限公司
大陸商鵬鼎控股（深圳）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商宏啟勝精密電子（秦皇島）有限公司, 大陸商鵬鼎控股（深圳）股份有限公司 filed Critical 大陸商宏啟勝精密電子（秦皇島）有限公司
Publication of TW202343696A publication Critical patent/TW202343696A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本創作提出之製備方法，包括：提供一個包括電連接之第一外側線路層與第二外側線路層之第一載板；形成至少兩個包覆第一絕緣層之第一導電柱，第一導電柱與第一外側線路層電連接，兩個第一導電柱之間形成容置槽；藉由絕緣膠層將內埋元件固定於容置槽內；形成第二載板，第二載板包括電連接之第三外側線路層與第四外側線路層，第三外側線路層與第一導電柱與內埋元件電連接；將第一外封裝元件與第二外封裝元件分別藉由焊料與第二外側線路層與第四外側線路層連接並進行回流焊得到封裝結構。減少流焊步驟。本創作還提供封裝結構。

Description

封裝結構及其製備方法
本創作涉及元件封裝領域，具體涉及一種封裝結構之製備方法及封裝結構。
習知之晶片封裝採用集成型扇型封裝，然而集成型扇形封裝技術需要至少三次回流焊處理，多次回流焊會造成封裝結構中之電路板產生變形，因此，造成封裝結構良率較低，成本較高。
鑑於此，本創作提供一種減少回流焊過程之封裝結構之製備方法以及藉由該方法得到之封裝結構。
本創作提供之一種封裝結構之製備方法，包括：
提供一第一載板，所述第一載板包括於第一方向上依次疊設之第一外側線路層與第二外側線路層，所述第一外側線路層與所述第二外側線路層電連接；
於所述第一外側線路層上形成至少兩個第一導電柱，至少兩個所述第一導電柱於沿與所述第一方向垂直之第二方向上依次排列，每一所述第一導電柱包括第一端面、與所述第一端面相對之第二端面以及連接於所述第一端面與所述第二端面之間之側面，所述側面包覆有第一絕緣層，所述第一絕緣層暴露所述第二端面，所述第一端面與所述第一外側線路層電連接，相鄰之兩個所述第一導電柱之間形成容置槽；
所述容置槽內放置內埋元件並形成絕緣膠層，所述絕緣膠層用於將所述內埋元件固定於所述容置槽內；
於包含所述第一導電柱之所述第一絕緣層上形成第二載板，所述第二載板包括於所述第一方向上依次疊設之第三外側線路層與第四外側線路層，所述第三外側線路層與所述第二端面及所述內埋元件電連接，所述第四外側線路層與所述第三外側線路層電連接；以及
將第一外封裝元件與所述第二外封裝元件分別藉由焊料與所述第二外側線路層與所述第四外側線路層連接並進行回流焊，從而得到所述封裝結構。
可選地，形成所述第一導電柱與所述容置槽之步驟包括：
於所述第一外側線路層上壓合第二絕緣層；
於所述第二絕緣層中形成至少兩個第二開孔，所述第二開孔沿所述第一方向延伸並且暴露所述第一外側線路層；
所述第二開孔內形成所述第一導電柱；以及
於相鄰之兩個所述第一導電柱間開設所述容置槽，於所述第二方向上，所述容置槽與所述第一導電柱間隔設置。
可選地，形成所述絕緣膠層之步驟包括：
將絕緣膠覆蓋於包含所述第一導電柱之所述第一絕緣層上，並壓合所述絕緣膠以使其填充於所述容置槽內；
移除部分所述絕緣膠以暴露所述第二端面，所述容置槽內之所述絕緣膠形成所述絕緣膠層。
可選地，形成所述第二載板之步驟包括：
於所述絕緣膠層上開設第一開孔；
所述第一開孔內形成第二導電柱，所述第二導電柱與所述內埋元件電連接；
於所述絕緣膠層上形成所述第三外側線路層；以及
於所述第三外側線路層上形成所述第四外側線路層。
可選地，形成所述第三外側線路層與所述第四外側線路層之步驟包括：
於所述第一開孔內電鍍金屬層，所述金屬層還覆蓋所述絕緣膠層與包含所述第一導電柱之所述第一絕緣層上；
蝕刻位於所述絕緣膠層與包含所述第一導電柱之所述第一絕緣層上之所述金屬層，從而製備成所述第三外側線路層，位於所述第一開孔內之所述金屬層形成第二導電柱；
於所述第三外側線路層上壓合單面覆金屬板，所述單面覆金屬板包括於所述第一方向上疊設之第一基材層與金屬箔，所述金屬箔遠離所述第三外側線路層設置；
蝕刻所述金屬箔，從而製成所述第四外側線路層。
可選地，所述第二開孔藉由鐳射形成。
本創作還提供了一種封裝結構，包括第一載板，所述第一載板包括於第一方向上依次疊設之第一外側線路層與第二外側線路層，所述第一外側線路層與所述第二外側線路層電連接；
所述第一外側線路層上沿與所述第一方向垂直之第二方向依次排列有至少兩個第一導電柱，每一所述第一導電柱包括第一端面、與所述第一端面相對之第二端面以及連接於所述第一端面與所述第二端面之間之側面，所述側面包覆第一絕緣層，所述第一絕緣層暴露所述第二端面，所述第一端面與所述第一外側線路層電連接，相鄰之兩個所述第一導電柱之間形成容置槽；
所述容置槽內設置有內埋元件，所述內埋元件藉由絕緣膠層與所述第一絕緣層固定連接；
所述封裝結構還包括第二載板，所述第二載板設於包含所述第一導電柱之所述第一絕緣層上，所述第二載板包括於所述第一方向上依次疊設之第三外側線路層與第四外側線路層，所述第三外側線路層分別與所述第二端面與所述第四外側線路層電連接，所述第二載板還包括第二導電柱，所述第二導電柱穿過所述絕緣膠層電連接所述第三外側線路層與所述內埋元件；
所述封裝結構還包括第一外封裝元件、第二外封裝元件、第一焊球與第二焊球，所述第一焊球電連接所述第一外封裝元件與所述第二外側線路層，所述第二焊球電連接所述第四外側線路層與所述第二外封裝元件。
可選地，所述第一載板還包括位於所述第一外側線路層與所述第二外側線路層之間之至少一第一中間線路層，所述第一中間線路層與所述第一外側線路層與所述第二外側線路層分別電連接。
可選地，所述第二載板還包括位於所述第三外側線路層與所述第四外側線路層之間之至少一第二中間線路層， 所述第二中間線路層與所述第三外側線路層與所述第四外側線路層分別電連接。
可選地，於所述第二方向上，所述第一外側線路層與所述第二外側線路層之線寬大於所述第三外側線路層與所述第四外側線路層之線寬。
相比於習知技術，本創作藉由於第一載板上直接形成第一導電柱以形成容置槽，並且藉由於容置槽之一側形成第二載板與藉由兩次回流焊技術將第一外封裝元件與第二外封裝元件與第二外側線路層與第四外側線路層電連接，實現內埋元件之封裝，減少元件封裝過程之流焊步驟，減少封裝結構因多次流焊產生之裂痕，提高封裝結構之良率。另外第一導電柱與第一外側線路層直接連接之方式比藉由焊球連接之方式具有更高之結合力，提高所述封裝結構之可靠度。
下面將結合本創作實施例中之附圖，對本創作實施例中之技術方案進行清楚、完整地描述，顯然，所描述之實施例僅僅是本創作一部分實施例，而不是全部之實施例。
需要說明之是，當元件被稱為“固定於”另一個元件，它可以直接於另一個元件上或者亦可以存於居中之元件。當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存於居中元件。當一個元件被認為是“設置於”另一個元件，它可以是直接設置於另一個元件上或者可能同時存於居中元件。
除非另有定義，本文所使用之所有之技術與科學術語與屬於本創作之技術領域之技術人員通常理解之含義相同。本文中於本創作之說明書中所使用之術語僅是為描述具體之實施例之目的，不是旨在於限制本創作。
為能進一步闡述本創作達成預定目的所採取之技術手段及功效，以下結合附圖及較佳實施方式，對本創作作出如下詳細說明。
本創作提供一種封裝結構之製備方法。根據不同需求，所述製備方法之步驟順序可以改變，某些步驟可以省略或合併。所述製備方法包括如下步驟：
步驟一，參見圖1，提供一第一載板10，所述第一載板10包括於第一方向X上依次疊設之第一外側線路層11與第二外側線路層12，所述第一外側線路層11與所述第二外側線路層12電連接。
於一些實施例中，參見圖1，所述第一載板10還包括位於所述第一外側線路層11與所述第二外側線路層12之間之至少一第一中間線路層13，所述第一中間線路層13與所述第一外側線路層11與所述第二外側線路層分別電連接。
具體地，提供一雙面覆金屬板，所述雙面覆金屬板包括第二基材層14與第一金屬箔（圖未標出），所述第一金屬箔於所述第一方向X上位於所述第二基材層14之相對兩側，將所述第一金屬箔分別製成所述第一中間線路層13與所述第二外側線路層12。以及於所述第一中間線路層13上壓合包括所述第二基材層14與所述第一金屬箔之單面覆金屬板，之後將壓合之所述第一金屬箔製成所述第一外側線路層11。
步驟二：參見圖2，於所述第一外側線路層11上壓合第二絕緣層140。
步驟三：參見圖3，於所述第二絕緣層140中形成至少兩個第二開孔160，所述第二開孔160沿所述第一方向X延伸並且暴露所述第一外側線路層11。
於本實施例中，參見圖2與圖3，於步驟二與步驟三中，於一些實施例中，所述第二絕緣層140於所述第一方向X上還包括導電層150。所述導電層150遠離所述第一外側線路層11設置。所述第二開孔160貫穿所述導電層150。
步驟四：參見圖4，於每一所述第二開孔160內形成第一導電柱20，從而得到至少兩個所述第一導電柱20。至少兩個所述第一導電柱20於沿與所述第一方向X垂直之第二方向Y上依次排列。
所述第二絕緣層140包括但不限於聚丙烯板（PP）。
於一些實施例中，所述第二開孔160藉由鐳射形成，利於控制成孔之精度與提高成孔之速度。
於另外之實施例中，可以藉由機械開孔之方式形成所述第二開孔160。
步驟五，參見圖5，於相鄰之兩個所述第一導電柱20之間開設容置槽40，所述容置槽40藉由去除部分所述第二絕緣層140之方式形成。參見圖5，得到之每一所述第一導電柱20包括第一端面21、與所述第一端面21相對之第二端面22以及連接於所述第一端面21與所述第二端面22之間之側面23。所述側面23包覆之部分所述第二絕緣層140所述封裝結構200之第一絕緣層30。所述第一端面21與所述第一外側線路層11電連接。所述第二端面22露出於所述第一絕緣層30。相鄰之兩個所述第一導電柱20之間形成所述容置槽40。
於另外之實施例中，可以藉由其他之方式形成所述容置槽40。
步驟六，參見圖6，所述容置槽40內放置內埋元件50。
步驟七，參見圖7，將絕緣膠覆蓋於具有所述第一導電柱20之所述第一絕緣層30上，並壓合所述絕緣膠以填充於所述容置槽40內。然後，固化所述絕緣膠。
步驟八：參見圖8，移除部分固化後之所述絕緣膠以暴露所述第二端面22，剩餘之位於所述容置槽40內之所述絕緣膠形成絕緣膠層60。所述絕緣膠層60與所述第二端面22齊平，所述絕緣膠層60用於將所述內埋元件50固定於所述容置槽40內。
具體地，部分所述絕緣膠可藉由研磨之方式移除。所述絕緣膠包括但不限於環氧膠。
於另外之實施例中，所述步驟七與步驟八可以省略，可以直接於所述容置槽40內填充所述絕緣膠，固化後之所述絕緣膠形成所述絕緣膠層60。
步驟九：參見圖9，於包含所述第一導電柱20之所述第一絕緣層30上形成第二載板90。所述第二載板90包括於所述第一方向X上依次疊設之第三外側線路層91與第四外側線路層92。所述第三外側線路層91與所述第二端面22及所述內埋元件50電連接。所述第三外側線路層91藉由所述第二導電柱80與所述內埋元件50連接。
於一些實施例中，形成所述第二載板90之步驟包括：於所述絕緣膠層60上開設第一開孔70，所述第一開孔70沿所述第一方向X延伸，所述第一開孔70內形成第二導電柱80，所述第二導電柱80與所述內埋元件50電連接。於所述第一開孔70內電鍍金屬層（圖未標出），所述金屬層進一步覆蓋所述絕緣膠層60與包含所述第一導電柱20之所述第一絕緣層30上。藉由曝光顯影刻蝕位於所述絕緣膠層60與包含所述第一導電柱20之所述第一絕緣層30上之所述金屬層，從而製備所述第三外側線路層91。而位於所述第一開孔70內之金屬層即為所述第二導電柱80。然後，於所述第三外側線路層91上壓合至少一單面覆金屬板，所述單面覆金屬板包括於所述第一方向X上疊設之第一基材層93與第二金屬箔（圖未示出），所述第二金屬箔遠離所述第三外側線路層91設置，刻蝕所述第二金屬箔，從而製成所述第四外側線路層92。
步驟十：參見圖10，提供第一外封裝元件100，所述第一外封裝元件100藉由回流焊技術形成第一焊球120與所述第二外側線路層12電連接。
步驟十一：參見圖11，提供第二外封裝元件110，所述第二外封裝元件110藉由回流焊技術形成第二焊球130與所述第四外側線路層92電連接。
所述步驟十與所述步驟十一之順序可以調換。
於一些實施例中，參見圖9至圖11，所述第二載板90還包括位於所述第三外側線路層91與所述第四外側線路層92之間之至少一第二中間線路層94。所述第二中間線路層94與所述第三外側線路層91與所述第四外側線路層92分別電連接。
製備包括所述第二中間線路層94之所述第二載板90僅要重複所述步驟九中製備所述第四外側線路層92之步驟即可。
本創作中，藉由於所述第一載板10上形成所述第一導電柱20與所述容置槽40，並且藉由於所述容置槽40之一側形成第二載板90，藉由兩次回流焊技術便可將所述第一外封裝元件100與所述第二外封裝元件110分別與所述第二外側線路層12與所述第四外側線路層92電連接，實現所述內埋元件50之封裝，減少元件封裝過程之流焊步驟，減少所述封裝結構200因多次流焊產生之裂痕，提高所述封裝結構200之良率。另外所述第一導電柱20與所述第一外側線路層11直接連接之方式比藉由焊球連接之方式具有更高之結合力，提高所述封裝結構200之可靠度。
參見圖11，本創作還提供了一種封裝結構200，所述封裝結構200包括第一載板10，所述第一載板10包括於第一方向X上依次疊設之第一外側線路層11與第二外側線路層12。所述第一外側線路層11與所述第二外側線路層12電連接。所述第一外側線路層11上沿與所述第一方向X垂直之第二方向Y依次排列有至少兩個第一導電柱20。每一所述第一導電柱20包括第一端面21、與所述第一端面21相對之第二端面22以及連接於所述第一端面21與所述第二端面22之間之側面23。所述側面23包覆第一絕緣層30，所述第一絕緣層30暴露所述第二端面22。所述第一端面21與所述第一外側線路層11電連接。相鄰之兩個所述第一導電柱20之間形成容置槽40。
參見圖11，所述容置槽40內設置有內埋元件50。所述內埋元件50藉由絕緣膠層60與所述第一絕緣層30固定連接。所述封裝結構200還包括第二載板90。所述第二載板90包括於所述第一方向X上依次疊設之第三外側線路層91與第四外側線路層92。所述第三外側線路層91分別與所述第二端面22與所述第四外側線路層92電連接。所述第二載板90還包括第二導電柱80，所述第二導電柱80穿過所述絕緣膠層60電連接所述第三外側線路層91與所述內埋元件50。
所述封裝結構200還包括第一外封裝元件100、第二外封裝元件110、第一焊球120與第二焊球130。所述第一焊球120電連接所述第一外封裝元件100與所述第二外側線路層12，所述第二焊球130電連接所述第四外側線路層92與所述第二外封裝元件110。
參見圖11，於另外之一些實施例中，所述第一載板10還包括位於所述第一外側線路層11與所述第二外側線路層12之間之至少一第一中間線路層13。所述第一中間線路層13與所述第一外側線路層11與所述第二外側線路層12分別電連接。
參見圖11，於另外之一些實施例中，所述第二載板90還包括位於所述第三外側線路層91與所述第四外側線路層92之間之至少一第二中間線路層94，所述第二中間線路層94與所述第三外側線路層91與所述第四外側線路層92分別電連接。
於所述第二方向Y上，所述第一外側線路層11與所述第二外側線路層12之線寬大於所述第三外側線路層91與所述第四外側線路層92之線寬。
於一些實施例中，於所述第二方向Y上，所述第一中間線路層13之線寬大於所述第二中間線路層94之線寬。
於上述實施例中，所述內埋元件50包括晶片，所述第一外封裝元件100與所述第二外封裝元件110包括主機板與/或儲存器。
以上之實施方式僅是用以說明本創作，但於實際之應用過程中不能僅僅局限於該種實施方式。對本領域之普通技術人員來說，根據本創作之技術構思做出之其他變形與改變，均應該屬於本創作專利範圍。
200:封裝結構 10:第一載板 11:第一外側線路層 12:第二外側線路層 13:第一中間線路層 14:第二基材層 20:第一導電柱 21:第一端面 22:第二端面 23:側面 30:第一絕緣層 40:容置槽 50:內埋元件 60:絕緣膠層 70:第一開孔 80:第二導電柱 90:第二載板 91:第三外側線路層 92:第四外側線路層 93:第一基材層 94:第二中間線路層 100:第一外封裝元件 110:第二外封裝元件 120:第一焊球 130:第二焊球 140:第二絕緣層 150:導電層 160:第二開孔 170:絕緣膠 X:第一方向 Y:第二方向
圖1為本創作實施例之第一載板之剖面圖；
圖2為於圖1所述第一載板上壓合第二絕緣層之剖面圖；
圖3為於圖2所述第二絕緣層上形成第二開孔之剖面圖；
圖4為於圖3所述第二開孔內形成第一導電柱之剖面圖；
圖5為於圖4之第二絕緣層上形成容置槽之剖面圖；
圖6為於圖5所述容置槽內放置內埋元件之剖面圖；
圖7為於圖6所述容置槽內與所述第一導電柱上覆蓋絕緣膠之剖面圖；
圖8為除掉部分圖7所述絕緣膠形成絕緣膠層之剖面圖；
圖9為於圖8所述絕緣膠層上形成第二載板之剖面圖；
圖10為於圖9之第二外側線路層上焊接第一外封裝元件之剖面圖；
圖11為於圖10之第四外側線路層上焊接第二外封裝元件之剖面圖。
200:封裝結構
10:第一載板
11:第一外側線路層
12:第二外側線路層
13:第一中間線路層
20:第一導電柱
21:第一端面
22:第二端面
23:側面
30:第一絕緣層
40:容置槽
50:內埋元件
60:絕緣膠層
70:第一開孔
80:第二導電柱
90:第二載板
91:第三外側線路層
92:第四外側線路層
94:第二中間線路層
100:第一外封裝元件
110:第二外封裝元件
120:第一焊球
130:第二焊球

Claims (10)

  1. 一種封裝結構之製備方法，其改良在於，包括： 提供一第一載板，所述第一載板包括於第一方向上依次疊設之第一外側線路層與第二外側線路層，所述第一外側線路層與所述第二外側線路層電連接； 於所述第一外側線路層上形成至少兩個第一導電柱，至少兩個所述第一導電柱於沿與所述第一方向垂直之第二方向上依次排列，每一所述第一導電柱包括第一端面、與所述第一端面相對之第二端面以及連接於所述第一端面與所述第二端面之間之側面，所述側面包覆有第一絕緣層，所述第一絕緣層暴露所述第二端面，所述第一端面與所述第一外側線路層電連接，相鄰之兩個所述第一導電柱之間形成容置槽； 所述容置槽內放置內埋元件並形成絕緣膠層，所述絕緣膠層用於將所述內埋元件固定於所述容置槽內； 於包含所述第一導電柱之所述第一絕緣層上形成第二載板，所述第二載板包括於所述第一方向上依次疊設之第三外側線路層與第四外側線路層，所述第三外側線路層與所述第二端面及所述內埋元件電連接，所述第四外側線路層與所述第三外側線路層電連接；以及 將第一外封裝元件與所述第二外封裝元件分別藉由焊料與所述第二外側線路層與所述第四外側線路層連接並進行回流焊，從而得到所述封裝結構。
  2. 如請求項1所述之封裝結構之製備方法，其中，形成所述第一導電柱與所述容置槽之步驟包括： 於所述第一外側線路層上壓合第二絕緣層； 於所述第二絕緣層中形成至少兩個第二開孔，所述第二開孔沿所述第一方向延伸並且暴露所述第一外側線路層； 所述第二開孔內形成所述第一導電柱；以及 於相鄰之兩個所述第一導電柱間開設所述容置槽，於所述第二方向上，所述容置槽與所述第一導電柱間隔設置。
  3. 如請求項1所述之封裝結構之製備方法，其中，形成所述絕緣膠層之步驟包括： 將絕緣膠覆蓋於包含所述第一導電柱之所述第一絕緣層上，並壓合所述絕緣膠以使其填充於所述容置槽內； 移除部分所述絕緣膠以暴露所述第二端面，所述容置槽內之所述絕緣膠形成所述絕緣膠層。
  4. 如請求項1所述之封裝結構之製備方法，其中，形成所述第二載板之步驟包括： 於所述絕緣膠層上開設第一開孔； 所述第一開孔內形成第二導電柱，所述第二導電柱與所述內埋元件電連接； 於所述絕緣膠層上形成所述第三外側線路層；以及 於所述第三外側線路層上形成所述第四外側線路層。
  5. 如請求項4所述之封裝結構之製備方法，其中，形成所述第三外側線路層與所述第四外側線路層之步驟包括： 於所述第一開孔內電鍍金屬層，所述金屬層還覆蓋所述絕緣膠層與包含所述第一導電柱之所述第一絕緣層上； 蝕刻位於所述絕緣膠層與包含所述第一導電柱之所述第一絕緣層上之所述金屬層，從而製備成所述第三外側線路層，位於所述第一開孔內之所述金屬層形成第二導電柱； 於所述第三外側線路層上壓合單面覆金屬板，所述單面覆金屬板包括於所述第一方向上疊設之第一基材層與金屬箔，所述金屬箔遠離所述第三外側線路層設置； 蝕刻所述金屬箔，從而製成所述第四外側線路層。
  6. 如請求項2所述之封裝結構之製備方法，其中，所述第二開孔藉由鐳射形成。
  7. 一種封裝結構，其改良在於，包括第一載板，所述第一載板包括於第一方向上依次疊設之第一外側線路層與第二外側線路層，所述第一外側線路層與所述第二外側線路層電連接； 所述第一外側線路層上沿與所述第一方向垂直之第二方向依次排列有至少兩個第一導電柱，每一所述第一導電柱包括第一端面、與所述第一端面相對之第二端面以及連接於所述第一端面與所述第二端面之間之側面，所述側面包覆第一絕緣層，所述第一絕緣層暴露所述第二端面，所述第一端面與所述第一外側線路層電連接，相鄰之兩個所述第一導電柱之間形成容置槽； 所述容置槽內設置有內埋元件，所述內埋元件藉由絕緣膠層與所述第一絕緣層固定連接； 所述封裝結構還包括第二載板，所述第二載板設於包含所述第一導電柱之所述第一絕緣層上，所述第二載板包括於所述第一方向上依次疊設之第三外側線路層與第四外側線路層，所述第三外側線路層分別與所述第二端面與所述第四外側線路層電連接，所述第二載板還包括第二導電柱，所述第二導電柱穿過所述絕緣膠層電連接所述第三外側線路層與所述內埋元件； 所述封裝結構還包括第一外封裝元件、第二外封裝元件、第一焊球與第二焊球，所述第一焊球電連接所述第一外封裝元件與所述第二外側線路層，所述第二焊球電連接所述第四外側線路層與所述第二外封裝元件。
  8. 如請求項7所述之封裝結構，其中，所述第一載板還包括位於所述第一外側線路層與所述第二外側線路層之間之至少一第一中間線路層，所述第一中間線路層與所述第一外側線路層與所述第二外側線路層分別電連接。
  9. 如請求項7所述之封裝結構，其中，所述第二載板還包括位於所述第三外側線路層與所述第四外側線路層之間之至少一第二中間線路層， 所述第二中間線路層與所述第三外側線路層與所述第四外側線路層分別電連接。
  10. 如請求項7所述之封裝結構，其中，於所述第二方向上，所述第一外側線路層與所述第二外側線路層之線寬大於所述第三外側線路層與所述第四外側線路層之線寬。
TW111117688A 2022-04-25 2022-05-11 封裝結構及其製備方法 TW202343696A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210440061.4A CN116994964A (zh) 2022-04-25 2022-04-25 封装结构及其制备方法
CN202210440061.4 2022-04-25

Publications (1)

Publication Number Publication Date
TW202343696A true TW202343696A (zh) 2023-11-01

Family

ID=88415121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117688A TW202343696A (zh) 2022-04-25 2022-05-11 封裝結構及其製備方法

Country Status (3)

Country Link
US (1) US11864329B2 (zh)
CN (1) CN116994964A (zh)
TW (1) TW202343696A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
KR20150092881A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102059815B1 (ko) * 2018-07-09 2019-12-27 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
KR102635183B1 (ko) * 2018-11-20 2024-02-08 삼성전자주식회사 패키지 모듈
KR102596759B1 (ko) * 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
CN116994964A (zh) 2023-11-03
US20230345643A1 (en) 2023-10-26
US11864329B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
JP2701802B2 (ja) ベアチップ実装用プリント基板
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
KR101344800B1 (ko) 배선 기판 및 반도체 장치
US9345143B2 (en) Method of fabricating a wiring board
US9295159B2 (en) Method for fabricating packaging substrate with embedded semiconductor component
US20100242272A1 (en) Method of manufacturing printed circuit board
JP2001217337A (ja) 半導体装置及びその製造方法
JP2003332752A (ja) メタルコア基板およびその製造方法
US20100101083A1 (en) Method for fabricating circuit board structure with concave conductive cylinders
WO2014175133A1 (ja) 半導体装置及びその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US20040183213A1 (en) Semiconductor packaging substrate and method of producing the same
US6981320B2 (en) Circuit board and fabricating process thereof
TW202343696A (zh) 封裝結構及其製備方法
JP3926736B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP2006135154A (ja) プリント配線版
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2002016357A (ja) 多層配線基板の製造方法及び半導体装置
TWI836628B (zh) 電路板及其製造方法
JP2009123916A (ja) 部品内蔵型多層プリント配線板及びその製造方法
TW591982B (en) Circuit substrate and process thereof