CN111755395A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111755395A
CN111755395A CN201911299256.6A CN201911299256A CN111755395A CN 111755395 A CN111755395 A CN 111755395A CN 201911299256 A CN201911299256 A CN 201911299256A CN 111755395 A CN111755395 A CN 111755395A
Authority
CN
China
Prior art keywords
layer
disposed
wiring
semiconductor package
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911299256.6A
Other languages
English (en)
Inventor
姜明衫
李彰培
赵俸紸
高永宽
李用军
金汶日
高永灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111755395A publication Critical patent/CN111755395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：连接结构，包括一个或更多个重新分布层；芯结构，设置在所述连接结构的表面上；半导体芯片，设置在所述表面上，并且包括电连接到所述连接结构的所述重新分布层的连接垫；第一包封剂，设置在所述表面上并且覆盖所述芯结构和所述半导体芯片中的每个的至少一部分；天线基板，设置在所述第一包封剂上并且包括一个或更多个布线层，所述布线层的至少一部分包括天线图案；以及贯穿过孔，贯穿所述连接结构、所述芯结构、所述第一包封剂和所述天线基板中的每个的至少一部分。

Description

半导体封装件
本申请要求于2019年3月27日在韩国知识产权局提交的第10-2019-0035203号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件，更具体地，涉及一种包括集成有天线基板的半导体封装件。
背景技术
近年来，随着与信息技术(IT)相关的电子装置的数量的增加，用在其中的电子组件已经变得日益复杂，并且这样的电子装置已经实现有日益增加的高性能和高速数据处理环境。此外，近来由于射频(RF)产品使用日益增大的高频率和更宽的带宽，因此越来越多地使用多频带。鉴于前述内容，在包含能够引起干扰的组件(诸如，应用处理器(AP)芯片和RF芯片)的小型封装件或模块产品中需要能够使块隔离的结构。
发明内容
本公开的一方面可提供一种半导体封装件，该半导体封装件可通过与天线基板集成而被制造得更小且更薄，并且能够实现工艺翘曲控制，同时有效阻挡电磁干扰(EMI)。
根据本公开的一方面，天线基板可设置在半导体封装件的包封剂上并且与半导体封装件的包封剂一体化，同时使用贯穿半导体封装件的一部分和天线基板的一部分的贯穿过孔提供竖直电连接路径。
例如，根据本公开中提出的示例实施例，一种半导体封装件可包括：连接结构，具有第一表面以及与所述第一表面相对的第二表面，并且包括一个或更多个重新分布层；芯结构，设置在所述连接结构的所述第一表面上；半导体芯片，设置在所述连接结构的所述第一表面上，并且包括电连接到所述连接结构的所述重新分布层的连接垫；第一包封剂，设置在所述连接结构的所述第一表面上并且覆盖所述芯结构和所述半导体芯片中的每个的至少一部分；天线基板，设置在所述第一包封剂上并且包括一个或更多个布线层，所述布线层的至少一部分包括天线图案；以及贯穿过孔，贯穿所述连接结构、所述芯结构、所述第一包封剂和所述天线基板中的每个的至少一部分。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出在被封装之前和被封装之后的扇入型半导体封装件的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的一系列示意性截面图；
图5是示出安装在中介基板上并且最终安装在电子装置的主板上的扇入型半导体封装件的示意性截面图；
图6是示出嵌在中介基板中并且最终安装在电子装置的主板上的扇入型半导体封装件的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出安装在电子装置的主板上的扇出型半导体封装件的示意性截面图；
图9是示出根据示例实施例的半导体封装件的示意性截面图；
图10是沿线I-I′截取的图9的半导体封装件的示意性平面图；
图11和图12是示意性地示出图9的半导体封装件的制造工艺的示例的工艺流程图；以及
图13是示意性示出根据另一示例实施例的半导体封装件的截面图。
具体实施方式
在下文中，将参照附图描述本公开的示例实施例。在附图中，为了清楚起见，可夸大或简化组件的形状、尺寸等
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下的协议组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，并且可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或不电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，并且还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。此外，可物理连接或电连接到母板1110或者可不物理连接或不电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件1121可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品并且可能由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是被封装并且在封装状态下用在电子装置等中。
通常使用半导体封装的原因在于：在电连接方面，半导体芯片和电子装置的主板之间的电路宽度通常存在差异。详细地，半导体芯片的连接垫(pad，或者称为“焊盘”)的尺寸以及半导体芯片的连接垫之间的间距非常细小，但用在电子装置中的主板的组件安装垫的尺寸以及主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸以及半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术的使用因而是有利的。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出在被封装之前和被封装之后的扇入型半导体封装件的示意性截面图，并且图4是示出扇入型半导体封装件的封装工艺的一系列示意性截面图。
参照附图，半导体芯片2220可以是例如处于裸态的集成电路(IC)，半导体芯片2220包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；以及钝化层2223(诸如，氧化物膜、氮化物膜等)，形成在主体2221的一个表面上并且覆盖连接垫2222的至少一部分。在这种情况下，由于连接垫2222非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，连接构件2240可形成在半导体芯片2220上，以使连接垫2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，并且可形成开口2251以具有延伸穿过其的凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片内部的封装形式，并且可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子通常需要设置在半导体芯片内部，因此扇入型半导体封装件具有大的空间局限性。因此，可能难以将这种结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于，即使在半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出安装在中介基板上并且最终安装在电子装置的主板上的扇入型半导体封装件的示意性截面图，并且图6是示出嵌在中介基板中并且最终安装在电子装置的主板上的扇入型半导体封装件的示意性截面图。
参照附图，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2301再次重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外表面可利用包封剂2290等覆盖。可选地，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板(例如，2500)上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板(例如，2301或2302)上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接构件2140重新分布到半导体芯片2120外部。在这种情况下，可在连接构件2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。可在凸块下金属层2160上进一步形成焊球2170。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。
在本制造工艺中，可在半导体芯片2120的外侧形成包封剂2130之后形成连接构件2140。在这种情况下，执行用于形成连接构件2140的工艺，以形成使重新分布层和半导体芯片2120的连接垫2122彼此连接的过孔以及重新分布层2142，因此过孔2143可具有朝向半导体芯片2120减小的宽度。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片2120上的连接构件2140重新分布并且设置在半导体芯片2120的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子通常需要设置在半导体芯片的内部(例如，在位于封装件上的半导体芯片的封装之内)。因此，当半导体芯片的尺寸减小时，球的尺寸和节距通常需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片2120的I/O端子通过形成在半导体芯片上的连接构件2140重新分布并且设置在半导体芯片2120的外部(例如，半导体芯片的封装的外部)的形式。因此，即使在半导体芯片2120的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上(如下所述)。
图8是示出安装在电子装置的主板上的扇出型半导体封装件的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到半导体芯片2120的区域/封装的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由翘曲现象的发生而导致的问题。
另外，扇出型半导体封装是指如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术。扇出型半导体封装是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌在其中的扇入型半导体封装件)的概念不同的概念。
图9是示意性示出半导体封装件的示例的截面图。
图10是示意性示出沿线I-I′截取的图9的半导体封装件的平面图。
参照附图，根据示例实施例的半导体封装件300A包括封装基板100A和天线基板200，天线基板200设置在封装基板100A上并且与封装基板100A集成。封装基板100A包括：连接结构150，包括一个或更多个重新分布层152；芯结构105，设置在连接结构150的上表面上；半导体芯片120，设置在连接结构150的上表面上并且包括连接垫122，连接垫122电连接到重新分布层152；以及第一包封剂131，设置在连接结构150的上表面上并且覆盖芯结构105的至少一部分和半导体芯片120的至少一部分。天线基板200设置在第一包封剂131上。例如，天线基板200可设置为与第一包封剂131的上表面物理接触。封装基板100A和天线基板200通过贯穿过孔190彼此电连接。贯穿过孔190可贯穿连接结构150、芯结构105、第一包封剂131和天线基板200中的每个的至少一部分。因此，可提供竖直电连接路径。
如上所述，根据示例实施例的半导体封装件300A包括设置在第一包封剂131上并且与封装基板100A集成的天线基板200，并且通过贯穿过孔190提供竖直电连接路径，因此在尺寸方面可被制造得更小且更薄。此外，封装基板100A和天线基板200之间的信号路径可最小化。此外，天线基板200的布线层212a、212b、222和232可设置在半导体芯片120的背侧并且用作用于屏蔽电磁波的背侧金属层，因此，在有效屏蔽半导体芯片120的电磁波的同时消除了对形成用于屏蔽电磁波的附加背侧金属层的需求。另外，如在后续工艺中可看出的，当形成封装基板100A时，天线基板200可用作载体，从而有效改善工艺翘曲。
另外，在示例实施例中，芯结构105包括：布线构件140，包括一个或更多个布线层142，设置在连接结构150上并且电连接到连接结构150的重新分布层152；框架110，设置在布线构件140上；一个或更多个无源组件125，设置在布线构件140上并且电连接到布线构件140的布线层142；以及第二包封剂132，设置在布线构件140上并且覆盖框架110和无源组件125中的每个的至少一部分。
如上所述，通过使用第一包封剂131包封半导体芯片120和使用第二包封剂132包封剂无源组件125两个包封工艺，可在设置半导体芯片120之前单独地设置并包封无源组件125。因此，即使当在安装无源组件125中出现缺陷或在安装工艺中引入异物时，也无需舍弃半导体芯片120。也就是说，可有效降低当将无源组件125与半导体芯片120一起包封在单个包封剂中时出现的与半导体芯片120的良率相关的问题、由于无源组件125的安装缺陷的问题以及由异物导致的缺陷。
另外，在包括用于放置无源组件125的附加的布线构件140的情况下，可独立于半导体芯片120来选择布线构件140的绝缘层141的材料，例如，材料可以不是感光绝缘材料(诸如，感光介电材料(PID))，而可以是非感光绝缘材料(诸如，ABF(Ajinomoto Build-upFilm)等)。由于这样的膜型非感光绝缘材料具有优异的平面性，因此可有效防止与起伏或裂纹的形成相关的问题。另外，由于非感光绝缘材料中的开口是使用激光过孔形成的，因此即便在第二包封剂132的材料渗出到无源组件125的电极中时，也可使用激光过孔使电极有效地敞开。因此，可解决与缺陷的电极开口相关的问题。此外，独立于前述内容，感光绝缘材料可用于连接结构150的绝缘层151，可通过光刻过孔引入精细节距，并且可使半导体芯片120的连接垫122有效地重新分布。
另外，作为示例，半导体芯片120以面朝下的方式设置，使得半导体芯片120的其上设置有连接垫122的表面被设置为面对连接结构150的上表面。这里，在示例实施例中，芯结构105包括布线构件140，半导体芯片120的与连接结构150接触的表面可相对于无源组件125的与布线构件140接触的表面具有台阶。此外，芯结构105可具有其中设置有半导体芯片120并且部分地填充有第一包封剂131的第一贯穿部105H，并且框架110可具有其中设置有无源组件125并且部分地填充有第二包封剂132的第二贯穿部110H。与上述台阶类似，第一贯穿部105H的深度可大于第二贯穿110H的深度。作为非限制性示例，当在平面上观察时，第一贯穿部105H可设置在第二贯穿部110H之内的区域中。因此，半导体封装件300A可在尺寸方面设计得更紧凑，因此可在尺寸方面被制造得更小且更薄。
另外，作为示例，第一金属层115可设置在框架110的第二贯穿部110H的内壁表面上，从而在半导体芯片120的侧表面方向上屏蔽电磁波。第一金属层115可设置在第二贯穿部110H的整个内壁表面上，如果需要，可延伸到框架110的上表面和下表面上。更具体地，第一金属层115可延伸到框架110的绝缘层111的上表面和下表面上。
另外，作为示例，如果需要，封装基板100A还可包括：钝化层160，设置在连接结构150的下表面上并且包括使重新分布层152的至少一部分暴露的开口；第一凸块下金属件170，设置在钝化层160的开口中和钝化层160的下表面上，并且电连接到重新分布层152；以及第一电连接金属件180，设置在钝化层160的下表面上并且通过第一凸块下金属件170电连接到重新分布层152。另外，封装基板100A还可包括：第二凸块下金属件170'，设置在钝化层160的下表面上；以及第二电连接金属件180'，设置在钝化层160的下表面上并且电连接到第二凸块下金属件170'。贯穿过孔190可贯穿钝化层160，结果，天线基板200的最下布线层222和第二凸块下金属件170'可通过贯穿过孔190电连接。
另外，在示例实施例中，如果需要，贯穿过孔190可贯穿布线构件140的布线层142的至少一部分和/或连接结构150的重新分布层152的至少一部分。此外，布线构件140的被贯穿的布线层142和/或连接结构150的被贯穿的重新分布层152可在被贯穿的部分中与贯穿过孔190物理接触，从而被电连接。也就是说，天线基板200的最下布线层222可通过贯穿过孔190电连接到布线层142和/或重新分布层152。
以下，参照附图，将更详细地描述根据示例实施例的半导体封装件300A的组件中的每个。
芯结构105是能够在放置半导体芯片120之前放置无源组件125的构造。芯结构105包括布线构件140、框架110、一个或更多个无源组件125和第二包封剂132。芯结构105包括贯穿布线构件140和第二包封剂132的第一贯穿部105H。第一贯穿部105H可以是具有连续连接的侧壁的贯穿槽的形式。
框架110还可根据绝缘层111的具体材料而增强半导体封装件300A的刚性，并且可用于确保第二包封剂132的均匀厚度。框架110包括贯穿绝缘层111的第二贯穿部110H。无源组件125设置在第二贯穿部110H中。当在平面上观察时，第一贯穿部105H设置在第二贯穿部110H之内的区域中，因此，在示例实施例中，半导体芯片120也设置在第二贯穿部110H中。第二贯穿部110H可以是具有连续连接的侧壁的贯穿槽的形式。除了绝缘层111之外，框架110还可包括设置在第二贯穿部110H的内壁表面上的第一金属层115，并且第一金属层115可延伸到绝缘层111的上表面和/或下表面上。如果需要，除了第一金属层115之外，还可在绝缘层111的上表面和/或下表面上设置布线层(未示出)，并且布线层(未示出)可与贯穿过孔190物理连接，从而被电连接到位于另一高度的组件。
绝缘层111的材料没有具体限制。例如，绝缘材料可用作绝缘层111的材料，并且绝缘材料的示例为诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与无机填料混合的树脂(诸如，ABF)。另外，可使用诸如半固化片的材料、使热固性树脂或热塑性树脂与无机填料浸在芯材料(诸如，玻璃纤维、玻璃布和玻璃织物)中的材料。
第一金属层115包含金属材料并且可设置在第二贯穿部110H的内壁表面上，并且可凭借第一金属层115而提供电磁屏蔽效果和散热效果。第一金属层115可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第一金属层115可通过本领域已知的镀覆工艺形成并且可包括种子层和镀层。如果需要，第一金属层115可用作接地面，在这种情况下，可通过贯穿过孔190电连接到布线层142的接地图案和/或重新分布层152的接地图案。
无源组件125中的每个可以是呈芯片的形式的组件。这里，呈芯片的形式的组件是指呈单独的芯片的形式的组件，呈单独的芯片的形式的组件包括在主体内部的内电极以及在主体外部电连接到内电极的外电极。无源组件125可以是本领域已知的无源组件，诸如，电容器、电感器、磁珠等。例如，无源组件125中的每个可以是电容器(诸如，多层陶瓷电容器(MLCC)、低电感片式电容器(LTCC)等)或者电感器(诸如，功率电感器等)，并且不限于此。
布线构件140可使无源组件125中的每个的电极重新分布。布线构件140包括：绝缘层141；布线层142，设置在绝缘层141的下表面上；以及布线过孔143，贯穿绝缘层141并且连接到布线层142。绝缘层141、布线层142和布线过孔143的数量可比附图中所示的数量更多或更少。也就是说，可根据设计规格改变层的数量。
绝缘层141可使用绝缘材料形成，并且绝缘材料的示例可以是包含无机填料(诸如，二氧化硅和氧化铝)的非感光绝缘材料(例如，ABF)。在这种情况下，可有效解决由于起伏和裂纹形成而引起的缺陷。另外，可有效解决由于第二包封剂132的材料渗出而导致的无源组件125的电极的缺陷的开口。
布线层142可使无源组件125的电极重新分布，从而将无源组件125的电极电连接到半导体芯片120的连接垫122。也就是说，布线层142可用作重新分布层。布线层142可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。布线层142可根据设计规格用于各种功能。例如，布线层142可包括接地(GrouND：GND)图案、电力(PoWeR：PWR)图案、信号(Signal：S)图案等。这里，S图案包括除了GND图案和PWR图案之外的各种信号图案(诸如，数据信号图案等)。GND图案和PWR图案可以是相同图案。另外，布线层142可包括各种类型的过孔垫。由于其中设置有半导体芯片120的第一贯穿部105H也贯穿绝缘层141，因此布线层142的下表面与半导体芯片120的下表面可基本上在相同高度上。也就是说，布线层142的下表面可与半导体芯片120的下表面共面。
布线过孔143使无源组件125和布线层142彼此电连接。布线过孔143可分别与无源组件125的电极物理接触。也就是说，无源组件125可按照嵌入方式(而不是使用焊料凸块等的表面安装方式)与布线过孔143直接接触。布线过孔143可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。布线过孔143可包括信号过孔、电力过孔、接地过孔等，并且电力过孔和接地过孔可以是相同的过孔。布线过孔143中的每个可以是填充有金属材料的填充型过孔，或者是金属材料沿着通路孔的内壁形成的共形型过孔。布线过孔143可通过镀覆工艺形成并且可包括种子层和导电层。
第二包封剂132覆盖框架110的至少一部分和无源组件125的至少一部分。另外，第二包封剂132填充第二贯穿部110H的至少一部分。第二包封剂132包含绝缘材料。绝缘材料的示例包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂，以及热固性树脂或热塑性树脂与增强材料(诸如，无机填料)混合的树脂(诸如，ABF、FR-4、BT树脂)。另外，根据需要，第二包封剂132可使用诸如环氧塑封料(EMC)的模制材料或者使用诸如感光包封剂(PIE)的感光材料形成。如果需要，也可使用半固化片。
半导体芯片120可以是在单个芯片中集成数百至数百万个或更多个组件的处于裸态的集成电路(IC)。例如，半导体芯片120的IC可以是射频IC(RFIC)。如果需要，半导体芯片120可包括多个半导体芯片，并且还可包括电源管理IC(PMIC)。当包括多个半导体芯片120时，半导体芯片120可设置在彼此不同的块中，从而彼此屏蔽电磁波。另外，半导体芯片120不限于上述类型，并且可以是应用处理器(AP)等。
半导体芯片120可包括其中形成有各种电路的主体部121，并且连接垫122可形成在主体部121的有效表面上。例如，主体部121可基于有效晶圆形成，在这种情况下，硅(Si)、锗(Ge)、砷化镓(GaAs)等可用作用于形成主体部121的基体材料。连接垫122用于将半导体芯片120电连接到其他组件，并且可利用诸如铝(Al)和铜(Cu)的金属材料形成。在半导体芯片120的有效表面上可设置钝化层123，钝化层123包括具有开口(使连接垫122的至少一部分暴露)的氧化物膜和/或氮化物膜。此外，绝缘层(未示出)还可设置在其他期望区域。半导体芯片120可以是裸片，在这种情况下，连接垫122可与连接过孔153物理接触。然而，如果需要，半导体芯片120可以是在其有效表面上另外地形成重新分布层(未示出)、金属块(未示出)等的封装的芯片。
第一包封剂131覆盖芯结构105和半导体芯片120中的每个的至少一部分，并且填充第一贯穿部105H的至少一部分。第一包封剂131可包括绝缘材料，并且绝缘材料的示例包括非感光绝缘材料。更具体地，绝缘材料的示例包括非感光绝缘材料，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂，或者热固性树脂或热塑性树脂与增强材料(诸如，无机填料)混合的树脂，例如，诸如ABF和EMC的非感光绝缘材料。如果需要，可使用绝缘树脂(诸如，热固性树脂或热塑性树脂)浸在无机填料和/或芯材料(诸如，玻璃纤维等)的材料(例如，半固化片)。因此，可解决与空隙和起伏相关的问题，并且可更容易地控制翘曲。如果需要，PIE可用作第一包封剂131。
第一包封剂131和第二包封剂132可包含相同的材料或彼此不同的材料。即使当第一包封剂131和第二包封剂132包含相同的材料时，它们的边界可不容易明显。然而，在一些情况下，第一包封剂131和第二包封剂132可彼此一体化使得第一包封剂131和第二包封剂132之间的边界不容易明显。第一包封剂131和第二包封剂132可包含彼此相似但在颜色方面可彼此不同的材料。如果需要，第二包封剂132可使用绝缘材料实现，而第一包封剂131可使用磁性材料实现。在这种情况下，第一包封剂131可具有电磁波吸收效果。由于电极没有通过半导体芯片120的主体部121暴露，因此即使在第一包封剂131利用磁性材料形成时也不会出现任何具体问题。
连接结构150可使半导体芯片120的连接垫122重新分布。半导体芯片120的具有各种功能的数十至数百个连接垫122可通过连接结构150重新分布，并且可根据其功能通过第一电连接金属件180物理连接和/或电连接到外部组件。连接结构150包括：绝缘层151；重新分布层152，设置在绝缘层151的下表面上；以及连接过孔153，贯穿绝缘层151并且连接到重新分布层152。绝缘层151、重新分布层152和连接过孔153的数量可比附图中所示的绝缘层151、重新分布层152和连接过孔153的数量更多或更少。换句话说，可根据设计的规格改变层的数量。
绝缘层151可使用绝缘材料形成。PID可用作绝缘材料，在这种情况下，可使用光刻过孔实现精细的节距，因此使用PID对于设计微小图案和高密度电路、使半导体芯片120的数十至数百万个连接垫122极其有效地重新分布是有利的。绝缘层151之间的边界可以明显或者可不容易明显。
重新分布层152可使半导体芯片120的连接垫122重新分布，从而将连接垫122电连接到第一电连接金属件180。重新分布层152可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。重新分布层152可根据设计的规格用于各种功能。例如，重新分布层152可包括GND图案、PWR图案、S图案等。GND图案和PWR图案可以是相同的图案。另外，重新分布层152可包括各种类型的垫(诸如，过孔垫、电连接垫等)。重新分布层152也可通过镀覆工艺形成，并且可包括种子层和导电层。
连接过孔153将重新分布层152分别电连接到半导体芯片120的连接垫122和布线构件140的布线层142。当设置有多个重新分布层152时，连接过孔153使形成在不同层上的重新分布层152彼此电连接。连接过孔153可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。连接过孔153可包括信号过孔、电力过孔、接地过孔等，并且电力过孔和接地过孔可以是相同的过孔。连接过孔153中的每个可以是填充有金属材料的填充型过孔，或者可以是金属材料沿着通路孔的内壁形成的共形型过孔。连接过孔153中的每个可通过镀覆工艺形成，并且可包括种子层和导电层。
钝化层160是用于保护连接结构150免受外部的物理损坏或化学损坏等的附加组件。钝化层160可包括热固性树脂。例如，钝化层160可以是ABF，但不限于此。钝化层160具有使重新分布层152的至少一部分暴露的开口。可具有数十至数万个开口，或者可具有比上述范围更多或更少的开口。每个开口可包括多个孔。如果需要，表面安装组件(诸如，电容器)可安装在钝化层160的下表面上并且电连接到重新分布层152，因而被电连接到半导体芯片120。
凸块下金属件170和170'也是用于提高电连接金属件180和180'的连接可靠性的附加组件，因此提高半导体封装件300A的板级可靠性。凸块下金属件170和170'的数量可形成数十至数百万个，或者比上述范围更多或更少。第一凸块下金属件170可设置在钝化层160的开口中并且在钝化层160的下表面上，并且可电连接到暴露的重新分布层152。第二凸块下金属件170'可设置在钝化层160的下表面上并且连接到贯穿过孔190。凸块下金属件170和170'可使用金属通过本领域已知的金属化方法形成，但不限于此。
电连接金属件180和180'也是用于将半导体封装件300A物理连接和/或电连接到外部组件的附加组件。例如，半导体封装件300A可通过电连接金属件180和180'安装在电子装置的主板上。电连接金属件180和180'可设置在钝化层160的下表面上并且电连接到凸块下金属件170和170'。电连接金属件180和180'可使用诸如锡(Sn)或含锡(Sn)的合金的低熔点金属形成。更具体地，例如，电连接金属件180和180'可使用焊料形成，但不限于此。
电连接金属件180和180'中的每个可以是焊盘、焊球、引脚等。电连接金属件180和180'中的每个可形成为多层或单层。当形成为多层时，电连接金属件180和180'中的每个可包括铜柱和焊料，但不限于此。可选地，当形成为单层时，电连接金属件180和180'中的每个可包括锡-银焊料或铜，但不限于此。电连接金属件180和180'的数量、间距、布置形式等没有具体限制，并且本领域技术人员可根据相应层的设计的规格进行各种修改。
电连接金属件180和180'中的至少一个设置在扇出区域中。扇出区域是指其中设置有半导体芯片120的区域外部的区域。与扇入型封装件相比，扇出型封装件具有更好的可靠性，可实现多个I/O端子，并且可方便实现3D互连。另外，与诸如球栅阵列(BGA)封装件和栅格阵列(LGA)封装件的封装件相比，扇出型封装件可被制造成具有更小的厚度并且可更具有价格竞争力。
贯穿过孔190是用于使封装基板100A和天线基板200彼此电连接的组件。贯穿过孔190贯穿封装基板100A并且贯穿天线基板200的至少一部分。例如，贯穿过孔190可贯穿封装基板100A的芯结构105、第一包封剂131、连接结构150、钝化层160，并且可贯穿天线基板200的第一覆盖层240。贯穿过孔190可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。由于贯穿过孔190可通过镀覆工艺与第二凸块下金属件170'一起形成，因此贯穿过孔190和第二凸块下金属件170'可彼此一体化而没有明显的边界。贯穿过孔190可具有上宽度小于下宽度的锥形形状。换句话说，贯穿过孔190在从连接结构150到天线基板200的方向上渐缩。通过贯穿布线构件140的布线层142的至少一部分和/或连接结构150的重新分布层152的至少一部分，贯穿过孔190可与布线层142的至少一部分和/或连接结构150的至少一部分物理接触，从而电连接到布线层142的至少一部分和/连接结构150的至少一部分。
天线基板200是其中可实现mmWave/5G(毫米波/5G)天线的区域。天线基板200包括：芯部210；第一积聚部220，设置在芯部210之下；第二积聚部230，设置在芯部210之上；第一覆盖层240，设置在第一积聚部220之下；以及第二覆盖层250，设置在第二积聚部230之上。芯部210包括：芯层211；第一布线层212a和第二布线层212b，分别设置在芯层211的下表面和上表面上；以及第一布线过孔213，贯穿芯层211并且使第一布线层212a和第二布线层212b彼此电连接。第一积聚部220包括：多个第一积聚绝缘层221，设置在芯层211的下表面上；多个第三布线层222，设置在多个第一积聚绝缘层221的下表面上；以及第二布线过孔223，贯穿多个第一积聚绝缘层221中的每个，使设置在不同层上的多个第三布线层222彼此电连接，并且使设置在不同层上的第一布线层212a和第三布线层222彼此电连接。第二积聚部230包括：多个第二积聚绝缘层231，设置在芯层211的上表面上；以及多个第四布线层232，设置在多个第二积聚绝缘层231的下表面上。如果需要，第二积聚部230还可包括布线过孔(未示出)。
芯层211可使用绝缘材料形成。绝缘材料的示例包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、以及热固性树脂或热塑性树脂与玻璃纤维和/或无机填料混合的材料(例如，半固化片)。芯层211的材料不限于树脂材料，例如，可以是玻璃板或陶瓷板。积聚绝缘层221和231也可使用绝缘材料形成。例如，积聚绝缘层221和231可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF等)。然而，如果需要，积聚绝缘层221和231可使用半固化片等形成。芯层211的厚度可大于积聚绝缘层221和231中的每个的厚度。
布线层212a、212b、222和232可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。多个第四布线层232之中的最上第四布线层232可包括第一天线图案。第一天线图案可以是用于辐射的天线图案。如果需要，多个第四布线层232之中的在不同高度上的另一第四布线层232也可包括第一天线图案。在这种情况下，这些第一天线图案可设置为在平面上彼此重叠并且可彼此结合。例如，第一天线图案可形成电容。第二布线层212b可包括设置在比第一天线图案的高度低的高度上的第二天线图案。第二天线图案可以是通过馈电图案电连接RFIC的天线图案。第一布线层212a和多个第三布线层222中的至少一者可包括电连接到第一天线图案的馈电图案。多个第四布线层232、第一布线层212a和第二布线层212b以及多个第三布线层222中的至少一者可包括接地图案。此外，多个第四布线层232、第一布线层212a和第二布线层212b以及多个第三布线层222还可包括信号图案、电力图案、电阻图案等。
布线过孔213和223可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。布线过孔213和223可包括馈电过孔，馈电过孔使第二天线图案和馈电图案彼此电连接、或者使设置在不同层上的馈电图案彼此电连接。另外，布线过孔213和223可包括使设置在不同层上的接地图案彼此电连接的接地过孔。此外，布线过孔213和223可包括信号过孔、电力过孔等。第一布线过孔213可具有圆柱形形状或者与沙漏相似的形状，并且第二布线过孔223可具有上宽度小于下宽度的锥形形状。
覆盖层240和250可保护积聚部220和230的布线层222和223。覆盖层240和250可使用绝缘材料形成，并且对于这种绝缘材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂与无机填料混合的树脂(诸如，ABF、EMC等)。然而，覆盖层240和250不限于此，并且可使用感光绝缘材料(诸如，阻焊剂(SR))形成。
图11和图12是示意性地示出图9的半导体封装件的制造工艺的示例的工艺流程图。
参照图11，首先，制备天线基板200。可根据需要通过在相对于覆铜层压板(CCL)的两个方向上重复镀覆工艺和积聚工艺等来制备天线基板200。另外，制备芯结构105。可通过以下步骤制备芯结构105：用CCL等形成框架110，在框架110中形成第二贯穿部110H，在第二通部110H中设置无源组件125，用第二包封剂132包封无源组件125，在无源组件125之下形成布线构件140，以及形成贯穿芯结构的第一贯穿部105H。随后，通过使用带410，将半导体芯片120以面朝下的方式设置在芯结构105的第一贯穿部105H中并且用第一包封剂131包封半导体芯片120。接着，通过使用天线基板200作为载体，在去除带410的区域中形成连接结构150。
参照图12，仍然使用天线基板200作为载体，在连接结构140之下形成钝化层160。接着，形成贯穿钝化层160的开口。当形成开口时，可使用重新分布层152作为阻挡层。另外，形成用于贯穿钝化层160、连接结构150、芯结构105、第一包封剂131和第一覆盖层240的贯穿过孔的通路孔。当形成通路孔时，最下布线层222可用作阻挡层。可使用激光钻等形成开口和通路孔。随后，通过镀覆工艺形成贯穿过孔190以及第一凸块下金属件170和第二凸块下金属件170'。接着，如果需要，仍然使用天线基板200作为载体，在钝化层160之下形成连接到第一凸块下金属件170的第一电连接金属件180和连接到第二凸块下金属件170'的第二电连接金属件180'。在回流工艺之后，可制造根据上述示例实施例的半导体封装件300A。
图13是示意性示出半导体封装件的另一示例实施例的截面图。
参照附图，与上述半导体封装件300A相比，在根据另一示例实施例的半导体封装件300B中，封装基板100B的芯结构105还包括设置在第一贯穿部105H的内壁上的第二金属层107。通过以上构造，可有效屏蔽半导体芯片120和无源组件125之间的电磁干扰。此外，还可提高散热效果。第二金属层107可设置在第一贯穿部105H的整个内壁上，如果需要，可延伸到第二包封剂132的上表面上。另外，第二金属层107可延伸到布线构件140的下表面上。第二金属层107可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第二金属层107可使用本领域已知的镀覆工艺形成，并且可包括种子层和镀层。如果需要，第二金属层107可用作接地面，并且在这种情况下，可通过贯穿过孔190电连接到布线层142的接地图案和/或重新分布层152的接地图案。其他组件与参照半导体封装件300A描述的组件基本相同，因此，将不重复其详细描述。
根据这里公开的示例实施例，可提供一种半导体封装件，该半导体封装件可通过与天线基板集成而被制造得更小且更薄，并且可能够实现工艺翘曲控制，同时有效地阻挡电磁干扰(EMI)。
这里使用的术语“下侧”、“下部”、“下表面”等表示与附图的截面相关的向下方向，而这里使用的术语“上侧”、“上部”、“上表面”等表示与向下方向的相反的方向。然而，定义这些方向是为了方便描述，并且权利要求不由如上所述定义的方向具体限制，并且上部和下部的概念可彼此交换。
在整个说明书中，元件“连接到”或“结合到”另一元件的表述包括该元件通过粘合层等间接连接到或间接结合到另一元件的情况，以及该元件直接连接到或直接结合到另一元件的情况。另外，当元件“电连接”到另一元件时，该元件可与另一元件物理连接或者可与另一元件不物理连接。另外，这里使用的术语“第一”、“第二”以及它们的任何变型不表示元件的任何顺序或重要性，而是用于区分一个元件与另一元件的目的。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，类似地，第二元件可称为第一元件。
这里使用的术语“示例实施例”不表示同一示例实施例，并且被提供以强调与另一示例实施例的特征或特性不同的特定特征或特性。然而，这里描述的示例实施例可通过整体或部分地彼此组合来实现。例如，除非其中提供相反或矛盾的描述，否则在特定示例实施例中描述的一个元件，即使其未在另一示例实施例中描述，也可理解为与另一示例实施例有关的描述。
这里使用的术语仅用于示出示例实施例，而非限制本公开的范围。此外，除非另有具体陈述，否则单数的使用包括复数。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变形。

Claims (17)

1.一种半导体封装件，所述半导体封装件包括：
连接结构，具有第一表面以及与所述第一表面相对的第二表面，并且包括一个或更多个重新分布层；
芯结构，设置在所述连接结构的所述第一表面上；
半导体芯片，设置在所述连接结构的所述第一表面上，并且包括电连接到所述连接结构的所述重新分布层的连接垫；
第一包封剂，设置在所述连接结构的所述第一表面上并且覆盖所述芯结构和所述半导体芯片中的每个的至少一部分；
天线基板，设置在所述第一包封剂上并且包括一个或更多个布线层，所述布线层的至少一部分包括天线图案；以及
贯穿过孔，贯穿所述连接结构、所述芯结构、所述第一包封剂和所述天线基板中的每个的至少一部分。
2.根据权利要求1所述的半导体封装件，其中，所述天线基板与所述第一包封剂的上表面物理接触。
3.根据权利要求1所述的半导体封装件，其中，所述芯结构包括：布线构件，设置在所述连接结构上并且包括电连接到所述连接结构的所述重新分布层的一个或更多个布线层；框架，设置在所述布线构件上；一个或更多个无源组件，设置在所述布线构件上并且电连接到所述布线构件的布线层；以及第二包封剂，设置在所述布线构件上并且覆盖所述框架的至少一部分和所述无源组件的至少一部分。
4.根据权利要求3所述的半导体封装件，其中，所述半导体芯片的其上设置有所述连接垫的表面面对所述连接结构的所述第一表面并且与所述连接结构接触，并且所述半导体芯片的与所述连接结构接触的表面相对于所述无源组件的与所述布线构件接触的表面具有台阶。
5.根据权利要求3所述的半导体封装件，其中，所述芯结构包括其中设置有所述半导体芯片的第一贯穿部，并且所述第一包封剂填充所述第一贯穿部的至少一部分。
6.根据权利要求5所述的半导体封装件，其中，所述框架包括其中设置有所述无源组件的第二贯穿部，并且所述第二包封剂填充所述第二贯穿部的至少一部分。
7.根据权利要求6所述的半导体封装件，其中，所述第一贯穿部的深度大于所述第二贯穿部的深度，并且当在平面上观察时，所述第一贯穿部设置在所述第二贯穿部之内。
8.根据权利要求6所述的半导体封装件，其中，所述芯结构还包括第一金属层，所述第一金属层设置在所述第二贯穿部的内壁上并且延伸到所述框架的上表面和下表面上。
9.根据权利要求6所述的半导体封装件，其中，所述芯结构还包括第二金属层，所述第二金属层设置在所述第一贯穿部的内壁上并且延伸到所述第二包封剂的上表面上。
10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
钝化层，设置在所述连接结构的所述第二表面上并且具有使所述重新分布层的至少一部分暴露的开口；
第一凸块下金属件，设置在所述钝化层的所述开口中并且在所述钝化层的下表面上，并且电连接到所述重新分布层的被暴露的部分；以及
第一电连接金属件，设置在所述钝化层的所述下表面上并且通过所述第一凸块下金属件电连接到所述重新分布层的被暴露的部分。
11.根据权利要求10所述的半导体封装件，所述半导体封装件还包括：
第二凸块下金属件，设置在所述钝化层的所述下表面上；以及
第二电连接金属件，设置在所述钝化层的所述下表面上并且电连接到所述第二凸块下金属件，
其中，所述贯穿过孔还贯穿所述钝化层，从而使所述天线基板的布线层和所述第二凸块下金属件彼此电连接。
12.根据权利要求1所述的半导体封装件，其中，所述贯穿过孔贯穿所述连接结构的所述重新分布层的至少一部分，并且
所述连接结构的所述重新分布层的被贯穿的部分在其被贯穿的部分中电连接到所述贯穿过孔。
13.根据权利要求1所述的半导体封装件，其中，所述天线基板包括：
芯层；
第一布线层和第二布线层，分别设置在所述芯层的下表面和上表面上；
多个第一积聚绝缘层，设置在所述芯层的所述下表面上；
多个第三布线层，每个第三布线层设置在所述多个第一积聚绝缘层中的每个的下表面上；
多个第二积聚绝缘层，设置在所述芯层的所述上表面上；
多个第四布线层，每个第四布线层设置在所述第二积聚绝缘层中的每个的上表面上；
第一覆盖层，设置在所述多个第一积聚绝缘层之中的最下第一积聚绝缘层的下表面上，并且覆盖所述多个第三布线层之中的最下第三布线层的至少一部分；以及
第二覆盖层，设置在所述多个第二积聚绝缘层之中的最上第二积聚绝缘层的上表面上，并且覆盖所述多个第四布线层之中的最上第四布线层的至少一部分，
所述芯层比所述第一积聚绝缘层和所述第二积聚绝缘层中的每个厚。
14.根据权利要求13所述的半导体封装件，其中，所述贯穿过孔贯穿所述第一覆盖层并且电连接到所述多个第三布线层之中的最下第三布线层。
15.根据权利要求13所述的半导体封装件，其中，所述多个第四布线层之中的最上第四布线层包括第一天线图案，所述第二布线层包括设置在比所述第一天线图案的高度低的高度上的第二天线图案，所述第一布线层和所述多个第三布线层中的至少一者包括电连接到所述第二天线图案的馈电图案，并且所述多个第四布线层、所述第一布线层、所述第二布线层和所述多个第三布线层中的至少一者包括接地图案。
16.根据权利要求1所述的半导体封装件，其中，所述贯穿过孔与所述天线基板的所述一个或更多个布线层中的最下布线层直接接触。
17.根据权利要求1所述的半导体封装件，其中，所述贯穿过孔在从所述连接结构到所述天线基板的方向上渐缩。
CN201911299256.6A 2019-03-27 2019-12-17 半导体封装件 Pending CN111755395A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0035203 2019-03-27
KR1020190035203A KR20200114084A (ko) 2019-03-27 2019-03-27 반도체 패키지

Publications (1)

Publication Number Publication Date
CN111755395A true CN111755395A (zh) 2020-10-09

Family

ID=72604853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911299256.6A Pending CN111755395A (zh) 2019-03-27 2019-12-17 半导体封装件

Country Status (3)

Country Link
US (2) US11329014B2 (zh)
KR (1) KR20200114084A (zh)
CN (1) CN111755395A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200176364A1 (en) 2018-11-29 2020-06-04 Samsung Electronics Co., Ltd. Package module
KR20200114084A (ko) * 2019-03-27 2020-10-07 삼성전자주식회사 반도체 패키지
CN111834354A (zh) * 2019-04-18 2020-10-27 三星电子株式会社 半导体封装件
KR20210144329A (ko) * 2020-05-22 2021-11-30 에스케이하이닉스 주식회사 캐패시터를 포함하는 반도체 패키지
KR20220111503A (ko) * 2021-02-02 2022-08-09 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 장치
CN113056098B (zh) * 2021-02-10 2022-09-23 华为数字能源技术有限公司 电子元件封装体、电子元件组装结构及电子设备
KR102613002B1 (ko) 2021-09-30 2023-12-13 한국전자기술연구원 반도체 패키지 및 그 제조방법
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
TWI529939B (zh) * 2012-02-08 2016-04-11 Sony Corp High frequency semiconductor device and its manufacturing method
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9379072B2 (en) * 2013-11-27 2016-06-28 Xintec Inc. Chip package and method for forming the same
JP6279754B2 (ja) 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
US9543257B2 (en) * 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
KR101999608B1 (ko) * 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR102179166B1 (ko) 2017-05-19 2020-11-16 삼성전자주식회사 안테나 기판 및 반도체 패키지 복합 모듈
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
KR20190013051A (ko) * 2017-07-31 2019-02-11 삼성전기주식회사 팬-아웃 반도체 패키지
US11355849B2 (en) * 2017-09-29 2022-06-07 Intel Corporation Antenna package using ball attach array to connect antenna and base substrates
KR20200114084A (ko) * 2019-03-27 2020-10-07 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20200312797A1 (en) 2020-10-01
US20220262748A1 (en) 2022-08-18
KR20200114084A (ko) 2020-10-07
US11935847B2 (en) 2024-03-19
US11329014B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
US11935847B2 (en) Semiconductor package
CN110707416B (zh) 天线基板和包括天线基板的天线模块
KR102164794B1 (ko) 팬-아웃 반도체 패키지
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
CN110957292B (zh) 扇出型半导体封装件
CN110767613A (zh) 半导体封装件和包括该半导体封装件的天线模块
CN111293111A (zh) 天线模块
CN110729547A (zh) 天线模块
KR102070563B1 (ko) 전자파 차폐 구조물 및 이를 포함하는 반도체 패키지
CN111725148A (zh) 半导体封装件
CN110867418A (zh) 扇出型半导体封装件
US11694965B2 (en) Fan-out semiconductor package
US20210320058A1 (en) Semiconductor package
CN111199927A (zh) 封装模块
CN110783295A (zh) 半导体封装件安装板
CN110858570B (zh) 半导体封装件和包括该半导体封装件的天线模块
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111223832A (zh) 扇出型半导体封装件
CN111199964A (zh) 封装模块
CN111106083A (zh) 半导体封装件
US11205631B2 (en) Semiconductor package including multiple semiconductor chips
CN111146161A (zh) 半导体封装件
CN112151460A (zh) 半导体封装件
CN111584476A (zh) 半导体封装件
CN111613602A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination