KR102066903B1 - 안테나 모듈 - Google Patents

안테나 모듈 Download PDF

Info

Publication number
KR102066903B1
KR102066903B1 KR1020180076939A KR20180076939A KR102066903B1 KR 102066903 B1 KR102066903 B1 KR 102066903B1 KR 1020180076939 A KR1020180076939 A KR 1020180076939A KR 20180076939 A KR20180076939 A KR 20180076939A KR 102066903 B1 KR102066903 B1 KR 102066903B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
disposed
antenna module
wiring
Prior art date
Application number
KR1020180076939A
Other languages
English (en)
Other versions
KR20200004021A (ko
Inventor
정형미
유성현
심지혜
김기석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180076939A priority Critical patent/KR102066903B1/ko
Priority to TW108106204A priority patent/TWI732183B/zh
Priority to US16/287,056 priority patent/US10938090B2/en
Priority to CN201910370081.7A priority patent/CN110676556B/zh
Publication of KR20200004021A publication Critical patent/KR20200004021A/ko
Application granted granted Critical
Publication of KR102066903B1 publication Critical patent/KR102066903B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 리지드 영역과 플렉서블 영역을 포함하는 베이스 기판, 상기 베이스 기판의 리지드 영역의 일측에 배치되며 안테나 패턴을 포함하는 안테나 부재, 및 상기 베이스 기판의 리지드 영역의 타측에 배치되며 적어도 하나의 반도체칩을 포함하는 반도체 패키지를 포함하는, 안테나 모듈에 관한 것이다.

Description

안테나 모듈{ANTENNA MODULE}
본 개시는 베이스 기판 상에 안테나 부재 및 반도체 패키지가 배치된 안테나 모듈에 관한 것이다.
과거 2G부터 3G까지의 이동통신은 음성 위주의 서비스 및 데이터 서비스의 시작점을 제공하였던 반면에, 4G 이동통신에서는 본격적인 데이터 중심의 이동통신 서비스로의 큰 변화를 이루었다. 최근 콘텐츠별 무선 트래픽을 보면 동영상을 포함한 멀티미디어, 인터넷 등 몇 년 전만 해도 유선 통신에서만 제공 가능했던 서비스가 모바일 환경에서도 주된 콘텐츠로 자리잡게 되는 큰 변화가 있었다. 이러한 서비스 이용 패턴의 변화는 무선 네트워크가 3G에서 4G로 진화함으로써 전송 속도가 급속도로 향상되었고, 모바일 서비스 시장에서 차별적인 고객 경험을 제공하기 위한많은 서비스들이 활발히 개발되었기 때문이다.
하지만, 이동 통신망의 진화는 여기에 그치지 않고 새로운 5G 이동통신에 대한 논의가 국내외에 본격적으로 진행되고 있다. 사물인터넷(IoT), 클라우드 (Cloud), 자율주행차, 인공지능(AI), 가상현실(VR) 등, 사물과 사물이 연결되고 모든 서비스가 네트워크를 통해서 연결되는 4차 혁명의 환경변화에 대응하여 5G 이동 통신, 5G 융합 서비스가 검토되고 있다.
한편, 5G에서는 기존 4G 의 한계를 넘을 수 있는 다양한 기술의 개발이 필요하고 초고속 전송기술, 대용량 안테나 기술, 네트워크 용량 증대 기술, 5G 네트워크 운용 기술이 큰 방향으로 예상된다. 다만, 단말기는 소형화 이슈가 지속될 것이므로, 그 크기가 작아지되 안테나 효율은 높아지는 성능개선이 중요해지고 있다.
본 개시의 여러 목적 중 하나는 안테나 모듈의 크기를 줄일 수 있음에도 신호선 길이를 단축시킬 수 있는바 RF Frequency의 신호 로스를 최소화할 수 있으며, 모듈의 높이 역시 축소할 수 있는 새로운 구조의 안테나 모듈을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 리지드 영역과 플렉서블 영역을 갖는 베이스 기판, 즉 리지드-플렉서블 인쇄회로기판 자체에 안테나 부재와 반도체 패키지를 배치하여 모듈화 하는 것이다.
예를 들면, 본 개시의 일례에 따른 안테나 모듈은 리지드 영역과 플렉서블 영역을 포함하는 베이스 기판, 상기 베이스 기판의 리지드 영역의 일측에 배치되며 안테나 패턴을 포함하는 안테나 부재, 및 상기 베이스 기판의 리지드 영역의 타측에 배치되며 반도체칩을 포함하는 반도체 패키지를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 안테나 모듈의 크기를 줄일 수 있음에도 신호선 길이를 단축시킬 수 있는바 RF Frequency의 신호 로스를 최소화할 수 있으며, 모듈의 높이 역시 축소할 수 있는 안테나 모듈을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 안테나 모듈의 일례를 개략적으로 나타낸 단면도다.
도 10은 안테나 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 11는 안테나 모듈에 적용되는 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 12는 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 13은 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 예를 들면 스마트 폰(1100)일 수 있다. 스마트 폰(1100)에는 무선 주파수 집적회로(RF IC: Radio Frequency Integrated Circuit)가 반도체 패키지 형태로 적용될 수 있으며, 또한 안테나(Antenna)가 기판 또는 모듈 형태로 적용될 수 있다. 스마튼 폰(1100) 내에서 무선 주파수 집적회로와 안테나가 전기적으로 연결됨으로써, 다양한 방향으로 안테나 신호의 방사(R)가 가능하다. 무선 주파수 집적회로를 포함하는 반도체 패키지와 안테나를 포함하는 기판 또는 모듈은 다양한 형태로 스마트 폰 등의 전자기기에 적용될 수 있다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 금속 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 배선층(2142), 접속패드(2122)와 배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
안테나 모듈
도 9는 안테나 모듈의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 안테나 모듈(500A)은 리지드 영역(R)과 플렉서블 영역(F)을 포함하는 베이스 기판(100A), 베이스 기판(100A)의 리지드 영역(R)의 일측에 배치되며 안테나 패턴(212A)을 포함하는 안테나 부재(200A), 및 베이스 기판(100A)의 리지드 영역(R)의 타측에 배치되며 적어도 하나의 반도체칩(321, 322)을 포함하는 반도체 패키지(300)를 포함한다. 이때, 안테나 부재(200A)는 안테나 기판(200A)이며, 안테나 기판(200A)은 전기연결구조체(250)를 통하여 베이스 기판(100A)의 리지드 영역(R)의 일측에 실장된다. 반도체 패키지(300)는 전기연결구조체(360)를 통하여 베이스 기판(100B)의 리지드 영역(R)의 타측에 실장된다.
최근 개발되는 5G의 RF 안테나 모듈의 경우, 안테나를 인쇄회로기판(PCB: Printed Circuit Board)에 패턴으로 구현하여 안테나 기판을 제조하고, 제조된 안테나 기판에 RFIC(Radio Frequency Integrated Circuit)를 솔더볼을 이용하여 표면실장 하고, 이러한 RFIC가 실장된 안테나 기판을 커넥터를 이용하여 동축케이블이나 플렉서블 인쇄회로기판(FPCB: Flexible PCB)과 연결한 구조를 가진다. 이때, 동축케이블이나 FPCB를 통하여 최종적으로 메인보드에 물리적으로 및/또는 전기적으로 연결하고 있다. 다만, 이 경우 안테나 기판 외에도 동축케이블이나 FPCB가 차지하는 면적이 상당하기 때문에 크기를 최소화하는데 어려움이 있으며, RF Frequency 신호 경로가 길어져서 신호 로스가 발생할 가능성이 높다. 또한, 두께를 최소하하는 것에도 한계가 있다.
반면, 일례에 따른 안테나 모듈(500A)은 리지드-플렉서블 타입의 인쇄회로기판(RFPCB: Rigid-Flexible PCB)을 베이스 기판(100A)으로 사용하고, 리지드 영역(R)의 양측에 안테나 기판(200A)과 반도체 패키지(300)를 실장하며, 플렉서블 영역(F)에는 커넥터(150) 등을 연결하여 그 자체로 메인보드에 연결하는 구조이다. 즉, 별도의 동축케이블이나 FPCB가 불필요하다. 따라서, 모듈(500A)의 크기를 최소화할 수 있으며, RF Frequency 신호 경로를 최소화하여 신호 로스도 줄일 수 있다. 또한, 반도체 패키지(300) 내에 RFIC(321)와 PMIC(Power Management IC, 322)와 각종 수동부품(325)을 하나의 단일 패키지로 패키징하여 배치하는바, 집적도를 높여 성능을 개선할 수 있으며, 두께 역시 최소화할 수 있다.
이하에서는 도면을 참조하여 일례에 따른 안테나 기판(500A)의 구성요소에 대하여 보다 자세히 설명한다.
베이스 기판(100A)은 리지드 영역(R)과 플렉서블 영역(F)을 갖는 통상의 리지드-플렉서블 인쇄회로기판(RFPCB)일 수 있다. 예를 들면, 폴리이미드와 같은 플렉서블 특성을 갖는 코어층의 양측에 동박층이 형성된 연성동박적층판(FCCL: Flexible Copper Clad Laminated: FCCL)을 기준으로, 그 양측의 일부 영역에 절연층과 배선층을 빌드업하여 리지드 영역(R)을 구현하고, 다른 일부 영역에는 빌드업을 수행하지 않거나 또는 빌드업을 수행한 후 제거하여 플렉서블 영역(F)을 구현한 것일 수 있다. 전기적 연결 경로를 제공하기 위하여, 연성동박적층판(FCCL)에는 관통배선이 형성될 수 있고, 빌드업된 절연층에도 서로 다른층의 배선층을 전기적으로 연결하기 위한 배선비아가 형성될 수 있다. 다만, 베이스 기판(100A)의 구조가 이에 한정되는 것은 아니며, 예를 들면, 코어리스 공정을 이용하여 형성된 공지의 리지드-플렉서블 인쇄회로기판(RFPCB)일 수도 있음은 물론이다.
코어층의 재료로는 플렉서블 특성을 갖는 절연물질, 예를 들면, 폴리이미드, 폴리에텔렌테레프탈레이트, 폴리에틸렌나프탈레이트 등이 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 플렉서블 특성을 갖는 것이라면 다른 공지의 절연물질도 사용될 수 있음은 물론이다. 절연층의 재료로도 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 이 외에도 PID(Photo Image-able Dielectric) 등이 사용될 수도 있다. 절연층의 각각의 층의 재료가 동일한 경우라도, 이들 사이의 경계가 분명할 수 있다.
배선층은 각종 신호 패턴, 그라운드 패턴, 파워 패턴 등을 포함할 수 있다. 배선층의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으나, 이에 한정되는 것은 아니다. 관통배선 및 배선비아는 서로 다른 층에 형성된 배선층을 전기적으로 연결시키며, 그 결과 베이스 기판(100A) 내에 전기적인 경로를 제공한다. 관통배선 및 배선비아는 신호용 비아, 그라운드용 비아, 파워용 비아 등을 포함할 수 있다. 관통배선 및 배선비아의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 이들은 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 원통형상, 모래시계 형상, 테이퍼 형상 등 공지된 모든 수직 단면 형상이 적용될 수 있다.
베이스 기판(100A)의 플렉서블 영역(F)의 단부에는 커넥터(150)가 배치될 수 있다. 커넥터(150)는 안테나 모듈(500A)이 세트 내에 배치될 때 이를 세트 내의 다른 구성요소와 물리적 및/또는 전기적으로 연결할 수 있다. 커넥터(150)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 공지의 도전성 재료를 포함할 수 있다.
안테나 기판(200A)은 안테나 패턴(212A)이 형성된 통상의 인쇄회로기판(PCB)일 수 있다. 예를 들면, 프리프레그와 같은 코어층의 양측에 동박층이 형성된 동박적층판(CCL: Copper Clad Laminated)을 기준으로, 일측으로 또는 양측으로 절연층과 배선층이 빌드업된 구조일 수 있다. 전기적 연결 경로를 제공하기 위하여, 동박적층판(CCL)에는 관통배선이 형성될 수 있고, 빌드업된 절연층에도 서로 다른층의 배선층을 전기적으로 연결하기 위한 배선비아가 형성될 수 있다. 다만, 안테나 기판(200A)의 구조가 이에 한정되는 것은 아니며, 예를 들면, 코어리스 공정을 이용하여 형성된 인쇄회로기판(PCB)일 수도 있음은 물론이다.
코어층의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(prepreg)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 코어층의 재료로 유리판(glass plate)이 사용될 수도 있고, 세라믹 판(Ceramic plate)이 사용될 수도 있다. 필요에 따라서는, 신호 손실 감소를 위하여 유전 손실이 낮은 LCP(Liquid Crystal Polymer)가 사용될 수도 있다.
절연층의 재료로도 절연물질이 사용될 수 있으며, 이때 절연물질로는 상술한 프리프레그(prepreg) 외에도 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, ABF(Ajinomoto Build-up Film)가 사용될 수 있다. 다만, 이 외에도 PID(Photo Image-able Dielectric) 등이 사용될 수도 있다. 또한, 신호 손실 감소를 위하여 유전 손실이 낮은 LCP(Liquid Crystal Polymer)가 사용될 수도 있다. 절연층의 각각의 층의 재료가 동일한 경우라도, 이들 사이의 경계가 분명할 수 있다.
배선층은 실질적으로 mmWave/5G Antenna 등을 구현하는 안테나 패턴(212A)을 포함하며, 그 외에도 그라운드 패턴, 피딩 패턴, 저항 패턴 등을 포함할 수 있다. 안테나 패턴(212A)은 안테나 패턴(212A)의 배치 및 형상에 따라서 다이폴 안테나(Dipole antenna), 패치 안테나(Patch antenna) 등일 수 있다. 그라운드 패턴은 그라운드 면(Ground plane) 형태일 수 있다. 안테나 패턴(212A)의 주위는 동일 레벨에 배치된 그라운드 패턴으로 둘러싸일 수 있으나, 이에 한정되는 것은 아니다. 배선층은 그 외에도 다른 신호 패턴이나 파워 패턴, 또는 저항 패턴 등을 포함할 수 있다. 배선층의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있으나, 이에 한정되는 것은 아니다.
관통배선 및 배선비아는 서로 다른 층에 형성된 배선층을 전기적으로 연결시키며, 그 결과 안테나 기판(200A) 내에 전기적인 경로를 제공한다. 관통배선 및 배선비아는 피딩 비아를 포함하며, 기타 그라운드용 비아 등을 포함할 수 있다. 그 외에도 다른 신호용 비아나 파워용 비아 등을 포함할 수 있다. 피딩 비아는 안테나 패턴(212A)과 전기적으로 및/또는 신호적으로 연결된다. 몇몇의 그라운드용 비아는 피딩 비아 주위를 촘촘히 둘러쌀 수 있다. 관통배선 및 배선비아의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 이들은 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 원통형상, 모래시계 형상, 테이퍼 형상 등 공지된 모든 수직 단면 형상이 적용될 수 있다.
전기연결구조체(250)는 안테나 기판(200A)을 베이스 기판(100A)에 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 전기연결구조체(250)는 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(250)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(250)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결구조체(250)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.
반도체 패키지(300)는 반도체칩(321, 322)을 포함한다. 반도체 패키지(300)는 그 외에도 수동부품(325)을 더 포함할 수 있다. 이와 같이 다양한 종류의 반도체칩(321, 322)과 수동부품(325)을 하나의 단일 반도체 패키지(300)로 패키징 함으로 써 박형임에도 안테나 모듈에 요구되는 각종 성능을 안정적으로 구현할 수 있는 반도체 패키지(300)를 구현할 수 있다. 반도체 패키지(300)는 반도체칩(321, 322)과 수동부품(325)을 봉합하는 봉합재 및 반도체칩(321, 322)과 수동부품(325)을 재배선하며 서로 전기적으로 연결시키는 재배선층을 포함하는 연결구조체를 포함할 수 있으며, 이에 대한 자세한 내용은 후술한다.
반도체칩(321, 322)은 서로 다른 기능을 수행하는 제1반도체칩(321) 및 제2반도체칩(322)을 포함할 수 있다. 이때, 제1반도체칩(321)은 무선 주파수 집적회로(RFIC)일 수 있고, 제2반도체칩(322)은 전력관리 집적회로(PMIC)일 수 있으며, 이들은 단일의 반도체 패키지(300) 내에서 서로 전기적으로 연결될 수 있다.
수동부품(325)은 커패시터, 인덕터 등의 공지의 수동부품일 수 있다. 제한되지 않는 일례로서, 수동부품(125)은 적층 세라믹 커패시터(MLCC: Multi Layer Ceramic Capacitor), 파워 인덕터(PI: Power Inductor) 등일 수 있다.
전기연결구조체(360)는 반도체 패키지(300)를 베이스 기판(100A)에 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 전기연결구조체(360)는 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(360)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(360)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결구조체(360)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.
도 10은 안테나 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 모듈(500B)은 안테나 부재(200B)가 베이스 기판(100B)에 일체화 되어있다. 보다 구체적으로, 안테나 부재(200B)는 베이스 기판(100B)의 리지드 영역(R)의 일측으로 빌드업된 것일 수 있다. 즉, 별도의 안테나 기판을 형성하여 실장하는 것이 아니라, 베이스 기판(100B)을 만들 때, 베이스 기판(100B)의 리지드 영역(R)에 추가적으로 안테나 패턴(212A), 그라운드 패턴, 피딩 패턴, 저항 패턴, 및 각종 비아들 포함하는 빌드업층들을 형성하여, 이를 안테나 부재(200B)로 이용할 수 있다. 이와 같이, 안테나 부재(200B)를 베이스 기판(100B)에 일체로 형성하는 경우에는, 모듈(500B)의 크기를 더욱 최소화할 수 있으며, RF Frequency 신호 경로를 더욱 최소화할 수 있다.
그 외에 다른 설명은 상술한 일례에 따른 안테나 모듈(500A)에서 설명한 바와 실질적으로 동일한바, 중복되는 설명은 생략한다.
도 11는 안테나 모듈에 적용되는 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 반도체 패키지(300A)는 제1 내지 제3관통홀(310HA, 310HB, 310HC)을 가지며 복수의 배선층(312a, 312b)을 포함하는 프레임(310), 제1관통홀(310HA)에 배치되며 제1접속패드(321P)가 배치된 제1활성면 및 제1활성면의 반대측인 제1비활성면을 갖는 제1반도체칩(321), 제2관통홀(310HB)에 배치되며 제2접속패드(322P)가 배치된 제2활성면 및 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩(322), 제3관통홀(310HC)에 배치된 하나 이상의 수동부품(325), 프레임(310)과 제1반도체칩(321)의 제1비활성면과 제2반도체칩(322)의 제2비활성면과 수동부품(325) 각각의 적어도 일부를 덮으며 제1 내지 제3관통홀(310HA, 310HB, 310HC) 각각의 적어도 일부를 채우는 봉합재(331, 332), 및 프레임(310)과 제1반도체칩(321)의 제1활성면과 제2반도체칩(322)의 제2활성면과 수동부품(325) 상에 배치되며 제1접속패드(321P)와 제2접속패드(322P)와 수동부품(325)과 각각 전기적으로 연결된 재배선층(342a, 342ba, 342a, 342bb)을 포함하는 연결구조체(340)를 포함한다.
프레임(310)은 배선층(312a, 312b)을 포함하는바 연결구조체(340)의 층수를 감소시킬 수 있다. 또한, 절연층(311)의 구체적인 재료에 따라 반도체 패키지(300A)의 강성을 보다 개선시킬 수 있으며, 봉합재(330)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 프레임(310)의 배선층(312a, 312b) 및 접속비아(313)에 의하여 반도체 패키지(300A) 내에 상/하 전기적인 경로가 제공될 수도 있다. 프레임(310)은 제1 내지 제3관통홀(310HA, 310HB, 310HC)을 가진다. 제1 내지 제3관통홀(310HA, 310HB, 310HC) 내에는 각각 제1반도체칩(321), 제2반도체칩(322), 및 수동부품(325)이 프레임(310)과 각각 소정거리 이격 되도록 나란하게 배치된다. 반도체칩(321, 322) 및 수동부품(325)의 측면 주위는 프레임(310)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
프레임(310)은 절연층(311), 절연층(311)의 상면 상에 배치된 제1배선층(112a), 절연층(311)의 하면 상에 배치된 제2배선층(112b), 및 절연층(311)을 관통하며 제1 및 제2배선층(312a, 312b)을 전기적으로 연결하는 접속비아(313)를 포함한다. 프레임(310)의 제1 및 제2배선층(312a, 312b)은 연결구조체(340)의 재배선층(342a, 342b) 대비 두께가 두꺼울 수 있다. 프레임(310)은 반도체칩(321, 322) 등과 유사한 또는 그 이상의 두께를 가질 수 있는바, 제1 및 제2배선층(312a, 312b) 역시 그 스케일에 맞춰 기판 공정을 통하여 보다 큰 사이즈로 형성할 수 있다. 반면, 연결구조체(340)의 재배선층(342a, 342b)은 박형화를 위하여 반도체 공정을 통하여 보다 작은 사이즈로 형성할 수 있다.
절연층(311)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 절연층(311)의 재료로는 요구되는 자재 특성에 글래스나 세라믹 계열의 절연재를 적용할 수도 있다.
배선층(312a, 312b)은 반도체칩(321, 322)의 접속패드(321P, 322P)를 재배선하는 역할을 수행할 수 있다. 또한, 반도체 패키지(300A)를 상부 및 하부의 다른 구성요소와 전기적으로 연결할 때 연결패턴으로 사용될 수 있다. 배선층(312a, 312b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(312a, 312b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함할 수 있다.
접속비아(313)는 서로 다른 층에 형성된 배선층(312a, 312b)을 전기적으로 연결시키며, 그 결과 프레임(310) 내에 전기적 경로를 형성시킨다. 접속비아(313) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 접속비아(313)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 모래시계 형상이나 원통 형상 등 공지된 모든 형상이 적용될 수 있다. 접속비아(313) 역시 신호를 위한 접속비아, 그라운드를 위한 접속비아 등을 포함할 수 있다.
프레임(310)의 관통홀(310HA, 310HB, 310HC)의 벽면에는 각각 필요에 따라서 금속층(315)이 더 배치될 수 있다. 금속층(315)은 관통홀(310HA, 310HB, 3160HC)각각의 벽면에 전면 형성이 되어 반도체칩(321, 322)과 수동부품(325)을 둘러쌀 수 있다. 이를 통하여, 방열 특성을 개선할 수 있음은 물론이며, 전자파 차폐의 효과를 가질 수 있다. 금속층(315)은 프레임(310)의 상면 및 하면, 즉 절연층(311)의 상면 및 하면으로 연장될 수 있다. 금속층(315)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 금속층(315)은 제1배선층(112a) 및/또는 제2배선층(112b)의 그라운드 패턴 및/또는 파워 패턴과 전기적으로 연결되어 그라운드 면으로 사용될 수도 있다.
반도체칩(321, 322)은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 베어 상태의 집적회로(IC)일 수 있다. 제1반도체칩(321)의 집적회로(IC)는, 예를 들면, RFIC(Radio-Frequency Integrated Circuit)일 수 있고, 제2반도체칩(322)의 집적회로(IC)는 PMIC(Power Management Integrated Circuit)일 수 있다. 반도체칩(321, 322)은 각각 각종 회로가 형성된 바디(321B, 322B)를 포함할 수 있으며, 바디(321B, 322B)의 활성면에는 각각 접속패드(321P, 322P) 형성될 수 있다. 바디(321B, 322B)는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 접속패드(321P, 322P)는 각각 반도체칩(321, 322)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 도전성 물질, 바람직하게는 알루미늄(Al)을 사용할 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(321, 322)은 각각 접속패드(321P, 322P)가 배치된 면이 활성면, 그 반대측이 비활성면이 된다. 반도체칩(321, 322)의 각각의 활성면 상에는 접속패드(321P, 322P)의 적어도 일부를 노출시키는 개구부를 갖는 산화막 및/또는 질화막 등으로 구성되는 패시베이션막(321S, 322S)이 형성될 수 있다. 반도체칩(321, 322)은 각각 페이스-업 형태로 배치되며, 따라서 상술한 안테나 모듈(500A, 500B)에 적용되는 경우, 안테나 기판(100A, 100B, 100C)와의 최소의 신호 경로를 가질 수 있다.
수동부품(325)은 제3관통홀(110HC) 내에 반도체칩(321, 322)과 나란하게 배치된다. 수동부품(325)은 커패시터, 인덕터 등의 공지의 수동부품일 수 있다. 제한되지 않는 일례로서, 수동부품(325)은 적층 세라믹 커패시터(MLCC) 및 파워 인덕터(Power Inductor) 중 적어도 하나일 수 있다. 수동부품(325)은 연결구조체(340)를 통하여 반도체칩(321, 322)의 접속패드(321P, 322P)와 각각 전기적으로 연결될 수 있다. 수동부품(325)의 수는 특별히 한정되지 않는다. 일례에 따른 반도체 패키지(300A)는 다수의 수동부품(325)이 반도체칩(321, 322)과 함께 하나의 패키지 내에 배치되어 있다. 따라서, 부품간 간격을 최소화할 수 있는바 소형화가 가능하다. 또한, 반도체칩(321, 322)과 수동부품(325) 사이의 전기적인 경로를 최소화할 수 있는바 노이즈 문제를 개선할 수 있다.
봉합재(331, 332)는 반도체칩(321, 322), 수동부품(325) 등을 보호하며 절연영역을 제공하기 위한 구성이다. 봉합형태는 특별히 제한되지 않으며, 반도체칩(321, 322)과 수동부품(325)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(331, 332)는 프레임(310)의 하면을 덮을 수 있으며, 반도체칩(321, 322) 각각의 측면과 비활성면을 덮을 수 있으며, 수동부품(325)의 측면과 하면을 덮을 수 있다. 또한, 관통홀(310HA, 310HB, 310HC) 내의 각각의 공간의 적어도 일부를 채울 수 있다. 봉합재(331, 332)의 구체적인 물질은 특별히 한정되는 않으며, ABF 등의 절연물질이 사용될 수 있다. 필요에 따라서는, PIE(Photo Imageable Encapsulant)를 사용할 수 있다. 필요에 따라서는, 방열 특성 및/또는 전자파 차폐 특성을 향상시키기 위하여, 열전도성 물질 및/또는 자성 물질을 봉합재(331, 332) 내에, 보다 구체적으로는 제2봉합재(332) 내에 포함시킬 수도 있다.
봉합재(331, 332)는 프레임(310) 및 수동부품(325) 각각의 적어도 일부를 덮으며 제3관통홀(310HC)의 적어도 일부를 채우는 제1봉합재(331) 및 제1봉합재(331)와 제1 및 제2반도체칩(321, 322) 각각의 적어도 일부를 덮으며 제1 및 제2관통홀(310HA, 310HB) 각각의 적어도 일부를 채우는 제2봉합재(332)를 포함할 수 있다. 이와 같이, 한 번의 봉합이 아닌 두 단계 이상의 봉합 과정(331, 332)을 거치는 경우, 수동부품(325)의 실장 불량에 따른 반도체칩(321, 322)의 수율 문제나, 수동부품(325)의 실장시 발생하는 이물 영향 등을 최소화할 수 있다.
봉합재(331, 332)의 하면에는 백사이드 배선층(334) 및 백사이드 금속층(336)이 배치될 수 있다. 백사이드 배선층(334)은 봉합재(331, 332)를 관통하는 백사이드 접속비아(335)를 통하여 프레임(310)의 제2배선층(312b)과 연결될 수 있다. 백사이드 금속층(336)은 봉합재(331, 332)를 관통하는 백사이드 금속비아(337)를 통하여 프레임(310)의 금속층(315)과 연결될 수 있다. 이들 모두는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 백사이드 배선층(334)은 신호 패턴이나 신호용 비아패드 등을 포함할 수 있다. 백사이드 금속층(336)은 반도체칩(321, 322)의 비활성면과 수동부품(325)을 덮을 수 있으며, 백사이드 금속비아(337)를 통하여 금속층(315)과 연결됨으로써 우수한 방열효과 및 우수한 전자파 차폐 효과를 구현할 수 있다. 백사이드 금속층(336)은 프레임(310)의 배선층(312a, 312b) 중 그라운드 패턴 및/또는 파워 패턴과 연결되어 그라운드로 이용될 수 있다.
연결구조체(340)는 반도체칩(321, 322)의 접속패드(321P, 322P)를 재배선할 수 있다. 연결구조체(340)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(321, 322)의 접속패드(321P, 322P)가 각각 재배선 될 수 있다. 또한, 연결구조체(340)는 반도체칩(321, 322)의 접속패드(321P, 322P)를 수동부품(325)과 전기적으로 연결할 수 있다. 또한, 연결구조체(340)는 상술한 안테나 모듈(500A, 500B)의 베이스 기판(100A, 100B), 안테나 부재(200A, 200B) 등과의 전기적 연결경로를 제공한다.
일례에서는, 연결구조체(340)는 프레임(310) 및 수동부품(325) 상에 배치된 제1절연층(341a), 제1절연층(341a) 상면에 배치된 제1재배선층(342a), 제1절연층(341a)을 관통하며 수동부품(325)과 제1재배선층(342a)을 전기적으로 연결하는 제1접속비아(343a), 제1절연층(341a)의 상면과 반도체칩(321, 322)의 활성면에 배치되며 제1재배선층(342a)의 적어도 일부를 덮는 제2절연층(341b), 제2절연층(341b)의 상면에 배치된 제2재배선층(342b), 및 제2절연층(341b)을 관통하며 제1 및 제2재배선층(342a, 342b), 그리고 반도체칩(321, 322)의 접속패드(321P, 322P) 및 제2재배선층(342b)을 전기적으로 연결하는 제2접속비아(343b)를 포함한다.
제1절연층(341a)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 실리카나 알루미나와 같은 무기필러를 포함하는 비감광성 절연물질, 예컨대 ABF를 사용할 수 있다. 이 경우 언듈레이션 문제 및 크랙 발생에 따른 불량 문제를 보다 효과적으로 해결할 수 있다. 또한, 제1봉합재(331) 형성 물질의 블리딩에 의한 수동부품(325)의 전극 오픈 불량의 문제도 효과적으로 해결할 수 있다. 즉, 제1절연층(341a)으로는 무기필러를 포함하는 비감광성 절연물질을 사용하면 단순히 감광성 절연물질(PID)을 사용하는 경우의 문제를 보다 효과적으로 해결할 수 있다.
제2절연층(341b)으로는 감광성 절연물질(PID)을 사용할 수 있으며, 이 경우 포토 비아를 통한 파인 피치의 도입도 가능해지는바, 반도체칩(321, 322)의 수십 내지 수백만의 접속패드(321P, 322P)를 통상의 경우와 마찬가지로 매우 효과적으로 재배선할 수 있다. 감광성 절연물질(PID)은 무기필러를 소량 포함하거나 또는 포함하지 않을 수 있다. 즉, 수동부품(325)을 재배선하기 위한 제1재배선층(342a) 및 제1접속비아(343a)가 형성되는 제1절연층(341a)과 반도체칩(321, 322)의 접속패드(321P, 322P)를 재배선하기 위한 제2재배선층(342b) 및 제2접속비아(343b)가 형성되는 제2절연층(341b)의 물질을 선택적으로 제어함으로써, 보다 우수한 시너지 효과를 가질 수 있다. 필요에 따라서, 제2절연층(341b)의 재료로는 낮은 유전손실률을 갖는 감강솽 절연물질(Low Df PID)를 사용할 수도 있다.
필요에 따라서는, 무기필러를 포함하는 비감광성 절연물질로 형성된 제1절연층(341a)이 복수의 층일 수도 있고, 감광성 절연물질(PID)로 형성된 제2절연층(341b)이 복수의 층일 수도 있으며, 이들 모두가 복수의 층일 수도 있다.
제1 및 제2관통홀(310HA, 310HB)은 비감광성 절연물질로 형성된 제1절연층(341a)을 관통할 수 있으며, 제1절연층(341a)이 복수의 층인 경우 복수의 층을 모두 관통할 수 있다. 즉, 제1 및 제2관통홀(310HA, 310HB)의 깊이는 제3관통홀(310HC)의 깊이보다 깊을 수 있으며, 제1 및 제2관통홀(310HA, 310HB)의 바닥면은 제3관통홀(310HC)의 바닥면보다 상측에 배치될 수 있다. 즉, 이들 바닥면은 단차를 가질 수 있다. 제1 및 제2관통홀(310HA, 310HB)의 바닥면은 제2절연층(141b)의 하면일 수 있고, 제3관통홀(310HC)의 바닥면은 제2절연층(141b)의 하면일 수 있다. 반도체칩(321, 322)의 활성면은 수동부품(325)의 하면보다 하측에 위치할 수 있다. 예를 들면, 반도체칩(321, 322)의 활성면은 제1배선층(143a)의 상면과 실질적으로 동일한 평면(Co-planar)에 존재할 수 있다. 즉, 1차적으로 수동부품(325)을 재배선하기 위하여 제1절연층(341a)과 제1재배선층(342a)을 형성하고, 이후 다른 레벨에 반도체칩(321, 322)을 재배선하기 위한 제2절연층(342b)과 제2재배선층(342b)을 형성할 수 있으며, 이 경우 언듈레이션 문제 및 크랙 발생 문제를 보다 효과적으로 해결할 수 있다.
제1절연층(341a)은 제2절연층(341b) 보다 열팽창계수(CTE: Coefficient of Thermal Expansion)가 작을 수 있다. 제1절연층(341a)의 경우 무기필러(341af)를 포함하기 때문이다. 제2절연층(341b)의 경우도 필요에 따라서 소량의 무기필러를 포함할 수 있으나, 이 경우 제1절연층(341a)에 포함된 무기필러의 중량퍼센트가 제2절연층(341b)의 무기필러의 중량퍼센트보다 클 수 있다. 따라서, 역시 제1절연층(341a)의 열팽창계수(CTE)가 제2절연층(341b)의 열팽창계수(CTE) 보다 작을 수 있다. 무기필러를 상대적으로 더 많이 갖는바 열팽창계수(CTE)가 상대적으로 작은 제1절연층(341a)은 열경화 수축이 작은 등 워피지에 유리한바 상술한 바와 같이 언듈레이션이나 크랙 발생의 문제를 보다 효과적으로 해결할 수 있으며, 수동부품(325)의 전극 오픈 불량의 문제도 보다 효과적으로 개선할 수 있다.
제1재배선층(342a)은 수동부품(325)의 전극을 재배선하여 반도체칩(321, 322)의 접속패드(321P, 322P)와 전기적으로 연결할 수 있다. 즉, 재배선층(RDL)으로 기능할 수 있다. 제1재배선층(342a)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1재배선층(342a)은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함할 수 있다.
제2재배선층(342b)은 반도체칩(321, 322)의 접속패드(321P, 322P)를 재배선하여 제1전기연결구조체(360)와 전기적으로 연결시킬 수 있다. 즉, 재배선층(RDL)으로 기능할 수 있다. 제2재배선층(342b)의 형성 물질 역시 상술한 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제2재배선층(342b) 역시 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
제1접속비아(343a)는 수동부품(325)과 제1재배선층(342a)을 전기적으로 연결한다. 제1접속비아(343a)는 수동부품(325) 각각의 전극과 물리적으로 접할 수 있다. 즉, 수동부품(325)은 솔더범프 등을 이용하는 표면실장 형태가 아닌 임베디드 타입으로 제1접속비아(343a)와 직접 접할 수 있다. 제1접속비아(343a)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1접속비아(343a)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 제1접속비아(343a)의 형상은 테이퍼 형상일 수 있다.
제2접속비아(343b)는 서로 다른 층에 형성된 제1 및 제2재배선층(342a, 342b)을 전기적으로 연결하며, 또한 반도체칩(321, 322)의 접속패드(321P, 322P)와 제2재배선층(342b)을 전기적으로 연결한다. 제2접속비아(343b)는 반도체칩(321, 322)의 접속패드(321P, 322P)와 물리적으로 접할 수 있다. 즉, 반도체칩(321, 322)은 베어 다이 형태로 별도의 범프 등이 없는 상태로 연결구조체(340)의 제2접속비아(343b)와 직접 연결될 수 있다. 제2접속비아(343b)의 형성 물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제2접속비아(343b) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 제2접속비아(343b)의 형상으로 역시 테이퍼 형상이 적용될 수 있다.
연결구조체(340) 상에는 제1패시베이션층(350)이 배치될 수 있다. 제1패시베이션층(350)은 연결구조체(340)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1패시베이션층(350)은 연결구조체(340)의 제2배선층(342b)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 제1패시베이션층(350)에 수십 내지 수천 개 형성될 수 있다. 제1패시베이션층(350)은 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 제1패시베이션층(350)은 ABF일 수 있으나, 이에 한정되는 것은 아니며, PID나 솔더 레지스트 등일 수도 있다.
제1패시베이션층(350)의 개구부(351) 상에는 노출된 제2재배선층(342b)과 전기적으로 연결된 복수의 제1전기연결구조체(360)가 배치될 수 있다. 제1전기연결구조체(360)는 반도체 패키지(300A)를 상술한 베이스 기판(100A, 100B)에 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 제1전기연결구조체(360)는 저융점 금속, 예컨대 주석(Sn)이나 주석(Sn)을 포함하는 합금, 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1전기연결구조체(360)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제1전기연결구조체(360)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 제1전기연결구조체(360)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 제1전기연결구조체(360) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(321, 322)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
봉합재(330)의 하부에는 백사이드 배선층(334) 및/또는 백사이드 금속층(336)의 적어도 일부를 덮는 제2패시베이션층(380)이 배치될 수 있다. 제2패시베이션층(380)은 백사이드 배선층(334) 및/또는 백사이드 금속층(336)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제2패시베이션층(380) 역시 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 제2패시베이션층(380)은 ABF일 수 있으나, 이에 한정되는 것은 아니며, PID나 솔더 레지스트 등일 수도 있다.
제2패시베이션층(380)은 백사이드 배선층(334) 및/또는 백사이드 금속층(336)의 적어도 일부를 노출시키는 개구부를 가질 수 있으며, 개구부 상에는 복수의 제2전기연결구조체(390)가 배치될 수 있다. 제2전기연결구조체(390)는 필요에 따라서 안테나 모듈(500A, 500B)를 메인보드 등에 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 제2전기연결구조체(390)는 저융점 금속, 예컨대 주석(Sn)이나 주석(Sn)을 포함하는 합금, 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제2전기연결구조체(390)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제2전기연결구조체(390)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 제2전기연결구조체(390)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 제2전기연결구조체(390) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(321, 322)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도 12는 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(300B)는 프레임(310)이 제1절연층(311a), 제1절연층(311a)의 상측에 상면이 노출되도록 매립된 제1배선층(312a), 제1절연층(311a)의 하면 상에 배치된 제2배선층(312b), 제1절연층(311a)의 하면 상에 배치되며 제2배선층(312b)을 덮는 제2절연층(311b), 및 제2절연층(311b)의 하면 상에 배치된 제3배선층(312c)을 포함한다. 프레임(310)이 더 많은 수의 배선층(312a, 312b, 312c)을 포함하는바, 연결구조체(340)를 더욱 간소화할 수 있다. 따라서, 연결구조체(340) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1 및 제2배선층(312a, 312b)과 제2 및 제3배선층(312b, 312c)은 각각 제1 및 제2절연층(311a, 311b)을 관통하는 제1 및 제2접속비아(313a, 313b)를 통하여 전기적으로 연결된다.
제1배선층(312a)을 제1절연층(311a) 내에 매립하는 경우, 제1배선층(312a)의 두께에 의하여 발생하는 단차가 최소화 되는바, 연결구조체(340)의 절연거리가 일정해진다. 즉, 연결구조체(340)의 재배선층(342)으로부터 제1절연층(311a)의 상면까지의 거리와, 연결구조체(340)의 재배선층(342)으로부터 반도체칩(321, 322)의 접속패드(321P, 322P)까지의 거리의 차이는, 제1배선층(312a)의 두께보다 작을 수 있다. 따라서, 연결구조체(340)의 고밀도 배선 설계가 용이할 수 있다.
연결구조체(340)의 재배선층(342)과 프레임(310)의 제1배선층(312a) 사이의 거리는 연결구조체(340)의 재배선층(342)과 반도체칩(321, 322)의 접속패드(321P, 322P) 사이의 거리보다 클 수 있다. 이는 제1배선층(312a)이 제1절연층(311a)의 내부로 리세스될 수 있기 때문이다. 이와 같이, 제1배선층(312a)이 제1절연층(311a) 내부로 리세스되어 제1절연층(311a)의 상면과 제1배선층(312a)의 상면이 단차를 가지는 경우, 봉합재(330) 형성물질이 블리딩되어 제1배선층(312a)을 오염시키는 것을 방지할 수도 있다. 프레임(310)의 제2배선층(312b)은 반도체칩(321, 322) 각각의 활성면과 비활성면 사이에 위치할 수 있다.
프레임(310)의 배선층(312a, 312b, 312c)의 두께는 연결구조체(340)의 재배선층(342)의 두께보다 두꺼울 수 있다. 프레임(310)은 반도체칩(321, 322) 이상의 두께를 가질 수 있는바, 배선층(312a, 312b, 312c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 연결구조체(340)의 재배선층(342)은 박형화를 위하여 배선층(312a, 312b, 312c) 보다 상대적으로 작은 사이즈로 형성할 수 있다.
절연층(311a, 311b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
배선층(312a, 312b, 312c)은 반도체칩(321, 322)의 접속패드(321P, 322P)를 재배선하는 역할을 수행할 수 있다. 배선층(312a, 312b, 312c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(312a, 312b, 312c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 신호 비아 패드나 그라운드 비아 패드 등을 포함할 수 있다. 또한, 피딩 패턴을 포함할 수 있다.
접속비아(313a, 313b)는 서로 다른 층에 형성된 배선층(312a, 312b, 312c)을 전기적으로 연결시키며, 그 결과 프레임(310) 내에 전기적 경로를 형성시킨다. 접속비아(313a, 313b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 접속비아(313a, 313b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 연결구조체(340)의 재배선비아(343)와는 반대 방향의 테이퍼 형상을 가질 수 있다. 제1접속비아(313a)를 위한 홀을 형성할 때 제1배선층(312a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1접속비아(313a)는 아랫면의 폭이 윗면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1접속비아(313a)는 제2배선층(312b)의 패드 패턴과 일체화될 수 있다. 또한, 제2접속비아(313b)를 위한 홀을 형성할 때 제2배선층(312b)의 일부 패드가 스토퍼 역할을 수행할 수 있는바, 제2접속비아(313b)는 아랫면의 폭이 윗면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2접속비아(313b)는 제3배선층(312c)의 패드 패턴과 일체화될 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 반도체 패키지(300A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 13은 안테나 모듈에 적용되는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
반도체 패키지(300C)는 프레임(310)이 제1절연층(311a), 제1절연층(311a)의 상면 및 하면 상에 각각 배치된 제1배선층(312a) 및 제2배선층(312b), 제1절연층(312a)의 상면 상에 배치되며 제1배선층(312a)을 덮는 제2절연층(311b), 제2절연층(311b)의 상면 상에 배치된 제3재배선층(311c), 제1절연층(311a)의 하면 상에 배치되어 제2배선층(312b)을 덮는 제3절연층(311c), 및 제3절연층(311c)의 하면 상에 배치된 제4배선층(312d)을 포함한다. 프레임(310)이 더 많은 수의 배선층(312a, 312b, 312c, 312d)을 포함하는바, 연결구조체(340)를 더욱 간소화할 수 있다. 따라서, 연결구조체(340) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(312a, 312b, 312c, 312d)은 제1 내지 제3 절연층(311a, 311b, 311c)을 각각 관통하는 제1 내지 제3접속비아(313a, 313b, 313c)를 통하여 전기적으로 연결될 수 있다.
절연층(311a, 311b, 311c)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1절연층(311a)은 제2절연층(311b) 및 제3절연층(311c)보다 두께가 두꺼울 수 있다. 제1절연층(311a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(311b) 및 제3절연층(311c)은 더 많은 수의 배선층(312c, 312d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(311a)은 제2절연층(311b) 및 제3절연층(311c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(311a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(311c) 및 제3절연층(311c)은 필러 및 절연수지를 포함하는 ABF 필름 또는 PID 필름일 수 있으나, 이에 한정되는 것은 아니다.
배선층(312a, 312b, 312c, 312d)은 반도체칩(321, 322)의 접속패드(321P, 322P)를 재배선하는 역할을 수행할 수 있다. 배선층(312a, 312b, 312c, 312d)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 배선층(312a, 312b, 312c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 신호 비아 패드나 그라운드 비아 패드 등을 포함할 수 있다. 또한, 피딩 패턴을 포함할 수 있다.
제1배선층(312a) 및 제2배선층(312b)은 반도체칩(321, 322) 각각의 활성면과 비활성면 사이에 위치할 수 있다. 프레임(310)의 배선층(312a, 312b, 312c, 312d)의 두께는 연결구조체(340)의 재배선층(342)의 두께보다 두꺼울 수 있다.
접속비아(313a, 313b, 313c)는 서로 다른 층에 형성된 배선층(312a, 312b, 312c)을 전기적으로 연결시키며, 그 결과 프레임(310) 내에 전기적 경로를 형성시킨다. 접속비아(313a, 313b, 313c) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 접속비아(313a, 313b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제1접속비아(313a)는 모래시계 형상 또는 원통 형상을 가질 수 있으며, 제2 및 제3접속비아(313b, 313c)는 서로 반대 방향을 테이퍼 형상을 가질 수 있다. 제1절연층(311a)을 관통하는 제1접속비아(313a)는 제2 및 제3절연층(311b, 311c)을 관통하는 제2및 제3접속비아(313b, 313c)보다 직경이 클 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 반도체 패키지(300A)에서 설명한 바와 실질적으로 동일한바 생략한다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (18)

  1. 리지드 영역과 플렉서블 영역을 포함하는 베이스 기판;
    상기 베이스 기판의 리지드 영역의 일측에 배치되며, 안테나 패턴을 포함하는 안테나 부재; 및
    상기 베이스 기판의 리지드 영역의 타측에 배치되며, 재배선층을 포함하는 연결구조체와 상기 연결구조체 상에 배치된 제1반도체칩과 상기 제1반도체칩의 적어도 일부를 덮는 봉합재와 상기 연결구조체의 상기 제1반도체칩이 배치된 측의 반대측 상에 배치된 제1전기연결구조체를 포함하는 반도체 패키지; 를 포함하며,
    상기 반도체 패키지는 상기 제1전기연결구조체를 통하여 상기 베이스 기판의 리지드 영역의 타측에 실장된,
    안테나 모듈.
  2. 제 1 항에 있어서,
    상기 안테나 부재는 안테나 기판이며,
    상기 안테나 기판은 제2전기연결구조체를 통하여 상기 베이스 기판의 리지드 영역의 일측에 실장된,
    안테나 모듈.
  3. 제 1 항에 있어서,
    상기 안테나 부재는 상기 베이스 기판과 일체화된,
    안테나 모듈.
  4. 제 3 항에 있어서,
    상기 안테나 부재는 상기 베이스 기판의 리지드 영역의 일측으로 빌드업된,
    안테나 모듈.
  5. 제 1 항에 있어서,
    적층 방향을 기준으로,
    상기 안테나 부재의 직하에 상기 반도체 패키지가 배치된,
    안테나 모듈.
  6. 제 1 항에 있어서,
    상기 베이스 기판의 플렉서블 영역에 단부에 배치된 커넥터; 를 더 포함하는,
    안테나 모듈.
  7. 제 1 항에 있어서,
    상기 반도체 패키지는 상기 제1반도체칩으로 무선 주파수 집적회로(RFIC) 및 전력관리 집적회로(PMIC)를 포함하는,
    안테나 모듈.
  8. 제 7 항에 있어서,
    상기 반도체 패키지는 상기 연결구조체 상에 배치된 수동부품을 더 포함하는,
    안테나 모듈.
  9. 제 8 항에 있어서,
    상기 수동부품은 커패시터 및 인덕터 중 적어도 하나를 포함하는,
    안테나 모듈.
  10. 제 1 항에 있어서,
    상기 반도체 패키지는 제1관통홀을 갖는 프레임, 상기 제1관통홀에 배치되며 제1접속패드가 배치된 제1활성면 및 상기 제1활성면의 반대측인 제1비활성면을 갖는 상기 제1반도체칩, 상기 프레임 및 상기 제1반도체칩의 제1비활성면 각각의 적어도 일부를 덮으며 상기 제1관통홀의 적어도 일부를 채우는 상기 봉합재, 및 상기 프레임 및 상기 제1반도체칩의 제1활성면 상에 배치되며 상기 제1접속패드와 전기적으로 연결된 상기 재배선층을 포함하는 상기 연결구조체를 포함하며,
    상기 제1반도체칩은 무선 주파수 집적회로(RFIC)인,
    안테나 모듈.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 프레임은 상기 제1관통홀과 이격된 제2관통홀 및 상기 제1 및 제2관통홀과 이격된 제3관통홀을 더 가지며,
    상기 제2관통홀에는 제2접속패드가 배치된 제2활성면 및 상기 제2활성면의 반대측인 제2비활성면을 갖는 제2반도체칩이 배치되며,
    상기 제3관통홀에는 수동부품이 배치되며,
    상기 제2반도체칩은 전력관리 집적회로(PMIC)이며,
    상기 수동부품은 커패시터 및 인덕터 중 적어도 하나인,
    안테나 모듈.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 봉합재는, 상기 프레임 및 상기 수동부품 각각의 적어도 일부를 덮으며 상기 제3관통홀의 적어도 일부를 채우는 제1봉합재, 및 상기 제1봉합재와 상기 제1 및 제2반도체칩 각각의 적어도 일부를 덮으며 상기 제1 및 제2관통홀 각각의 적어도 일부를 채우는 제2봉합재, 를 포함하는,
    안테나 모듈.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 수동부품은 상기 연결구조체의 제1접속비아를 통하여 상기 연결구조체의 재배선층 중 제1재배선층과 연결되고,
    상기 제1 및 제2접속패드는 상기 연결구조체의 제2접속비아를 통하여 상기 연결구조체의 재배선층 중 제2재배선층과 연결되며,
    상기 제1 및 제2재배선층은 서로 다른 레벨에 위치하는,
    안테나 모듈.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 프레임은 상기 제1 내지 제3관통홀의 벽면에 배치되며, 상기 프레임의 하면으로 연장된 금속층을 더 포함하며,
    상기 반도체 패키지는 상기 봉합재의 하면 상에 배치된 백사이드 금속층 및 상기 봉합재를 관통하며 상기 백사이드 금속층을 상기 프레임의 금속층과 연결하는 백사이드 금속비아를 더 포함하는,
    안테나 모듈.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 프레임은 절연층, 상기 절연층의 상면 상에 배치된 제1배선층, 상기 절연층의 하면 상에 배치된 제2배선층, 및 상기 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 접속비아를 포함하는,
    안테나 모듈.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 반도체 패키지는 상기 봉합재의 하면 상에 배치된 백사이드 배선층 및 상기 봉합재를 관통하며 상기 백사이드 배선층을 상기 프레임의 제2배선층과 연결하는 백사이드 접속비아를 더 포함하는,
    안테나 모듈.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 프레임은 제1절연층, 상기 제1절연층의 상면 상에 배치된 제1배선층, 상기 제1절연층의 하면 상에 배치된 제2배선층, 상기 제1절연층의 상면 상에 배치되며 상기 제1배선층을 덮는 제2절연층, 상기 제2절연층의 상면 상에 배치된 제3배선층, 상기 제1절연층의 하면 상에 배치되며 상기 제2배선층을 덮는 제3절연층, 상기 제3절연층의 하면 상에 배치된 제4배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1접속비아, 상기 제2절연층을 관통하며 상기 제1 및 제3배선층을 전기적으로 연결하는 제2접속비아, 및 상기 제3절연층을 관통하며 상기 제2 및 제4배선층을 전기적으로 연결하는 제3접속비아를 포함하는,
    안테나 모듈.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 프레임은 제1절연층, 상기 제1절연층의 상측에 상면이 노출되도록 매립된 제1배선층, 상기 제1절연층의 하면 상에 배치된 제2배선층, 상기 제1절연층의 하면 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 상기 제2절연층의 하면 상에 배치된 제3배선층, 상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1접속비아, 및 상기 제2절연층을 관통하며 상기 제2 및 제3배선층을 전기적으로 연결하는 제2접속비아를 포함하는,
    안테나 모듈.
KR1020180076939A 2018-07-03 2018-07-03 안테나 모듈 KR102066903B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180076939A KR102066903B1 (ko) 2018-07-03 2018-07-03 안테나 모듈
TW108106204A TWI732183B (zh) 2018-07-03 2019-02-25 天線模組
US16/287,056 US10938090B2 (en) 2018-07-03 2019-02-27 Antenna module
CN201910370081.7A CN110676556B (zh) 2018-07-03 2019-05-06 天线模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180076939A KR102066903B1 (ko) 2018-07-03 2018-07-03 안테나 모듈

Publications (2)

Publication Number Publication Date
KR20200004021A KR20200004021A (ko) 2020-01-13
KR102066903B1 true KR102066903B1 (ko) 2020-01-16

Family

ID=69068635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180076939A KR102066903B1 (ko) 2018-07-03 2018-07-03 안테나 모듈

Country Status (4)

Country Link
US (1) US10938090B2 (ko)
KR (1) KR102066903B1 (ko)
CN (1) CN110676556B (ko)
TW (1) TWI732183B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11394104B2 (en) 2020-06-22 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same
US11488942B2 (en) 2020-11-13 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Package structure

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US11165136B2 (en) * 2018-09-15 2021-11-02 Qualcomm Incorporated Flex integrated antenna array
WO2020204440A1 (ko) * 2019-03-29 2020-10-08 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20200120349A (ko) * 2019-04-12 2020-10-21 동우 화인켐 주식회사 연성 인쇄회로 기판
KR20210020673A (ko) * 2019-08-16 2021-02-24 삼성전기주식회사 인쇄회로기판
US11768987B2 (en) * 2020-04-01 2023-09-26 Nxp Usa, Inc. System for facilitating secure communication in system-on-chips
TWI732517B (zh) * 2020-04-09 2021-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI768322B (zh) * 2020-04-15 2022-06-21 矽品精密工業股份有限公司 電子裝置及其製法
US11937371B2 (en) * 2020-08-04 2024-03-19 Mediatek Inc. Radio frequency system and communication device
CN111883927B (zh) * 2020-08-05 2022-08-09 中国电子科技集团公司第十四研究所 一种一体化5g阵列天线单元
WO2022116125A1 (zh) * 2020-12-04 2022-06-09 华为技术有限公司 一种天线模组及天线阵列
CN118556289A (zh) * 2022-05-06 2024-08-27 联发科技股份有限公司 天线封装

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545371B2 (ja) * 2010-09-14 2014-07-09 株式会社村田製作所 リーダライタ用アンテナモジュールおよびアンテナ装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
WO2010131524A1 (ja) * 2009-05-14 2010-11-18 株式会社村田製作所 回路基板及び回路モジュール
US8256685B2 (en) 2009-06-30 2012-09-04 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
TWI438964B (zh) 2010-01-27 2014-05-21 Murata Manufacturing Co Dielectric antenna
JP5456598B2 (ja) 2010-06-25 2014-04-02 富士通株式会社 無線タグ、及びその製造方法
KR101887935B1 (ko) * 2012-03-19 2018-09-06 삼성전자주식회사 통신용 전자 장치를 위한 내장형 안테나 장치
DE102012205768B4 (de) * 2012-04-10 2019-02-21 Smartrac Ip B.V. Transponderlage und Verfahren zu deren Herstellung
CN102768996A (zh) * 2012-06-18 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
JP5955215B2 (ja) 2012-06-29 2016-07-20 京セラ株式会社 アンテナ基板
KR20140002542A (ko) * 2012-06-29 2014-01-08 쿄세라 에스엘시 테크놀로지 가부시키가이샤 안테나 기판
US9941226B2 (en) 2014-12-15 2018-04-10 Industrial Technology Research Institute Integrated millimeter-wave chip package
TWI557854B (zh) * 2014-12-15 2016-11-11 財團法人工業技術研究院 整合式毫米波晶片封裝結構
KR101922875B1 (ko) * 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
CN107369673B (zh) 2016-05-13 2019-11-05 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
US10622700B2 (en) 2016-05-18 2020-04-14 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
US9899341B2 (en) 2016-07-18 2018-02-20 Atmel Corporation Antenna on integrated circuit package
US10332843B2 (en) 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101983185B1 (ko) * 2016-08-19 2019-05-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
CN206301938U (zh) * 2016-12-14 2017-07-04 环旭电子股份有限公司 天线装置
CN107978593B (zh) 2017-12-26 2024-02-20 华进半导体封装先导技术研发中心有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545371B2 (ja) * 2010-09-14 2014-07-09 株式会社村田製作所 リーダライタ用アンテナモジュールおよびアンテナ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11394104B2 (en) 2020-06-22 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same
US11488942B2 (en) 2020-11-13 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Package structure

Also Published As

Publication number Publication date
TW202006920A (zh) 2020-02-01
KR20200004021A (ko) 2020-01-13
CN110676556B (zh) 2021-07-06
US20200014090A1 (en) 2020-01-09
US10938090B2 (en) 2021-03-02
TWI732183B (zh) 2021-07-01
CN110676556A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
KR102066903B1 (ko) 안테나 모듈
KR102059403B1 (ko) 팬-아웃 반도체 패키지
KR101912290B1 (ko) 팬-아웃 반도체 패키지
TWI758571B (zh) 扇出型半導體封裝
TWI770419B (zh) 半導體封裝及包括其的天線模組
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR102059815B1 (ko) 안테나 기판 및 이를 포함하는 안테나 모듈
US11791230B2 (en) Fan-out semiconductor package
KR102586890B1 (ko) 반도체 패키지
KR20200068871A (ko) 안테나 모듈
KR20200008886A (ko) 안테나 모듈
KR20200114084A (ko) 반도체 패키지
KR101942736B1 (ko) 반도체 패키지 연결 시스템
KR20180029398A (ko) 팬-아웃 반도체 패키지
KR101982057B1 (ko) 팬-아웃 반도체 패키지
KR20200111003A (ko) 반도체 패키지
US11842950B2 (en) Package module
CN111162068A (zh) 半导体封装件
KR20190127369A (ko) 팬-아웃 반도체 패키지
TWI658553B (zh) 扇出型半導體封裝
KR102509645B1 (ko) 팬-아웃 반도체 패키지
KR20200114313A (ko) 반도체 패키지
US10985091B2 (en) Semiconductor package
KR20190017233A (ko) 팬-아웃 반도체 패키지
KR102509644B1 (ko) 패키지 모듈

Legal Events

Date Code Title Description
GRNT Written decision to grant