CN110676556A - 天线模块 - Google Patents

天线模块 Download PDF

Info

Publication number
CN110676556A
CN110676556A CN201910370081.7A CN201910370081A CN110676556A CN 110676556 A CN110676556 A CN 110676556A CN 201910370081 A CN201910370081 A CN 201910370081A CN 110676556 A CN110676556 A CN 110676556A
Authority
CN
China
Prior art keywords
layer
insulating layer
wiring layer
antenna module
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910370081.7A
Other languages
English (en)
Other versions
CN110676556B (zh
Inventor
郑炯美
刘圣贤
沈智慧
金基石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110676556A publication Critical patent/CN110676556A/zh
Application granted granted Critical
Publication of CN110676556B publication Critical patent/CN110676556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种天线模块，所述天线模块包括：基体基板，包括刚性区域和柔性区域；天线构件，设置在所述基体基板的所述刚性区域的一个表面上并且包括天线图案；以及半导体封装件，设置在所述基体基板的所述刚性区域的另一表面上并且包括一个或更多个半导体芯片。

Description

天线模块
本申请要求于2018年7月3日在韩国知识产权局提交的第10-2018-0076939号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种天线构件和半导体封装件设置在基体基板上的天线模块。
背景技术
现有的2G和3G移动通信已经提供了面向语音的服务和数据服务的起点，而4G移动通信已经提供了真正的以数据为中心的移动通信服务。近来，即使在移动环境下，直到几年前还仅可以以有线通信提供的服务的内容(诸如，包括视频的多媒体服务、互联网服务等)也已经变为主要的内容。这样的服务使用模式的变化的原因是随着无线网络已经从3G网络演变为4G网络，传输速度已经迅速增大，并且已经积极地开发了用于在移动服务市场中提供差别化的用户体验的许多服务。
然而，移动通信网络的演变不限于此，并且已经在韩国和其他国家积极讨论新的5G移动通信。根据第四次工业革命的环境变化，已经研究了5G移动通信和5G融合服务，在第四次工业革命中，事物通过网络彼此连接并且所有的服务(诸如，物联网(IoT)、云计算环境、自动驾驶汽车、人工智能(AI)、虚拟现实(VR)等)通过网络彼此连接。
另外，在5G移动通信中，有必要开发可克服现有的4G移动通信的局限性的各种类型的技术，并且预计将主要研究超高速传输技术、大容量天线技术、网络容量增大技术和5G网络操作技术。然而，终端将被持续地小型化，因此提高终端的性能从而减小终端的尺寸并且增大终端的天线效率变得重要。
发明内容
本公开的一方面可提供一种尺寸可被减小并且高度也可被减小的天线模块，尽管天线模块的尺寸减小，仍可通过减小信号线的长度来显著减小射频(RF)信号的损耗。
根据本公开的一方面，可提供一种天线模块，其中，天线构件和半导体封装件分别设置在具有刚性区域和柔性区域的基体基板上方和下方，也就是说，刚柔印刷电路板本身、天线构件、半导体封装件和基体基板被模块化。
根据本公开的一方面，一种天线模块可包括：基体基板，包括刚性区域和比所述刚性区域柔韧的柔性区域；天线构件，设置在所述基体基板的所述刚性区域的一个表面上并且包括天线图案；以及半导体封装件，设置在所述基体基板的所述刚性区域的另一表面上并且包括一个或更多个半导体芯片。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图和俯视图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在印刷电路板内并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开中的示例性实施例的天线模块的示意性截面图；
图10是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图；
图11是示出在天线模块中使用的根据示例性实施例的半导体封装件的示意性截面图；
图12是示出在天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图；以及
图13是示出在天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
这里，为了便利起见，相对于附图的截面，下侧、下部、下表面等用于指向下的方向，而上侧、上部、上表面等用于指与向下的方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不被如上所述定义的方向具体限制，上部和下部的概念可彼此交换。
在描述中，组件与另一组件的“连接”的含义在概念上包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，从概念上讲，“电连接”包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，该元件仍可被理解为与另一示例性实施例相关的描述。
这里使用的术语仅用于描述示例性实施例，而并不限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到如下所述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下协议操作的组件：无线保真(Wi-Fi)(电气电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括各种其他无线标准或协议或者有线标准或协议。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起相互组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以为例如智能电话1100。在智能电话1100中，射频集成电路(RFIC)可按照半导体封装件形式使用，并且天线可按照基板形式或模块形式使用。在智能电话1100中，RFIC和天线可彼此电连接，因此，天线信号在各个方向上的辐射R可以是可行的。包括RFIC和基板或模块(包括天线)的半导体封装件可在诸如智能电话等的电子装置中按照各种形式使用。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是可以被封装并且在封装状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，会难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的金属材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可以非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装形式，可具有优异的电特性，并且可以低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有显著的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在印刷电路板内并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接结构2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构而重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构而重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
天线模块
图9是示出根据本公开中的示例性实施例的天线模块的示意性截面图。
参照图9，根据本公开中的示例性实施例的天线模块500A可包括：基体基板100A，包括刚性区域R和比刚性区域R柔韧的柔性区域F；天线构件200A，设置在基体基板100A的刚性区域R的一个表面上并且包括天线图案212A；以及半导体封装件300，设置在基体基板100A的刚性区域R的另一表面上并且包括一个或更多个半导体芯片321和322。在这种情况下，天线构件200A可以为天线基板200A。天线基板200A可通过电连接结构250安装在基体基板100A的刚性区域R的一个表面上。半导体封装件300可通过电连接结构360安装在基体基板100A的刚性区域R的另一表面上。
近来，已经开发的5G射频(RF)天线模块具有如下结构：天线在印刷电路板(PCB)上按照图案形式实现以制造天线基板，利用焊球将射频集成电路(RFIC)表面安装在所制造的天线基板上，并且利用连接器将安装有RFIC的天线基板连接到同轴电缆或柔性PCB(FPCB)。在这种情况下，可通过同轴电缆或FPCB将天线模块最终物理连接和/或电连接到主板。然而，在这种情况下，由同轴电缆或FPCB以及天线基板占据的面积可能非常大。因此，在显著减小天线模块的尺寸方面可能存在困难，并且可能增大RF信号的路径，从而将可能产生信号损耗。另外，在显著减小天线模块的厚度方面可能存在限制。
另一方面，在根据示例性实施例的天线模块500A中，刚柔PCB(RFPCB)可用作基体基板100A，天线基板200A和半导体封装件300可分别安装在基体基板100A的刚性区域R的相对表面上，并且连接器150等可连接到柔性区域F，从而天线模块本身可被连接到主板。也就是说，可不需要单独的同轴电缆或单独的FPCB。因此，可显著减小天线模块500A的尺寸，并且可显著减小RF信号的路径以减小信号损耗。另外，由于RFIC 321、电源管理IC(PMIC)322和各种无源组件325被封装为单个的封装件并且设置在半导体封装件300中，因此可增大集成度，从而可提高天线模块的性能并且还可显著减小天线模块的厚度。
在下文中，将参照附图更详细地描述根据示例性实施例的天线模块500A的组件。
基体基板100A可以为具有刚性区域R和柔性区域F的普通的刚柔印刷电路板(RFPCB)。例如，基体基板100A可通过如下步骤形成：在柔性覆铜层压板(FCCL)的相对表面的局部区域上积聚(build up)绝缘层和布线层以实现刚性区域R，并且在FCCL的相对表面上的其他局部区域上不执行积聚工艺以实现柔性区域F或者在FCCL的相对表面上的其他局部区域上执行积聚工艺然后去除其他局部区域的积聚(例如，层叠)的绝缘层和布线层以实现柔性区域F，在FCCL中，铜箔层形成在利用具有柔性特性的材料(诸如，聚酰亚胺)形成的芯层的相对表面上。在这种情况下，由于为了实现柔性区域F去除了局部区域的积聚的绝缘层和布线层并且为了实现刚性区域R保留了局部区域的积聚的绝缘层和布线层，因此柔性区域F的厚度可小于刚性区域R的厚度。为了提供电连接路径，可在FCCL中形成贯穿布线，并且可在积聚的绝缘层中形成用于使形成在不同层上的布线层彼此电连接的布线过孔。然而，基体基板100A不限于此，并且可以为通过例如无芯工艺形成的任意已知的刚柔PCB(RFPCB)。
芯层的材料可以为具有柔性特性的绝缘材料(诸如，聚酰亚胺、聚醚对苯二甲酸酯、聚萘二甲酸乙二醇酯等)。然而，芯层的材料不限于此，并且可以为具有柔性特性的任意已知的绝缘材料。绝缘材料可用作绝缘层中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包括诸如玻璃纤维(或玻璃布或玻璃织物)和/或无机填料的增强材料以及热固性树脂和热塑性树脂的材料(例如，半固化片或ABF(Ajinomoto Build-up Film))。然而，绝缘层中的每个的材料不限于此，而还可以为感光介电(PID)树脂。当绝缘层的材料彼此相同时，绝缘层之间的边界可以是明显的。
布线层可包括各种信号图案、接地图案、电力图案等。布线层中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，但不限于此。贯穿布线和布线过孔可使形成在不同层上的布线层彼此电连接，结果在基体基板100A中形成电路径。贯穿布线和布线过孔可包括信号过孔、接地过孔和电力过孔等。贯穿布线和布线过孔中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。贯穿布线和布线过孔中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔中的每个的壁形成。另外，贯穿布线和布线过孔中的每个可具有所有任意已知的竖直截面形状(诸如圆柱形形状、沙漏形形状、锥形形状等)。
连接器150可设置在基体基板100A的柔性区域F的端部上。当天线模块500A设置在设备中时，连接器150可使天线模块500A物理连接和/或电连接到设备中的其他组件。连接器150可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的任意已知的导电材料。
天线基板200A可以为其上形成有天线图案212A的普通的印刷电路板(PCB)。例如，天线基板200A可具有绝缘层和布线层积聚在覆铜层压板(CCL)的相对表面或一个表面上的结构，在CCL中，铜箔层形成在利用诸如半固化片的材料形成的芯层的相对表面上。为了提供电连接路径，可在CCL中形成贯穿布线，并且可在积聚绝缘层中形成用于使形成在不同层上的布线层彼此电连接的布线过孔。然而，天线基板200A不限于此，并且可以为通过例如无芯工艺形成的PCB。
绝缘材料可用作芯层的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包括诸如玻璃纤维(或玻璃布或玻璃织物)和/或无机填料的增强材料以及热固性树脂和热塑性树脂的材料(例如，半固化片)。然而，芯层的材料不限于此，并且可以为玻璃板或陶瓷板。可选地，具有低的介电损耗的液晶聚合物(LCP)也可用作芯层的材料，以减小信号损耗。
绝缘材料可用作绝缘层中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包括诸如无机填料的增强材料以及热固性树脂和热塑性树脂的材料(例如，除了上述半固化片之外的ABF)。可选地，PID可用作绝缘层中的每个的材料。可选地，具有低的介电损耗的LCP也可用作绝缘层的材料以减小信号损耗。当绝缘层的材料彼此相同时，绝缘层之间的边界可以是明显的。
布线层可包括基本上实现毫米波/5G天线等的天线图案212A，并且还可包括接地图案、馈电图案、电阻器图案等。根据天线图案212A的布置和形状，天线图案212A可以为偶极子天线、贴片天线等。接地图案可具有接地面的形式。天线图案212A可被设置在相同高度上的接地图案围绕，但不限于此。布线层可包括信号图案、电力图案、电阻器图案等。布线层中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，但不限于此。
贯穿布线和布线过孔可使形成在不同层上的布线层彼此电连接，结果在天线基板200A中形成电路径。贯穿布线和布线过孔可包括馈电过孔，并且可包括接地过孔等。另外，贯穿布线和布线过孔可包括信号过孔、电力过孔等。馈电过孔可按照电方式和/或信号方式连接到天线图案212A。一些接地过孔可紧密地围绕馈电过孔。贯穿布线和布线过孔中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。贯穿布线和布线过孔中的每个可利用导电材料完全地填充，或者导电材料可沿着通路孔中的每个的壁形成。另外，贯穿布线和布线过孔中的每个可具有所有任意已知的竖直截面形状(诸如，圆柱形形状、沙漏形形状、锥形形状等)。
电连接结构250可被构造为使天线基板200A物理连接和/或电连接到基体基板100A。电连接结构250中的每个可利用低熔点金属(诸如，锡(Sn)或包括锡(Sn)的合金)形成。更详细地，电连接结构250中的每个可利用焊料等形成。然而，这仅是示例，电连接结构250中的每个的材料没有具体地局限于此。电连接结构250中的每个可以为焊盘、焊球、引脚等。电连接结构250可形成为多层结构或单层结构。当电连接结构250形成为多层结构时，电连接结构250可包括铜(Cu)柱和焊料。当电连接结构250形成为单层结构时，电连接结构250可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构250不限于此。电连接结构250的数量、间距、布置形式等没有具体地限制，并且本领域技术人员可根据设计细节进行充分修改。
半导体封装件300可包括半导体芯片321和322。半导体封装件300还可包括无源组件325。如上所述，各种类型的半导体芯片321和322以及无源组件325可被封装为单个的半导体封装件300，从而即使天线模块具有小的厚度，仍可实现能够稳定地实现天线模块中所需的各种性能的半导体封装件300。半导体封装件300可包括：包封剂，包封半导体芯片321和322以及无源组件325；以及连接结构，使半导体芯片321和322以及无源组件325重新分布并且使半导体芯片321和322以及无源组件325彼此电连接，这将在下面详细地描述。
半导体芯片321和322可包括执行不同功能的第一半导体芯片321和第二半导体芯片322。在这种情况下，第一半导体芯片321可以为射频集成电路(RFIC)，第二半导体芯片322可以为电源管理IC(PMIC)，并且第一半导体芯片321和第二半导体芯片322可在单个半导体封装件300内彼此电连接。
无源组件325可以为任意已知的无源组件(诸如，电容器、电感器等)。作为非限制性示例，无源组件325可以为多层陶瓷电容器(MLCC)、功率电感器(PI)等。
电连接结构360可被构造为使半导体封装件300物理连接和/或电连接到基体基板100A。电连接结构360中的每个可利用低熔点金属(诸如，锡(Sn)或包括锡(Sn)的合金)形成。更详细地，电连接结构360中的每个可利用焊料等形成。然而，这仅是示例，电连接结构360中的每个的材料没有具体地局限于此。电连接结构360中的每个可以为焊盘、焊球、引脚等。电连接结构360可形成为多层结构或单层结构。当电连接结构360形成为多层结构时，电连接结构360可包括铜(Cu)柱和焊料。当电连接结构360形成为单层结构时，电连接结构360可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构360不限于此。电连接结构360的数量、间距、布置形式等没有具体地限制，并且本领域技术人员可根据设计细节进行充分修改。
图10是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图。
参照图10，在根据本公开中的另一示例性实施例的天线模块500B中，天线构件200B可与基体基板100B一体化。更详细地，天线构件200B可积聚在基体基板100B的刚性区域R的一个表面上。也就是说，当制造基体基板100B时，包括天线图案212A、接地图案、馈电图案、电阻器图案和各种过孔的积聚层可附加地形成在基体基板100B的刚性区域R上然后可用作天线构件200B，而不是形成单独的天线基板然后将单独的天线基板安装在基体基板100B上。如上所述，当天线构件200B与基体基板100B一体地形成时，可显著减小天线模块500B的尺寸，并且可显著减小RF信号的路径。
其他构造与上述根据示例性实施例的天线模块500A中的其他构造重复，因此省略其详细描述。
图11是在天线模块中使用的根据示例性实施例的半导体封装件的示意性截面图。
参照图11，根据示例性实施例的半导体封装件300A可包括：框架310，具有第一通孔至第三通孔310HA、310HB和310HC并且包括多个布线层312a和312b；第一半导体芯片321，设置在第一通孔310HA中并且具有第一有效表面和与第一有效表面相对的第一无效表面，第一有效表面上设置有第一连接焊盘321P；第二半导体芯片322，设置在第二通孔310HB中并具有第二有效表面和与第二有效表面相对的第二无效表面，第二有效表面上设置有第二连接焊盘322P；一个或更多个无源组件325，设置在第三通孔310HC中；包封剂331和332，覆盖框架310、第一半导体芯片321的第一无效表面、第二半导体芯片322的第二无效表面和无源组件325中的每个的至少部分并且填充第一通孔310HA、第二通孔310HB和第三通孔310HC的至少部分；以及连接结构340，设置在框架310、第一半导体芯片321的第一有效表面、第二半导体芯片322的第二有效表面和无源组件325上并包括电连接到第一连接焊盘321P、第二连接焊盘322P和无源组件325中的每个的重新分布层342a和342b。
框架310可包括布线层312a和312b，以因此减小连接结构340的层数。另外，框架310可根据绝缘层311的特定材料提高半导体封装件300A的刚性，并且用于确保包封剂331和332的厚度的均匀性。可通过框架310的布线层312a和312b以及连接过孔313在半导体封装件300A中设置竖直电路径。框架310可具有第一通孔310HA、第二通孔310HB和第三通孔310HC。第一半导体芯片321、第二半导体芯片322以及无源组件325可分别并排地设置在第一通孔310HA、第二通孔310HB和第三通孔310HC中，以与框架310间隔开预定距离。半导体芯片321和322以及无源组件325的侧表面可被框架310围绕。然而，这样的形式仅是示例，并且可进行各种修改以具有其他形式，框架310可根据这样的形式执行其他功能。
框架310可包括：绝缘层311；第一布线层312a，设置在绝缘层311的上表面上；第二布线层312b，设置在绝缘层311的下表面上；以及连接过孔313，贯穿绝缘层311并且使第一布线层312a和第二布线层312b彼此电连接。框架310的第一布线层312a和第二布线层312b的厚度可大于连接结构340的重新分布层342a和342b的厚度。由于框架310的厚度可与半导体芯片321和322等的厚度类似或者大于半导体芯片321和322等的厚度，因此第一布线层312a和第二布线层312b也可根据框架310的规格通过基板工艺形成为具有大的尺寸。另一方面，为了纤薄化，连接结构340的重新分布层342a和342b可通过半导体工艺形成为具有小的尺寸。
绝缘层311的材料没有具体限制。例如，绝缘材料可用作绝缘层311的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片等)，但不限于此。例如，具有所需要的材料特性的玻璃基绝缘材料或陶瓷基绝缘材料可用作绝缘层311的材料。
布线层312a和312b可用于使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P重新分布。另外，当半导体封装件300A电连接到设置在半导体封装件300A上方和半导体封装件300A下方的其他组件时，布线层312a和312b可用作连接图案。布线层312a和312b中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层312a和312b可根据相应层的设计执行各种功能。例如，布线层312a和312b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，布线层312a和312b可包括过孔焊盘等。
连接过孔313可使形成在不同层上的布线层312a和312b彼此电连接，结果在框架310中形成电路径。连接过孔313中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。连接过孔313中的每个可利用导电材料完全填充，或者导电材料可沿着连接通路孔中的每个的壁形成。另外，连接过孔313中的每个可具有任意已知的形状(诸如，沙漏形形状、圆柱形形状等)。连接过孔313还可包括信号连接过孔、接地连接过孔等。
如果需要，金属层315还可设置在框架310的通孔310HA、310HB和310HC的壁中的每个上。金属层315可形成在通孔310HA、310HB和310HC中的每个的整个壁上以围绕半导体芯片321和322以及无源组件325。因此，可改善散热特性，并且可实现电磁波屏蔽效果。金属层315可延伸至框架310的上表面和下表面，即，绝缘层311的上表面和下表面。金属层315的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。金属层315可电连接到第一布线层312a和/或第二布线层312b的接地图案和/或电力图案以用作接地面。
半导体芯片321和322中的每个可以为按照数量为数百至数百万或更多的元件集成在单个芯片中而提供的处于裸态的集成电路(IC)。例如，第一半导体芯片321的IC可以为RFIC，第二半导体芯片322的IC可以为PMIC。半导体芯片321可包括其上形成有各种电路的主体321B，半导体芯片322可包括其上形成有各种电路的主体322B并且连接焊盘321P可形成在主体321B的有效表面上，连接焊盘322P可形成在主体322B的有效表面上。主体321B和322B中的每个可基于例如有效晶圆形成。在这种情况下，主体321B和322B中的每个的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘321P和322P可分别使半导体芯片321和322电连接到其他组件，并且连接焊盘321P和322P中的每个的材料可以为诸如铝(Al)的导电材料，但不限于此。半导体芯片321和322的有效表面指的是半导体芯片321和322的设置有连接焊盘321P和322P的表面，并且半导体芯片321和322的无效表面指的是半导体芯片321和322的与有效表面相对的表面。钝化层321S和322S可形成在半导体芯片321和322的有效表面上，钝化层321S和322S具有使连接焊盘321P和322P的至少部分暴露的开口并且利用氧化物层、氮化物层等形成。半导体芯片321和322可按照有效表面朝上的形式设置。因此，当在如上所述的天线模块500A和500B中使用半导体芯片321和322时，半导体芯片321和322到天线基板100A或100B可具有最小的信号路径。
无源组件325可与半导体芯片321和322并排地设置在第三通孔310HC中。无源组件325可以为诸如电容器、电感器等的任意已知的无源组件。作为非限制性示例，无源组件325可以为MLCC和功率电感器中的至少一种。无源组件325可通过连接结构340电连接到半导体芯片321和322的连接焊盘321P和322P。无源组件325的数量没有具体地限制。在根据示例性实施例的半导体封装件300a中，多个无源组件325可与半导体芯片321和322一起设置一个封装件中。因此，可显著减小组件之间的间距，因此可使半导体封装件300A最小化。另外，可显著减小半导体芯片321和322与无源组件325之间的电路径以抑制噪声。
包封剂331和332可被构造为保护半导体芯片321和322、无源组件325等并且提供绝缘区域。包封剂331和332的包封形式没有具体地限定，并且可以为包封剂331和332包围半导体芯片321和322的至少部分以及无源组件325的至少部分的形式。例如，包封剂331和332可覆盖框架310的下表面，覆盖半导体芯片321和322的侧表面和无效表面，并且覆盖无源组件325的侧表面和下表面。另外，包封剂331和332可填充通孔310HA、310HB和310HC中的相应空间的至少部分。包封剂331和332的特定材料没有具体地限制，并且可以为例如绝缘材料(诸如，ABF等)。可选地，感光包封剂(PIE)可用作包封剂331和332中的每个的材料。如果需要，导热材料和/或磁性材料可包括在包封剂331和332中(更具体地，第二包封剂332中)以提高散热特性和/或电磁波屏蔽特性。
包封剂331和332可包括：第一包封剂331，覆盖框架310和无源组件325中的每个的至少部分并且填充第三通孔310HC的至少部分；以及第二包封剂332，覆盖第一包封剂331以及第一半导体芯片321和第二半导体芯片322中的每个的至少部分并且填充第一通孔310HA和第二通孔310HB中的每个的至少部分。如上所述，当执行两个或更多个包封工艺而不是一个包封工艺时，可显著减少在安装无源组件325时出现的由于无源组件325的安装缺陷或异物的影响而引起的半导体芯片321和322的良率问题。
背侧布线层334和背侧金属层336可设置在包封剂331和332的下表面上。背侧布线层334可通过贯穿包封剂331和332的背侧连接过孔335连接到框架310的第二布线层312b。背侧金属层336可通过贯穿包封剂331和332的背侧金属过孔337连接到框架310的金属层315。背侧布线层334、背侧金属层336、背侧连接过孔335和背侧金属过孔337中的每个可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。背侧布线层334可包括信号图案、信号过孔焊盘等。背侧金属层336可覆盖半导体芯片321和322的无效表面以及无源组件325，并且可通过背侧金属过孔337连接到金属层315以实现优异的散热效果和优异的电磁波屏蔽效果。背侧金属层336可连接到框架310的布线层312a和312b的接地图案和/或电力图案以用作地。
连接结构340可使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P重新分布。半导体芯片321和322的具有各种功能的数十至数百的连接焊盘321P和322P可通过连接结构340重新分布。另外，连接结构340可使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P电连接到无源组件325。另外，连接结构340可提供如上所述的天线模块500A或500B的半导体封装件与基体基板100A或100B、天线构件200A或200B等之间的电连接路径。
在示例性实施例中，连接结构340可包括：第一绝缘层341a，设置在框架310和无源组件325上；第一重新分布层342a，设置在第一绝缘层341a的上表面上；第一连接过孔343a，贯穿第一绝缘层341a并且使无源组件325和第一重新分布层342a彼此电连接；第二绝缘层341b，设置在第一绝缘层341a的上表面和半导体芯片321和322的有效表面上并且覆盖第一重新分布层342a的至少部分；第二重新分布层342b，设置在第二绝缘层341b的上表面上；以及第二连接过孔343b，贯穿第二绝缘层341b并且使第一重新分布层342a与第二重新分布层342b、半导体芯片321的连接焊盘321P与第二重新分布层342b、半导体芯片322的连接焊盘322P与第二重新分布层342b彼此电连接。
第一绝缘层341a的材料可以为绝缘材料。在这种情况下，绝缘材料可以为包括无机填料(诸如，二氧化硅或氧化铝)的非感光绝缘材料(例如，ABF)。在这种情况下，可更有效地解决由于裂纹的出现而导致的脱层问题和缺陷问题。另外，还可有效地解决由于第一包封剂331的材料的渗出而导致无源组件325的电极未被敞开的缺陷问题。也就是说，当包括无机填料的非感光绝缘材料被用作第一绝缘层341a的材料时，可更有效地解决当PID被用作第一绝缘层341a的材料时出现的问题。
第二绝缘层341b的材料可以为PID。在这种情况下，可通过光刻过孔引入精细的节距，并且因此如在一般情况下，半导体芯片321和322的数十至数百个连接焊盘321P和322P可被非常有效地重新分布。PID可包括少量的无机填料或者可不包括无机填料。也就是说，可选择性控制用于使无源组件325重新分布的第一重新分布层342a、形成有第一连接过孔343a的第一绝缘层341a、用于使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P重新分布的第二重新分布层342b以及形成有第二连接过孔343b的第二绝缘层341b的材料，结果得到更优异的协同效应。如果需要，具有低的介电散热因子的PID可用作第二绝缘层341b的材料。
如果需要，利用包括无机填料的非感光绝缘材料形成的第一绝缘层341a可以为多个层，利用PID形成的第二绝缘层可以为多个层，并且第一绝缘层341a和第二绝缘层341b两者可以为多个层。
第一通孔310HA和第二通孔310HB可贯穿利用非感光绝缘材料形成的第一绝缘层341a，并且当第一绝缘层341a为多层时，第一通孔310HA和第二通孔310HB可贯穿多个层中的全部。也就是说，第一通孔310HA和第二通孔310HB的深度可深于第三通孔310HC的深度，并且第一通孔310HA和第二通孔310HB的上表面可设置在位于第三通孔310HC的上表面上方的高度上。也就是说，这些上表面之间可具有高度差。第一通孔310HA和第二通孔310HB的上表面可以为第二绝缘层341b的下表面，并且第三通孔310HC的上表面可以为第一绝缘层341a的下表面。半导体芯片321和322的有效表面可设置在位于无源组件325的上表面上方的高度上。例如，半导体芯片321和322的有效表面可与第一布线层312a的上表面基本共面。也就是说，可首先形成第一绝缘层341a和第一重新分布层342a以使无源组件325重新分布，并且然后可在另一高度上形成第二绝缘层341b和第二重新分布层342b，以使半导体芯片321和322重新分布。在这种情况下，可更有效地解决脱层问题和裂纹出现的问题。
第一绝缘层341a的热膨胀系数(CTE)可小于第二绝缘层341b的热膨胀系数。原因是：第一绝缘层341a包括无机填料。如果需要，第二绝缘层341b还可包括少量的无机填料。然而，在这种情况下，包括在第一绝缘层341a中的无机填料的重量百分比可大于包括在第二绝缘层341b中的无机填料的重量百分比。因此，第一绝缘层341a的CTE可小于第二绝缘层341b的CTE。由于考虑到具有相对更大量的无机填料以具有相对小的CTE的第一绝缘层341a在抑制由于低的热硬化收缩引起的翘曲方面是有利的，因此可有效地解决上述脱层问题和裂纹出现的问题，并且还可有效地解决无源组件325的电极未被敞开的缺陷问题。
第一重新分布层342a可使无源组件325的电极重新分布以使无源组件325的电极电连接到半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P。也就是说，第一重新分布层342a可用作重新分布层(RDL)。第一重新分布层342a的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一重新分布层342a可根据设计执行各种功能。例如，第一重新分布层342a可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，第一重新分布层342a可包括过孔焊盘等。
第二重新分布层342b可使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P重新分布以使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P电连接到第一电连接结构360。也就是说，第二重新分布层342b可用作重新分布层(RDL)。第二重新分布层342b的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二重新分布层342b也可根据设计执行各种功能。例如，第二重新分布层342b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，第二重新分布层342b可包括过孔焊盘、电连接结构焊盘等。
第一连接过孔343a可使无源组件325和第一重新分布层342a彼此电连接。第一连接过孔343a可与无源组件325中的每个的电极物理接触。也就是说，无源组件325可以为嵌入式组件而不是使用焊料凸块等的表面安装型组件，并且可与第一连接过孔343a直接接触。第一连接过孔343a中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一连接过孔343a中的每个可利用导电材料完全地填充，或者导电材料也可沿着通路孔中的每个的壁形成。另外，第一连接过孔343a中的每个可具有锥形形状。
第二连接过孔343b可使形成在不同层上的第一重新分布层342a和第二重新分布层342b彼此电连接，并且使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P与第二重新分布层342b彼此电连接。第二连接过孔343b可与半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P物理接触。也就是说，半导体芯片321和322可按照裸片的形式在不存在单独的凸块等的状态下直接连接到连接结构340的第二连接过孔343b。第二连接过孔343b中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二连接过孔343b也可利用导电材料完全地填充，或者导电材料也可沿着通路孔中的每个的壁形成。另外，第二连接过孔343b中的每个也可具有锥形形状。
第一钝化层350可设置在连接结构340上。第一钝化层350可保护连接结构340免受外部的物理损坏或化学损坏。第一钝化层350可具有使连接结构340的第二重新分布层342b的至少部分暴露的开口。形成在第一钝化层350中的开口的数量可以为数十至数千。第一钝化层350可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，第一钝化层350可利用ABF形成。然而，第一钝化层350不限于此，并且还可利用PID、阻焊剂等形成。
电连接到暴露的第二重新分布层342b的多个第一电连接结构360可设置在第一钝化层350的开口上。第一电连接结构360可被构造为使半导体封装件300A物理连接和/或电连接到基体基板100A或100B。第一电连接结构360中的每个可利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金，更具体地，焊料)形成。然而，这仅是示例，并且第一电连接结构360中的每个的材料不被具体地局限于此。第一电连接结构360中的每个可以为焊盘、焊球、引脚等。第一电连接结构360可形成为多层或单层结构。当第一电连接结构360形成为多层结构时，第一电连接结构360可包括铜(Cu)柱和焊料。当第一电连接结构360形成为单层结构时，第一电连接结构360可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且第一电连接结构360不限于此。第一电连接结构360的数量、间距、布置等没有具体的限制，并且本领域技术人员可根据设计细节进行充分修改。第一电连接结构360中的至少一个可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片321和322的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
覆盖背侧布线层334的至少部分和/或背侧金属层336的至少部分的第二钝化层380可设置在包封剂331和332下方。第二钝化层380可保护背侧布线层334和/或背侧金属层336免受外部的物理损坏或化学损坏。第二钝化层380还可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，第二钝化层380可利用ABF形成。然而，第二钝化层380不限于此，并且还可利用PID、阻焊剂等形成。
第二钝化层380可具有使背侧布线层334和/或背侧金属层336的至少部分暴露的开口，并且多个第二电连接结构390可设置在开口上。如果需要，第二电连接结构390可被构造为使天线模块500A或500B物理连接和/或电连接到主板等。第二电连接结构390中的每个可利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金，更具体地，焊料)形成。然而，这仅是示例，并且第二电连接结构390中的每个的材料没有具体地局限于此。第二电连接结构390中的每个可以为焊盘、焊球、引脚等。第二电连接结构390可形成为多层或单层结构。当第二电连接结构390形成为多层结构时，第二电连接结构390可包括铜(Cu)柱和焊料。当第二电连接结构390形成为单层结构时，第二电连接结构390可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且第二电连接结构390不限于此。第二电连接结构390的数量、间距、布置等没有具体地限制，并且本领域技术人员可根据设计细节进行充分修改。第二电连接结构390中的至少一个可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片321和322的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
图12是在天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
参照图12，在根据另一示例性实施例的半导体封装件300B中，框架310可包括：第一绝缘层311a；第一布线层312a，嵌在第一绝缘层311a的上侧中使得其上表面被暴露；第二布线层312b，设置在第一绝缘层311a的下表面上；第二绝缘层311b，设置在第一绝缘层311a的下表面上并且覆盖第二布线层312b；以及第三布线层312c，设置在第二绝缘层311b的下表面上。由于框架310可包括大量的布线层312a、312b和312c，因此可进一步简化连接结构340。因此，可抑制良率的降低，良率的降低取决于在形成连接结构340的工艺中出现的缺陷。第一布线层312a和第二布线层312b以及第二布线层312b和第三布线层312c可分别通过贯穿第一绝缘层311a的第一连接过孔313a和贯穿第二绝缘层311b的第二连接过孔313b彼此电连接。
当第一布线层312a嵌在第一绝缘层311a中时，可显著减少由于第一布线层312a的厚度产生的台阶，因此，连接结构340的绝缘距离可变得恒定。也就是说，从连接结构340的重新分布层342a到第一绝缘层311a的上表面的距离与从连接结构340的重新分布层342a到半导体芯片321和322的连接焊盘321P和322P的距离之间的差可小于第一布线层312a的厚度。因此，连接结构340的高密度的布线设计可以是容易的。
连接结构340的重新分布层342a和框架310的第一布线层312a之间的距离可大于连接构件340的重新分布层342a和半导体芯片321和322的连接焊盘321P和322P之间的距离。原因是：第一布线层312a可凹入到第一绝缘层311a中。如上所述，当第一布线层312a凹入到第一绝缘层311a中时，使得第一绝缘层311a的上表面和第一布线层312a的上表面之间具有台阶，可防止包封剂332的材料渗出而污染第一布线层312a的现象。框架310的第二布线层312b可设置在半导体芯片321和322中的每个的有效表面和无效表面之间的高度上。
框架310的布线层312a、312b和312c的厚度可大于连接结构340的重新分布层342a和342b的厚度。由于框架310的厚度可等于或大于半导体芯片321和322的厚度，因此布线层312a、312b和312c可根据框架310的规格而形成为具有大的尺寸。另一方面，为了纤薄化，连接结构340的重新分布层342a和342b可形成为具有相对小于布线层312a、312b和312c的尺寸的尺寸。
绝缘层311a和311b中的每个的材料没有具体地限制。例如，绝缘材料可用作绝缘层311a和311b中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF、FR-4、双马来酰亚胺三嗪(BT)等)。可选地，PID树脂也可用作绝缘材料。
布线层312a、312b和312c可用于使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P重新分布。布线层312a、312b和312c中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层312a、312b和312c可根据相应层的设计执行各种功能。例如，布线层312a、312b和312c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，布线层312a、312b和312c可包括信号过孔焊盘、接地过孔焊盘等。另外，布线层312a、312b和312c可包括馈电图案。
连接过孔313a和313b可使形成在不同层上的布线层312a、312b和312c彼此电连接，结果在框架310中形成电路径。连接过孔313a和313b中的每个的材料可以为导电材料。连接过孔313a和313b中的每个可利用导电材料完全地填充，或者导电材料也可沿着通路孔中的每个的壁形成。另外，连接过孔313a和313b中的每个可具有其方向与连接结构340的重新分布过孔343a和343b中的每个的方向相反的锥形形状。当形成用于第一连接过孔313a的孔时，第一布线层312a的焊盘的一些可用作阻挡件，因此在第一连接过孔313a中的每个具有其下表面的宽度大于上表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一连接过孔313a可与第二布线层312b的焊盘图案一体化。另外，当形成用于第二连接过孔313b的孔时，第二布线层312b的焊盘中的一些可用作阻挡件，因此在第二连接过孔313b中的每个具有其下表面的宽度大于上表面的宽度的锥形形状的工艺中可以是有利的。在这种情况，第二连接过孔313b可与第三布线层312c的焊盘图案一体化。
其他构造与上述根据示例性实施例的半导体封装件300A的其他构造重复，因此省略其详细描述。
图13是示出在天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
参照图13，在半导体封装件300C中，框架310可包括：第一绝缘层311a；第一布线层312a和第二布线层312b，分别设置在第一绝缘层311a的上表面和下表面上；第二绝缘层311b，设置在第一绝缘层311a的上表面上并且覆盖第一布线层312a；第三布线层312c，设置在第二绝缘层311b的上表面上；第三绝缘层311c，设置在第一绝缘层311a的下表面上并覆盖第二布线层312b；以及第四布线层312d，设置在第三绝缘层311c的下表面上。由于框架310可包括大量的布线层312a、312b、312c和312d，因此还可进一步简化连接结构340。因此，可抑制根据在形成连接结构340的工艺中出现的缺陷的良率的降低。另外，第一布线层312a、第二布线层312b、第三布线层312c和第四布线层312d可通过贯穿第一绝缘层311a的第一连接过孔313a、贯穿第二绝缘层311b的第二连接过孔313b和贯穿第三绝缘层311c的第三连接过孔313c彼此电连接。
绝缘层311a、311b和311c中的每个的材料没有具体地限制。例如，绝缘材料可用作绝缘层311a、311b和311c中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF、RF-4、BT等)。可选地，PID树脂也可用作绝缘材料。
第一绝缘层311a的厚度可大于第二绝缘层311b的厚度和第三绝缘层311c的厚度。第一绝缘层311a可基本上相对厚以保持刚性，并且第二绝缘层311b和第三绝缘层311c可被引入以形成更多数量的布线层312c和312d。第一绝缘层311a可包括与第二绝缘层311b和第三绝缘层311c的绝缘材料不同的绝缘材料。例如，第一绝缘层311a可以为例如包括芯材料、填料和绝缘树脂的半固化片，并且第二绝缘层311b和第三绝缘层311c可以为包括填料和绝缘树脂的ABF膜或PID膜。然而，第一绝缘层311a的材料以及第二绝缘层311b和第三绝缘层311c的材料不限于此。
布线层312a、312b、312c和312d可用于使半导体芯片321的连接焊盘321P和半导体芯片322的连接焊盘322P重新分布。布线层312a、312b、312c和312d中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层312a、312b、312c和312d可根据相应层的设计执行各种功能。例如，布线层312a、312b、312c和312d可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，布线层312a、312b、312c和312d可包括信号过孔焊盘、接地过孔焊盘等。另外，布线层312a、312b、312c和312d可包括馈电图案。
第一布线层312a和第二布线层312b可设置在半导体芯片321和322中的每个的有效表面和无效表面之间的高度上。框架310的布线层312a、312b、312c和312d的厚度可大于连接结构340的重新分布层342a和342b的厚度。
连接过孔313a、313b和313c可使形成在不同层上的布线层312a、312b、312c和312d彼此电连接，结果在框架310中形成电路径。连接过孔313a、313b和313c中的每个的材料可以为导电材料。连接过孔313a、313b和313c中的每个可利用导电材料完全地填充，或者导电材料也可沿着通路孔中的每个的壁形成。第一连接过孔313a可具有沙漏形形状或圆柱形形状，第二连接过孔313b和第三连接过孔313c可具有其方向彼此相反的锥形形状。贯穿第一绝缘层311a的第一连接过孔313a的直径可大于贯穿第二绝缘层311b的第二连接过孔313b的直径和贯穿第三绝缘层311c的第三连接过孔313c的直径。
其他构造与上述根据示例性实施例的半导体封装件300A的其他构造重复，因此省略其详细描述。
如上面所阐述的，根据本公开中的示例性实施例，可提供一种尺寸可被减小并且高度也可被减小的天线模块，尽管天线模块的尺寸减小，仍可通过减小信号线的长度来显著减小RF信号的损耗。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (20)

1.一种天线模块，包括：
基体基板，包括刚性区域和比所述刚性区域柔韧的柔性区域；
天线构件，设置在所述基体基板的所述刚性区域的一个表面上并且包括天线图案；以及
半导体封装件，设置在所述基体基板的所述刚性区域的另一表面上并且包括一个或更多个半导体芯片。
2.根据权利要求1所述的天线模块，其中，所述天线构件为天线基板，并且
所述天线基板通过电连接结构安装在所述基体基板的所述刚性区域的所述一个表面上，所述电连接结构设置在所述天线基板和所述基体基板的所述刚性区域之间。
3.根据权利要求1所述的天线模块，其中，所述天线构件与所述基体基板一体化。
4.根据权利要求3所述的天线模块，其中，所述天线构件积聚在所述基体基板的所述刚性区域的所述一个表面上。
5.根据权利要求1所述的天线模块，其中，在所述半导体封装件、所述基体基板和所述天线构件的堆叠方向上，所述半导体封装件设置在所述天线构件的下方。
6.根据权利要求1所述的天线模块，其中，所述半导体封装件和所述天线构件在堆叠方向上彼此重叠。
7.根据权利要求1所述的天线模块，所述天线模块还包括设置在所述基体基板的所述柔性区域的端部上的连接器。
8.根据权利要求1所述的天线模块，其中，所述刚性区域的厚度大于所述柔性区域的厚度。
9.根据权利要求1所述的天线模块，其中，所述半导体封装件包括作为所述半导体芯片的射频集成电路和电源管理集成电路。
10.根据权利要求9所述的天线模块，其中，所述半导体封装件还包括无源组件。
11.根据权利要求10所述的天线模块，其中，所述无源组件包括电容器和电感器中的至少一种。
12.根据权利要求1所述的天线模块，其中，所述半导体封装件包括：框架，具有第一通孔；第一半导体芯片，设置在所述第一通孔中并且具有第一有效表面和与所述第一有效表面相对的第一无效表面，所述第一有效表面上设置有第一连接焊盘；包封剂，覆盖所述框架和所述第一半导体芯片的所述第一无效表面中的每个的至少部分并且填充所述第一通孔的至少部分；以及连接结构，设置在所述框架和所述第一半导体芯片的所述第一有效表面上并且包括电连接到所述第一连接焊盘的重新分布层，并且
所述第一半导体芯片为射频集成电路。
13.根据权利要求12所述的天线模块，其中，所述框架还具有与所述第一通孔间隔开的第二通孔以及与所述第一通孔和所述第二通孔间隔开的第三通孔，
第二半导体芯片设置在所述第二通孔中，所述第二半导体芯片具有第二有效表面和与所述第二有效表面相对的第二无效表面，所述第二有效表面上设置有第二连接焊盘，
无源组件设置在所述第三通孔中，
所述第二半导体芯片为电源管理集成电路，并且
所述无源组件为电容器和电感器中的至少一种。
14.根据权利要求13所述的天线模块，其中，所述包封剂包括：第一包封剂，覆盖所述框架和所述无源组件中的每个的至少部分并且填充所述第三通孔的至少部分；以及第二包封剂，覆盖所述第一包封剂以及所述第一半导体芯片和所述第二半导体芯片中的每个的至少部分并且填充所述第一通孔和所述第二通孔中的每个的至少部分。
15.根据权利要求13所述的天线模块，其中，所述无源组件通过所述连接结构的第一连接过孔连接到所述连接结构的所述重新分布层的第一重新分布层，
所述第一连接焊盘和所述第二连接焊盘通过所述连接结构的第二连接过孔连接到所述连接结构的所述重新分布层的第二重新分布层，并且
所述第一重新分布层和所述第二重新分布层设置在不同的高度上。
16.根据权利要求13所述的天线模块，其中，所述框架包括金属层，所述金属层设置在所述第一通孔至所述第三通孔的壁上并且延伸到所述框架的下表面，并且
所述半导体封装件还包括：背侧金属层，设置在所述包封剂的下表面上；以及背侧金属过孔，贯穿所述包封剂并且使所述背侧金属层连接到所述框架的所述金属层。
17.根据权利要求12所述的天线模块，其中，所述框架包括：绝缘层；第一布线层，设置在所述绝缘层的上表面上；第二布线层，设置在所述绝缘层的下表面上；以及连接过孔，贯穿所述绝缘层并且使所述第一布线层和所述第二布线层彼此电连接。
18.根据权利要求17所述的天线模块，其中，所述半导体封装件还包括：背侧布线层，设置在所述包封剂的下表面上；以及背侧连接过孔，贯穿所述包封剂并且使所述背侧布线层连接到所述框架的所述第二布线层。
19.根据权利要求12所述的天线模块，其中，所述框架包括：第一绝缘层；第一布线层，设置在所述第一绝缘层的上表面上；第二布线层，设置在所述第一绝缘层的下表面上；第二绝缘层，设置在所述第一绝缘层的所述上表面上并且覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层的上表面上；第三绝缘层，设置在所述第一绝缘层的所述下表面上并且覆盖所述第二布线层；第四布线层，设置在所述第三绝缘层的下表面上；第一连接过孔，贯穿所述第一绝缘层并且使所述第一布线层和所述第二布线层彼此电连接；第二连接过孔，贯穿所述第二绝缘层并且使所述第一布线层和所述第三布线层彼此电连接；以及第三连接过孔，贯穿所述第三绝缘层并且使所述第二布线层和所述第四布线层彼此电连接。
20.根据权利要求12所述的天线模块，其中，所述框架包括：第一绝缘层；第一布线层，嵌在所述第一绝缘层的上侧中使得所述第一布线层的上表面被暴露；第二布线层，设置在所述第一绝缘层的下表面上；第二绝缘层，设置在所述第一绝缘层的所述下表面上并且覆盖所述第二布线层；第三布线层，设置在所述第二绝缘层的下表面上；第一连接过孔，贯穿所述第一绝缘层并且使所述第一布线层和所述第二布线层彼此电连接；以及第二连接过孔，贯穿所述第二绝缘层并且使所述第二布线层和所述第三布线层彼此电连接。
CN201910370081.7A 2018-07-03 2019-05-06 天线模块 Active CN110676556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0076939 2018-07-03
KR1020180076939A KR102066903B1 (ko) 2018-07-03 2018-07-03 안테나 모듈

Publications (2)

Publication Number Publication Date
CN110676556A true CN110676556A (zh) 2020-01-10
CN110676556B CN110676556B (zh) 2021-07-06

Family

ID=69068635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910370081.7A Active CN110676556B (zh) 2018-07-03 2019-05-06 天线模块

Country Status (4)

Country Link
US (1) US10938090B2 (zh)
KR (1) KR102066903B1 (zh)
CN (1) CN110676556B (zh)
TW (1) TWI732183B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883927A (zh) * 2020-08-05 2020-11-03 中国电子科技集团公司第十四研究所 一体化5g阵列天线单元
TWI785713B (zh) * 2020-08-04 2022-12-01 聯發科技股份有限公司 射頻系統及通訊設備

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US11165136B2 (en) * 2018-09-15 2021-11-02 Qualcomm Incorporated Flex integrated antenna array
KR20200120349A (ko) * 2019-04-12 2020-10-21 동우 화인켐 주식회사 연성 인쇄회로 기판
KR20210020673A (ko) * 2019-08-16 2021-02-24 삼성전기주식회사 인쇄회로기판
US11768987B2 (en) * 2020-04-01 2023-09-26 Nxp Usa, Inc. System for facilitating secure communication in system-on-chips
TWI732517B (zh) * 2020-04-09 2021-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI768322B (zh) * 2020-04-15 2022-06-21 矽品精密工業股份有限公司 電子裝置及其製法
KR20210157643A (ko) 2020-06-22 2021-12-29 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈
KR20220065551A (ko) 2020-11-13 2022-05-20 삼성전기주식회사 패키지 구조체
CN116569413A (zh) * 2020-12-04 2023-08-08 华为技术有限公司 一种天线模组及天线阵列
WO2023213201A1 (en) * 2022-05-06 2023-11-09 Mediatek Inc. Antenna package

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
CN102298722A (zh) * 2010-06-25 2011-12-28 富士通株式会社 无线标签及制造方法
US20120217305A1 (en) * 2003-08-29 2012-08-30 Semiconductor Energy Laboratory Co., Ltd. Ic card
CN102768996A (zh) * 2012-06-18 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN103026551A (zh) * 2010-09-14 2013-04-03 株式会社村田制作所 读写用天线模块以及天线装置
CN103326104A (zh) * 2012-03-19 2013-09-25 三星电子株式会社 用于电子设备的内置天线
TW201413901A (zh) * 2012-06-29 2014-04-01 Kyocera Slc Technologies Corp 天線基板
CN104303195A (zh) * 2012-04-10 2015-01-21 斯马特拉克Ip有限公司 转频层及其制造方法
CN206301938U (zh) * 2016-12-14 2017-07-04 环旭电子股份有限公司 天线装置
US20170338542A1 (en) * 2016-05-18 2017-11-23 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
US20180019216A1 (en) * 2016-07-18 2018-01-18 Atmel Corporation Antenna on integrated circuit package
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5488593B2 (ja) * 2009-05-14 2014-05-14 株式会社村田製作所 回路基板及び回路モジュール
US8256685B2 (en) 2009-06-30 2012-09-04 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
TWI438964B (zh) 2010-01-27 2014-05-21 Murata Manufacturing Co Dielectric antenna
KR20140002542A (ko) * 2012-06-29 2014-01-08 쿄세라 에스엘시 테크놀로지 가부시키가이샤 안테나 기판
TWI557854B (zh) * 2014-12-15 2016-11-11 財團法人工業技術研究院 整合式毫米波晶片封裝結構
US9941226B2 (en) 2014-12-15 2018-04-10 Industrial Technology Research Institute Integrated millimeter-wave chip package
KR101922875B1 (ko) 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
CN107369673B (zh) 2016-05-13 2019-11-05 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
US10332843B2 (en) 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101983185B1 (ko) * 2016-08-19 2019-05-29 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120217305A1 (en) * 2003-08-29 2012-08-30 Semiconductor Energy Laboratory Co., Ltd. Ic card
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
CN102298722A (zh) * 2010-06-25 2011-12-28 富士通株式会社 无线标签及制造方法
CN103026551A (zh) * 2010-09-14 2013-04-03 株式会社村田制作所 读写用天线模块以及天线装置
CN103326104A (zh) * 2012-03-19 2013-09-25 三星电子株式会社 用于电子设备的内置天线
CN104303195A (zh) * 2012-04-10 2015-01-21 斯马特拉克Ip有限公司 转频层及其制造方法
CN102768996A (zh) * 2012-06-18 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
TW201413901A (zh) * 2012-06-29 2014-04-01 Kyocera Slc Technologies Corp 天線基板
US20170338542A1 (en) * 2016-05-18 2017-11-23 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
US20180019216A1 (en) * 2016-07-18 2018-01-18 Atmel Corporation Antenna on integrated circuit package
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN206301938U (zh) * 2016-12-14 2017-07-04 环旭电子股份有限公司 天线装置
CN107978593A (zh) * 2017-12-26 2018-05-01 深圳铨力半导体有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刁裕博: "浅谈RFID及其封装技术", 《科技资讯》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785713B (zh) * 2020-08-04 2022-12-01 聯發科技股份有限公司 射頻系統及通訊設備
CN111883927A (zh) * 2020-08-05 2020-11-03 中国电子科技集团公司第十四研究所 一体化5g阵列天线单元

Also Published As

Publication number Publication date
US20200014090A1 (en) 2020-01-09
TW202006920A (zh) 2020-02-01
KR20200004021A (ko) 2020-01-13
TWI732183B (zh) 2021-07-01
US10938090B2 (en) 2021-03-02
KR102066903B1 (ko) 2020-01-16
CN110676556B (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
CN110676556B (zh) 天线模块
US10283439B2 (en) Fan-out semiconductor package including electromagnetic interference shielding layer
US10573613B2 (en) Fan-out semiconductor package
CN110707416B (zh) 天线基板和包括天线基板的天线模块
CN109979923B (zh) 扇出型半导体封装件
US10475776B2 (en) Fan-out semiconductor package module
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
US11909099B2 (en) Antenna module
CN109727930B (zh) 扇出型半导体封装模块
CN111725148B (zh) 半导体封装件
TWI765155B (zh) 半導體封裝
CN110970399A (zh) 半导体封装件
CN110690198A (zh) 半导体封装件
US20200105694A1 (en) Open pad structure and semiconductor package comprising the same
CN111162068A (zh) 半导体封装件
CN110739286A (zh) 半导体封装件
CN110875299A (zh) 半导体封装件
CN110783295A (zh) 半导体封装件安装板
CN110993587B (zh) 半导体封装件
CN111755426A (zh) 半导体封装件
CN111244079A (zh) 封装件模块
CN111199964B (zh) 封装模块
CN111106083A (zh) 半导体封装件
CN109560077B (zh) 扇出型半导体封装模块
CN111834354A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant