KR20220065551A - 패키지 구조체 - Google Patents

패키지 구조체 Download PDF

Info

Publication number
KR20220065551A
KR20220065551A KR1020200152196A KR20200152196A KR20220065551A KR 20220065551 A KR20220065551 A KR 20220065551A KR 1020200152196 A KR1020200152196 A KR 1020200152196A KR 20200152196 A KR20200152196 A KR 20200152196A KR 20220065551 A KR20220065551 A KR 20220065551A
Authority
KR
South Korea
Prior art keywords
package
disposed
substrate
rigid
region
Prior art date
Application number
KR1020200152196A
Other languages
English (en)
Inventor
정치현
이성환
이상종
곽현상
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200152196A priority Critical patent/KR20220065551A/ko
Priority to US17/179,969 priority patent/US11488942B2/en
Priority to CN202110584811.0A priority patent/CN114497022A/zh
Publication of KR20220065551A publication Critical patent/KR20220065551A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1 기판, 상기 제1 기판 상에 배치되는 제1 몰드부를 포함하는 제1 패키지; 및 적어도 일부가 상기 제1 패키지 상에 배치되며, 리지드 영역 및 플렉서블 영역을 갖는 리지드 플렉서블 기판; 을 포함하며, 상기 제1 몰드부는, 상기 제1 기판과 상기 리지드 플렉서블 기판 사이에 배치되는, 패키지 구조체에 관한 것이다.

Description

패키지 구조체{PACKAGE STRUCTURE}
본 발명은 패키지 구조체에 관한 것이다.
MLP(Molded laser package)는 PoP(Package on package) 구조에서 PoPb(Package on package bottom) 에서 PoPt(Package on package top)의 상호 연결을 위해 사용되며, 특히 하이엔드 AP(Application processor)와 Memory의 조합으로 널리 사용되고 있다. 최근 AP 와 Memory 의 범프 수가 증가함으로써 MLP를 이용한 PoPb의 솔더볼 개수 또한 증가하여 Package size 가 증가하고 있다.
따라서, 전체 패키지의 솔더볼 및 범프의 개수를 줄여, 패키지 사이즈를 감소시킴과 동시에 신호 전달 경로는 유지할 수 있는 패키지 구조가 요구된다.
본 발명의 여러 목적 중 하나는 패키지 사이즈 감소가 가능한 패키지구조체를 제공하는 것이다.
본 발명의 여러 목적 중 다른 하나는, 메인보드 이외에 다른 경로를 통해, 패키지 간 신호 전달이 가능한 패키지 구조체를 제공하는 것이다.
본 발명의 일례에 따른 패키지 구조체는 제1 기판, 상기 제1 기판 상에 배치되는 제1 몰드부를 포함하는 제1 패키지; 및 적어도 일부가 상기 제1 패키지 상에 배치되며, 리지드 영역 및 플렉서블 영역을 갖는 리지드 플렉서블 기판; 을 포함하며, 상기 제1 몰드부는, 상기 제1 기판과 상기 리지드 플렉서블 기판 사이에 배치되는 것일 수 있다.
또는, 일례에 따른 패키지 실장기판은 메인보드; 상기 메인보드 상에 배치되며, 제1 및 제2 기판을 각각 포함하는 제1 및 제2 패키지; 상기 메인보드와 상기 제1 및 제2 기판을 연결하는 솔더볼; 및 제1 및 제2 리지드 영역과 플렉서블 영역을 포함하는 리지드 플렉서블 기판; 을 포함하며, 상기 제1 리지드 영역은 상기 제1 패키지의 적어도 일부 상에 배치되어 상기 제1 패키지와 전기적으로 연결되고, 상기 제2 리지드 영역은 상기 제2 패키지의 적어도 일부 상에 배치되어 상기 제2 패키지와 전기적으로 연결되는 것일 수도 있다.
본 발명의 여러 효과 중 하나로 박형화에 유리한 비대칭 형태의 전자부품 내장기판을 제공할 수 있다.
본 발명의 여러 효과 중 다른 하나로, 메인보드 이외에 다른 경로를 통해, 패키지 간 신호 전달이 가능한 패키지 구조체를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 본 발명의 제1 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 4는 본 발명의 제2 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 5는 본 발명의 제3 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 6은 본 발명의 제4 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 7은 본 발명의 제5 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 8은 본 발명의 제6 실시예에 따른 패키지 실장기판을 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 발명에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 전자부품 내장기판 (1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자부품 내장기판(1121)은 다층 인쇄회로기판 내에 전자부품이 내장된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 본 발명의 제1 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도면을 참조하면, 본 발명의 제1 실시예에 따른 패키지 구조체(901)는, 제1 패키지(100) 및 제1 패키지(100) 상에 배치된 리지드 플렉서블 기판(300)을 포함한다.
제1 패키지(100)는, 제1 기판(110), 제1 기판(110) 상에 배치된 제1 전자부품(120), 상기 제1 기판(110) 상에 배치되어, 상기 제1 전자부품(120)을 덮는 제1 몰드부(130), 상기 제1 몰드부(130)에 형성된 제1 비아(141), 상기 제1 비아(141) 내부에 배치된 제1 접속부재(151)를 포함할 수 있다.
리지드 플렉서블 기판(300)은, 리지드 영역(310)과 플렉서블 영역(320)으로 구분될 수 있으며, 리지드 영역(310)은 플렉서블 영역(320)에 비하여 굴곡성이 적은 부분이고, 플렉서블 영역(320)은 리지드 영역(310)에 비하여 굴곡성이 큰 부분이며, 플렉서블 영역(320)의 적어도 일부는 휘어질 수 있다.
이하, 제1 실시예에 따른 패키지 구조체(901) 각각의 구성을 보다 상세히 설명하도록 한다.
제1 기판(110)은, 제1 패키지(100)의 일 구성으로서, 도시되지는 않았지만, 내부에 복수의 절연층 및 복수의 절연층 상에 배치되어 신호를 전달하는 복수의 배선층 및 복수의 비아층을 포함할 수 있다. 또한, 복수의 배선층의 형성과 같이, 제1 기판(110)을 외부 요소와 접속시키는 제1 패드(111, 미도시)가 제1 기판(110)의 외층에 배치될 수 있고, 상기 제1 패드(111)의 적어도 일부를 노출시키는 솔더레지스트층이 배치될 수도 있다.
절연층으로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(Prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다.
배선층으로는, 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 코어 배선층(112a, 112b)은 AP(Additive Process), SAP(Semi Additive Process), MSAP(Modified Semi Additive Process), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 필요에 따라서, 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴일 수도 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
제1 전자부품(120)은 제1 기판(110) 상에 배치되어, 제1 기판(110)과 전기적으로 연결될 수 있다. 제1 전자부품(120)은, 제1 기판(110)과의 전기적 연결을 위하여, 외부에 패드가 부착되어 있을 수 있다. 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit) 다이일 수 있다. 예를 들면, 제1 전자부품(120)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기타 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리나, 아날로그-디지털 컨버터, 또는 ASIC(application-specific IC) 등의 로직 등일 수도 있다. 필요에 따라서는, 제1 전자부품(120)은 칩 형태의 수동부품, 예를 들면, 칩 형태의 인덕터나 칩 형태의 커패시터 등일 수도 있다.
제1 몰드부(130)는 제1 기판(110)의 상면에서 상면에 실장된 제1 전자부품(120)을 덮도록 배치됨으로써 제1 전자부품(120)을 외부환경으로부터 보호하는 역할을 하며, 일정 두께를 갖도록 형성된다. 제1 몰드부(130)는 예를 들어, 실리콘, 에폭시 몰딩 컴파운드(Epoxy Molding Compound), 폴리페닐렌 옥사이드, 에폭시 시트 몰딩 등을 포함한 동 기술분야에서 몰딩재로 사용되는 것 중 하나를 선택하여 형성될 수 있다.
제1 비아(141)는, 제1 몰드부(130)의 적어도 일부에 형성될 수 있으며, 제1 몰드부(130)의 가공을 통해 제1 기판(110)의 적어도 일부를 제1 비아(141)로 노출시킬 수 있다. 구체적으로, 도시되지는 않았으나, 제1 기판(110)의 외층에 배치된 제1 패드(111)가 제1 비아(141)에 의해 노출될 수 있고, 노출된 제1 패드(111)는 후술할 제1 접속부재(151)와 전기적으로 연결될 수 있다. 제1 몰드부(130)의 가공에는, 레이저 가공 방식이 이용될 수 있으며, CO2 레이저, YAG 레이저 등 통상의 비아 가공 방법 중 하나를 선택하여 이용할 수 있다. 제1 비아(141)는, 제1 몰드부(130)에 의해 보호되는 제1 전자부품(120) 주위를 둘러 형성될 수도 있으며, 꼭 제1 전자부품(120)을 둘러싸지 않더라도, 제1 전자부품(120)을 기준으로 제1 몰드부(130)의 일 측에만 형성될 수도 있다. 도시하지 않았지만, 제1 기판(110)에는, 외부 요소와의 전기적 연결을 위한 제1 패드(111)가 외층에 형성될 수 있고, 상기 제1 패드의 적어도 일부는 상기 제1 비아(141) 내부로 노출될 수 있다.
제1 접속부재(151)는, 제1 비아(141) 내에 배치될 수 있다. 제1 접속부재(151) 각각은, 수직 직경 및 수평 직경을 가질 수 있고, 몰딩 층의 상단 표면과 동일 평면에 있을 수 있다. 제1 접속부재(151)는, 도전성 금속을 페이스트(Paste)하여 제1 비아(141) 내부를 충진시킨 다음, 경화 및/또는 리플로우(Reflow) 처리를 거침으로써 도 3과 같이 솔더 볼(Solder Ball) 형태를 가질 수 있다. 제1 접속부재(151)로 사용되는 도전성 금속의 재료로는, 주석(Sn), 납(Pb), 은(Ag), 금(Au)으로부터 하나 이상 선택된 금속을 포함할 수 있으나 이에 한정되지는 않고, 추가로 전도성 고분자를 포함할 수도 있다. 제1 접속부재(151)는, 상술한 제1 기판(110)의 제1 패드 상에 배치될 수 있으며, 구체적으로, 제1 비아(141) 내부로 노출된 제1 기판(110)의 제1 패드(111) 상에 배치되어, 제1 기판(110)을 상부에 배치된 다른 구성과 전기적으로 연결시킬 수 있다.
이렇게 제1 기판(110)의 신호 전달경로를 제1 기판(110) 하부 이외에 제1 몰드부(130)를 관통하여 형성함으로써, 제1 기판(110) 하부에 배치될 솔더 볼 또는 솔더 범프(Solder Bump) 등의 접속부재의 개수를 감소시킬 수 있으며, 그에 따라 전체 제1 패키지(100)의 사이즈를 감소시킬 수 있고, 새로운 신호 전달경로를 우회적으로 형성할 수 있다.
또한, 패키지 사이즈 감소로 인하여, 추가적인 I/O(Input/Output) 단자의 형성 또는 추가적인 소자의 배치가 가능하게 되어, 부품의 집적도 및 소형화에 유리할 수 있다.
이하, 리지드 플렉서블 기판(300)의 구성을 보다 상세히 설명하도록 한다.
리지드 플렉서블 기판(300)은, 리지드 영역(310) 및 플렉서블 영역(320)을 포함할 수 있으며, 리지드 영역(310) 및 플렉서블 영역(320)은 각각 본 실시예에 따른 리지드 플렉서블 기판(300)에서의 부분적 영역을 의미한다.
리지드 플렉서블 기판(300)은, 리지드 영역(310)과 플렉서블 영역(320)에 연속적으로 형성되는 플렉서블 절연층을 포함할 수 있으며, 플렉서블 절연층은 유연하고 굴곡성이 있는 절연재로 형성될 수 있다. 예를 들어, 폴리이미드(PI), 액정폴리머(LCP) 등을 포함하는 절연재로 형성될 수 있으나, 이에 제한되는 것은 아니다. 즉, 가요성이 있는 전기절연물질이라면 제한 없이 본 실시예에 적용되는 플렉서블 절연층으로 이용될 수 있다.
리지드 플렉서블 기판(300)의 리지드 영역(310)은, 상기 플렉서블 절연층 상에 배치된 복수의 리지드 절연층을 포함할 수 있다. 상기 리지드 절연층은 상대적으로 굴곡성이 적은 절연재로 형성되며, 에폭시 수지 등의 절연성 수지를 포함하는 프리프레그(Prepreg, PPG)로 형성될 수 있다. 또는 리지드 절연층은 에폭시 수지 등의 절연성 수지를 포함하는 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름으로 형성될 수 있다. 또는 리지드 절연층은 감광성 전기절연성 수지를 포함하는 감광성 절연층일 수도 있다. 특히, 에폭시 수지를 포함하는 절연재에는 유리 섬유와 같은 섬유 보강재가 포함될 수 있으며, 무기필러가 포함될 수도 있다.
도시되지는 않았으나, 리지드 플렉서블 기판(300)의 리지드 영역(310)에는 상기 플렉서블 절연층 및 복수의 리지드 절연층 상에 배치된 복수의 회로패턴과 복수의 비아층이 배치되어, 신호 전달 경로로서 기능할 수 있다.
상기 복수의 회로패턴 및 복수의 비아층의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 코어 배선층(112a, 112b)은 AP(Additive Process), SAP(Semi Additive Process), MSAP(Modified Semi Additive Process), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
리지드 플렉서블 기판(300)의 플렉서블 영역(320)은, 상술한 유연하고 굴곡성이 있는 절연재로 형성된 플렉서블 절연층이 배치될 수 있고, 플렉서블 절연층에 배치된 상기 회로패턴을 포함할 수 있으며, 상기 회로패턴을 보호하는 보호층이 추가로 덮일 수 있다. 상기 플렉서블 영역(320)에 배치되는 보호층은 유연하여 굴곡이 가능한 재질로 이루어진 커버레이(coverlay)일 수 있다. 또는 플렉서블 영역(320)에 형성되는 보호층은 잉크(ink)로 형성될 수 있고, 이 경우에도 플렉서블 영역(320)의 굴곡은 가능하다.
본 발명의 제1 실시예 따른 패키지 구조체(310)의 경우, 제1 패키지(100) 상에 리지드 플렉서블 기판(300)이 배치된 구조를 개시한다. 구체적으로, 리지드 플렉서블 기판(300) 중 제1 패키지(100) 상부에 배치되는 영역은 리지드 영역(310)에 해당하며, 리지드 플렉서블 기판(300)의 플렉서블 영역(320)은, 제1 패키지(100) 상에 배치되지 않고, 제1 패키지(100)의 측면으로 돌출되도록 배치될 수 있다.
또한, 제1 패키지(100) 상에 배치된 리지드 영역(310)의 경우, 제1 몰드부(130)의 상면을 덮을 수 있고, 그에 따라 제1 몰드부(130)에 형성된 제1 비아(141)를 덮을 수 있다. 따라서, 리지드 영역(310)은 제1 몰드부(130)의 제1 비아(141) 내에 배치된 제1 접속부재(151)와 전기적으로 연결될 수 있다. 도시되지는 않았지만, 리지드 영역(310)의 하부에는 접속을 위한 패드가 배치되어, 제1 접속부재(151)과 접촉하며 전기적으로 연결될 수 있다.
결과적으로, 제1 기판(110)과 리지드 플렉서블 기판(300)이 전기적으로 연결될 수 있으며, 리지드 플렉서블 기판(300)은 제1 패키지(100)를 외부의 다른 구성요소를 연결하는 기능을 수행할 수 있다. 도 3에 개시된 바와 같이, 현재 플렉서블 영역(320)의 일 단부는 상기 리지드 영역(310)과 연결되고, 타 단부는 다른 외부 구성요소와 전기적으로 연결될 수 있다.
도 4는 본 발명의 제2 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
본 발명의 제2 실시예에 따른 패키지 구조체(902)는, 앞선 제1 실시예에 따른 패키지 구조체(901)에 비하여, 제1 몰드부(130)의 형상이 다를 수 있고, 그에 따라 제1 패키지(100) 상에 리지드 플렉서블 기판(300)이 배치되는 영역이 다를 수 있다. 따라서, 본 발명의 제1 실시예에 따른 패키지 구조체(901)와 중복되는 구성에 대해서는, 앞선 본 발명의 제1 실시예에 따른 패키지 구조체(901)와 동일한 설명이 적용될 수 있고, 본 발명의 제2 실시예에 따른 패키지 구조체(902)에 관하여는, 앞선 실시 형태로부터 변경된 부분을 중심으로 설명하기로 한다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 패키지 구조체(902)의 구조가 도시된다. 제2 실시예의 경우, 리지드 플렉서블 기판(300)의 리지드 영역(310)은, 제1 몰드부(130) 상의 일부 영역에 배치될 수 있다.
따라서, 본 발명의 제2 실시예에 따른 패키지 구조체(902)의 경우, 제1 몰드부(130)의 상면은, 단차를 가질 수 있다. 상기 단차는 제1 몰드부(130)의 상면 중 상기 리지드 영역(310)이 배치된 영역에 형성될 수 있으며, 이 경우, 리지드 영역(310)이 배치되지 않은 영역의 제1 몰드부(130)의 두께는, 제1 비아(141)의 두께 보다 두꺼울 수 있다. 여기서 제1 비아(141)의 두께라 함은, 제1 기판(110), 제1 전자부품(120) 및 제1 몰드부(130)가 적층되는 적층 방향과 동일한 방향에 있어서의 제1 비아(141)의 깊이와 동일한 의미로 해석될 수 있다.
본 발명의 제2 실시예에 따른 패키지 구조체(902)의 경우, 리지드 플렉서블 기판(300)의 리지드 영역(310)이 제1 몰드부(130)의 전면을 덮는 구조가 아닌, 제1 몰드부(130)의 일부 영역에만 배치되어, 제1 몰드부(130) 중 리지드 영역(310)이 배치되지 않은 영역에는, 비아가 형성되지 않을 수 있으며, 그에 따라, 더욱 안정적으로 제1 전자부품(120)을 보호하는 역할을 수행할 수 있다.
또한, 외부 구성과의 배치관계를 고려하여 제1 패키지(100) 상에 선택적으로 리지드 플렉서블 기판(300)을 배치함으로써, 보다 다양하게 제품 설계를 꾀할 수 있다.
도 5는 본 발명의 제3 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 5의 본 발명의 제3 실시예에 따른 패키지 구조체(903)는, 앞선 제1 실시예에 따른 패키지 구조체(901)에 비하여, 제2 패키지(200)를 더 포함하고, 제3 접속부재(153)가 배치된다는 점에서 다를 수 있다. 따라서, 본 발명의 제1 실시예에 따른 패키지 구조체(901)와 중복되는 구성에 대해서는, 앞선 본 발명의 제1 실시예에 따른 패키지 구조체(901)와 동일한 설명이 적용될 수 있고, 본 발명의 제3 실시예에 따른 패키지 구조체(903)에 관하여는, 앞선 실시 형태로부터 변경된 부분을 중심으로 설명하기로 한다.
도 5를 참조하면, 본 발명의 제3 실시예에 따른 패키지 구조체(903)는 제1 패키지(100) 및 리지드 플렉서블 기판(300) 상에 제2 패키지(200) 및 제3 접속부재(153)를 더 포함할 수 있다.
제2 패키지(200)는, 제2 기판(210), 제2 기판(210) 상에 배치되는 제2 전자부품(220), 제2 기판(210) 상에 배치되어 제2 전자부품(220)을 덮는 제2 몰드부(130)를 포함할 수 있다. 제2 패키지(200)의 각각의 구성인 제2 기판(210), 제2 전자부품(220), 제2 몰드부(230)에 관하여는, 각각 제1 기판(110), 제1 전자부품(120), 제1 몰드부(130)에 관한 설명이 동일하게 적용될 수 있고, 이에 중복되는 설명은 생략한다.
제2 패키지(200)의 제2 기판(210)은, 하부에 제2 패드(211)를 포함할 수 있다. 제2 패드(211) 의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다.
제3 실시예에서, 리지드 플렉서블 기판(300)은, 상술한 바와 같이 리지드 영역(310)에 복수의 리지드 절연층, 복수의 회로층 및 복수의 비아층을 포함할 수 있다. 도 5를 참조하면, 리지드 영역(310)의 외층에는, 다른 구성과의 전기적 연결을 위한 제3 패드(311)가 배치될 수 있다.
제1 패키지(100) 상에 배치된 리지드 플렉서블 기판(300)과 제2 패키지(200)는, LGA(Land Grid Array)타입의 구조로 연결될 수 있다. 이 경우, 리지드 플렉서블 기판(300) 상에 제2 패키지(200)의 탈착이 가능하도록, 제2 기판(210) 하부의 전극이 핀(Pin)을 통해 연결되는 방식으로, 제2 기판(210)의 제2 패드(211) 상에는 공기 중 노출로 인한 부식 방지 및 핀과의 물리적 접촉에 의한 훼손을 최소화하기 위해 두꺼운 무전해 금도금층이 배치될 수 있다.
상기 구조에 있어서, 제2 기판(210)의 제2 패드(211)는, 리지드 플렉서블 기판(300)의 리지드 영역(310)에 배치된 제3 패드(311)와 제3 접속부재(153)를 통해 전기적으로 연결될 수 있다. 이러한 구조를 통하여, 제1 및 제2 패키지(100, 200) 각각은, 리지드 플렉서블 기판(300)을 통하여 외부의 다른 구성요소 또는 다른 패키지와 전기적으로 연결될 수 있고, 메인보드를 이용하지 않아도 다른 전기적 신호 전달 경로가 형성될 수 있다는 점에서, 신호 전달 경로 단축으로 인한 신호 손실 최소화 효과의 달성이 가능하다.
현재 제2 및 제3 패드(211, 311)는 돌출된 구조로 도시되나, 제2 및 제3 패드(211, 311) 상에 개구부를 갖는 솔더레지스트층이 더 배치되어 제2 및 제3 패드(211, 311)를 보호하면서 제2 및 제3 패드(211, 311) 각각의 일부 영역만을 노출시킬 수도 있다.
제3 접속부재(153)는, 제2 패드(211)와 전극패드(311)를 전기적으로 연결할 수 있다. 제3 접속부재(153)로 사용되는 도전성 금속의 재료로는, 제1 접속부재(153)과 마찬가지로 주석(Sn), 납(Pb), 은(Ag), 금(Au)으로부터 하나 이상 선택된 금속을 포함할 수 있으나 이에 한정되지는 않고, 추가로 전도성 고분자를 포함할 수도 있다.
도 5와 같이 제2 패키지(200)가 제1 패키지(100) 및 리지드 플렉서블 기판(300) 상에 배치됨으로써, 패키지-온-패키지(Package On Package, POP) 구조가 완성될 수 있으며, 이러한 구조를 통해 전체 패키지의 XY평면에서의 사이즈 감소 및 집적화가 가능하다.
또한, 제3 실시예에 따른 패키지 구조체(903)는, LGA 타입을 기반으로 하여, 제1 및 제2 패키지(100, 200) 간 배치되는 제3 접속부재(153)의 솔더 부피 양을 줄일 수 있고, 이러한 부피 감소 효과는, 최종 패키지 구조체(903)의 부피 감소 효과에 기여할 수 있다.
도 6은 본 발명의 제4 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 6의 본 발명의 제4 실시예에 따른 패키지 구조체(904)는, 앞선 제3 실시예에 따른 패키지 구조체(903)에 비하여, 제2 패키지(200)와 리지드 플렉서블 기판(300)이 BGA(Ball Grid Array)타입으로 연결된다는 점에서 다를 수 있다. 따라서, 본 발명의 제3 실시예에 따른 패키지 구조체(903)와 중복되는 구성에 대해서는, 앞선 본 발명의 제3 실시예에 따른 패키지 구조체(903)와 동일한 설명이 적용될 수 있고, 본 발명의 제3 실시예에 따른 패키지 구조체(903)에 관하여는, 앞선 실시 형태로부터 변경된 부분을 중심으로 설명하기로 한다.
도 6을 참조하면, 제4 실시예에 따른 패키지 구조체(904)는, 리지드 플렉서블 기판(300)의 리지드 영역(301) 상에 배치된 제3 패드(311) 상에, 솔더 볼(400)이 배치될 수 있다. 솔더 볼(400)의 재료로는, 주석(Sn), 납(Pb), 은(Ag), 금(Au)으로부터 하나 이상 선택된 금속을 포함할 수 있으나 이에 한정되지는 않고, 추가로 전도성 고분자를 포함할 수도 있다.
도 6의 제4 실시예에 따른 패키지 구조체(904)는, 솔더 볼(400)을 통한 BGA 타입으로 제2 패키지(200)가 리지드 플렉서블 기판(300) 상에 배치되므로, 솔더 볼(400)을 통한 방열 효과가 향상될 수 있어 열 특성이 우수하고, 솔더의 넓은 피치 및 표면장력에 의한 셀프 얼라인먼트(Self-alignment)를 통해 생산성이 높아질 수 있다.
도 7은 본 발명의 제5 실시예에 따른 패키지 구조체를 개략적으로 나타낸 단면도다.
도 7의 제5 실시예에 따른 패키지 구조체(905)는, 앞선 제2 실시예에 따른 패키지 구조체(902)에 비하여, 제2 패키지(200)를 더 포함하고, 제2 비아(142), 제2 및 제3 접속부재(152, 153)가 배치된다는 점에서 다를 수 있다. 따라서, 본 발명의 제2 실시예에 따른 패키지 구조체(902)와 중복되는 구성에 대해서는, 앞선 본 발명의 제2 실시예에 따른 패키지 구조체(902)와 동일한 설명이 적용될 수 있고, 본 발명의 제5 실시예에 따른 패키지 구조체(905)에 관하여는, 앞선 실시 형태로부터 변경된 부분을 중심으로 설명하기로 한다.
도 7을 참조하면, 제2 실시예에 따른 패키지 구조체(902)와 마찬가지로, 제5 실시예에 따른 패키지 구조체(905)의 경우 리지드 플렉서블 기판(300)이 제1 패키지(100)의 일부 영역에 배치될 수 있다. 이 경우, 제2 실시예(902)와 같이 제1 몰드부(130)의 상면은 단차를 가질 수 있다. 상기 단차는 제1 몰드부(130)의 상면 중 상기 리지드 영역(310)이 배치된 영역에 형성될 수 있으며, 이 경우, 리지드 영역(310)이 배치되지 않은 영역의 제1 몰드부(130)의 두께는, 제1 비아(141)의 두께 보다 두꺼울 수 있다. 여기서 제1 비아(141)의 두께라 함은, 제1 기판(110), 제1 전자부품(120) 및 제1 몰드부(130)가 적층되는 적층 방향과 동일한 방향에 있어서의 제1 비아(141)의 깊이와 동일한 의미로 해석될 수 있다.
제5 실시예에 따른 패키지 구조체(902)는, 상기 리지드 영역(310)이 배치되지 않은 영역의 제1 몰드부(130)에 제2 비아(142)가 추가로 형성될 수 있다. 제2 비아(142)는, 제1 비아(141)가 형성되는 공정에서 함께 형성될 수 있으며, 가공 방법 역시 제1 비아(141)와 동일할 수 있다.
제2 비아(142)는, 제1 비아(141)에 비하여, 깊이가 깊을 수 있으며, 평균 직경 역시 제1 비아(141)보다 클 수 있다. 제2 비아(142)와 제1 비아(141)의 깊이 차이는, 상기 제1 몰드부(130)에 형성된 단차의 깊이와 동일할 수 있으며, 제2 비아(142)의 상면은, 제1 몰드부(130)의 상면과 공면을 이룰 수 있다. 도시되지는 않았으나, 제1 기판(110) 상에는 제1 패드(111)가 배치될 수 있으며, 제2 비아(142)는상기 제1 패드(111)의 적어도 일부를 노출시킬 수 있다. 노출된 제1 패드(111)는 후술할 제2 접속부재(152)와 접촉하며, 전기적으로 연결될 수 있다.
제2 접속부재(152)는, 제2 비아(142) 내에 배치되어, 제1 기판(110)과 제2 기판(210)을 전기적으로 연결할 수 있다. 제2 접속부재(152)는, 도전성 금속을 페이스트(Paste)하여 제2 비아(142) 내부를 충진시킨 다음, 경화 및/또는 리플로우(Reflow) 처리를 거침으로써 도 7과 같이 솔더 볼(Solder Ball) 형태를 가질 수 있다. 제2 비아(142)가 제1 비아(141)보다 깊이 및 평균 폭이 상대적으로 클 수 있으므로, 제2 비아(142) 내에 배치되는 제2 접속부재(152)는, 제1 비아(141) 내에 배치되는 제1 접속부재(151)에 비하여 부피 또는 체적이 상대적으로 클 수 있다. 따라서, 신호 전달 시 신뢰성이 향상될 수 있고, 방열 특성 역시 향상될 수 있다.
도 7을 참조하면, 제2 기판(211)은, 상술한 바와 같이 제2 패드(211)를 포함할 수 있고, 상기 제2 패드(211)의 일부는, 제2 접속부재(142)와 접촉하며 전기적으로 연결될 수 있으며, 상기 제2 패드(211)의 다른 일부는, 제3 접속부재(153)과 접촉하여, 리지드 플렉서블 기판(300)의 제3 패드(311)와 전기적으로 연결될 수 있다.
7은, 상술한 제5 실시예에 따른 패키지 구조체(905)와 같이 LGA 타입의 결합구조를 포함하고 있는 바, 솔더의 부피를 감소시킬 수 있어 패키지 구조체(905)의 부피 감소 및 소형화에 유리할 수 있다.
도 8은 본 발명의 제6 실시예에 따른 패키지 실장기판을 개략적으로 나타낸 단면도다.
도 8은, 상술한 제2 실시예에 따른 패키지 구조체(902)가 메인보드(10) 상에 복수 개 배치되어, 상호 연결되는 제6 실시예에 따른 패키지 실장기판(906) 구조를 개시한다.
도 8의 제6 실시예에 따른 패키지 실장기판(906)의 경우, 제1-1 패키지(100-1) 및 제1-2 패키지(100-2)를 포함할 수 있고, 제1-1 및 제1-2 패키지(100-1, 100-2)에 관하여는, 제1 패키지(100)에 관한 설명이 동일하게 적용될 수 있다. 또한, 제1 및 제2 리지드 영역(310-1, 310-2)을 포함할 수 있으며, 마찬가지로, 제1 및 제2 리지드 영역(310-1, 310-2)에는 상술한 리지드 플렉서블 기판(300)에 관한 설명이 동일하게 적용될 수 있어, 중복된 설명은 생략한다.
도 8에 도시된 바와 같이, 제1-1 및 제1-2 패키지(100-1, 100-2)가 메인보드(10) 상에 배치되고, 각각 제1 및 제2 솔더볼(400-1, 400-2)이 배치되어, 전기적으로 연결될 수 있다.
제1-1 패키지(100-1)는, 제1-1 기판(110-1) 상에 배치된 제1-1 전자부품(120-1), 제1-1 전자부품(120-1)을 덮는 제1-1 몰딩부(130-1), 제1-1 비아(141-1) 및 제1-1 비아(141-1) 내에 배치된 제1-1 접속부재(151-1)를 포함할 수 있다.
마찬가지로, 제1-2 패키지(100-2)는, 제1-2 기판(110-2) 상에 배치된 제1-2 전자부품(120-2), 제1-2 전자부품(120-2)을 덮는 제1-2 몰딩부(130-2), 제1-2 비아(141-2) 및 제1-2 비아(141-2) 내에 배치된 제1-2 접속부재(151-2)를 포함할 수 있다.
제1-1 및 제1-2 기판(110-1, 110-2)의 하부에는, 하부 전극패드(112)가 배치될 수 있고, 상기 하부 전극패드(112)와 메인보드(10) 상의 접속패드(11)가 솔더볼(400-1, 400-2)을 통해 전기적으로 연결될 수 있다. 도 8에는, 하부 전극패드(112) 및 접속패드(11)가 각각 제1-1 및 제1-2 기판(110-1, 110-2)과 메인보드(10)으로부터 돌출된 구조로 도시되나, 하부 전극패드(112) 및 접속패드(11) 상에 개구부를 갖는 솔더레지스트층이 더 배치되어, 하부 전극패드(112) 및 접속패드(11)를 보호하면서 일부 영역만을 노출시킬 수 있다.
본 실시예에 따른 패키지 실장기판(906)의 경우, 제1-1 및 제1-2 패키지(100-1, 100-2)는, 메인보드(10)를 통해 전기적으로 연결됨과 동시에 리지드 플렉서블 기판(300)을 통해서도 전기적으로 연결되는 바, 신호 전달경로가 증가되어, 신호 전달 신뢰성 향상 및 저항을 감소시킬 수 있고, 신속하게 신호 전달이 가능하다.
이하 중복되는 내용에 대한 설명은 상술한 설명과 동일한 바, 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
10: 메인보드
901, 902, 903, 904, 905, 906: 패키지 구조체
100, 200: 제1 및 제2 패키지
110, 210: 제1 및 제2 기판
120, 220: 제1 및 제2 전자부품
130, 230: 제1 및 제2 몰드부
141, 142: 제1 및 제2 비아
151, 152, 153: 제1 내지 제3 접속부재
111, 211, 311: 제1 내지 제3 패드
300: 리지드 플렉서블 기판
310: 리지드 영역
320: 플렉서블 영역
400: 솔더볼

Claims (16)

  1. 제1 기판, 상기 제1 기판 상에 배치되는 제1 몰드부를 포함하는 제1 패키지; 및
    적어도 일부가 상기 제1 패키지 상에 배치되며, 리지드 영역 및 플렉서블 영역을 갖는 리지드 플렉서블 기판; 을 포함하며,
    상기 제1 몰드부는, 상기 제1 기판과 상기 리지드 플렉서블 기판 사이에 배치되는, 패키지 구조체.
  2. 제1 항에 있어서,
    상기 리지드 영역은 상기 제1 몰드부 상에 배치되고,
    상기 플렉서블 영역은 상기 제1 몰드부의 측면으로 돌출되는, 패키지 구조체.
  3. 제2 항에 있어서,
    상기 제1 패키지는, 상기 제1 몰드부에 형성된 제1 비아를 더 포함하는, 패키지 구조체.
  4. 제3 항에 있어서,
    상기 제1 패키지는, 상기 제1 비아에 배치되어, 상기 제1 기판과 상기 리지드 플렉서블 기판을 전기적으로 연결하는 제1 접속부재를 더 포함하는, 패키지 구조체.
  5. 제4 항에 있어서,
    상기 제1 기판 및 리지드 플렉서블 기판 상에 배치되며, 제2 기판 및 상기 제2 기판 상에 배치되는 제2 몰드부를 포함하는 제2 패키지; 를 더 포함하는, 패키지 구조체.
  6. 제5 항에 있어서,
    상기 제2 기판과, 상기 리지드 플렉서블 기판을 연결하는, 솔더 볼; 을 더 포함하는 패키지 구조체.
  7. 제5 항에 있어서,
    상기 리지드 영역은, 상기 제1 몰드부 상의 일부 영역에 배치되는, 패키지 구조체.
  8. 제7 항에 있어서,
    상기 제2 패키지와 상기 리지드 플렉서블 기판을 전기적으로 연결하는, 제3 접속부재; 를 더 포함하는, 패키지 구조체.
  9. 제8 항에 있어서,
    상기 제1 몰드부의 상면은, 상기 리지드 영역이 배치되는 영역에서 단차를 갖는, 패키지 구조체.
  10. 제8 항에 있어서,
    상기 리지드 영역은, 상기 제1 비아 상부를 덮는, 패키지 구조체.
  11. 제8 항에 있어서,
    상기 제1 패키지는, 상기 제1 몰드부 중 상기 리지드 영역이 배치되지 않은 영역에 형성된 제2 비아를 더 포함하는, 패키지 구조체.
  12. 제11 항에 있어서,
    상기 제1 패키지는, 상기 제2 비아에 배치되어 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 제2 접속부재를 더 포함하는, 패키지 구조체.
  13. 제12 항에 있어서,
    상기 제2 접속부재의 체적은, 상기 제1 접속부재의 체적보다 큰, 패키지 구조체.
  14. 제13 항에 있어서,
    상기 제1 패키지는, 상기 제1 기판 상에 배치되어, 상기 제1 몰드부에 의해 덮인 제1 전자부품을 더 포함하고,
    상기 제2 패키지는, 상기 제2 기판 상에 배치되어, 상기 제2 몰드부에 의해 덮인 제2 전자부품을 더 포함하는, 패키지 구조체.
  15. 메인보드;
    상기 메인보드 상에 배치되며, 제1 및 제2 기판을 각각 포함하는 제1 및 제2 패키지;
    상기 메인보드와 상기 제1 및 제2 기판을 연결하는 솔더볼; 및
    제1 및 제2 리지드 영역과 플렉서블 영역을 포함하는 리지드 플렉서블 기판; 을 포함하며,
    상기 제1 리지드 영역은 상기 제1 패키지의 적어도 일부 상에 배치되어 상기 제1 패키지와 전기적으로 연결되고,
    상기 제2 리지드 영역은 상기 제2 패키지의 적어도 일부 상에 배치되어 상기 제2 패키지와 전기적으로 연결되는, 패키지 실장기판.
  16. 제15 항에 있어서,
    상기 제1 및 제2 패키지 각각은,
    상기 제1 및 제2 기판 상에 배치되는 제1 및 제2 전자부품,
    상기 제1 및 제2 전자부품을 덮는 제1 및 제2 몰드부,
    상기 제1 및 제2 몰드부에 형성된, 제1 및 제2 비아, 및
    상기 제1 및 제2 비아에 배치된 제1 및 제2 접속부재를 더 포함하며,
    상기 제1 접속부재는, 상기 제1 리지드 영역과 상기 제1 기판을 전기적으로 연결하고,
    상기 제2 접속부재는, 상기 제2 리지드 영역과 상기 제2 기판을 전기적으로 연결하는, 패키지 실장기판.

KR1020200152196A 2020-11-13 2020-11-13 패키지 구조체 KR20220065551A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200152196A KR20220065551A (ko) 2020-11-13 2020-11-13 패키지 구조체
US17/179,969 US11488942B2 (en) 2020-11-13 2021-02-19 Package structure
CN202110584811.0A CN114497022A (zh) 2020-11-13 2021-05-27 封装结构和封装件安装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200152196A KR20220065551A (ko) 2020-11-13 2020-11-13 패키지 구조체

Publications (1)

Publication Number Publication Date
KR20220065551A true KR20220065551A (ko) 2022-05-20

Family

ID=81491796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200152196A KR20220065551A (ko) 2020-11-13 2020-11-13 패키지 구조체

Country Status (3)

Country Link
US (1) US11488942B2 (ko)
KR (1) KR20220065551A (ko)
CN (1) CN114497022A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683377B1 (en) * 2000-05-30 2004-01-27 Amkor Technology, Inc. Multi-stacked memory package
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
JP2006237232A (ja) 2005-02-24 2006-09-07 Ngk Spark Plug Co Ltd 複合配線基板構造体及びその製造方法
JP2006319197A (ja) 2005-05-13 2006-11-24 Mitsubishi Electric Corp フレックスリジッド基板
EP2333831B1 (en) * 2009-12-10 2016-03-02 ST-Ericsson SA Method for packaging an electronic device
CN103026551B (zh) * 2010-09-14 2015-03-25 株式会社村田制作所 读写用天线模块以及天线装置
US10290589B2 (en) * 2016-11-08 2019-05-14 Invensas Corporation Folding thin systems
US11056765B2 (en) * 2016-12-20 2021-07-06 Intel Corporation Microelectronic devices designed with foldable flexible substrates for high frequency communication modules
KR102066903B1 (ko) 2018-07-03 2020-01-16 삼성전자주식회사 안테나 모듈

Also Published As

Publication number Publication date
CN114497022A (zh) 2022-05-13
US20220157794A1 (en) 2022-05-19
US11488942B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102609138B1 (ko) 인쇄회로기판 어셈블리
KR101922874B1 (ko) 전자 부품 패키지
US10475776B2 (en) Fan-out semiconductor package module
US10833041B2 (en) Fan-out semiconductor package
KR102073294B1 (ko) 팬-아웃 반도체 패키지
US10833070B2 (en) Fan-out semiconductor package module
US20200126924A1 (en) Fan-out semiconductor package
KR102109570B1 (ko) 반도체 패키지 실장 기판
KR102597149B1 (ko) 패키지 기판
KR20220020018A (ko) 부품 패키지 및 이에 이용되는 인쇄회로기판
US11380636B2 (en) Semiconductor package
KR20190017233A (ko) 팬-아웃 반도체 패키지
KR20180031244A (ko) 팬-아웃 반도체 패키지
US20220256710A1 (en) Substrate structure and electronic device including the same
US11770898B2 (en) Substrate structure and electronic device including the same
KR20220065551A (ko) 패키지 구조체
US20210175176A1 (en) Package substrate and multi-chip package including the same
KR20220001634A (ko) 인쇄회로기판
KR20210078952A (ko) 전자부품 내장기판
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US11948849B2 (en) Package-embedded board
KR20220033876A (ko) 전자부품 장치
KR20220083127A (ko) 인쇄회로기판 및 전자부품 패키지
KR20230172910A (ko) 인쇄회로기판
KR20210078951A (ko) 전자부품 내장기판

Legal Events

Date Code Title Description
A201 Request for examination