JP2022065597A - 印刷回路基板 - Google Patents

印刷回路基板 Download PDF

Info

Publication number
JP2022065597A
JP2022065597A JP2021006430A JP2021006430A JP2022065597A JP 2022065597 A JP2022065597 A JP 2022065597A JP 2021006430 A JP2021006430 A JP 2021006430A JP 2021006430 A JP2021006430 A JP 2021006430A JP 2022065597 A JP2022065597 A JP 2022065597A
Authority
JP
Japan
Prior art keywords
circuit
patterns
pattern
circuit patterns
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021006430A
Other languages
English (en)
Inventor
フン リー、ジェ
Jae Heun Lee
スーン ジャン、ヨン
Yong Soon Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2022065597A publication Critical patent/JP2022065597A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/08—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by electric discharge, e.g. by spark erosion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Figure 2022065597000001
【課題】露光工程のマージン確保を可能とし、且つ回路集積度を向上させることができる印刷回路基板を提供する。
【解決手段】
本発明は、絶縁層と、上記絶縁層上に配置される回路層と、を含み、上記回路層は第１及び第２回路パターンを含み、上記第１及び第２回路パターンはそれぞれ、断面上において、第１側面、上記第１側面の反対側である第２側面、及び上記第１及び第２側面のそれぞれの先端と連結されるトップ面を有し、上記第１及び第２回路パターンのそれぞれの上記第１側面は互いに対向するように配置され、上記第１及び第２回路パターンのそれぞれの上記第１側面の高さが上記第１及び第２回路パターンのそれぞれの上記第２側面の高さよりも高い印刷回路基板に関するものである。
【選択図】図３

Description

本発明は、印刷回路基板に関するものである。
最近、電子部品産業において５Ｇ高速通信や人工知能に対応するために、高集積のＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）が要求されている。微細回路技術は、高集積ＰＣＢのための重要な技術であり、現在の業界では回路パターンのライン及びスペースを削減するための研究開発が活発に進行されつつある。
一般に、ＰＣＢ分野で実現する回路形成方法は、ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＴＴ（Ｔｅｎｔｉｎｇ）などである。但し、かかるめっき工程は、露光工程及び等方性エッチング（ウェットエッチング）の工程マージンによって回路パターンのライン及びスペースを所望するだけ減らすのに限界がある。
本発明のいくつかの目的のうちの一つは、露光工程のマージン確保が可能な印刷回路基板を提供することである。
本発明のいくつかの目的のうちの他の一つは、回路集積度を向上させることができる印刷回路基板を提供することである。
本発明を通じて提案するいくつかの解決手段のうちの一つは、スペーサー工法及び異方性エッチング工程を用いることにより、それぞれの一側面が互いに対向するように隣接して配置される一対の微細回路パターンを実現することである。
例えば、本発明で提案する一例による印刷回路基板は、第１絶縁層と、上記第１絶縁層上に配置される第１回路層と、を含み、上記第１回路層は第１及び第２回路パターンを含み、上記第１及び第２回路パターンはそれぞれ、断面上において、第１側面、上記第１側面の反対側である第２側面、及び上記第１及び第２側面のそれぞれの先端と連結されるトップ面を有し、上記第１及び第２回路パターンのそれぞれの上記第１側面は互いに対向するように配置され、上記第１及び第２回路パターンのそれぞれの上記第１側面の高さが上記第１及び第２回路パターンのそれぞれの上記第２側面の高さよりも高くてもよい。
例えば、本発明で提案する他の一例による印刷回路基板は、第１絶縁層と、上記第１絶縁層上に配置される第１回路層と、を含み、上記第１回路層は、側面が互いに対向するように一対で配置される第１及び第２回路パターン、及び上記第１及び第２回路パターンと独立して配置される第３回路パターンを含み、上記第３回路パターンは、上記第１及び第２回路パターンのそれぞれよりも線幅が大きくてもよい。
本発明のいくつかの効果のうちの一つとして、露光工程のマージン確保が可能な印刷回路基板を提供できることが挙げられる。
本発明のいくつかの効果のうちの他の一つとして、回路集積度を向上させることができる印刷回路基板を提供できることが挙げられる。
電子機器システムの例を概略的に示すブロック図である。 電子機器の一例を概略的に示す斜視図である。 印刷回路基板の一例を概略的に示す断面図である。 図３の印刷回路基板の製造一例を概略的に示す工程図である。 図３の印刷回路基板の製造一例を概略的に示す工程図である。 印刷回路基板の他の一例を概略的に示す断面図である。 図６の印刷回路基板の製造一例を概略的に示す工程図である。 図６の印刷回路基板の製造一例を概略的に示す工程図である。 図６の印刷回路基板の製造一例を概略的に示す工程図である。 印刷回路基板の他の一例を概略的に示す断面図である。 図１０の印刷回路基板の製造一例を概略的に示す工程図である。 図１０の印刷回路基板の製造一例を概略的に示す工程図である。 印刷回路基板の他の一例を概略的に示す断面図である。 図１３の印刷回路基板の製造一例を概略的に示す工程図である。 図１３の印刷回路基板の製造一例を概略的に示す工程図である。 図１３の印刷回路基板の製造一例を概略的に示す工程図である。 図１３の印刷回路基板の製造一例を概略的に示す工程図である。 印刷回路基板の他の一例を概略的に示す断面図である。 印刷回路基板の他の一例を概略的に示す断面図である。 印刷回路基板の他の一例を概略的に示す断面図である。 印刷回路基板の他の一例を概略的に示す断面図である。 電子部品パッケージの一例を概略的に示す断面図である。
以下、添付の図面を参照して、本発明について詳細に説明する。図面における要素の形状及びサイズなどは、より明確な説明のために誇張又は縮小されることができる。
図１は電子機器システムの例を概略的に示すブロック図である。
図１を参照すると、電子機器１０００は、メインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０が物理的及び／又は電気的に連結されている。これらは、後述する他の電子部品とも結合されて、様々な信号ライン１０９０を形成する。
チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ；アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得る。また、これらチップ関連部品１０２０が互いに組み合わされてもよい。チップ関連部品１０２０は、上述のチップを含むパッケージの形態であってもよい。
ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（登録商標）（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線又は有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてパッケージの形態で提供されることもできる。
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられるチップ部品形態の受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／又はネットワーク関連部品１０３０とともに互いに組み合わされてパッケージの形態で提供されることもできる。
電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されているか、又は連結されていない他の電子部品を含むことができる。他の電子部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０などが挙げられる。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカー、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）などであってもよい。また、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることは言うまでもない。
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。
図２は電子機器の一例を概略的に示す斜視図である。
図２を参照すると、電子機器は、例えば、スマートフォン１１００であってもよい。スマートフォン１１００の内部には、メインボード１１１０が収容されており、かかるメインボード１１１０には、様々な電子部品１１２０が物理的及び／又は電気的に連結されている。また、カメラモジュール１１３０及び／又はスピーカー１１４０などが内部に収容されている。電子部品１１２０のうち一部は、上述したチップ関連部品であることができ、例えば、パッケージ基板上に複数の電子部品が実装された電子部品パッケージ１１２１であってもよいが、これに限定されるものではない。一方、電子機器は、必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことは言うまでもない。
図３は印刷回路基板の一例を概略的に示す断面図である。
図３を参照すると、一例による印刷回路基板１００Ａは、絶縁層１１１、及び絶縁層１１１上に配置される回路層１２１を含む。回路層１２１は、第１回路パターン１２１ａ及び第２回路パターン１２１ｂを含む。第１回路パターン１２１ａは、断面上において、第１側面１２１ａ１、第１側面１２１ａ１の反対側である第２側面１２１ａ２、及び第１及び第２側面１２１ａ１、１２１ａ２のそれぞれの先端と連結されるトップ面１２１ａ３を有する。第２回路パターン１２１ｂも、断面上において、第１側面１２１ｂ１、第１側面１２１ｂ１の反対側である第２側面１２１ｂ２、及び第１及び第２側面１２１ｂ１、１２１ｂ２のそれぞれの先端と連結されるトップ面１２１ｂ３を有する。第１回路パターン１２１ａ及び第２回路パターン１２１ｂは、おおよそ対称状の微細回路部１２１ａｂを一対で構成することができ、回路層１２１は、かかる微細回路部１２１ａｂを複数個含むことができる。
微細回路部１２１ａｂにおいて、第１回路パターン１２１ａ及び第２回路パターン１２１ｂは、それぞれの第１側面１２１ａ１、１２１ｂ１が互いに対向するように配置されることができる。第１回路パターン１２１ａは、第１側面１２１ａ１の高さが第２側面１２１ａ２の高さよりも高く、トップ面１２１ａ３が第１側面１２１ａ１の先端から第２側面１２１ａ２の先端までの高さが徐々に小さくなるラウンド状を有することができる。第２回路パターン１２１ｂも、第１側面１２１ｂ１の高さが第２側面１２１ｂ２の高さよりも大きく、トップ面１２１ｂ３が第１側面１２１ｂ１の先端から第２側面１２１ｂ２の先端までの高さが徐々に小さくなるラウンド状を有することができる。
絶縁層１１１は、微細回路部１２１ａｂの間において溝部１１１ｇを有することができる。かかる溝部１１１ｇは、それぞれの微細回路部１２１ａｂの第１回路パターン１２１ａと第２回路パターン１２１ｂの間には形成されなくてもよい。これにより、溝部１１１ｇは、それぞれの微細回路部１２１ａｂの第１回路パターン１２１ａと第２回路パターン１２１ｂの間における絶縁層１１１の上面を基準に絶縁層１１１の下面に向かってリセスしたものであってもよい。
後述する工程から分かるように、かかる構造の第１回路パターン１２１ａ及び第２回路パターン１２１ｂを含む微細回路部１２１ａｂは、スペーサー工法及び異方性エッチング工程を介して形成されることができる。この場合、後述のように、ラインとスペースの割合を一対多の関係にして感光性材料を露光しても、結果として、ライン及びスペースがおおよそ一対一程度である微細回路パターンを実現することができるため、露光工程のマージン確保が可能である。これにより、回路集積度を向上させることができる。
以下では、添付された図面を参照して、一例による印刷回路基板１００Ａの構成要素についてさらに説明する。
絶縁層１１１の材料としては、絶縁材料を用いることができる。絶縁材料としては、エポキシ樹脂のような熱硬化性樹脂やポリイミドのような熱可塑性樹脂、及びこれらの樹脂にシリカなどの無機フィラー及び／又はガラス繊維などの補強材が含まれるもの、例えば、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）などを用いることができる。但し、これに限定されるものではなく、かかる非感光性絶縁材料の他にも、感光性絶縁材料であるＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などを用いることができる。必要に応じて、絶縁層１１１の材料としてセラミックなどの無機材料を用いることもできる。
回路層１２１の材料としては、金属材料を用いることができる。金属材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを用いることができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂは銅（Ｃｕ）を含むことができる。回路層１２１の微細回路部１２１ａｂ、すなわち、第１及び第２回路パターン１２１ａ、１２１ｂはそれぞれ、設計デザインに応じて、様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれライン状を有することができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂはそれぞれライン状であってもよく、図面上では、かかるライン状の第１及び第２回路パターン１２１ａ、１２１ｂの線幅及びライン間の間隔、すなわち、ライン及びスペースが示されるように一断面を示すものであってもよい。
図４及び図５は図３の印刷回路基板の製造一例を概略的に示す工程図である。
図４を参照すると、先ず、絶縁層１１１を設ける。次に、絶縁層１１１上にパターン化されたドライフィルム２１０を配置する。ドライフィルム２１０は感光性材料を含むことができる。ドライフィルム２１０は、ラインｘ１とスペースｘ２の割合がおおよそ一対多の関係、例えば、１：３程度になるようにパターン化されることができる。次に、絶縁層１１１上にパターン化されたドライフィルム２１０を覆うようにパターンめっき層１２１ｐを形成する。パターンめっき層１２１ｐは、無電解めっきなどの等方性めっき工程を介して形成されることができる。
図５を参照すると、次に、異方性エッチング工程を行う。異方性エッチング工程は、ドライエッチング工程を用いて行うことができる。異方性エッチング工程が進行すると、一対の第１及び第２回路パターン１２１ａ、１２１ｂをそれぞれ含む微細回路部１２１ａｂが複数個形成される。このとき、ドライフィルム２１０が存在しない微細回路部１２１ａｂ間の絶縁層１１１の領域には溝部１１１ｇが形成されることができる。次に、ドライフィルム２１０を剥離すると、ラインとスペースの割合がおおよそ１：１程度である第１及び第２回路パターン１２１ａ、１２１ｂ、ならびにこれを含む微細回路部１２１ａｂを得ることができる。一連の過程を介して、上述した一例による印刷回路基板１００Ａを製造することができる。
図６は印刷回路基板の他の一例を概略的に示す断面図である。
図６を参照すると、他の一例による印刷回路基板１００Ｂは、上述した印刷回路基板１００Ａとは異なって、回路層１２１、１２２が多層で構成され、かかる多層の回路層１２１、１２２間の電気的連結のために、回路層１２１、１２２がそれぞれパッドパターン１２１ｖｐ、１２２ｖｐをさらに含み、それぞれの絶縁層１１１、１１２にはパッドパターン１２１ｖｐ、１２２ｖｐと連結されるビアパターン１３１、１３２が形成される。例えば、他の一例による印刷回路基板１００Ｂは、第１絶縁層１１１、第１絶縁層１１１上に配置される第１回路層１２１、第１絶縁層１１１を貫通する第１ビアパターン１３１、第１絶縁層１１１上に配置され、且つ第１回路層１２１を覆う第２絶縁層１１２、第２絶縁層１１２上に配置される第２回路層１２２、及び第２絶縁層１１２を貫通する第２ビアパターン１３２を含むことができる。このとき、第１回路層１２１は、第１及び第２回路パターン１２１ａ、１２１ｂならびに第１パッドパターン１２１ｖｐを含むことができ、第２回路層１２２は、第３及び第４回路パターン１２２ａ、１２２ｂならびに第２パッドパターン１２２ｖｐを含むことができる。第１ビアパターン１３１は、第１パッドパターン１２１ｖｐと連結されることができ、第２ビアパターン１３２は、第１及び第２パッドパターン１２１ｖｐ、１２２ｖｐと連結されることができる。
後述する工程において、第２パッドパターン１２２ｖｐは、第２ビアパターン１３２との境界なく一体化する第１領域Ｒ１、及び第１領域Ｒ１を囲み、且つ第１領域Ｒ１との境界が存在する第２領域Ｒ２を含むことを特徴とすることができる。同様に、第１パッドパターン１２１ｖｐも、第１ビアパターン１３１との関係においてかかる第１及び第２領域を有することができる。第１及び第２回路パターン１２１ａ、１２１ｂは、おおよそ対称状の第１微細回路部１２１ａｂを一対で構成することができる。第１微細回路部１２１ａｂ間の第１絶縁層１１１には第１溝部１１１ｇ１が形成されることができる。その他にも、第１パッドパターン１２１ｖｐ間の第１絶縁層１１１に第２溝部１１１ｇ２が形成されることができ、第１微細回路部１２１ａｂと第１パッドパターン１２１ｖｐの間の第１絶縁層１１１に第３溝部１１１ｇ３が形成されることができる。同様に、第３及び第４回路パターン１２２ａ、１２２ｂも、おおよそ対称状の第２微細回路部１２２ａｂを一対で構成することができる。第２微細回路部１２２ａｂ間の第２絶縁層１１２には第４溝部１１２ｇ１が形成されることができる。その他にも、第２パッドパターン１２２ｖｐ間の第２絶縁層１１２に第５溝部１１２ｇ２が形成されることができ、第２微細回路部１２２ａｂと第２パッドパターン１２２ｖｐの間の第２絶縁層１１２に第６溝部１１２ｇ３が形成されることができる。第１及び第２回路パターン１２１ａ、１２１ｂの形状及び配置は、上述のとおりであり、第３及び第４回路パターン１２２ａ、１２２ｂの形状及び配置も同様である。
以下では、添付された図面を参照して、他の一例による印刷回路基板１００Ｂの構成要素についてさらに説明する。
第１及び第２絶縁層１１１、１１２の材料としては、絶縁材料を用いることができる。絶縁材料としては、エポキシ樹脂のような熱硬化性樹脂やポリイミドのような熱可塑性樹脂、及びこれらの樹脂にシリカなどの無機フィラー及び／又はガラス繊維などの補強材が含まれるもの、例えば、ＣＣＬ、ＰＰＧ、ＡＢＦなどを用いることができる。但し、これに限定されるものではなく、かかる非感光性絶縁材料の他にも、感光性絶縁材料であるＰＩＤなどを用いることができる。必要に応じて、第１及び第２絶縁層１１１、１１２の材料としてセラミックなどの無機材料を用いることもできる。
第１及び第２回路層１２１、１２２の材料としては、金属材料を用いることができる。金属材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを用いることができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂならびに第１パッドパターン１２１ｖｐは銅（Ｃｕ）を含むことができる。また、第３及び第４回路パターン１２２ａ、１２２ｂならびに第２パッドパターン１２２ｖｐも銅（Ｃｕ）を含むことができる。第１及び第２回路層１２１、１２２の第１及び第２微細回路部１２１ａｂ、１２２ａｂ、すなわち、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３及び第４回路パターン１２２ａ、１２２ｂはそれぞれ、設計デザインに応じて、様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれライン状を有することができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３及び第４回路パターン１２２ａ、１２２ｂはそれぞれライン状であってもよく、図面上では、かかるライン状の第１及び第２回路パターン１２１ａ、１２１ｂならびに第３及び第４回路パターン１２２ａ、１２２ｂの線幅及びライン間の間隔、すなわち、ライン及びスペースが示されるように一断面を示すものであってもよい。一方、第１及び第２パッドパターン１２１ｖｐ、１２２ｖｐも、グランド用パッドパターン、パワー用パッドパターン、信号用パッドパターンなど、様々な用途のパッドパターンであってもよい。
第１及び第２ビアパターン１３１、１３２の材料としては、金属材料を用いることができる。金属材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを用いることができる。例えば、第１及び第２ビアパターン１３１、１３２は銅（Ｃｕ）を含むことができる。第１及び第２ビアパターン１３１、１３２はそれぞれ、設計デザインに応じて、信号用ビア、グランド用ビア、パワー用ビアなどを含むことができる。第１及び第２ビアパターン１３１、１３２は、金属材料で充填された形であることができる。第１及び第２ビアパターン１３１、１３２はテーパー状を有することができる。
図７～図９は図６の印刷回路基板の製造一例を概略的に示す工程図である。
図７を参照すると、先ず、第１絶縁層１１１に第１回路層１２１及び第１ビアパターン１３１を形成し、第１絶縁層１１１上に第２絶縁層１１２を形成する。第１回路層１２１及び第１ビアパターン１３１を形成する方法は、後述する第２回路層１２２及び第２ビアパターン１３２を形成する方法と同一であるため、詳細な説明は省略する。その後、第２絶縁層１１２に第１パッドパターン１２１ｖｐを露出させるビアホール１１２ｖｈを形成する。ビアホール１１２ｖｈは、第２絶縁層１１２の材料に応じて、機械的ドリル及び／又はレーザードリルなどで形成してもよく、フォトリソグラフィ工程などで形成してもよい。次に、第２絶縁層１１２上にビアホール１１２ｖｈを露出させる開口３１０ｐｈを有するビアパッド用ドライフィルム３１０を形成する。ビアパッド用ドライフィルム３１０は、感光性材料を含むことができる。次に、電解めっきなどで第２絶縁層１１２のビアホール１１２ｖｈ、及びビアパッド用ドライフィルム３１０の開口３１０ｐｈを満たしてビアめっき層１３２ｐを形成する。
図８を参照すると、次に、ビアパッド用ドライフィルム３１０を剥離する。次に、第２絶縁層１１２上にパターン化されたドライフィルム２２０を配置する。ドライフィルム２２０は感光性材料を含むことができる。上述のように、ドライフィルム２２０は、ラインとスペースの割合がおおよそ一対多の関係、例えば、１：３程度になるようにパターン化されることができる。次に、第２絶縁層１１２上にパターン化されたドライフィルム２２０を覆うようにパターンめっき層１２２ｐを形成する。パターンめっき層１２２ｐは、無電解めっきなどの等方性めっき工程を介して形成されることができる。
図９を参照すると、次に、異方性エッチング工程を行う。異方性エッチング工程は、ドライエッチング工程を用いて行うことができる。異方性エッチング工程が進行すると、一対の第３及び第４回路パターン１２２ａ、１２２ｂをそれぞれ含む微細回路部１２２ａｂが複数個形成される。また、複数の第２パッドパターン１２２ｖｐが形成される。尚、第２ビアパターン１３２が形成される。第２パッドパターン１２２ｖｐは、ビアめっき層１３２ｐの一部及びパターンめっき層１２２ｐの一部を含むことができる。ドライフィルム２２０が存在しない微細回路部１２２ａｂ間の第２絶縁層１１２の領域、第２パッドパターン１２２ｖｐ間の第２絶縁層１１２の領域、及び微細回路部１２２ａｂと第２パッドパターン１２２ｖｐの間の第２絶縁層１１２の領域にはそれぞれ第４～第６溝部１１２ｇ１、１１２ｇ２、１１２ｇ３が形成されることができる。次に、ドライフィルム２２０を剥離すると、ラインとスペースがおおよそ１：１程度である第３及び第４回路パターン１２２ａ、１２２ｂ、ならびにこれを含む微細回路部１２２ａｂを得ることができる。一連の過程を介して、上述した他の一例による印刷回路基板１００Ｂを製造することができる。
図１０は印刷回路基板の他の一例を概略的に示す断面図である。
図１０を参照すると、他の一例による印刷回路基板１００Ｃは、上述した一例による印刷回路基板１００Ａとは異なって、回路層１２１が第１及び第２回路パターン１２１ａ、１２１ｂの他にも、第３パッドパターン１２１ｃをさらに含む。上述のように、第１及び第２回路パターン１２１ａ、１２１ｂは、側面が互いに対向するように配置されて微細回路部１２１ａｂを一対で構成し、第３回路パターン１２１ｃがこれと独立して配置される。第３回路パターン１２１ｃは、一般のＳＡＰやＭＳＡＰなどのめっき工程を介して形成される回路パターンであって、微細回路パターンである第１及び第２回路パターン１２１ａ、１２１ｂのそれぞれよりも線幅及び高さが大きい。
後述する工程において、第１及び第２回路パターン１２１ａ、１２１ｂは、無電解めっきなどの等方めっき層のみを含むことができることから、シード層なしに配置されることを特徴とする。これに対し、第３回路パターン１２１ｃは、等方めっき層上に形成される電解めっき層を含むことができることから、シード層Ｓを含むことができる。すなわち、第３回路パターン１２１ｃを構成する金属層の層数は、第１及び第２回路パターン１２１ａ、１２１ｂのそれぞれを構成する金属層の層数よりも多くてもよい。第１及び第２回路パターン１２１ａ、１２１ｂは、一対の微細回路部１２１ａｂを構成することができ、回路層１２１は、微細回路部１２１ａｂを複数個含むことができる。また、回路層１２１は、第３回路パターン１２１ｃも複数個含むことができる。複数の微細回路部１２１ａｂのそれぞれの第１及び第２回路パターン１２１ａ、１２１ｂ間の間隔は、複数の第３回路パターン１２１ｃ間の間隔よりも小さくてもよく、複数の微細回路部１２１ａｂ間の間隔も、複数の第３回路パターン１２１ｃ間の間隔よりも小さくてもよい。微細回路部１２１ａｂ間の絶縁層１１１には第１溝部１１１ｇ１が形成されることができる。また、第３回路パターン１２１ｃ間の絶縁層１１１には第２溝部１１１ｇ２が形成されることができ、微細回路部１２１ａｂと第３回路パターン１２１ｃの間の絶縁層１１１には第３溝部１１１ｇ３が形成されることができる。第１及び第２回路パターン１２１ａ、１２１ｂの形状及び配置は上述したとおりである。
以下では、添付された図面を参照して、他の一例による印刷回路基板１００Ｃの構成要素についてさらに説明する。
回路層１２１の材料としては、金属材料を用いることができる。金属材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを用いることができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃは銅（Ｃｕ）を含むことができる。回路層１２１の第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃはそれぞれ、設計デザインに応じて、様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれラインやパッドなどの形態を有することができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃはそれぞれライン状であってもよく、図面上では、かかるライン状の第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃの線幅及びライン間の間隔、すなわち、ライン及びスペースが示されるように一断面を示すものであってもよい。
図１１及び図１２は図１０の印刷回路基板の製造一例を概略的に示す工程図である。
図１１を参照すると、先ず、絶縁層１１１を設け、絶縁層１１１上にパターン化した第１ドライフィルム２１０を配置した後、第１ドライフィルム２１０を覆うように第１パターンめっき層１２１ｐ１を形成する。これについての詳細な説明は上述のとおりである。次に、第１パターンめっき層１２１ｐ１上に開口３２０ｐｈを有する第２ドライフィルム３２０を配置する。第２ドライフィルム３２０も感光性材料を含むことができる。次に、電解めっきなどを介して第２ドライフィルム３２０の開口３２０ｐｈを充填することで第２パターンめっき層１２１ｐ２を形成する。このとき、第１パターンめっき層１２１ｐ１はシード層として機能することができる。
図１２を参照すると、次に、第２ドライフィルム３２０を剥離する。次に、異方性エッチング工程を行う。異方性エッチング工程は、ドライエッチング工程を用いて行うことができる。異方性エッチング工程が進行すると、一対の第１及び第２回路パターン１２１ａ、１２１ｂをそれぞれ含む微細回路部１２１ａｂが複数個形成される。また、シード層Ｓを含む第３回路パターン１２１ｃが複数個形成される。このとき、第１ドライフィルム２１０が存在しない微細回路部１２１ａｂ間の絶縁層１１１の領域、第３回路パターン１２１ｃ間の絶縁層１１１の領域、及び微細回路部１２１ａｂと第３回路パターン１２１ｃの間の絶縁層１１１の領域にはそれぞれ第１～第３溝部１１１ｇ１、１１１ｇ２、１１１ｇ３が形成されることができる。次に、第１ドライフィルム２１０を剥離すると、ラインとスペースがおおよそ１：１程度である第１及び第２回路パターン１２１ａ、１２１ｂ、ならびにこれを含む微細回路部１２１ａｂを得ることができる。一連の過程を介して、上述した他の一例による印刷回路基板１００Ｃを製造することができる。
図１３は印刷回路基板の他の一例を概略的に示す断面図である。
図１３を参照すると、他の一例による印刷回路基板１００Ｄは、上述した他の一例による印刷回路基板１００Ｃとは異なって、回路層１２１、１２２が多層で構成され、かかる多層の回路層１２１、１２２間の電気的連結のために、それぞれの絶縁層１１１、１１２にはビアパターン１３１、１３２が形成される。例えば、他の一例による印刷回路基板１００Ｄは、第１絶縁層１１１、第１絶縁層１１１上に配置される第１回路層１２１、第１絶縁層１１１を貫通する第１ビアパターン１３１、第１絶縁層１１１上に配置され、且つ第１回路層１２１を覆う第２絶縁層１１２、第２絶縁層１１２上に配置される第２回路層１２２、及び第２絶縁層１１２を貫通する第２ビアパターン１３２を含むことができる。このとき、第１回路層１２１は、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃを含むことができ、第２回路層１２２は、第４及び第５回路パターン１２２ａ、１２２ｂならびに第６回路パターン１２２ｃを含むことができる。第１ビアパターン１３１は、第３回路パターン１２１ｃと連結されることができ、第２ビアパターン１３２は、第３及び第６回路パターン１２１ｃ、１２２ｃと連結されることができる。
後述する工程において、第３回路パターン１２１ｃのうち少なくとも一つは、第１ビアパターン１３１と一体化することができ、第１シード層Ｓ１を含むことができる。同様に、第６回路パターン１２２ｃのうち少なくとも一つは、第２ビアパターン１３２と一体化することができ、第２シード層Ｓ２を含むことができる。第１及び第２回路パターン１２１ａ、１２１ｂは、おおよそ対称状の第１微細回路部１２１ａｂを一対で構成することができる。第１微細回路部１２１ａｂ間の第１絶縁層１１１には第１溝部１１１ｇ１が形成されることができる。その他にも、第３回路パターン１２１ｃ間の第１絶縁層１１１には第２溝部１１１ｇ２が形成されることができ、第１微細回路部１２１ａｂと第３回路パターン１２１ｃの間の第１絶縁層１１１には第３溝部１１１ｇ３が形成されることができる。同様に、第４及び第５回路パターン１２２ａ、１２２ｂも、おおよそ対称状の第２微細回路部１２２ａｂを一対で構成することができる。第２微細回路部１２２ａｂ間の第２絶縁層１１２には第４溝部１１２ｇ１が形成されることができる。その他にも、第６回路パターン１２２ｃ間の第２絶縁層１１２には第５溝部１１２ｇ２が形成されることができ、第２微細回路部１２２ａｂと第６回路パターン１２２ｃの間の第２絶縁層１１２には第６溝部１１２ｇ３が形成されることができる。第１～第３回路パターン１２１ａ、１２１ｂ、１２１ｃの形状及び配置は上述したとおりであり、第４～第６回路パターン１２２ａ、１２２ｂ、１２２ｃの形状及び配置も同様である。
以下では、添付された図面を参照して、他の一例による印刷回路基板１００Ｄの構成要素についてさらに説明する。
第１及び第２絶縁層１１１、１１２の材料としては、絶縁材料を用いることができる。絶縁材料としては、エポキシ樹脂のような熱硬化性樹脂やポリイミドのような熱可塑性樹脂、及びこれらの樹脂にシリカなどの無機フィラー及び／又はガラス繊維などの補強材が含まれるもの、例えば、ＣＣＬ、ＰＰＧ、ＡＢＦなどを用いることができる。但し、これに限定されるものではなく、このような非感光性絶縁材料の他に、感光性絶縁材料であるＰＩＤなどを用いることができる。必要に応じて、第１及び第２絶縁層１１１、１１２の材料としてセラミックなどの無機材料を用いることもできる。
第１及び第２回路層１２１、１２２の材料としては、金属材料を用いることができる。金属材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを用いることができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃは銅（Ｃｕ）を含むことができる。また、第４及び第５回路パターン１２２ａ、１２２ｂならびに第６回路パターン１２２ｃも銅（Ｃｕ）を含むことができる。第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃ、また、第４及び第５回路パターン１２２ａ、１２２ｂならびに第６回路パターン１２２ｃはそれぞれ、設計デザインに応じて、様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれラインやパッドなどの形態を有することができる。例えば、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃ、また、第４及び第５回路パターン１２２ａ、１２２ｂならびに第６回路パターン１２２ｃはそれぞれライン状であってもよく、図面上では、かかるライン状の第１及び第２回路パターン１２１ａ、１２１ｂならびに第３回路パターン１２１ｃ、また、第４及び第５回路パターン１２２ａ、１２２ｂならびに第６回路パターン１２２ｃの線幅及びライン間の間隔、すなわち、ライン及びスペースが示されるように一断面を示すものであってもよい。
第１及び第２ビアパターン１３１、１３２の材料としては、金属材料を用いることができる。金属材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを用いることができる。例えば、第１及び第２ビアパターン１３１、１３２は銅（Ｃｕ）を含むことができる。第１及び第２ビアパターン１３１、１３２はそれぞれ、設計デザインに応じて、信号用ビア、グランド用ビア、パワー用ビアなどを含むことができる。第１及び第２ビアパターン１３１、１３２は、金属材料で充填された形であることができる。第１及び第２ビアパターン１３１、１３２はテーパー状を有することができる。
図１４～図１７は図１３の印刷回路基板の製造一例を概略的に示す工程図である。
図１４を参照すると、先ず、第１絶縁層１１１上にパターン化された第１ドライフィルム２１０を配置する。第１ドライフィルム２１０についての説明は上述したとおりである。また、第１絶縁層１１１に第１ビアホール１１１ｖｈを形成する。第１ビアホール１１１ｖｈは、第１絶縁層１１１の材料に応じて、機械的ドリル及び／又はレーザードリルなどで形成してもよく、フォトリソグラフィ工程などで形成してもよい。次に、第１絶縁層１１１上に、第１ドライフィルム２１０を覆うように、第１パターンめっき層１２１ｐ１を形成する。第１パターンめっき層１２１ｐ１は、第１ビアホール１１１ｖｈの壁面上にも配置することができる。第１パターンめっき層１２１ｐ１は無電解めっきなどの等方性めっき工程を介して形成されることができる。次に、第１パターンめっき層１２１ｐ１上に開口３２０ｐｈを有する第２ドライフィルム３２０を配置する。第２ドライフィルム３２０も感光性材料を含むことができる。
図１５を参照すると、次に、電解めっきなどを介して第２ドライフィルム３２０の開口３２０ｐｈを充填することで第２パターンめっき層１２１ｐ２を形成する。第２パターンめっき層１２１ｐ２は、第１ビアホール１１１ｖｈも充填することができる。このとき、第１パターンめっき層１２１ｐ１はシード層として機能することができる。次に、第２ドライフィルム３２０を剥離する。次に、異方性エッチング工程を行う。異方性エッチング工程は、ドライエッチング工程を用いて行うことができる。
図１６を参照すると、異方性エッチング工程が進行すると、一対の第１及び第２回路パターン１２１ａ、１２１ｂをそれぞれ含む微細回路部１２１ａｂが複数個形成される。また、シード層Ｓを含む第３回路パターン１２１ｃが複数個形成される。尚、第３回路パターン１２１ｃと連結される第１ビアパターン１３１が形成される。このとき、第１ドライフィルム２１０が存在しない微細回路部１２１ａｂ間の第１絶縁層１１１の領域、第３回路パターン１２１ｃ間の第１絶縁層１１１の領域、及び微細回路部１２１ａｂと第３回路パターン１２１ｃの間の第１絶縁層１１１の領域にはそれぞれ第１～第３溝部１１１ｇ１、１１１ｇ２、１１１ｇ３が形成されることができる。次に、第１ドライフィルム２１０を剥離すると、ラインとスペースがおおよそ１：１程度である第１及び第２回路パターン１２１ａ、１２１ｂ、ならびにこれを含む微細回路部１２１ａｂを得ることができる。次に、第１絶縁層１１１上に第２絶縁層１１２を形成する。
図１７を参照すると、次に、第２絶縁層１１２に第２ビアホール１１２ｖｈを形成する。第２ビアホール１１２ｖｈは、第２絶縁層１１２の材料に応じて、機械的ドリル及び／又はレーザードリルなどで形成してもよく、フォトリソグラフィ工程などで形成してもよい。次に、第２絶縁層１１２上にパターン化された第３ドライフィルム２２０を配置する。第３ドライフィルム２２０についての説明は、上述した第１ドライフィルム２１０についての説明と同一である。次に、図１４～図１６を介して説明した過程を繰り返す。一連の過程を介して、上述した他の一例による印刷回路基板１００Ｄを製造することができる。
図１８は印刷回路基板の他の一例を概略的に示す断面図である。
他の一例による印刷回路基板１００Ｅは、上述した一例による印刷回路基板１００Ａとは異なって、第１及び第２回路パターン１２１ａ、１２１ｂのそれぞれのトップ面が変曲点を有する。かかる変曲点は、第１及び第２回路パターン１２１ａ、１２１ｂのトップ面の一部に対してエッチング工程を行って形成することができる。例えば、第１回路パターン１２１ａのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ａ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ａ３－２を有することができる。また、第２回路パターン１２１ｂのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ｂ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ｂ３－２を有することができる。その他は上述したとおりである。
図１９は印刷回路基板の他の一例を概略的に示す断面図である。
他の一例による印刷回路基板１００Ｆは、上述した一例による印刷回路基板１００Ｂとは異なって、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３及び第４回路パターン１２２ａ、１２２ｂのそれぞれのトップ面が変曲点を有する。かかる変曲点は、第１及び第２回路パターン１２１ａ、１２１ｂならびに第３及び第４回路パターン１２２ａ、１２２ｂのトップ面の一部に対してエッチング工程を行って形成することができる。例えば、第１回路パターン１２１ａのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ａ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ａ３－２を有することができる。また、第２回路パターン１２１ｂのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ｂ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ｂ３－２を有することができる。その他は上述したとおりである。同様に、第３回路パターン１２２ａのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２２ａ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２２ａ３－２を有することができる。また、第４回路パターン１２２ｂのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２２ｂ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２２ｂ３－２を有することができる。その他は上述したとおりである。
図２０は印刷回路基板の他の一例を概略的に示す断面図である。
他の一例による印刷回路基板１００Ｇは、上述した一例による印刷回路基板１００Ｃとは異なって、第１及び第２回路パターン１２１ａ、１２１ｂのそれぞれのトップ面が変曲点を有する。かかる変曲点は、第１及び第２回路パターン１２１ａ、１２１ｂのトップ面の一部に対してエッチング工程を行って形成することができる。例えば、第１回路パターン１２１ａのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ａ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ａ３－２を有することができる。また、第２回路パターン１２１ｂのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ｂ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ｂ３－２を有することができる。その他は上述したとおりである。
図２１は印刷回路基板の他の一例を概略的に示す断面図である。
他の一例による印刷回路基板１００Ｈは、上述した一例による印刷回路基板１００Ｄとは異なって、第１及び第２回路パターン１２１ａ、１２１ｂならびに第４及び第５回路パターン１２２ａ、１２２ｂのそれぞれのトップ面が変曲点を有する。かかる変曲点は、第１及び第２回路パターン１２１ａ、１２１ｂならびに第４及び第５回路パターン１２２ａ、１２２ｂのトップ面の一部に対してエッチング工程を行って形成することができる。例えば、第１回路パターン１２１ａのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ａ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ａ３－２を有することができる。また、第２回路パターン１２１ｂのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２１ｂ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２１ｂ３－２を有することができる。その他は上述したとおりである。同様に、第４回路パターン１２２ａのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２２ａ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２２ａ３－２を有することができる。また、第５回路パターン１２２ｂのトップ面は、上述した第１側面の先端から変曲点までの高さが徐々に大きくなる第１トップ面１２２ｂ３－１、及び変曲点から上述した第２側面の先端までの高さが徐々に小さくなる第２トップ面１２２ｂ３－２を有することができる。その他は上述したとおりである。
図２２は電子部品パッケージの一例を概略的に示す断面図である。
図２２を参照すると、一例による電子部品パッケージ５００は、パッケージ基板４５０、パッケージ基板４５０内に配置される連結構造体４８０、及びパッケージ基板４５０上に配置され、且つ連結構造体４８０を介して互いに電気的に連結される複数の電子部品４１０、４２０を含む。パッケージ基板４５０は、公知のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板であってもよい。連結構造体４８０は微細回路を有する基板であってもよく、かかる基板には上述した印刷回路基板１００Ａ～１００Ｈのうち少なくとも一つを適用することができる。複数の電子部品４１０、４２０はそれぞれ、ロジックチップ又はメモリチップであってもよい。このように、上述した印刷回路基板１００Ａ～１００Ｈは微細回路が必要な基板に適用することができる。
本発明において、「側部」や「側面」などの表現は、便宜上、図面を基準に左／右方向又はその方向における面を意味するものとして用いられ、「上側」、「上部」、「上面」などの表現は、便宜上、図面を基準に上の方向又はその方向における面を意味するものとして用いられ、「下側」、「下部」、「下面」などの表現は、便宜上、下の方向又はその方向における面を意味するものとして用いられる。加えて、「側部、上側、上部、下側、又は下部に位置する」というのは、対象の構成要素が基準となる構成要素及び該当構成要素の方向に直接接触する場合だけでなく、該当構成要素の方向に位置し、且つ直接接触しない場合も含む概念として用いられる。但し、これは、説明の便宜上、方向を定義したもので、特許請求の範囲の権利範囲がかかる方向の記載によって特に限定されるものではなく、上／下の概念などはいつでも変わり得る。
本発明において「連結される」というのは、直接的に連結された場合だけでなく、接着剤層などを介して間接的に連結された場合を含む概念である。また、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。尚、「第１」や「第２」などの表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／又は重要度などを限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。
本発明で用いられた「一例」又は「他の一例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかし、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。
尚、本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。このとき、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。

Claims (16)

  1. 第１絶縁層と、
    前記第１絶縁層上に配置される第１回路層と、を含み、
    前記第１回路層は第１及び第２回路パターンを含み、
    前記第１及び第２回路パターンはそれぞれ、断面上において、第１側面、前記第１側面の反対側である第２側面、及び前記第１及び第２側面のそれぞれの先端と連結されるトップ面を有し、
    前記第１及び第２回路パターンのそれぞれの前記第１側面は互いに対向するように配置され、前記第１及び第２回路パターンのそれぞれの前記第１側面の高さが前記第１及び第２回路パターンのそれぞれの前記第２側面の高さよりも高い、印刷回路基板。
  2. 前記第１及び第２回路パターンが微細回路部を一対で構成し、
    前記第１回路層は前記微細回路部を複数個含む、請求項１に記載の印刷回路基板。
  3. 前記第１絶縁層は前記複数の微細回路部間において溝部を有する、請求項２に記載の印刷回路基板。
  4. 前記溝部は、前記第１及び第２回路パターン間における前記第１絶縁層の上面を基準に前記第１絶縁層の下面に向かってリセスする、請求項３に記載の印刷回路基板。
  5. 前記第１及び第２回路パターンのそれぞれの前記トップ面は、前記第１及び第２回路パターンのそれぞれの前記第１側面の先端から前記第１及び第２回路パターンのそれぞれの前記第２側面の先端までの高さが徐々に小さくなるラウンド状を有する、請求項１から４のいずれか一項に記載の印刷回路基板。
  6. 前記第１及び第２回路パターンのそれぞれの前記トップ面は変曲点を有し、
    前記第１及び第２回路パターンのそれぞれの前記トップ面は、前記第１及び第２回路パターンのそれぞれの前記第１側面の先端から前記第１及び第２回路パターンのそれぞれの前記変曲点までの高さが徐々に大きくなる第１トップ面、及び前記第１及び第２回路パターンのそれぞれの前記変曲点から前記第１及び第２回路パターンのそれぞれの前記第２側面の先端までの高さが徐々に小さくなる第２トップ面を有する、請求項１から５のいずれか一項に記載の印刷回路基板。
  7. 前記第１絶縁層上に配置され、且つ前記第１回路層を覆う第２絶縁層と、
    前記第２絶縁層上に配置される第２回路層と、をさらに含み、
    前記第２回路層は第３及び第４回路パターンを含み、
    前記第３及び第４回路パターンはそれぞれ、断面上において、第１側面、前記第１側面の反対側である第２側面、及び前記第１及び第２側面のそれぞれの先端と連結されるトップ面を有し、
    前記第３及び第４回路パターンのそれぞれの前記第１側面は互いに対向するように配置され、
    前記第３及び第４回路パターンのそれぞれの前記第１側面の高さは、前記第３及び第４回路パターンのそれぞれの前記第２側面の高さよりも大きい、請求項１から６のいずれか一項に記載の印刷回路基板。
  8. 前記第２絶縁層を貫通するビアパターンをさらに含み、
    前記第１及び第２回路層はそれぞれ第１及び第２パッドパターンをさらに含み、
    前記第１及び第２パッドパターンは前記ビアパターンを介して連結され、
    前記第２パッドパターンは、前記ビアパターンとの境界なく一体化する第１領域、及び前記第１領域を囲み、且つ前記第１領域との境界が存在する第２領域を含む、請求項７に記載の印刷回路基板。
  9. 前記第１及び第２回路パターンはそれぞれ金属材料を含む、請求項１から８のいずれか一項に記載の印刷回路基板。
  10. 第１絶縁層と、
    前記第１絶縁層上に配置される第１回路層と、を含み、
    前記第１回路層は、側面が互いに対向するように一対で配置される第１及び第２回路パターン、及び前記第１及び第２回路パターンと独立して配置される第３回路パターンを含み、
    前記第３回路パターンは、前記第１及び第２回路パターンのそれぞれよりも線幅が大きい、印刷回路基板。
  11. 前記第３回路パターンは前記第１及び第２回路パターンのそれぞれよりも高さが大きい、請求項１０に記載の印刷回路基板。
  12. 前記第１及び第２回路パターンはシード層なしに配置され、
    前記第３回路パターンはシード層を含む、請求項１０または１１に記載の印刷回路基板。
  13. 前記第１及び第２回路パターンが微細回路部を一対で構成し、
    前記回路層は前記微細回路部を複数個含み、
    前記回路層は前記第３回路パターンを複数個含む、請求項１０から１２のいずれか一項に記載の印刷回路基板。
  14. 前記複数の微細回路部のそれぞれの前記第１及び第２回路パターン間の間隔は、前記複数の第３回路パターン間の間隔よりも小さく、前記複数の微細回路部間の間隔は、前記複数の第３回路パターン間の間隔よりも小さい、請求項１３に記載の印刷回路基板。
  15. 前記第１絶縁層上に配置され、且つ前記第１回路層を覆う第２絶縁層と、
    前記第２絶縁層上に配置される第２回路層と、をさらに含み、
    前記第２回路層は、側面が互いに対向するように一対で配置される第４及び第５回路パターン、及び前記第４及び第５回路パターンと独立して配置される第６回路パターンを含み、
    前記第６回路パターンは前記第４及び第５回路パターンのそれぞれよりも線幅が大きい、請求項１０から１４のいずれか一項に記載の印刷回路基板。
  16. 前記第２絶縁層を貫通するビアパターンをさらに含み、
    前記第３及び第６回路パターンは前記ビアパターンを介して連結され、
    前記第６回路パターンは前記ビアパターンとの境界なく一体化する、請求項１５に記載の印刷回路基板。
JP2021006430A 2020-10-15 2021-01-19 印刷回路基板 Pending JP2022065597A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200133219A KR20220049742A (ko) 2020-10-15 2020-10-15 인쇄회로기판
KR10-2020-0133219 2020-10-15

Publications (1)

Publication Number Publication Date
JP2022065597A true JP2022065597A (ja) 2022-04-27

Family

ID=81138887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021006430A Pending JP2022065597A (ja) 2020-10-15 2021-01-19 印刷回路基板

Country Status (4)

Country Link
US (1) US11765820B2 (ja)
JP (1) JP2022065597A (ja)
KR (1) KR20220049742A (ja)
CN (1) CN114375090A (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3614191B2 (ja) * 1994-08-29 2005-01-26 富士通株式会社 半導体装置の製造方法
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
KR20070016419A (ko) * 2005-08-03 2007-02-08 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법
KR20080006807A (ko) 2006-07-13 2008-01-17 삼성전자주식회사 살리사이드층을 가지는 반도체 장치 및 그 제조방법
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
KR20110087976A (ko) * 2010-01-28 2011-08-03 삼성전자주식회사 반도체 소자용 배선 구조물의 형성방법 및 이를 이용하는 비휘발성 메모리 소자의 제조방법
KR101834253B1 (ko) 2010-12-03 2018-03-06 삼성전자주식회사 막질 간 인터믹싱을 제어하는 ｄｐｔ 공정을 이용한 반도체 소자의 제조방법 및 그 방법에 의해 제조된 반도체 소자
KR101194895B1 (ko) * 2011-02-07 2012-10-25 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 형성방법
US20130153266A1 (en) * 2011-12-19 2013-06-20 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US8741781B2 (en) * 2012-06-21 2014-06-03 Micron Technology, Inc. Methods of forming semiconductor constructions
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
US9491871B2 (en) * 2013-05-07 2016-11-08 Unimicron Technology Corp. Carrier substrate
JP6298722B2 (ja) * 2014-06-10 2018-03-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102329799B1 (ko) * 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
CN114375090A (zh) 2022-04-19
US11765820B2 (en) 2023-09-19
KR20220049742A (ko) 2022-04-22
US20220124906A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP2017130649A (ja) 電子部品パッケージ及びその製造方法
TW201810574A (zh) 扇出型半導體封裝
KR102597149B1 (ko) 패키지 기판
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220065550A (ko) 연결구조체 내장기판
US11552009B2 (en) Printed circuit board
KR20230009334A (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
JP2022027393A (ja) 印刷回路基板及びその製造方法
JP2022065597A (ja) 印刷回路基板
KR20230049373A (ko) 회로기판
KR20220062913A (ko) 브리지 내장기판
KR20210072939A (ko) 패키지 기판 및 이를 포함하는 멀티 칩 패키지
US11895771B2 (en) Printed circuit board
US20230030484A1 (en) Printed circuit board
US20240147620A1 (en) Printed circuit board
KR20230099205A (ko) 인쇄회로기판 및 그 제조방법.
KR20230003864A (ko) 연결구조체 내장기판
KR20230105167A (ko) 인쇄회로기판 및 전자부품 패키지
JP2023184383A (ja) プリント回路基板
KR20230090082A (ko) 인쇄회로기판
KR20230026101A (ko) 인쇄회로기판
KR20230077967A (ko) 인쇄회로기판 및 그 제조방법
KR20210123817A (ko) 인쇄회로기판
KR20230094663A (ko) 인쇄회로기판 및 그 제조방법
KR20230080973A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231213