JP4502870B2 - 中空半導体パッケージの製造方法 - Google Patents

中空半導体パッケージの製造方法 Download PDF

Info

Publication number
JP4502870B2
JP4502870B2 JP2005121776A JP2005121776A JP4502870B2 JP 4502870 B2 JP4502870 B2 JP 4502870B2 JP 2005121776 A JP2005121776 A JP 2005121776A JP 2005121776 A JP2005121776 A JP 2005121776A JP 4502870 B2 JP4502870 B2 JP 4502870B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
hollow
semiconductor package
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005121776A
Other languages
English (en)
Other versions
JP2006303128A (ja
Inventor
宏寿 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2005121776A priority Critical patent/JP4502870B2/ja
Publication of JP2006303128A publication Critical patent/JP2006303128A/ja
Application granted granted Critical
Publication of JP4502870B2 publication Critical patent/JP4502870B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、中空半導体パッケージの製造方法に関し、特に、高周波特性が要求される半導体製品等、半導体回路の周囲に空気又は真空層を確保した中空半導体パッケージの製造方法に関する。
高周波特性が要求される半導体製品は、半導体回路の周囲に空気又は真空層を確保することがその特性を確保する上で重要な要素の一つとなっている。この目的のため、通常、図７に示すように、内部が中空となる箱型パッケージ４６が採用されている。尚、図７（ａ）は、ワイヤボンディング接合の場合、図７（ｂ）は、バンプボンディング接合の場合を示している。
図７（ａ）に示したワイヤボンディング接合では、箱型パッケージ４６の内部の中空部４２に配置された半導体素子４１がワイヤ４４を介して基板側電極４５に接続され、カバー４３によって封止されている。また、図７（ｂ）に示したバンプボンディング接合では、箱型パッケージ５６の内部の中空部５２に配置された半導体素子５１がバンプ５４を介して基板側電極５５に接続され、カバー５３によって封止されている。
しかしながら、図７に示した構成では、箱型パッケージ４６、５６をセラミックではなく、モールド樹脂で製造したとしても、中空でない通常のモールド封止の場合より製造工程が増加するとともに、封止工程において１個づつカバー４３、５３を取り付ける必要があるため、中空半導体パッケージの製造コストが上昇するという問題があった。
そこで、例えば、特許文献１には、表面弾性波装置（ＳＡＷデバイス）の製造方法として、表面弾性波素子をフリップチップ実装した配線基板上の表面弾性波素子側に、一定以上の剛性を持たせた基材による熱硬化性樹脂シートを載置し、熱硬化性樹脂シートを熱プレスにより表面弾性波素子及び配線済み基板に押し当て、そのまま熱硬化させて封止することで、フリップチップ実装された表面弾性波素子と基板との間に中空部を形成する技術が開示されている。
図８は、上述のようにして製造された中空半導体パッケージの一例を示す。この中空半導体パッケージは、表面弾性波素子６２が中空部６９及びバンプ６８を介して基板６１と接続され、熱硬化性樹脂６３によって封止されている。
通常、上記熱硬化性樹脂６３は、加熱により粘度が著しく低下してしまうため、特許文献１に記載された製造方法に適用すると、フリップチップ実装された表面弾性波素子６２と基板６１との間に樹脂が入り込み、中空部６９を形成することが困難である。そこで、上記特許文献に記載の方法では、熱硬化性樹脂６３を形成する熱硬化性樹脂シートの加熱硬化時の粘度降下を抑制し、さらに、樹脂シート基材の剛性を高めることで、表面弾性波素子６２と基板６１との間への樹脂入り込み、及び貼付時の空隙（ボイド）を抑制している。このように、同特許文献に記載の方法では、箱型パッケージの製造、及びカバー付け工程が不要となり、工程の削減という面で一応の効果を奏している。
特開２００４−７０５１号公報
しかし、上記特許文献１に記載の中空半導体パッケージの製造方法においては、熱硬化性樹脂を利用するため、加熱を必須とする。そのため、セラミックに代表されるような脆性基板に対して熱プレス貼付を行うと、クラックが発生する可能性が高いという問題点があった。
例えば、図９に示すように、加熱により反りが発生した脆性な基板７４に対し、熱プレス７２により熱硬化性樹脂シート７１を押し付けるため、基板７４上のストレスが集中する部分に割れ、欠け７３が発生する可能性が高い。
そこで、本発明は、上記従来の中空半導体パッケージの製造方法における問題点に鑑みてなされたものであって、加熱により反りが発生する脆性な基板を利用した場合でも、基板の破損を防止することができ、生産性の高い中空半導体パッケージの製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、中空半導体パッケージの製造方法であって、半導体素子の回路面を配線基板側にして、該半導体素子を該基板にフリップチップ実装し、光硬化性封止用部材を、前記基板の前記半導体素子が配置された側に載置して該半導体素子及び該基板に被せ、前記光硬化性封止用部材を、真空下で、前記半導体素子及び前記基板へ弾性体を介した加圧押し当てにより貼り付けて前記半導体素子と前記基板との間の隙間に中空部を形成し、真空状態を維持したまま、前記光硬化性封止用部材に樹脂硬化用光線を照射して該光硬化性封止用部材を硬化させることを特徴とする。
そして、本発明によれば、封止材として光硬化性樹脂を用いることで、封止工程を常温下で行うことが可能となり、加熱により反りが発生する基板においても、反りを発生させることなく樹脂シートの加圧貼付けを行うことができ、割れや、欠けを抑制することができるとともに、半導体素子と基板との間の隙間への樹脂入り込みを回避することもできる。
前記中空半導体パッケージの製造方法において、前記半導体素子は、前記基板上にマトリクス状又は直線状に複数配置され、前記光硬化性封止用部材に樹脂硬化用光線を照射して該光硬化性封止用部材を硬化させた後、各々の半導体素子を前記基板とともに個別に切断することができる。これによって、マトリクス状等に複数の半導体素子を配置して配線基板上に一括で封止することがきるため、生産性が向上する。
前記中空半導体パッケージの製造方法において、前記光硬化性封止用部材に樹脂硬化用光線を照射するにあたって、前記弾性体を回避して樹脂硬化用光線を照射することができる。これによって、光硬化性封止用部材を短時間で硬化させることができ、さらに生産性が向上する。
以上のように、本発明によれば、加熱により反りが発生する脆性な基板を利用した中空半導体パッケージの製造において、基板の破損を防止することができ、生産性の高い中空半導体パッケージの製造方法を提供することができる。
図１は、本発明にかかる製造方法によって製造した中空半導体パッケージの一例を示す。この中空半導体パッケージは、個片化された配線済み基板１上に半導体素子２がフリップチップ実装され、基板１と半導体素子２とはバンプ５を介して接続される。基板１は、光硬化性樹脂３により覆われている。光硬化性樹脂３は、紫外線により硬化反応するものを用いる。半導体素子２の回路面は基板１側を向いており、半導体素子２と基板１との間には中空部４が形成され、これにより、良好な高周波特性が得られる。
次に、本発明にかかる空半導体パッケージの製造方法のフローを図２を中心に参照しながら説明する。
まず、ステップ０において、最終的に分割される個片がマトリクス上に等ピッチで配置され、配線された基板１１を準備する。次に、ステップ１において、ステップ０で準備した基板１１内の個片の各配線パターンに、半導体素子２をフリップチップ実装により複数個接続する。これによって、図３に示すような基板１１が得られる。尚、基板１１上には、分割ライン１９が引かれている。
次に、図２のステップ２において、基板１１の半導体素子２が配置された側に、適切なサイズの光硬化性樹脂シート１５を載せ、ステップ３において、光硬化性樹脂シート１５が載った実装済み基板を真空チャンバ１６に引き込み、チャンバ内を１０Ｐａ程度の真空状態にする。
このステップ３で到達する真空度は、高真空であるほど、基板１１に対して光硬化性樹脂シート１５を気泡なく貼り付けることができて有利である。しかし、貼付け対象である光硬化性樹脂シート１５の特性によっては、真空度が高すぎると、樹脂シート内の成分がアウトガスとなって光硬化性樹脂シート１５の外部に放出され、光硬化反応前に樹脂シートが変質するため、利用する部材によって適用する真空度の個別評価が必要である。
次に、ステップ４において、真空状態において、実装済み基板１１上に配された光硬化性樹脂シート１５側から、高圧空気により加圧用ゴムシート１７を介して、光硬化性樹脂シート１５を基板１１及び半導体素子２に押し付け、貼付けを行う。
この貼付け作業には、真空度、加圧用気体圧力、加圧用ゴムシート１７の硬度及びシート厚等のパラメータの適切な選択が必要である。適切なパラメータの選択が行われなかった場合には、基板１１上に実装された半導体素子２の周囲に空隙が発生したり、光硬化性樹脂シート１５が破断することとなる。
図４に空隙２５が発生した場合の一例を基板分割前の状態で示す。各パラメータは、定性的な表現として、真空度：高、加圧力：高、ゴムシート硬度：低、ゴムシート厚：薄とすることで、フリップチップ周囲に空隙が発生する可能性は低減するが、前記したように光硬化性樹脂シート１５を変質させることなく到達可能な真空度は、利用する光硬化性樹脂シート１５の特性に依存する。
また、加圧力が大きすぎると、図５に示すように、半導体素子の肩（エッジ）部分から樹脂シートが引きちぎられて樹脂破損２７が発生する。そのため、加圧用ゴムシート１７のパラメータとして、ゴム硬度、ゴム厚みを決定した後、加圧力を選択する。実用的な組み合わせとしては、例えば、ゴムシート硬度：５０°、ゴムシート厚：０．５ｍｍ、及び加圧力：０．５ＭＰａという組み合わせ、並びに、ゴムシート硬度：２５°、ゴムシート厚：３ｍｍ、加圧力：０．７ＭＰａ程度という組み合わせが考えられる。
次に、図２のステップ５において、ステップ４で高圧空気により加圧を行っていた加圧用ゴムシート１７を真空引きにより光硬化性樹脂シート１５から剥がし、光硬化性樹脂シート１５が貼り付けられた基板２６と加圧用ゴムシート１７との間に空間を形成する。
次に、ステップ６において、真空下において、貼付済みの光硬化性樹脂シート１５に対して硬化用の紫外線照射１８を行い、光硬化性樹脂シート１５を硬化させる。照射による硬化時間は、概ね１０分程度である。
最後に、ステップ７において、真空チャンバ１６内を大気開放し、樹脂封止済み基板１１を取り出し、ＵＶテープ等のダイシングテープに貼付を行い、ダイシングソー２０により、分割ライン１９を目処に個片化を行う。
次に、前記ステップ３〜６で使用する真空チャンバ１６の一例を図６に示す。本発明では、光硬化性樹脂シート１５（図２参照）をフリップチップ実装済み基板１１の上に載せた後、同図に示すような真空貼付及び真空下で光硬化を行う真空チャンバ１６にて封止を行う。この真空チャンバ１６内で光硬化性樹脂シート１５を硬化させるので、大気開放後、差圧により、未硬化の樹脂がフリップチップの下に入り込む不具合は発生しない。
真空チャンバ１６は、上部２８と下部２９の２つに分けることができる。上部２８は、下部２９に対して上下に開閉可能である。真空チャンバ１６の閉時は、Ｏリング３９等により、真空度を維持することができる。経路３１は、下部チャンバ４０用の真空経路であり、下部チャンバ４０内の真空度を上げることと、大気開放のために設けられる。経路３０は、上部チャンバ３８用の真空経路及び加圧経路であり、上部チャンバ３８に取り付けられた加圧用ゴムシート１７を制御するために備えられる。
下部チャンバ４０は、経路３１により真空引きが行われる。その際、上部チャンバ３８側も経路３０により、同時に真空引きを行うことで、下部チャンバ４０と上部チャンバ３８との間に差圧が発生するのを防止する。これは、十分に真空度が上がる前に、加圧用ゴムシート１７により光硬化性樹脂シート１５が加圧貼付され、局所的に空気溜りが残るのを防止するためである。
次に、真空引きにより上部チャンバ３８内が所定の真空度に達した後、加圧のため、一旦真空をＯＦＦにして、高圧空気を経路３０に引き込む。ここで、加圧圧力を最大１ＭＰａに調整する。尚、加圧にあたっては、空気でなくとも、窒素等の安定した気体を用いることができる。高圧空気により加圧用ゴムシート１７が押し込まれ、光硬化性樹脂シート１５を基板１１及び半導体素子２に押し当てて貼付する。
この後、光照射により、光硬化性樹脂シート１５を硬化させるが、加圧に利用するゴムに代表される弾性体は、光の吸収率が高い。そのため、加圧用ゴムシート１７を介して硬化を行わせると長時間を要するため好ましくない。そこで、再度、経路３０を通じてチャンバ上部２８を真空引きし、加圧用ゴムシート１７を光硬化性樹脂シート貼付済み基板２６から剥す。そして、加圧用ゴムシート１７を回避して光を照射するため、ガラス板３５及びミラー３４、３３を介して、光硬化性樹脂シート１５に光照射を行う。照射する光は、光源３６から発せられ、環状に配置された複数の光ファイバ３７を通じてガラス板３５に照射される。
以上のように、本発明では、光硬化性樹脂シート１５の貼付後、硬化過程において紫外線照射を採用しているため、封止時に加熱による高温プロセスとならず、加熱により反りが発生するような脆性な基板を採用した場合であっても、反りが発生しない。そのため、反った基板を押さえつけることで発生する割れ、欠けを防止することが可能となる。
尚、上記実施の形態において、図３に示したように、基板１１に半導体素子２をマトリクス上に配置しなくとも、直線的に配置したり、不等ピッチで配置してもよい。また、上記実施の形態において、基板１１の外形について、明記していないが四角形であってもよいし、円形であってもよい。
また、上記実施の形態において、個片化を実現するにあたって、ダイシングソー以外にレーザを用いることもできる。分割ライン１９を下面から入れておき、上面の樹脂部のみをダイシングソーにより除去した後、ブレーキングにより個片化を行ってもよい。
上記実施の形態では、本発明を高周波半導体素子に適用した場合について説明したが、表面弾性波素子や、フリップチップ実装可能なその他の素子に適用することもできる。
上記実施の形態では、素子が実装される配線基板について、その材質について特に記載していないが、脆性でない材質で構成される部材（例えば、樹脂系基板、ＴＡＢテープ等）であっても中空半導体パッケージを製造することができることはもちろんである。
さらに、上記実施の形態では、光硬化性樹脂シート１５を短冊状態に切断して使用した場合を例にとって説明したが、光硬化性樹脂シート１５をロール状態で供給することもできる。
本発明にかかる中空半導体パッケージの製造方法によって製造された中空半導体パッケージの一例を示す断面図である。 本発明にかかる空半導体パッケージの製造方法の一実施の形態をステップを追って説明するための概略図である。 マトリクス状に半導体素子がフリップチップ実装された基板の一例を示す斜視図である。 本発明にかかる空半導体パッケージの製造方法において、光硬化性樹脂シートを不適切なパラメータの条件下で貼付した場合に発生する空隙の一例を示す概略図である。 本発明にかかる空半導体パッケージの製造方法において、加圧貼付時に、加圧力が強すぎて樹脂シートの一部が破損した状態の一例を示す断面図である。 本発明にかかる空半導体パッケージの製造方法で用いる真空チャンバの一例を示す断面図である。 従来の一般的な中空半導体パッケージを示す断面図であって、（ａ）は、ワイヤボンディングにより配線用金属端子が接合されたものを示し、（ｂ）は、バンプボンディングにより配線用金属端子が接合されたものを示す。 従来の表面弾性波装置で採用されている中空半導体パッケージの一例を示す断面図である。 従来技術で開示されている加熱貼付による中空半導体パッケージの製造方法を説明するための概略図である。
符号の説明
１ （個片化された配線済み）基板
２ 半導体素子
３ 光硬化性樹脂
４ 中空部
５ バンプ
１１ （分割前の）配線基板
１５ 光硬化性樹脂シート
１６ 真空チャンバ
１７ 加圧用ゴムシート
１８ 光硬化用光源
１９ 分割ライン
２０ ダイシングソー
２５ 空隙
２６ 光硬化性樹脂シート貼付済み基板
２７ 樹脂破損
２８ （チャンバ）上部
２９ （チャンバ）下部
３０ （チャンバ上部の真空、加圧）経路
３１ （チャンバ下部の真空）経路
３３ ミラー
３４ ミラー
３５ ガラス板
３６ 光源
３７ 光ファイバ
３８ 上部チャンバ
３９ Ｏリング
４０ 下部チャンバ

Claims (3)

  1. 半導体素子の回路面を配線基板側にして、該半導体素子を該基板にフリップチップ実装し、
    光硬化性封止用部材を、前記基板の前記半導体素子が配置された側に載置して該半導体素子及び該基板に被せ、
    前記光硬化性封止用部材を、真空下で、前記半導体素子及び前記基板へ弾性体を介した加圧押し当てにより貼り付けて前記半導体素子と前記基板との間の隙間に中空部を形成し、
    真空状態を維持したまま、前記光硬化性封止用部材に樹脂硬化用光線を照射して該光硬化性封止用部材を硬化させることを特徴とする中空半導体パッケージの製造方法。
  2. 前記半導体素子は、前記基板上にマトリクス状又は直線状に複数配置され、前記光硬化性封止用部材に樹脂硬化用光線を照射して該光硬化性封止用部材を硬化させた後、各々の半導体素子を前記基板とともに個別に切断することを特徴とする請求項１に記載の中空半導体パッケージの製造方法。
  3. 前記光硬化性封止用部材に樹脂硬化用光線を照射するにあたって、前記弾性体を回避して樹脂硬化用光線を照射することを特徴とする請求項１又は２に記載の中空半導体パッケージの製造方法。
JP2005121776A 2005-04-20 2005-04-20 中空半導体パッケージの製造方法 Expired - Fee Related JP4502870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005121776A JP4502870B2 (ja) 2005-04-20 2005-04-20 中空半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005121776A JP4502870B2 (ja) 2005-04-20 2005-04-20 中空半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2006303128A JP2006303128A (ja) 2006-11-02
JP4502870B2 true JP4502870B2 (ja) 2010-07-14

Family

ID=37471072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005121776A Expired - Fee Related JP4502870B2 (ja) 2005-04-20 2005-04-20 中空半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4502870B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113627B2 (ja) * 2007-06-12 2013-01-09 日本電波工業株式会社 電子部品及びその製造方法
JP5146678B2 (ja) 2008-04-04 2013-02-20 デクセリアルズ株式会社 半導体装置の製造方法
JP7378096B2 (ja) 2021-12-23 2023-11-13 三安ジャパンテクノロジー株式会社 モジュールおよびモジュールの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302835A (ja) * 2004-04-07 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302835A (ja) * 2004-04-07 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006303128A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
US10497665B2 (en) Apparatus for laser bonding of flip chip and method for laser bonding of flip chip
JP3059360B2 (ja) 液晶パネルの製造方法および製造用プレス装置
US7115482B2 (en) Method of manufacturing semiconductor device
JP5500904B2 (ja) 発光装置の製造方法
JP5511441B2 (ja) シート貼付装置およびシート貼付方法
WO2012056803A1 (ja) 積層体、およびその積層体の分離方法
US20070196588A1 (en) Film bonding method, film bonding apparatus, and semiconductor device manufacturing method
WO2004032321A1 (ja) 表面実装型ｓａｗデバイスの製造方法
TWI414062B (zh) 降低透光板傾斜度之影像感測器製造方法
JP4502870B2 (ja) 中空半導体パッケージの製造方法
TW201818482A (zh) 樹脂封裝裝置及樹脂封裝方法
WO2014167947A1 (ja) 半導体装置の製造方法
US8895362B2 (en) Methods for bonding material layers to one another and resultant apparatus
JP3912324B2 (ja) 弾性表面波デバイスの製造方法
WO2018139631A1 (ja) 樹脂封止装置及び樹脂封止方法
JP3302518B2 (ja) 貼り合わせ方法及びその装置
US20140167303A1 (en) Pressing tool and method for producing a silicone element
WO2014167948A1 (ja) 封止シート貼付け方法および封止シート貼付け装置
JP2006201547A (ja) 液晶表示素子の製造方法
WO2018180734A1 (ja) 基板固定治具およびこれを用いた半導体装置の製造方法
JP3645067B2 (ja) 液晶表示装置の製造方法
JP2015115347A (ja) 封止シート貼付け方法
JP6125170B2 (ja) ウェーハの加工方法
JP7396830B2 (ja) 加圧加熱装置
JP2005286917A (ja) 弾性表面波デバイスとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees