CN111480227A - 安装结构体的制造方法及其中所使用的片材 - Google Patents

安装结构体的制造方法及其中所使用的片材 Download PDF

Info

Publication number
CN111480227A
CN111480227A CN201880080263.4A CN201880080263A CN111480227A CN 111480227 A CN111480227 A CN 111480227A CN 201880080263 A CN201880080263 A CN 201880080263A CN 111480227 A CN111480227 A CN 111480227A
Authority
CN
China
Prior art keywords
sheet
thermosetting
circuit
thermoplastic
circuit member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880080263.4A
Other languages
English (en)
Other versions
CN111480227B (zh
Inventor
野村英一
宫本豊
桥本卓幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase Chemtex Corp
Original Assignee
Nagase Chemtex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase Chemtex Corp filed Critical Nagase Chemtex Corp
Publication of CN111480227A publication Critical patent/CN111480227A/zh
Application granted granted Critical
Publication of CN111480227B publication Critical patent/CN111480227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Replacement Of Web Rolls (AREA)
  • Vehicle Interior And Exterior Ornaments, Soundproofing, And Insulation (AREA)
  • Glass Compositions (AREA)
  • Conveying And Assembling Of Building Elements In Situ (AREA)
  • Bridges Or Land Bridges (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

安装结构体的制造方法具备下述工序：准备安装构件的工序，所述安装构件具备第1电路构件和搭载于第1电路构件上的多个第2电路构件；配置工序，将热固化性片材与热塑性片材按照热固化性片材介于热塑性片材与第1电路构件之间的方式配置于安装构件上；第1密封工序，将热固化性片材与热塑性片材的层叠体向第1电路构件按压，同时加热层叠体而密封第2电路构件，使热固化性片材固化而转变成固化层；及除去工序，从固化层上除去热塑性片材。多个第2电路构件中的至少1个为具备在与第1电路构件之间形成的空间的中空构件，在第1密封工序中，在维持空间的同时密封多个第2电路构件。

Description

安装结构体的制造方法及其中所使用的片材
技术领域
本发明涉及安装结构体的制造方法，更详细而言，涉及被密封的安装结构体的制造方法及用于密封的片材。
背景技术
在搭载于电路基板上的电子部件(电路构件)中，有需要在其与电路基板之间具有空间的部件。例如，用于除去便携电话等的噪声的SAW芯片为了利用在压电基板(压电体)上传递的表面波来过滤所希望的频率，在压电体上的电极与搭载SAW芯片的电路基板之间需要有空间。在将这种在内部具有空间(内部空间)的电路构件(中空构件)密封时，有时会使用片材状的密封材。
另外，随着近年来电子设备的小型化，要求电路基板的小型化，搭载于电路基板的多个电路构件(包含中空构件)间的距离变小。在以片材状密封材密封这种电路构件时，对于片材状密封材，要求不会进入内部空间、另一方面能够进入电路构件间的小间隙中的物性。关于这点，在专利文献1中已提出了一种片材，其向间隔为100μm的电路构件间的进入速度与向距离电路基板的高度为20μm的内部空间的进入速度之比大。
现有技术文献
专利文献
专利文献1：日本特开2015-106573号公报
发明内容
发明要解决的课题
在使用如专利文献1那样的片材状密封材来密封多个包含中空构件的电路构件时，片材状密封材进入电路构件间的间隙时的举动、与试图进入内部空间时的举动不同。因此，即使使用专利文献1所记载的片材，仍难以在维持内部空间的同时将多个包含中空构件的电路构件一起密封。
用于解决课题的手段
本发明的一个方式涉及一种安装结构体的制造方法，其具备下述工序：
准备安装构件的工序，该安装构件具备第1电路构件和搭载于所述第1电路构件上的多个第2电路构件；
配置工序，将热固化性片材和热塑性片材以所述热固化性片材介于所述热塑性片材与所述第1电路构件之间的方式配置于所述安装构件上；
第1密封工序，将所述热固化性片材与所述热塑性片材的层叠体向所述第1电路构件按压，同时加热所述层叠体而密封所述第2电路构件，使所述热固化性片材固化而转变成固化层；及
除去工序，从所述固化层上除去所述热塑性片材，
多个所述第2电路构件中的至少1个为具备在与所述第1电路构件之间形成的空间的中空构件；
在所述第1密封工序中，在维持所述空间的同时密封多个所述第2电路构件。
本发明的另一方式涉及一种片材，其用于密封安装构件，该安装构件具备第1电路构件和搭载于所述第1电路构件上的多个第2电路构件；
多个所述第2电路构件中的至少1个为具备在与所述第1电路构件之间形成的空间的中空构件；
所述片材具备：热固化性片材和与所述热固化性片材一体化的热塑性片材；
在所述第2电路构件被密封时的温度t下，所述热固化性片材的损耗角正切tanδ为0.1以上且0.8以下，且储能剪切弹性模量为1×104Pa以上且1×107Pa以下。
发明效果
根据本发明的上述方式，能在维持内部空间的同时将多个包含中空构件的电路构件一起密封。
本发明的新特征记述于所附的权利要求中，关于本发明的构成及内容两方面，可以与本发明的其他目的及特征一起，通过对照附图的以下的详细说明而更好地理解。
附图说明
图1是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的第1准备工序及第2准备工序的说明图。
图2是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的配置工序的说明图。
图3是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的第1密封工序的说明图。
图4是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的第1密封工序的说明图。
图5是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的第1密封工序的说明图。
图6是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的热塑性片材的除去工序的说明图。
图7是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的热塑性片材的除去工序的说明图。
图8是通过安装构件或安装结构体的截面示意地显示本发明的一个实施方式的制造方法中的第2密封工序的说明图。
具体实施方式
本发明的一个方式涉及的安装结构体的制造方法具备下述工序：准备安装构件的工序，该安装构件具备第1电路构件和搭载于第1电路构件上的多个第2电路构件；配置工序，将热固化性片材和热塑性片材配置于安装构件；密封工序(第1密封工序)，将热固化性片材与热塑性片材的层叠体向第1电路构件按压，同时加热层叠体而密封第2电路构件；及除去工序，除去热塑性片材。在此，多个第2电路构件中的至少1个为具备在与第1电路构件之间形成的空间的中空构件；在第1密封工序中，在维持空间的同时密封多个第2电路构件。
根据本发明的上述方式，将热固化性片材和热塑性片材在层叠的状态下作为密封材使用，因此通过热塑性片材的塑性变形，能不断裂地使层叠的片材追随多个电路构件间的间隙的形状，同时抑制其进入内部空间。此外，通过热固化性片材的高固着性，可在层叠的片材追随间隙的形状的状态下，使热固化性片材固着于电路构件，同时能通过固着的片材来确保一定程度的强度。因此，在维持电路构件的内部空间的同时，能进行一起密封。
在进行配置工序前，可准备各片材，也可准备热固化性片材与热塑性片材一体化而成的片材(片材准备工序)。此外，也可在除去工序后，将热固化性材料填充至固化层上并使其固化(第2密封工序)。
本发明的另一方式还包含利用上述制造方法制造的安装结构体。
本发明的又一方式还包含用于密封上述安装构件的上述片材。在这样的片材中，热固化性片材与热塑性片材也可以一体化。此外，本发明的另一方式还包含上述片材在上述安装构件的密封中的应用。
以下，一边适当地参照附图，一边具体说明安装结构体的制造方法的各工序及用于安装结构体的密封的片材。但是，附图仅为本发明的一个实施方式，包含例示及数值范围的以下的说明也不限于附图的实施方式，可适用于本发明。
图1～图8分别是通过安装构件或安装结构体的截面来说明本发明的上述方式的制造方法中的规定工序的示意图。
(安装构件的准备工序(第1准备工序))
本工序中，准备具备第1电路构件1和搭载在第1电路构件1上的多个第2电路构件2的安装构件(图1)。
第1电路构件1例如为选自由半导体元件、半导体封装件、玻璃基板、树脂基板、陶瓷基板及硅基板组成的组中的至少1种。这些第1电路构件也可以是在其表面形成有如ACF(各向异性导电膜)或ACP(各向异性导电膏糊)那样的导电材料层的构件。树脂基板可为刚性树脂基板，也可为挠性树脂基板，例如可举出环氧树脂基板(例如，玻璃环氧基板)、双马来酰亚胺三嗪基板、聚酰亚胺树脂基板、氟树脂基板等。第1电路构件1也可为在内部具有半导体芯片等的部件内嵌基板。
第2电路构件2具备：基准构件21、与基准构件21相邻的第1相邻构件22、及与基准构件21相邻的第2相邻构件23。基准构件21与第1相邻构件22之间的分隔距离D1、及基准构件21与第2相邻构件23之间的分隔距离D2可如附图例那样不同，也可相同。第1相邻构件22距离基准构件21的高度ΔH1、及第2相邻构件23距离基准构件21的高度ΔH2可如附图例那样不同，也可相同。在分隔距离D1与D2不同的情况下、及/或高度ΔH1与ΔH2不同的情况下，由第1电路构件1及第2电路构件2形成的凹凸的尺寸或形状会不均匀，因此难以使片材追随，难以在维持内部空间的同时将其一起密封。根据本发明的上述方式，即使是在这样的情况下，也能在维持内部空间的同时使片材追随凹凸，因此能将其一起密封。另外，附图例中具备3个第2电路构件2，但并不限于该情况，例如也可为2个，也可为4个以上。
高度ΔH是从第1电路构件1的主面方向观看时，以基准构件21的最高(与第1电路构件1的距离最大的)部分为基准时，与其相邻的相邻构件的最高部分的高度，也要考虑比基准构件21高或低。例如，在第1相邻构件22比基准构件21高、第2相邻构件23比基准构件21低时，即使第1相邻构件22及第2相邻构件23与基准构件21的高度差相同，高度ΔH1与高度ΔH2也不同。另外，例如，在第1相邻构件22的高度与基准构件21相同(ΔH1＝0)、第2相邻构件23的高度比基准构件21高(或低)时，高度ΔH1与高度ΔH2不同。
当分隔距离D2比分隔距离D1大时，分隔距离D2相对于分隔距离D1的比率可为200％以上，也可为300％以上。即使在如此分隔距离大不相同的情况下，利用片材4P，也能将这些第2电路构件2一起密封。分隔距离D为从第1电路构件1的主面的法线方向观看时，基准构件21与同其相邻的相邻构件(在附图例中为相邻构件22或23)之间的最短距离。
分隔距离D可根据第1电路构件1的大小、第2电路构件2的数量、大小及配置方法等来适当设定，没有特别限定，利用片材4P，即使是在分隔距离狭窄时(例如分隔距离为150μm以下时)、或第2电路构件的高度高时(例如高度为200μm以上时)，也能将这些第2电路构件2一起密封。分隔距离D的下限只要根据片材4P的厚度适当设定即可，例如，可为片材4P的厚度T的10％以上且4000％以下。只要分隔距离D相对于片材4P的厚度T在这样的范围内，能使片材4P更容易进入第2电路构件间的间隙中。分隔距离D例如可为10μm以上且6mm以下，也可为10μm以上且2000μm以下。从窄间距化、高密度安装等观点出发，安装构件优选至少包含分隔距离D例如为400μm以下(优选为200μm以下，更优选为150μm以下或100μm以下)的部分。根据本发明的上述方式，即使是在如此分隔距离D较小时，也能以高的密封性将电路构件一起密封。
在第1相邻构件22的高度比第2相邻构件23的高度高时，第1相邻构件22的高度相对于第2相邻构件23的高度的比率可为200％以上，也可为300％以上。即使在如此高度大不相同的情况下，利用片材4P，也能将这些第2电路构件2一起密封。第1相邻构件22的高度为第1相邻构件22的从第1电路构件1起到距离第1电路构件1最远的部分为止的距离，第2相邻构件23的高度为第2相邻构件23的从第1电路构件1起到距离第1电路构件1最远的部分为止的距离。
第2电路构件2包含隔着凸块3而搭载于第1电路构件1上的中空构件(在附图例中为基准构件21及第2相邻构件23)。在第1电路构件1与中空构件之间形成内部空间S。中空构件是需要在维持该内部空间S的状态下被密封(中空密封)的电子部件。作为中空构件，例如，可举出RFIC、SAW、传感器芯片(加速度传感器等)、压电振动器芯片、石英振动器芯片、MEMS器件等。作为中空构件以外的第2电路构件2，例如可举出FBAR、BAW、芯片多层LC滤波器、介电质滤波器、层叠陶瓷电容器(MLCC)等。
即，安装构件可具有各种在第1电路构件1上搭载有第2电路构件2的板上芯片(CoB)结构(包含晶圆上芯片(CoW)、膜上芯片(CoF)、玻璃上芯片(CoG))、芯片上芯片(CoC)结构、封装上芯片(CoP)结构及封装上封装(PoP)结构。安装构件也可为在搭载有第2电路构件2的第1电路构件1上进一步层叠第1电路构件1及/或第2电路构件2而成的多层安装构件。
凸块3具有导电性，且第1电路构件1与中空构件通过凸块3而电连接。凸块3的高度并无特别限定，例如可为5μm以上且150μm以下。凸块3的材料也只要具有导电性即可，没有特别限定，例如可举出铜、金、焊球等。
(片材的准备工序(第2准备工序))
在本工序中，准备具备热固化性片材41P及热塑性片材42P的片材(片材状密封材)4P(图1)。在附图例中，显示准备热固化性片材41P及热塑性片材42P一体化而成的片材4P的情形，但并不限于此，也可分别准备热固化性片材41P及热塑性片材42P。在分别准备热固化性片材41P及热塑性片材42P时，也可在后续的配置工序中将两个片材重叠而制成层叠体。此时，在第2准备工序中，仅仅是热固化性片材41P与热塑性片材42P未进行一体化，各片材的构成、以及安装结构体的制造方法的各工序的顺序及条件仍与经一体化的片材4P的情形相同。
(片材4P(片材状密封材))
片材4P是将多个第2电路构件2一起密封的构件。
片材4P只要将热固化性片材41P及热塑性片材42P在后续的配置工序中以重叠的状态使用即可，也可包含这些片材41P、42P以外的其他片材(第3片材)。
根据片材4P，可将包含中空构件且以各种间隔配置的多个第2电路构件2在维持中空构件的内部空间S的同时一起密封。通常分隔距离越小，片材状密封材越难进入电路构件彼此之间的间隙。但是，片材4P具有不会进入内部空间S的程度的弹性、和无论分隔距离大小均能进入第2电路构件2间并伸展的程度的粘性。
使用片材4P时，即使多个第2电路构件2距离第1电路构件1的高度各异，也能在维持中空构件的内部空间S的同时将这些多个第2电路构件2一起密封。片材4P具有能在小的间隙的中向第1电路构件1伸展的程度的粘性。因此，一旦能够进入第2电路构件2间，片材4P不管第2电路构件2的高度，均能进展至到达第1电路构件1的表面。
片材4P是否进入内部空间S及第2电路构件2间，大大取决于与第2电路构件2相对的热固化性片材41P或与其相邻的热塑性片材42P的粘弹性。因此，关于热固化性片材41P及热塑性片材42P中的至少一者，可以将在第2电路构件2被密封时的温度t下的构成片材的材料的损耗角正切tanδ和储能剪切弹性模量G’控制于特定范围内。
例如，关于构成热固化性片材41P及热塑性片材42P的至少一种片材的材料，按照在第2电路构件2被密封时的温度t下的损耗角正切tanδ满足0.1以上且0.8以下、且储能剪切弹性模量G’满足1×104Pa以上且1×107Pa以下的方式进行控制。由此，容易将多个第2电路构件2在维持内部空间S的同时一起密封。特别是在多个第2电路构件2的分隔距离或高度不同时，也能一起容易地进行密封。
其中，在容易维持具有多样形状及配置的内部空间S的方面，优选构成热固化性片材的热固化性材料满足上述损耗角正切tanδ和储能剪切弹性模量G’。特别是本发明的一个实施方式的片材优选具备由具有这样的损耗角正切tanδ及储能剪切弹性模量G’的热固化性材料构成的热固化性片材。
另外，第2电路构件2被密封时的温度t是在维持内部空间S的状态下，第2电路构件2的表面被片材4P覆盖时的片材4P的温度。
损耗角正切tanδ为温度t下的构成片材的材料的储能剪切弹性模量G’与损耗剪切弹性模量(G”)之比：G”/G’。储能剪切弹性模量G’及损耗剪切弹性模量G”可以通过依据JISK7244-1：1998的粘弹性测定装置来测定。具体而言，储能剪切弹性模量G’及损耗剪切弹性模量G”可对直径8mm×厚度1mm的试验片使用粘弹性测定装置(例如TA Instruments公司制，ARES-LS2)在频率1Hz、升温速度10℃/分钟的条件下进行测定。
另外，本说明书中，在对热固化性片材41P及热塑性片材42P的各片材测定物性值等时，可分别以一体化前的各片材来制作试验片，此外，在难以以一体化前的各片材来制作试验片时，也可如上所述使用从片材4P分离的各片材。各片材的分离方法无特别限制，例如，在片材4P中，可通过使热固化性片材41P及热塑性片材42P中的一个从另一个剥离来分离，也可除去另一个片材而回收一个片材。在测定物性值等时所使用的试验片也可从如此分离的各片材来制作。但是，在各片材的厚度有过厚或不足的情况等难以从片材制作出试验片的情况下，对从分别构成热固化性片材41P及热塑性片材42P的材料所制成的试验片来测定物性值等。
(热固化性片材41P)
构成热固化性片材41P的热固化性材料在温度t下的损耗角正切tanδ1例如为0.1以上且0.6以下，也可为0.1以上且0.4以下。此外，热固化性材料在温度t下的储能剪切弹性模量G1’可为1×104Pa以上且1×107Pa以下，也可为1×104Pa以上且5×106以下(例如1×105Pa以上且5×106Pa以下)，也可为1×104Pa以上且1×106Pa以下。
从绝缘性的观点出发，热固化性片材41P的体积电阻率优选为1×108Ω·cm以上，更优选为1×1010Ω·cm以上。
热固化性片材41P的体积电阻率例如可使用电阻率计(例如(株)三菱化学Analytech公司制，Hiresta UP)等市售的装置来测定。
热固化性片材41P的厚度T1没有特别限制。其中，厚度T1优选为100μm以下，更优选为70μm以下，可以为50μm以下。由此，即使是在第2电路构件2彼此的分隔距离较小时，也容易进入它们之间，同时能使安装结构体10薄型化。在容易维持内部空间S的方面，厚度T1优选为5μm以上。热固化性片材41P的厚度T1为热固化性片材41P的主面间的距离。主面间的距离可将任意10处的距离平均化而求得。热塑性片材42P的厚度T2也可按照T1的情况来求得。
另外，各片材41P及42P的厚度T1及T2、以及片材4P的厚度分别为对第1电路构件按压前的厚度。
固化前的热固化性材料在25℃下的延伸率(平均延伸率)没有特别限定，优选为50％以上且3000％以下。由此，热固化性片材41P容易进入第2电路构件2间。
另外，热固化性材料的延伸率为对按照热固化性片材41P的情况进行片材化而成的长30mm、宽10mm及厚100μm的试验片进行测定而得的值。首先，使用粘弹性测定装置(例如，TA Instruments公司制，ARES)，在25℃下，在固定的Hencky应变模式的条件下，使用夹具(Extensional Viscosity Fixture)，以剪切速度0.1s-1测定延伸率。延伸率为试验片产生龟裂时的试验片的长度L1与初始的试验片的长度L0之差(＝L1-L0)相对于L0的比率(＝(L1-L0)/L0×100(％))。对于多片(例如5片)的试验片，测定延伸率并平均化来求得平均延伸率。
热固化性片材41P由热固化性材料构成。作为热固化性材料(第1热固化性材料)，例如，可举出包含热固化性树脂及固化剂的树脂组合物等。
密封前的热固化性树脂可为未固化状态，也可为半固化状态。半固化状态为热固化性树脂含有单体及/或低聚物的状态，是指热固化性树脂的三维交联结构不够发达的状态。半固化状态的热固化性树脂处于在室温(25℃)下不溶于溶剂但固化不完全的状态、所谓的B阶段。
作为热固化性树脂，没有特别限定，可举出环氧树脂、丙烯酸树脂、酚醛树脂、三聚氰胺树脂、有机硅树脂、脲树脂、氨基甲酸酯树脂、乙烯酯树脂、不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、聚酰亚胺树脂等。它们可单独使用1种，也可将2种以上组合使用。尤其优选环氧树脂。
环氧树脂没有特别限定，例如，可使用双酚A型环氧树脂、双酚F型环氧树脂、双酚AD型环氧树脂、双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚F型环氧树脂、氢化双酚F型环氧树脂、苯酚酚醛清漆型环氧树脂、萘型环氧树脂、脂环式脂肪族环氧树脂、有机羧酸类的缩水甘油醚等。它们可单独使用，也可将2种以上组合使用。环氧树脂可为预聚物，也可为聚醚改性环氧树脂、有机硅改性环氧树脂等环氧树脂与其他聚合物的共聚物。尤其优选为双酚AD型环氧树脂、萘型环氧树脂、双酚A型环氧树脂及/或双酚F型环氧树脂。特别是在耐热性及耐水性优异且低价的方面，优选双酚A型环氧树脂、双酚F型环氧树脂。
环氧树脂为了调节树脂组合物的粘度，可相对于环氧树脂整体含有0.1质量％以上且30质量％以下左右的在分子中具有1个环氧基的1官能环氧树脂。作为这样的1官能环氧树脂，可使用苯基缩水甘油醚、2-乙基己基缩水甘油醚、乙基二乙二醇缩水甘油醚、二环戊二烯缩水甘油醚、2-羟乙基缩水甘油醚等。它们可单独使用，也可将2种以上组合使用。
树脂组合物含有热固化性树脂的固化剂。固化剂没有特别限定，例如可使用酚系固化剂(酚醛树脂等)、二氰二胺系固化剂(二氰二胺等)、脲系固化剂、有机酸酰肼系固化剂、多胺盐系固化剂、胺加合物系固化剂、酸酐系固化剂、咪唑系固化剂等。它们可单独使用，也可将2种以上组合使用。固化剂的种类可根据热固化性树脂适当选择。其中，从固化时的低逸气性、耐湿性、耐热循环性等方面来看，优选使用酚系固化剂。
固化剂的量根据固化剂种类而异。在使用环氧树脂时，例如可使用相对于每1当量环氧基，固化剂的官能基的当量数为0.001当量以上且2当量以下、进而为0.005当量以上且1.5当量以下的量的固化剂。
另外，二氰二胺系固化剂、脲系固化剂、有机酸酰肼系固化剂、多胺盐系固化剂、胺加合物系固化剂为潜伏性固化剂。潜伏性固化剂的活性温度可为60℃以上，也可为80℃以上。此外，活性温度可为250℃以下，更可为180℃以下。当活性温度为这样的范围时，可容易地得到在活性温度以上迅速固化的树脂组合物。
本说明书中，活性温度为通过潜伏性固化剂及/或固化促进剂的作用使热固化性树脂的固化急速加快的温度。
树脂组合物也可含有上述以外的第三成分。作为第三成分，可举出热塑性树脂、无机填充剂、固化促进剂、聚合引发剂、离子捕捉剂、阻燃剂、颜料、硅烷偶联剂、触变性赋予剂等。
热塑性树脂可作为片材化剂被配合。通过树脂组合物片材化，密封工序中的处理性提高，同时树脂组合物的垂流等被抑制，容易维持内部空间S。
作为热塑性树脂的种类，例如，可举出丙烯酸树脂、苯氧基树脂、聚烯烃、聚氨酯、聚醚、聚酯、聚酰亚胺、聚乙酸乙烯酯或其皂化物(也包含聚乙烯醇)、丁醛树脂、聚酰胺、聚氯乙烯、聚偏二氯乙烯、纤维素、热塑性环氧树脂、热塑性酚醛树脂等。其中，在作为片材化剂的功能优异的方面，优选丙烯酸树脂。热塑性树脂的量相对于每100质量份热固化性树脂，可以为5质量份以上且200质量份以下，也可为10质量份以上且100质量份以下。
热塑性树脂添加至树脂组合物中时的形态并无特别限定。热塑性树脂例如可为平均粒径为0.01μm以上且200μm以下(或0.01μm以上且100μm以下)的粒子。上述粒子可具有核壳结构。此时，核例如可为含有源自选自由(甲基)丙烯酸正丁酯、(甲基)丙烯酸异丁酯及(甲基)丙烯酸叔丁酯组成的组中的至少1种单体的单元的聚合物，也可为含有源自其他(甲基)丙烯酸酯的单元的聚合物。壳层例如可为(甲基)丙烯酸甲酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸异丁酯或(甲基)丙烯酸叔丁酯、(甲基)丙烯酸等单官能单体与1,6-己二醇二丙烯酸酯等多官能单体的共聚物。另外，也可将分散或溶解于溶剂中的高纯度热塑性树脂添加至树脂组合物中。
此外，本说明书中，将丙烯酸酯及甲基丙烯酸酯统称为(甲基)丙烯酸酯，将丙烯酸及甲基丙烯酸统称为(甲基)丙烯酸。
此外，本说明书中，平均粒径为体积基准的粒度分布中的累积体积50％的粒径(D50，以下也同)。
作为无机填充剂，例如，可举出熔融二氧化硅等二氧化硅、滑石、碳酸钙、钛白、氧化铁红、碳化硅、氮化硼(BN)、氧化铝等。其中，在低价方面，优选为熔融二氧化硅。无机填充剂的平均粒径(D50)例如为0.01μm以上且100μm以下。无机填充剂的量相对于每100质量份热固化性树脂，可为1质量份以上且5000质量份以下，也可为10质量份以上且3000质量份以下。
固化促进剂并无特别限定，可举出改性咪唑系固化促进剂、改性脂肪族多胺系促进剂、改性多胺系促进剂等。固化促进剂也可作为与环氧树脂等树脂的反应产物(加合物)使用。它们可单独使用，也可将2种以上组合使用。从保存稳定性的方面来看，固化促进剂的活性温度优选为60℃以上，更优选为80℃以上。此外，活性温度可为250℃以下，也可为180℃以下。
固化促进剂的量根据固化促进剂的种类而异。通常，相对于每100质量份环氧树脂，可为0.1质量份以上且20质量份以下，也可为1质量份以上且10质量份以下。另外，将固化促进剂作为加合物使用时，固化促进剂的量表示将除固化促进剂以外的成分(环氧树脂等)除外后的固化促进剂的净含量。
聚合引发剂通过光照射及/或加热展现固化性。作为聚合引发剂，可使用自由基产生剂、酸产生剂、碱产生剂等。具体而言，可使用二苯甲酮系化合物、羟基酮系化合物、偶氮化合物、有机过氧化物、芳香族锍盐、脂肪族锍盐等锍盐等。聚合引发剂的量相对于每100质量份环氧树脂，可为0.1质量份以上且20质量份以下，也可为1质量份以上且10质量份以下。
第1热固化性材料的粘弹性(即，损耗角正切tanδ)例如可通过热固化性片材41P的材料来调整。例如，通过变更作为片材化剂的热塑性树脂的量或种类，能使损耗角正切tanδ变化。其中，若使用苯氧基树脂，能容易地减小储能剪切弹性模量G’，增大tanδ。
热固化性片材41P可为单层结构，也可为二层以上的多层结构。多层结构的情况下，可以为至少相邻的二层的组成(构成成分的种类及/或含量等)不同的结构。各成分的含量可使各层中的含量满足上述范围。各层的厚度可按照热固化性片材41P的厚度T1满足上述范围的方式进行调节。
(热塑性片材42P)
热塑性片材42P与热固化性片材41P之间也可配置有除它们以外的第3片材。但是，为了容易在维持中空构件的内部空间S的同时将多个第2电路构件2一起密封，优选使热塑性片材42P与热固化性片材41P相邻。
热塑性片材42P的厚度并无特别限制。从在更易维持内部空间S的同时，使片材4P容易追随多个第2电路构件间的间隙的观点出发，热塑性片材42P的厚度T2优选为50μm以上且500μm以下，更优选为100μm以上且400μm以下。
热塑性片材42P由具有热塑性的各种材料(热塑性材料)构成。作为热塑性材料，可使用热塑性树脂、或含有热塑性树脂和添加剂等的树脂组合物，但只要具有热塑性，则不限于这些。
作为热塑性树脂，可使用作为热固化性片材41P的片材化剂例示的热塑性树脂。此外，作为热塑性树脂，可使用乙烯基树脂或橡胶状聚合物等。作为热塑性树脂，也可使用具有热熔粘接性的树脂。热塑性树脂中，优选为聚烯烃树脂、聚氨酯树脂、乙烯基树脂(乙烯-乙酸乙烯酯共聚物等)、聚酯树脂、聚酰胺树脂等，这些树脂中，更优选为具有热熔粘接性的树脂。其中，从容易使片材4P追随第2电路构件间的间隙、容易将热塑性片材42P从热固化性片材41P的固化物顺利剥离的观点出发，优选聚烯烃树脂，从粘弹性的平衡优异的观点出发，优选聚氨酯树脂。热塑性树脂可单独使用一种或将两种以上组合使用。
构成热塑性片材42P的热塑性材料(热塑性树脂等)的熔点(或玻璃化转变温度)tm优选为温度t以下，更优选比温度t低。熔点(或玻璃化转变温度)tm例如为50℃以上且150℃以下，优选为50℃以上且130℃以下。在热塑性材料的熔点(或玻璃化转变温度)tm在这样的范围内时，容易在第1密封工序中确保片材4P的追随性，同时容易在热塑性片材的除去工序中，通过剥离等来除去热塑性片材42P。
另外，热塑性材料的熔点(或玻璃化转变温度)tm是使用热塑性片材的试验片，在升温速度10℃/分钟的条件下，通过差示扫描量热测定法(JIS K7121)来测定。
热塑性片材可含有各种添加剂，例如填充剂、增塑剂、阻燃剂、脱模剂、颜料等。热塑性片材可含有一种添加剂，也可含有二种以上。
热塑性材料的粘弹性(即，损耗角正切tanδ)例如可通过热塑性片材42P的构成成分来调整。例如，通过变更热塑性树脂或添加剂的种类或添加剂的量、在使用多种热塑性树脂时的各树脂的比率，可使损耗角正切tanδ变化。
热塑性材料在温度t下的损耗角正切tanδ2例如可从关于tanδ1所记载的范围中选择，也可设为大于0.6。tanδ2可设为大于0.9且在2以下，也可设为1以上且2以下。另外，热塑性材料在温度t下的储能剪切弹性模量G2’可从关于G1’所记载的范围中选择，可设为0.5×104Pa以上且1×107Pa以下，也可设为1×104Pa以上且1×106Pa以下。
热塑性片材42P可为单层结构，也可为二层以上的多层结构。多层结构的情况下，可以为至少相邻的二层的组成(构成成分的种类及/或含量等)不同的结构。各层的厚度可按照热塑性片材42P的厚度T2满足上述范围的方式调节。多层结构的情况下，例如可在至少与热固化性片材41P相接的层(层A1)中使用易使片材4P追随第2电路构件间的间隙、易将热塑性片材42P从热固化性片材41P的固化物顺利除去的热塑性树脂，可在与层A1相邻的层(层A2)中使用粘弹性的平衡优异的热塑性树脂。
关于热塑性材料，优选通过热塑性材料形成的片材的50％模量为8MPa以下，也可为3MPa以上且8MPa以下。此时，即使是微细的间隙，也能使片材4P追随。此外，通过热塑性材料形成的片材的断裂强度优选为10MPa以上，也可为10MPa以上且30MPa以下。通过热塑性材料形成的片材的断裂伸长率优选为100％以上(例如100％以上且1000％以下)，也可为200％以上且1000％以下。在将片材显示这样的断裂强度及/或断裂伸长率的热塑性材料用于热塑性片材42P时，即使是微细的间隙，也能使片材4P追随，同时在之后的除去工序中也易从热固化性片材41P的固化物将热塑性片材42P除去而不残留。其中，本发明的一个实施方式的片材优选具备由显示这样的50％模量、断裂强度及断裂伸长率的热塑性材料构成的热塑性片材，特别优选这样的热塑性片材与由具有上述损耗角正切tanδ及储能剪切弹性模量G’的热固化性材料构成的热固化性片材一体化而成的片材。
50％模量、断裂强度及断裂伸长率使用通过热塑性材料形成的厚度100μm的试验片来测定。作为试验片，通常使用根据热塑性片材42P的情况进行片材化而成的厚度100μm、宽度15mm的试验片。测定在夹具间50mm、拉伸速度200mm/分钟的条件下进行。此外，测定只要使用市售的拉伸试验机即可。断裂伸长率为断裂时的试验片的长度L2与初始的试验片的长度L0之差(＝L2-L0)相对于L0的比率(＝(L2-L0)/L0×100(％))。通过对多片(例如5片)的试验片测定各物性并平均化来求得平均值。上述50％模量、断裂强度及断裂伸长率的范围均为平均值。
在25℃下，热塑性材料的延伸率(平均延伸率)例如为250％以上，可为300％以上，也可为500％以上或1000％以上。在热塑性材料具有这样的延伸率时，即使是微细的间隙，也能使片材4P追随。热塑性材料的延伸率的上限并无特别限制，从在除去工序中易从热固化性片材41P的固化物将热塑性片材42P除去而不残留的观点出发，优选为2000％以下。
另外，热塑性材料的延伸率除了在25℃下对根据热塑性片材42P的情况进行片材化而成的试验片进行测定的外，也可根据热固化性材料的延伸率的情况来测定。通过对多片(例如5片)的试验片测定延伸率并平均化来求得平均延伸率。
(其他)
片材4P整体的厚度T并无特别限定，在容易密合于第2电路构件2的表面的方面，优选为55μm以上且1500μm以下，可为100μm以上且1000μm以下，也可为100μm以上且500μm以下。
片材4P在具备第3片材时，例如构成第3片材的材料在温度t下的损耗角正切tanδ3可为0.2以上且1.0以下，储能剪切弹性模量G3’可为1×104Pa以上且1×107Pa以下。此外，在片材4P中，热固化性片材41P按照与第1电路基板1相对的方式配置于最外层，也可在热固化性片材41P的相反侧的最外层配置第3片材。第3片材可为单层结构，也可为二层以上的多层结构。
片材4P的制造方法无特别限定。片材4P可通过在另外制作各片材41P及42P后进行层叠(层压法)来形成，也可通过将各片材的材料依序涂布(涂布法)来形成。例如，可在热塑性片材42P的一个表面上涂布热固化性片材41P的材料来制作片材4P。
在层压法中，各片材41P及42P例如通过包含下述工序的方法来形成：分别调制含有各片材的材料的溶剂膏糊或无溶剂膏糊(以下仅统称为膏糊)的工序；和，由上述膏糊形成各片材的工序(形成工序)。此外，热塑性片材42P可通过挤出成形法等公知的热塑性片材的成形法来形成。通过这样的方法分别形成热固化性片材41P及热塑性片材42P后，依次层叠。膏糊含有预凝胶化剂时，在形成工序时进行凝胶化。凝胶化通过在将膏糊薄膜化后，在低于热固化性片材41P的材料的固化温度(例如，70℃以上且150℃以下)的温度下，将薄膜加热1分钟～10分钟来进行。
另一方面，在涂布法中，通过上述方法，例如，在形成热塑性片材42P后，在该热塑性片材42P的表面涂布含有热固化性片材41P的材料的膏糊而形成热固化性片材41P。此时，也可在形成工序时进行凝胶化。凝胶化可在由各膏糊分别形成薄膜后依次实施，也可在形成薄膜的层叠体后实施。
使用膏糊时，各层(薄膜)例如可通过模具、辊涂机、刮片等来形成。此時，可将膏糊的粘度调整成10mPa·s以上且10000mPa·s以下。使用溶剂膏糊时，之后也可以在70℃以上且150℃以下干燥1分钟以上且10分钟以下，以除去溶剂。上述凝胶化与溶剂的除去可同时实施。
(配置工序)
在本工序中，将热固化性片材41P与热塑性片材42P按照在热塑性片材42P与第1电路构件1之间介入热固化性片材41P的方式配置于安装构件上(图2)。此时，热固化性片材41P与热塑性片材42P的层叠体(也包含片材4P)按照覆盖多个第2电路构件2的方式进行配置即可。
在热固化性片材41P与热塑性片材42P未一体化的情况下，在本工序中，以热固化性片材41P与第2电路构件2相对的方式，将热固化性片材41P和热塑性片材42P重叠配置在安装构件上即可。使用第3片材的情况下，在本工序中，可在规定的位置配置。各片材可在安装构件上重叠，也可预先重叠后配置于安装构件上。
在使用如片材4P那样热固化性片材41P与热塑性片材42P一体化而成的片材的情况下，以热固化性片材41P与第2电路构件2相对的方式，将一片片材4P配置于安装构件上。
(第1密封工序)
在本工序中，在将热固化性片材41P与热塑性片材42P的层叠体(也包含片材4P)向第1电路构件1按压的同时(图3及图4)，将片材4P加热而密封第1电路构件1上的第2电路构件2，使热固化性片材41P固化而转变成固化层41(图5)。由此，可维持内部空间S并将第2电路构件2密封。在如此通过层叠体密封第2电路构件2时，热塑性片材42P也会追随第2电路构件2的形状而变形(或成形)。通过该热塑性片材42P的变形，可使热固化性片材41P也追随第2电路构件2的形状。
更具体而言，首先，将片材4P向第1电路构件1按压时，如图3所示，片材4P进入在第1电路构件1上配置的多个第2电路构件2间的间隙中。进而继续按压时，如图4所示，片材4P伸展而以密合于第2电路构件2的表面的方式填充于第2电路构件2间的间隙中。通过热塑性片材42P的塑性变形，可使热固化性片材41P沿着第2电路构件2间的间隙的形状追随的同时，通过热固化性片材41P的高密合性，可使热固化性片材41P沿着第2电路构件2间的间隙的形状固着。此外，通过热塑性片材42P可使片材4P伸展而不破裂，因此能确保高密封性。
片材4P相对于第1电路构件1的按压例如可一边在低于片材4P中所含的热固化性片材41P(具体而言为热固化性片材41P所含的热固化性材料)的固化温度的温度下将片材4P加热一边进行。由此，片材4P容易与第2电路构件2的表面密合，并伸展至第2电路构件2彼此之间的第1电路构件1的表面，从而能提高第2电路构件2的密封的可靠性。
按压时的加热条件无特别限定，根据按压方法或热固化性树脂的种类适当设定即可。上述加热例如在40℃以上且200℃以下、或在50℃以上且180℃以下(例如，60℃以上且160℃以下)进行。加热时间并无特别限制，例如为1秒～300分钟(或3秒～300分钟)。
此外，按压可在加压气氛(比0.1MPa高的压力下)下进行，也可在大气压下进行，也可在减压气氛(例如10Pa以上且0.05MPa以下或50Pa以上且3kPa以下)下进行。
按压只要可将片材按压至电路基板上即可，可通过公知的方法来进行。按压例如可以通过压机(热压机等)来进行，也可以通过层压机等来进行。此外，也可一边从与第1电路基板1相反侧向片材4P加压，一边使片材4P沿着由第2电路基板2产生的凹凸。另外，也可一边将片材4P与第1电路基板1之间的空间减压，一边使片材4P沿着由第2电路基板2产生的凹凸。在任一情况下，一边将片材4P加热一边进行时，容易使片材4P追随由第2电路基板2产生的凹凸形状。
另外，第2电路构件被密封时的片材4P的温度t可替代为第1密封工序中对片材4P的加热机构的设定温度。片材4P的加热机构为压机时，加热机构的温度为压机的设定温度。片材4P的加热机构为加热第1电路构件1的加热机时，加热机构的温度为第1电路构件1的加热机的设定温度。温度t可根据片材4P的材质等变更，例如为室温+15℃(40℃)至200℃之间。具体来说，温度t例如为50℃以上且180℃以下，也可为60℃以上且160℃以下。此外，进行按压的时间例如为1秒以上且300分钟以下，也可为3秒以上且300分钟以下。在第2电路构件2被密封时，热固化性片材41P可为未固化状态，也可为半固化状态。此外，从容易确保片材4P向第2电路构件间的间隙中的高填充性的观点出发，温度t优选为比构成热塑性片材42P的热塑性材料的熔点(或玻璃化转变温度)tm高的温度。
接着，也可根据需要在上述固化温度下加热片材4P，使片材4P中的热固化性片材41P固化，形成由固化物41形成的密封材。由此可密封第2电路构件2。片材4P的加热(热固化性片材41P的固化)条件只要根据热固化性片材41P中所含的热固化性材料的种类而适当设定即可。热固化性片材41P的固化例如在50℃以上且200℃以下(或120℃以上且180℃以下)进行。加热时间并无特别限制，例如为1秒～300分钟(或60分钟～300分钟)。虽也依赖于构成热塑性片材42P的热塑性材料的种类，但从维持向第2电路构件间的间隙的高填充性的观点出发，优选热塑性片材42P在使热固化性片材41P固化的期间熔融或软化。即，优选在热塑性材料的玻璃化转变温度(或熔点)以上的温度下使热固化性片材41P固化。
按压与热固化性片材41P的固化可分别实施，也可同时实施。例如，可在减压气氛下在低于热固化性片材41P中所含的热固化性材料的固化温度的温度下进行按压后，解除减压，在大气压下进一步在高温下加热，使热固化性片材41P固化。或者，可在大气压下在低于热固化性片材41P中所含的热固化性材料的固化温度的温度下进行按压后，进一步在高温下加热，使热固化性片材41P固化。此外，也可以通过在减压气氛下，在固化温度下进行按压，从而在减压中使热固化性片材41P固化。
另外，第1密封工序中固化物41也可未完全热固化，只要具有在之后实施的除去工序中能除去热塑性片材的硬度即可。此时，例如只要在除去热塑性片材后再使固化物41完全固化即可。此外，例如，在实施后述的第2密封工序时，也可在第2密封工序中使固化物41完全固化。
(热塑性片材的除去工序)
在本工序中，从在第1密封工序中通过热固化性片材41P的固化而形成的固化层41上除去热塑性片材42P(图6)。由此，可制得第2电路构件被固化层41密封的安装结构体10(图7)。作为热塑性片材的除去手段，例如可以是利用溶解的除去，也可以是利用剥离的除去。利用剥离的除去可为化学性剥离，也可为物理性剥离。此外，在第一次的除去手段中产生热塑性片材的残渣时，也可利用其他除去手段来除去残渣。此外，图8中显示了利用剥离除去热塑性片材的情形。
以下，更具体说明利用物理性剥离进行除去的情况。
热塑性片材42P的剥离例如优选在构成热塑性片材42P的热塑性材料的熔点或玻璃化转变温度以下、例如40℃以下、或室温(具体而言为20℃以上且35℃以下)的温度下进行。在这样的温度的情况下，热塑性片材42P的粘性低，弹性高。此外，在第1密封工序中，热固化性片材41P固化，粘合性降低。因此，可利用热塑性片材42P的高弹性，使热塑性片材42P从固化层41上容易地剥离。由此，还可抑制固化层41的破裂。
(第2密封工序)
在热塑性片材的除去工序后，也可根据需要在固化层41上填充固化性材料(第2固化性材料)并使其固化(图8)。将该工序称为第2密封工序。第2电路构件2被固化层41和第2固化性材料固化所形成的固化层50密封。
在以片材状密封材密封电路构件时，片材状密封材优先具有不进入内部空间而进入电路构件间的小间隙中的物性，因此密封后的密封材的表面状态及物性的选择性低。例如，片材状密封材会变成填充于电路构件间的间隙中的状态，但在表面有时会形成难以控制形状的凹凸。
在本发明的上述方式中，在使用片材4P将第2电路构件在维持内部空间的同时密封后，将热塑性片材42P除去，因此可将第2电路构件2连同固化层41一起用其他材料(即，第2固化性材料)再度密封。对于第2固化性材料，并不需要在维持内部空间的同时进行密封时所要求的特性，因此可提升材料的选择性。此外，也容易使固化层41上的凹凸平坦化、或使密封材的表面变得平滑等控制密封后的密封材的状态、或调节密封材的厚度、或赋予其他功能性。此外，在用第2固化性材料再度密封时，可为整面，也可为一部份。
作为第2固化性材料，可使用公知的材料。作为第2固化性材料，可使用光固化性材料，也可使用热固化性材料。此外，固化性材料可为液状，也可为片材状。作为光固化性材料，例如，可使用包含光固化性树脂及固化剂等的树脂组合物。作为热固化性材料，例如，可举出作为第1热固化性材料而例示的材料。第2固化性材料中，热固化性材料可与第1热固化性材料相同，也可与其不同。此外，热固化性材料也可为具有导电性、散热性、电磁波屏蔽性、电磁波吸收性等功能性的固化性材料。
密封工序后，也可进行将所制得的安装结构体10切割的单片化工序。单片化工序也可对每个第2电路构件进行。
实施例
以下，基于实施例及参考例具体说明本发明，但本发明不限定于以下实施例。
《实施例1》
在玻璃环氧基板(第1电路构件，50mm见方，厚度0.2mm)上，将4个同型的SAW芯片A、B、C、D(第2电路构件，1.1mm×1.1mm，高度0.2mm)经由金凸块(直径100μm，高度20μm)并排搭载，由此制得安装构件。SAW芯片A与B之间的分隔距离D1为0.4mm，SAW芯片B与C之间的分隔距离D2为0.1mm，SAW芯片C与D之间的分隔距离D3为0.2mm。将所得的安装构件用层叠片材(热固化性片材(第1层)与热塑性片材(第2层)的层叠体)密封。在密封工序中，将层叠片材按照热固化性片材(第1层)的面与第2电路构件侧相接的方式配置，一边在120℃(密封温度)下加热层叠片材，一边在减压气氛下(200Pa)加压1分钟。然后，在150℃、1atm(≒0.1MPa)、180分钟的条件下在烘箱内加热后，冷却至室温后剥离热塑性片材(第2层)，制得安装结构体。
作为层叠片材，使用将热固化性片材(厚度12μm)与热塑性片材(厚度250μm)通过热层压进行层叠而成的片材。作为热塑性片材，使用烯烃系树脂的片材。热固化性片材使用按以下比例(质量基准)含有以下成分的树脂组合物，利用涂布法制作。
环氧树脂(热固化性树脂)：100份
苯酚酚醛清漆(固化剂)：60份
丙烯酸树脂(热塑性树脂)：60份
熔融球状二氧化硅(无机填充剂)：100份
咪唑(固化促进剂)：2份
另外，关于构成制成层叠片材前的热固化性片材及热塑性片材的各材料，分别按已述的程序测定物性值。其结果是，关于固化前的热固化性材料测定的25℃下的延伸率为150％，在SAW芯片被密封时的温度t＝120℃下的损耗角正切tanδ1为0.1，储能剪切弹性模量G1’为2×105Pa。关于热塑性材料，在25℃下的50％模量为7.0MPa，断裂伸长率为600％，断裂强度为25.0MPa，熔点(tm)为100℃。
《参考例1及2》
作为层叠片材，使用具有均为热固化性的第1层及第2层的层叠体，并且在冷却后不进行剥离，除此以外与实施例1同样地制得安装结构体。作为层叠片材，将实施例1所用的热固化性片材(厚度12μm)作为第1层，作为第2层，使用下述热固化性片材：使用以表1所示的比率含有表1所示的成分的树脂组合物、通过涂布法制作而成的热固化性片材(厚度250μm)。将两个热固化性片材重叠，与实施例1的情况同样地进行热层压而形成层叠片材。此外，参考例1中所用的苯氧基树脂为热塑性树脂。关于构成各片材的材料，分别按已述的程序测定物性值。
《实施例2及3》
作为热塑性片材，使用具有表1所示的特性的烯烃系树脂片材。此外，将密封温度变更成表1所示的温度。除此以外，与实施例1同样地制得安装结构体。此外，关于构成各片材的材料，分别按已述的程序测定物性值。
《评价》
对实施例及参考例进行下述评价。
(1)密封性
对于安装结构体，关于SAW芯片的分隔距离D1、D2及D3的各部分，从芯片下(基板背面)确认中空密封状态，并按下述基准评价中空密封性。
A：无因未填充而造成的孔隙或树脂侵入，中空密封性充足。
B：虽无树脂侵入，但在一部分中发现因未填充而造成的极小的孔隙。
C：芯片下有树脂侵入。
D：产生了因树脂未填充而造成的大孔隙。
(2)剥离性
观察剥离第2层后的安装结构体的固化层(第1层)的表面(剥离后的密封材表面)，按下述基准评价第2层的剥离性(除去性)。
A：从第1层表面除去了第2层，没有残留。
B：尝试将第2层从第1层剥离，但未能剥离。
将实施例及参考例的结果示于表1。在表1中也示出了各片材或构成其的材料的物性值、热固化性片材的原料组成及密封温度。
表1
Figure BDA0002536173110000221
如表1所示，与参考例相比，在实施例中，可得到高的中空密封性，并且将第2层从第1层剥离的剥离性也高。
对于本发明以目前优选的实施方式进行了说明，但是不能限定性地解释上述公开内容。对本发明所属的技术领域中的本领域技术人员而言，通过阅读上述公开内容就能进行各种变形及变更，这毫无疑问是显而易见的。因此，所附的权利要求书应当解释为在不脱离本发明的真正精神及范围的情况下包含所有变形及变更。
产业上的可利用性
本发明的上述方式的制造方法及片材可在维持内部空间的同时将多个电路构件一起密封。特别是在以狭窄的间隔或不同的间隔配置有多个电路构件的情况、及/或配置有不同高度的多个电路构件的情况下，也能在维持内部空间的同时一起密封。因此，上述制造方法及片材适用于各种用途中的电路构件的密封。
符号说明
10、110：安装结构体
1：第1电路构件
2：第2电路构件
21：基准构件
22：第1相邻构件
23：第2相邻构件
3：凸块
S：内部空间
4P：片材
41P：热固化性片材
42P：热塑性片材
41：热固化性片材的固化物(密封材)
50：第2固化性材料的固化物

Claims (12)

1.一种安装结构体的制造方法，其具备下述工序：
准备安装构件的工序，所述安装构件具备第1电路构件和搭载于所述第1电路构件上的多个第2电路构件；
配置工序，将热固化性片材和热塑性片材按照所述热固化性片材介于所述热塑性片材与所述第1电路构件之间的方式配置于所述安装构件上；
第1密封工序，将所述热固化性片材与所述热塑性片材的层叠体向所述第1电路构件按压，同时加热所述层叠体而将所述第2电路构件密封，使所述热固化性片材固化而转变成固化层；及
除去工序，从所述固化层上除去所述热塑性片材，
多个所述第2电路构件中的至少1个为具备在与所述第1电路构件之间形成的空间的中空构件，
在所述第1密封工序中，在维持所述空间的同时密封多个所述第2电路构件。
2.根据权利要求1所述的安装结构体的制造方法，其中，在所述配置工序前具备准备所述热固化性片材与所述热塑性片材一体化而成的片材的工序，
在所述配置工序中，将所述片材配置于所述安装构件上。
3.根据权利要求1或2所述的安装结构体的制造方法，其中，在所述第1密封工序中，在加热下，将所述层叠体向所述第1电路构件按压。
4.根据权利要求1至3中任一项所述的安装结构体的制造方法，其中，关于构成所述热塑性片材的热塑性材料，对由所述热塑性材料形成的厚度为100μm的片材测定的50％模量为3MPa以上且8MPa以下，断裂伸长率为200％以上且1000％以下，断裂强度为10MPa以上且30MPa以下。
5.根据权利要求1至4中任一项所述的安装结构体的制造方法，其中，构成所述热塑性片材的热塑性材料的熔点或玻璃化转变温度tm为50℃以上且130℃以下，并且比所述第2电路构件被密封时的温度t低。
6.根据权利要求1至5中任一项所述的安装结构体的制造方法，其中，在所述第2电路构件被密封时的温度t下，构成所述热固化性片材的热固化性材料显示0.1以上且0.8以下的损耗角正切tanδ、及1×104Pa以上且1×107Pa以下的储能剪切弹性模量。
7.根据权利要求1至6中任一项所述的安装结构体的制造方法，其中，所述安装结构体具备至少1个互相相邻的第2电路构件的分隔距离为150μm以下的第2电路构件。
8.根据权利要求1至7中任一项所述的安装结构体的制造方法，其中，所述第2电路构件具备：基准构件和分别与所述基准构件相邻的第1相邻构件及第2相邻构件，
所述基准构件与所述第1相邻构件之间的分隔距离D1不同于所述基准构件与所述第2相邻构件之间的分隔距离D2。
9.根据权利要求1至8中任一项所述的安装结构体的制造方法，其中，所述第2电路构件具备：基准构件以及分别与所述基准构件相邻的第1相邻构件及第2相邻构件，
所述第1相邻构件距离所述基准构件的高度ΔH1与所述第2相邻构件距离所述基准构件的高度ΔH2不同。
10.根据权利要求1至9中任一项所述的安装结构体的制造方法，其中，在所述第1密封工序中，在通过所述层叠体密封所述第2电路构件的同时，以追随所述第2电路构件的形状的方式使所述热塑性片材变形。
11.一种片材，其用于密封安装构件，所述安装构件具备第1电路构件和搭载于所述第1电路构件上的多个第2电路构件，
多个所述第2电路构件中的至少1个为具备在与所述第1电路构件之间形成的空间的中空构件，
所述片材具备：热固化性片材和与所述热固化性片材一体化的热塑性片材，
在所述第2电路构件被密封时的温度t下，构成所述热固化性片材的热固化性材料显示0.1以上且0.8以下的损耗角正切tanδ、及1×104Pa以上且1×107Pa以下的储能剪切弹性模量。
12.根据权利要求11所述的片材，其中，关于构成所述热塑性片材的热塑性材料，对由所述热塑性材料形成的厚度为100μm的片材测定的50％模量为3MPa以上且8MPa以下，断裂伸长率为200％以上且1000％以下，断裂强度为10MPa以上且30MPa以下。
CN201880080263.4A 2017-12-14 2018-12-13 安装结构体的制造方法及其中所使用的片材 Active CN111480227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017240021 2017-12-14
JP2017-240021 2017-12-14
PCT/JP2018/045941 WO2019117258A1 (ja) 2017-12-14 2018-12-13 実装構造体の製造方法およびこれに用いられるシート

Publications (2)

Publication Number Publication Date
CN111480227A true CN111480227A (zh) 2020-07-31
CN111480227B CN111480227B (zh) 2024-04-16

Family

ID=66820387

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880080263.4A Active CN111480227B (zh) 2017-12-14 2018-12-13 安装结构体的制造方法及其中所使用的片材
CN201880080289.9A Active CN111466021B (zh) 2017-12-14 2018-12-13 安装结构体的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880080289.9A Active CN111466021B (zh) 2017-12-14 2018-12-13 安装结构体的制造方法

Country Status (8)

Country Link
US (2) US11710645B2 (zh)
EP (2) EP3726570A4 (zh)
JP (2) JP6718105B2 (zh)
KR (2) KR102525372B1 (zh)
CN (2) CN111480227B (zh)
SG (2) SG11202005448UA (zh)
TW (2) TWI770330B (zh)
WO (2) WO2019117258A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210090183A (ko) * 2018-11-14 2021-07-19 나가세케무텍쿠스가부시키가이샤 경화성 수지 조성물 및 경화성 시트
WO2021029259A1 (ja) * 2019-08-09 2021-02-18 ナガセケムテックス株式会社 モールドアンダーフィル封止用の多層シート、モールドアンダーフィル封止方法、電子部品実装基板及び電子部品実装基板の製造方法
JP7375392B2 (ja) * 2019-09-06 2023-11-08 株式会社大真空 圧電振動デバイスの製造方法
JP6809624B1 (ja) * 2020-03-10 2021-01-06 住友ベークライト株式会社 機能層貼付用フィルムセットおよび絶縁フィルム
JP2022137337A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置
TWI830644B (zh) * 2023-03-20 2024-01-21 大陸商鵬鼎控股（深圳）股份有限公司 柔性電路板及其製備方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
US20130082367A1 (en) * 2011-09-30 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2013118260A (ja) * 2011-12-02 2013-06-13 Nagase Chemtex Corp 中空構造電子部品
WO2014027672A1 (ja) * 2012-08-16 2014-02-20 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
JP2015217548A (ja) * 2014-05-15 2015-12-07 三菱樹脂株式会社 転写用基材及び転写シート
CN105210184A (zh) * 2013-05-23 2015-12-30 日东电工株式会社 电子部件装置的制造方法、层叠片、以及电子部件装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089721A (en) * 1977-03-24 1978-05-16 Sauder Woodworking Co. Method of making a laminate
JPH0961456A (ja) 1995-08-29 1997-03-07 Murata Mfg Co Ltd 半導体装置
JP2753470B2 (ja) * 1996-01-30 1998-05-20 魏 明進 コンセント保護具
JP2002184884A (ja) 2000-12-18 2002-06-28 Tdk Corp 電子装置およびその製造方法
DE10238523B4 (de) 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP4383768B2 (ja) 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP4872587B2 (ja) * 2006-10-12 2012-02-08 日立化成工業株式会社 封止フィルム、及びこれを用いた半導体装置
EP2387067A1 (en) * 2009-01-09 2011-11-16 Nagase ChemteX Corporation Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition
JP5735029B2 (ja) * 2013-03-28 2015-06-17 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP6393092B2 (ja) * 2013-08-07 2018-09-19 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2015106573A (ja) 2013-11-28 2015-06-08 日東電工株式会社 中空封止用樹脂シート、及び、中空パッケージの製造方法
JP6431340B2 (ja) * 2013-11-28 2018-11-28 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
US20150235871A1 (en) * 2014-02-18 2015-08-20 Shin-Etsu Chemical Co., Ltd. Vacuum laminating apparatus and method for manufacturing semiconductor apparatus
JP6459019B2 (ja) 2014-05-22 2019-01-30 ナガセケムテックス株式会社 封止用積層シートおよびその製造方法ならびに封止用積層シートを用いて封止された実装構造体およびその製造方法
JP6903915B2 (ja) 2015-01-16 2021-07-14 昭和電工マテリアルズ株式会社 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
JP6282626B2 (ja) * 2015-11-04 2018-02-21 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP6467689B2 (ja) * 2017-03-13 2019-02-13 ナガセケムテックス株式会社 中空構造電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
US20130082367A1 (en) * 2011-09-30 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2013118260A (ja) * 2011-12-02 2013-06-13 Nagase Chemtex Corp 中空構造電子部品
WO2014027672A1 (ja) * 2012-08-16 2014-02-20 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
CN105210184A (zh) * 2013-05-23 2015-12-30 日东电工株式会社 电子部件装置的制造方法、层叠片、以及电子部件装置
JP2015217548A (ja) * 2014-05-15 2015-12-07 三菱樹脂株式会社 転写用基材及び転写シート

Also Published As

Publication number Publication date
KR102678902B1 (ko) 2024-06-28
US11710645B2 (en) 2023-07-25
JP6718105B2 (ja) 2020-07-08
KR102525372B1 (ko) 2023-04-26
US11315804B2 (en) 2022-04-26
US20200388509A1 (en) 2020-12-10
US20210084775A1 (en) 2021-03-18
JPWO2019117259A1 (ja) 2020-07-27
TWI770330B (zh) 2022-07-11
EP3726571A4 (en) 2021-09-08
KR20200098582A (ko) 2020-08-20
WO2019117258A1 (ja) 2019-06-20
TWI783097B (zh) 2022-11-11
CN111466021B (zh) 2024-04-16
SG11202005449YA (en) 2020-07-29
EP3726570A4 (en) 2021-11-03
WO2019117259A1 (ja) 2019-06-20
TW201929628A (zh) 2019-07-16
JPWO2019117258A1 (ja) 2020-07-30
EP3726571A1 (en) 2020-10-21
SG11202005448UA (en) 2020-07-29
TW201929627A (zh) 2019-07-16
EP3726570A1 (en) 2020-10-21
JP6718106B2 (ja) 2020-07-08
CN111466021A (zh) 2020-07-28
KR20200098583A (ko) 2020-08-20
CN111480227B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
KR102525372B1 (ko) 실장 구조체의 제조방법 및 이것에 이용되는 시트
US11848659B2 (en) Manufacturing method of mounting structure, and sheet therefor
CN111279472B (zh) 安装结构体的制造方法及其中使用的片材
TWI754103B (zh) 安裝結構體之製造方法及使用於其之積層片材
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant