KR20200098583A - 실장 구조체의 제조방법 - Google Patents

실장 구조체의 제조방법 Download PDF

Info

Publication number
KR20200098583A
KR20200098583A KR1020207019575A KR20207019575A KR20200098583A KR 20200098583 A KR20200098583 A KR 20200098583A KR 1020207019575 A KR1020207019575 A KR 1020207019575A KR 20207019575 A KR20207019575 A KR 20207019575A KR 20200098583 A KR20200098583 A KR 20200098583A
Authority
KR
South Korea
Prior art keywords
sheet
circuit
thermosetting
thermoplastic
circuit member
Prior art date
Application number
KR1020207019575A
Other languages
English (en)
Inventor
에이이치 노무라
유타카 미야모토
타카유키 하시모토
Original Assignee
나가세케무텍쿠스가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나가세케무텍쿠스가부시키가이샤 filed Critical 나가세케무텍쿠스가부시키가이샤
Publication of KR20200098583A publication Critical patent/KR20200098583A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Abstract

실장 구조체의 제조방법은, 제1 회로부재와, 제1 회로부재에 탑재되는 복수의 제2 회로부재를 구비하는 실장부재를 준비하는 공정과, 열경화성 시트와 열가소성 시트를, 열가소성 시트와 제1 회로부재 사이에 열경화성 시트가 개재하도록 실장부재에 배치하는 배치공정과, 열경화성 시트와 열가소성 시트와의 적층체를 제1 회로부재에 대해서 압압함과 동시에, 적층체를 가열해서 제2 회로부재를 봉지하고, 열경화성 시트를 경화시켜서 경화층으로 변환하는 제1 봉지공정과, 경화층으로부터 열가소성 시트를 제거하는 제거공정과, 제거공정 후, 경화층 상에 피막을 형성하는 공정을 구비한다. 복수의 제2 회로부재의 적어도 1개가, 제1 회로부재와의 사이에 형성되는 공간을 구비하는 중공부재이고, 제1 봉지공정에서는, 공간을 유지하면서, 복수의 제2 회로부재가 봉지된다.

Description

실장 구조체의 제조방법
본 발명은, 실장 구조체의 제조방법으로서, 보다 상세하게는, 봉지된 실장 구조체의 제조방법에 관한 것이다.
회로기판에 탑재되는 전자 부품(회로부재) 중에는, 회로기판과의 사이에 공간을 필요로 하는 것이 있다. 예를 들면, 휴대전화 등의 노이즈 제거에 이용되는 SAW 칩은, 압전 기판(압전체) 상을 전반(傳搬)하는 표면파를 이용해서 원하는 주파수를 필터링하기 위해, 압전체 상의 전극과, SAW 칩이 탑재되는 회로기판과의 사이에 공간이 필요하다. 이와 같은 내부에 공간(내부공간)을 가지는 회로부재(중공부재)를 봉지할 때, 시트모양의 봉지재가 이용되는 경우가 있다.
또, 근래의 전자기기의 소형화에 수반하여, 회로기판의 소형화가 요구되고 있고, 회로기판에 탑재되는 복수의 회로부재(중공부재를 포함한다) 사이의 거리는 작아지고 있다. 이와 같은 회로부재를 시트모양 봉지재로 봉지하는 경우, 시트모양 봉지재에는, 내부공간으로는 들어가지 않지만, 회로부재 사이의 작은 틈(隙間)으로 들어갈 수 있는 바와 같은 물성이 요구된다. 이에 관해서, 특허문헌 1에서는, 간격이 100㎛인 회로부재 사이로의 진입속도와, 회로기판으로부터의 높이가 20㎛인 내부공간으로의 진입속도와의 비가 큰 시트가 제안되어 있다.
일본공개특허공보 특개2015－106573호
특허문헌 1과 같은 시트모양 봉지재를 이용하여, 중공부재를 포함하는 복수의 회로부재를 봉지하는 경우, 시트모양 봉지재의 회로부재 사이의 틈으로 들어갈 때의 거동과, 내부공간으로 들어가려고 할 때의 거동은, 다르다. 그 때문에, 특허문헌 1에 기재된 시트를 이용해도, 중공부재를 포함하는 복수의 회로부재를, 내부공간을 유지하면서 일괄해서 봉지하는 것은 곤란하다.
본 발명의 한 국면은, 제1 회로부재와, 상기 제1 회로부재에 탑재되는 복수의 제2 회로부재를 구비하는 실장부재를 준비하는 공정과,
열경화성 시트와 열가소성 시트를, 상기 열가소성 시트와 상기 제1 회로부재 사이에 상기 열경화성 시트가 개재하도록 상기 실장부재에 배치하는 배치공정과,
상기 열경화성 시트와 상기 열가소성 시트와의 적층체를 상기 제1 회로부재에 대해서 압압(押壓)함과 동시에, 상기 적층체를 가열해서 상기 제2 회로부재를 봉지하고, 상기 열경화성 시트를 경화시켜서 제1 경화층으로 변환하는 제1 봉지공정과,
상기 제1 경화층으로부터 상기 열가소성 시트를 제거하는 제거공정과,
상기 제거공정 후, 상기 제1 경화층 상에 피막을 형성하는 피막 형성공정을 구비하고,
복수의 상기 제2 회로부재의 적어도 1개가, 상기 제1 회로부재와의 사이에 형성되는 공간을 구비하는 중공부재이고,
상기 제1 봉지공정에서는, 상기 공간을 유지하면서, 복수의 상기 제2 회로부재가 봉지되는, 실장 구조체의 제조방법에 관한 것이다.
본 발명의 상기 국면에 따르면, 중공부재를 포함하는 복수의 회로부재를, 내부공간을 유지하면서 일괄해서 봉지할 수가 있다.
본 발명의 신규한 특징을 첨부하는 청구범위에 기술하겠지만, 본 발명은, 구성 및 내용의 양쪽에 관해, 본 발명의 다른 목적 및 특징과 더불어, 도면을 대조확인(照合)한 이하의 상세한 설명에 의해 더욱더 잘 이해될 것이다.
도 1은 본 발명의 1실시형태에 관련된 제조방법에 있어서의 제1 준비공정 및 제2 준비공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 2는 본 발명의 1실시형태에 관련된 제조방법에 있어서의 배치공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 3은 본 발명의 1실시형태에 관련된 제조방법에 있어서의 제1 봉지공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 4는 본 발명의 1실시형태에 관련된 제조방법에 있어서의 제1 봉지공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 5는 본 발명의 1실시형태에 관련된 제조방법에 있어서의 제1 봉지공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 6은 본 발명의 1실시형태에 관련된 제조방법에 있어서의 열가소성 시트의 제거공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 7은 본 발명의 1실시형태에 관련된 제조방법에 있어서의 열가소성 시트의 제거공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 8은 본 발명의 1실시형태에 관련된 제조방법에 있어서의 피막 형성공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 9는 본 발명의 다른 실시형태에 관계된 제조방법에 있어서의 피막 형성공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
도 10은 본 발명의 또 다른 실시형태에 관계된 제조방법에 있어서의 피막 형성공정을, 실장부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
본 발명의 한 국면에 관계된 실장 구조체의 제조방법은, 제1 회로부재와, 제1 회로부재에 탑재되는 복수의 제2 회로부재를 구비하는 실장부재를 준비하는 공정과, 열경화성 시트와 열가소성 시트를, 실장부재에 배치하는 배치공정과, 열경화성 시트와 열가소성 시트와의 적층체를 제1 회로부재에 대해서 압압함과 동시에, 적층체를 가열해서 제2 회로부재를 봉지하는 봉지공정(제1 봉지공정)과, 열가소성 시트를 제거하는 제거공정을 구비한다. 여기서, 복수의 제2 회로부재의 적어도 1개는, 제1 회로부재와의 사이에 형성되는 공간을 구비하는 중공부재이고, 제1 봉지공정에서는, 공간을 유지하면서, 복수의 제2 회로부재가 봉지된다.
본 발명의 상기 국면에 따르면, 열경화성 시트와 열가소성 시트를 적층한 상태에서 봉지재로서 이용하기 때문에, 열가소성 시트의 소성 변형에 의해, 파단(破斷)하는 일 없이, 복수의 회로부재 사이의 틈의 형상에, 적층된 시트를 추종시킬 수 있음과 동시에, 내부공간으로 들어가는 것이 억제된다. 또, 열경화성 시트의 높은 고착성(固着性)에 의해, 틈의 형상에 적층된 시트가 추종한 상태에서, 회로부재에 열경화성 시트를 고착시킬 수 있음과 동시에, 고착된 시트에 의해 어느 정도의 강도를 확보할 수가 있다. 따라서, 회로부재의 내부공간을 유지하면서, 일괄된 봉지가 가능해진다.
배치공정에 앞서서, 각 시트를 준비해도 좋고, 열경화성 시트와 열가소성 시트가 일체화된 시트를 준비해도 좋다(시트의 준비공정).
제1 봉지공정에서는, 열경화성 시트를 경화시켜서 경화층(제1 경화층)으로 변환한다. 상기 제조방법은, 제거공정 후, 제1 경화층 상에 피막을 형성하는 피막 형성공정을 더 구비할 수가 있다.
피막은, 도전성, 전자파 차폐성, 및 전자파 흡수성으로 이루어지는 군에서 선택되는 적어도 1개의 기능을 가지는 기능층을 포함해도 좋다. 이와 같은 기능층을 마련함으로써, 외부로부터 침입하려고 하는 전자파를 실드(shield)할 수가 있다. 피막 형성공정은, 제1 경화층 상에 기능층을 형성하는 공정을 포함할 수가 있다. 기능층은, 도전성 재료를 포함해도 좋다. 기능층은, 기상법 또는 도금법에 의해 형성해도 좋다.
피막은, 경화층(제2 경화층)을 포함하는 것이더라도 좋다. 제2 경화층은, 제1 경화층 상에 형성해도 좋고, 기능층 상에 형성해도 좋다. 피막 형성공정은, 제1 경화층 상 또는 기능층 상에 있어서, 경화성 재료를 경화시키는 것에 의해 제1 경화층을 형성하는 공정(제2 봉지공정)을 포함할 수가 있다.
본 발명의 다른 국면에는, 상기한 제조방법에 의해 제조되는 실장 구조체도 포함된다.
본 발명의 또 다른 국면에는, 상기 실장부재를 봉지하기 위해서 이용되는 상기한 시트도 포함된다. 이와 같은 시트에서는, 열경화성 시트와 열가소성 시트가 일체화되어 있어도 좋다. 또, 본 발명의 다른 국면에는, 상기 실장부재의 봉지에의 상기한 시트의 사용도 포함된다.
이하에, 적당히 도면을 참조하면서, 실장 구조체의 제조방법의 각 공정 및 실장 구조체의 봉지에 사용되는 시트에 대해서 보다 구체적으로 설명한다. 다만, 도면은, 본 발명의 1실시형태에 불과하고, 예시 및 수치 범위를 포함하는 이하의 설명은, 도면의 실시형태에 한정되는 것은 아니고, 본 발명에 적용된다.
도 1∼도 10은, 각각, 본 발명의 상기 국면에 관련된 제조방법에 있어서의 소정의 공정에 대해서, 실장부재 혹은 실장 구조체의 단면에 의해 설명하기 위한 모식도이다.
(실장부재의 준비공정(제1 준비공정))
본 공정에서는, 제1 회로부재(1)와, 제1 회로부재(1)에 탑재되는 복수의 제2 회로부재(2)를 구비하는 실장부재를 준비한다(도 1).
제1 회로부재(1)는, 예를 들면, 반도체 소자, 반도체 패키지, 유리 기판, 수지 기판, 세라믹 기판 및 실리콘 기판으로 이루어지는 군에서 선택되는 적어도 1종이다. 이들 제1 회로부재는, 그의 표면에, ACF(이방성 도전 필름)나 ACP(이방성 도전 페이스트)와 같은 도전 재료층을 형성한 것이더라도 좋다. 수지 기판은, 리지드(rigid) 수지 기판이라도 플렉시블(flexible) 수지 기판이라도 좋고, 예를 들면, 에폭시 수지 기판(예를 들면, 유리 에폭시 기판), 비스말레이미드 트라이아진 기판, 폴리이미드 수지 기판, 불소 수지 기판 등을 들 수 있다. 제1 회로부재(1)는, 내부에 반도체 칩 등을 구비하는 부품 내장 기판이더라도 좋다.
제2 회로부재(2)는, 기준부재(21)과, 기준부재(21)에 인접하는 제1의 인접부재(22)와, 기준부재(21)에 인접하는 제2의 인접부재(23)를 구비한다. 기준부재(21)와 제1의 인접부재(22) 사이의 이간거리 D1과, 기준부재(21)와 제2의 인접부재(23) 사이의 이간거리 D2는, 도시예와 같이 달라도 좋고, 동일해도 좋다. 제1의 인접부재(22)의 기준부재(21)로부터의 높이 ΔH1과, 제2의 인접부재(23)의 기준부재(21)로부터의 높이 ΔH2는, 도시예와 같이 달라도 좋고, 동일해도 좋다. 이간거리 D1과 D2가 다른 경우, 및/또는 높이 ΔH1과 ΔH2가 다른 경우에는, 제1 회로부재(1) 및 제2 회로부재(2)에 의해 형성되는 요철의 사이즈나 형상이 불균일하기 때문에, 시트를 추종시키기 어렵고, 내부공간을 유지하면서, 일괄해서 봉지하는 것이 어렵다. 본 발명의 상기 국면에 따르면 이와 같은 경우라도, 내부공간을 유지하면서, 요철에 시트를 추종시킬 수 있기 때문에, 일괄해서 봉지할 수가 있다. 또한, 도시예에서는, 제2 회로부재(2)를 3개 구비하고 있지만, 이 경우에 한하지 않고, 예를 들면, 2개이더라도 좋고, 4개 이상이더라도 좋다.
높이 ΔH란, 제1 회로부재(1)의 주면(主面) 방향에서 보았을 때의, 기준부재(21)의 가장 높은(제1 회로부재(1)로부터의 거리가 가장 큰) 부분을 기준으로 했을 때의, 이것에 인접하는 인접부재의 가장 높은 부분의 높이이고, 기준부재(21)보다 높은지 낮은지도 가미한다. 예를 들면, 제1의 인접부재(22)가 기준부재(21)보다도 높고, 제2의 인접부재(23)가 기준부재(21)보다도 낮은 경우, 제1의 인접부재(22) 및 제2의 인접부재(23)와 기준부재(21)와의 높이의 차가 동일하더라도, 높이 ΔH1과 높이 ΔH2는 다르다. 또, 예를 들면, 제1의 인접부재(22)의 높이가 기준부재(21)와 동일(ΔH1=0)하고, 제2의 인접부재(23)의 높이가 기준부재(21)보다도 높은(혹은 낮은) 경우, 높이 ΔH1과 높이 ΔH2는 다르다.
이간거리 D2가 이간거리 D1보다도 큰 경우, 이간거리 D1에 대한 이간거리 D2의 비율은, 200% 이상이더라도 좋고, 300% 이상이더라도 좋다. 이와 같이 이간거리가 크게 다른 경우이더라도, 시트(4P)에 의하면, 이들 제2 회로부재(2)를 일괄해서 봉지할 수가 있다. 이간거리 D란, 제1 회로부재(1)의 주면의 법선 방향에서 보았을 때의, 기준부재(21)와 이것에 인접하는 인접부재(도시예에서는, 인접부재(22 혹은 23)) 사이의 최단 거리이다.
이간거리 D는, 제1 회로부재(1)의 크기, 제2 회로부재(2)의 수, 크기 및 배치 방법 등에 따라 적당히 설정되고, 특별히 한정되지 않지만, 시트(4P)에 의하면, 이간거리가 좁은 경우(예를 들면, 이간거리가 150㎛ 이하인 경우)나, 제2 회로부재의 높이가 높은 경우(예를 들면, 높이가 200㎛ 이상인 경우)라도, 이들 제2 회로부재(2)를 일괄해서 봉지할 수가 있다. 이간거리 D의 하한은, 시트(4P)의 두께에 따라 적당히 설정하면 좋지만, 예를 들면, 시트(4P)의 두께 T의 10% 이상 4000% 이하이더라도 좋다. 이간거리 D가 시트(4P)의 두께 T에 대해서 이와 같은 범위라면, 시트(4P)를 제2 회로부재 사이의 틈에 더 들어가게 하기 쉽다. 이간거리 D는, 예를 들면, 10㎛ 이상 6㎜ 이하이더라도 좋고, 10㎛ 이상 2000㎛ 이하이더라도 좋다. 실장부재는, 협(狹)피치화, 고밀도 실장 등의 관점에서는, 이간거리 D가, 예를 들면, 400㎛ 이하(바람직하게는 200㎛ 이하, 더욱더 바람직하게는 150㎛ 이하 또는 100㎛ 이하)인 부분을 적어도 포함하는 것이 바람직하다. 본 발명의 상기 국면에 따르면, 이와 같이 이간거리 D가 작은 경우라도, 높은 봉지성으로, 회로부재의 일괄 봉지가 가능하다.
제1의 인접부재(22)의 높이가 제2의 인접부재(23)의 높이보다도 높은 경우, 제2의 인접부재(23)의 높이에 대한 제1의 인접부재(22)의 높이의 비율은, 200% 이상이더라도 좋고, 300% 이상이더라도 좋다. 이와 같이 높이가 크게 다른 경우이더라도, 시트(4P)에 의하면, 이들 제2 회로부재(2)를 일괄해서 봉지할 수가 있다. 제1의 인접부재(22)의 높이는, 제1의 인접부재(22)의 제1 회로부재(1)로부터 가장 먼 부분까지의 거리이고, 제2의 인접부재(23)의 높이는, 제2의 인접부재(23)의 제1 회로부재(1)로부터 가장 먼 부분까지의 거리이다.
제2 회로부재(2)는, 제1 회로부재(1)에 범프(3)를 거쳐 탑재된 중공부재(도시예에서는, 기준부재(21) 및 제2의 인접부재(23))를 포함한다. 제1 회로부재(1)와 중공부재 사이에는 내부공간(S)이 형성된다. 중공부재는, 이 내부공간(S)을 유지한 상태에서 봉지(중공 봉지)되는 것을 필요로 하는 전자 부품이다. 중공부재로서는, 예를 들면, RFIC, SAW, 센서 칩(가속도 센서 등), 압전 진동자 칩, 수정 진동자 칩, MEMS 디바이스 등을 들 수 있다. 중공부재 이외의 제2 회로부재(2)로서는, 예를 들면, FBAR, BAW, 칩 다층 LC 필터, 유전체 필터, 적층 세라믹 콘덴서(MLCC) 등을 들 수 있다.
즉, 실장부재는, 각종 제1 회로부재(1) 상에 제2 회로부재(2)가 탑재된 칩·온·보드(CoB) 구조(칩·온·웨이퍼(CoW), 칩·온·필름(CoF), 칩·온·글래스(CoG)를 포함한다), 칩·온·칩(CoC) 구조, 칩·온·패키지(CoP) 구조 및 패키지·온·패키지(PoP) 구조를 가질 수가 있다. 실장부재는, 제2 회로부재(2)가 탑재된 제1 회로부재(1)에, 또 제1 회로부재(1) 및/또는 제2 회로부재(2)를 적층한 바와 같은 다층 실장부재이더라도 좋다.
범프(제1 범프)(3)는 도전성을 가지고 있고, 제1 회로부재(1)와 중공부재는, 제1 범프(3)를 거쳐 전기적으로 접속된다. 제1 범프(3)의 높이는 특별히 한정되지 않지만, 예를 들면, 5㎛ 이상 150㎛ 이하이더라도 좋다. 제1 범프(3)의 재료도 도전성을 가지는 한 특별히 한정되지 않고, 예를 들면, 구리, 금, 땜납 볼 등을 들 수 있다.
(시트의 준비공정(제2 준비공정))
본 공정에서는, 열경화성 시트(41P) 및 열가소성 시트(42P)를 구비하는 시트(시트모양 봉지재)(4P)를 준비한다(도 1). 도시예에서는, 열경화성 시트(41P) 및 열가소성 시트(42P)가 일체화된 시트(4P)를 준비하는 경우를 나타내지만, 이 경우에 한하지 않고, 열경화성 시트(41P) 및 열가소성 시트(42P)를 각각 따로 준비해도 좋다. 열경화성 시트(41P) 및 열가소성 시트(42P)를 따로 따로 준비하는 경우에는, 쌍방의 시트를, 후속하는 배치공정에서 겹쳐서 적층체로 해도 좋다. 이 경우에서도, 제2 준비공정에 있어서, 열경화성 시트(41P)와 열가소성 시트(42P)가 일체화되어 있지 않을 뿐, 각 시트의 구성, 및 실장 구조체의 제조방법의 각 공정의 순서나 조건은, 일체화된 시트(4P)의 경우와 마찬가지이다.
(시트(4P)(시트모양 봉지재))
시트(4P)는, 복수의 제2 회로부재(2)를 일괄해서 봉지하는 부재이다.
시트(4P)는, 열경화성 시트(41P) 및 열가소성 시트(42P)를 후속하는 배치공정에서 겹친 상태로 이용할 수 있으면 좋고, 이들 시트(41P, 42P) 이외의 다른 시트(제3 시트)를 포함할 수도 있다.
시트(4P)에 의하면, 중공부재를 포함하고, 또한, 여러 가지 간격으로 배치된 복수의 제2 회로부재(2)를, 중공부재의 내부공간(S)을 유지하면서, 일괄해서 봉지할 수가 있다. 통상, 이간거리가 작을수록, 시트모양 봉지재는, 회로부재끼리의 틈으로 들어가기 어려워진다. 그러나, 시트(4P)는, 내부공간(S)으로 들어가지 않을 정도의 탄성과, 이간거리의 대소에 관계없이 제2 회로부재(2) 사이로 들어가서, 신장(신전)할 수 있을 정도의 점성을 가진다.
시트(4P)를 이용하는 경우, 복수의 제2 회로부재(2)의 제1 회로부재(1)로부터의 높이가 각각 다르더라도, 중공부재의 내부공간(S)을 유지하면서, 이들 복수의 제2 회로부재(2)를 일괄해서 봉지하는 것이 가능해진다. 시트(4P)는, 작은 틈 안에서 제1 회로부재(1)를 향해 신장할 수 있을 정도의 점성을 가지고 있다. 그 때문에, 일단, 제2 회로부재(2) 사이로 들어갈 수 있으면, 시트(4P)는 제2 회로부재(2)의 높이에 관계없이, 제1 회로부재(1)의 표면에 도달할 때까지 진전할 수가 있다.
시트(4P)가, 내부공간(S) 및 제2 회로부재(2) 사이로 들어가는지의 여부는, 제2 회로부재(2)와 대향하는 열경화성 시트(41P) 혹은 이것에 인접하는 열가소성 시트(42P)의 점탄성에 크게 의존한다. 그 때문에, 열경화성 시트(41P) 및 열가소성 시트(42P)의 적어도 한쪽에 대해서, 제2 회로부재(2)가 봉지될 때의 온도 t에 있어서의, 시트를 구성하는 재료의 손실 탄젠트 tanδ와, 저장 전단 탄성률 G＇를 특정의 범위로 제어해도 좋다.
예를 들면, 열경화성 시트(41P) 및 열가소성 시트(42P)의 적어도 한쪽의 시트를 구성하는 재료에 대해서, 제2 회로부재(2)가 봉지될 때의 온도 t에 있어서의 손실 탄젠트 tanδ가 0.1 이상 0.8 이하를 만족시키고, 또한, 저장 전단 탄성률 G＇가 1×104Pa 이상 1×107Pa 이하를 만족시키도록 제어한다. 이것에 의해, 복수의 제2 회로부재(2)를, 내부공간(S)을 유지하면서 일괄해서 봉지하는 것이 용이하게 된다. 특히, 복수의 제2 회로부재(2)의 이간거리나 높이가 다른 경우라도, 일괄해서 용이하게 봉지를 행할 수가 있다.
그 중에서도, 다양한 형상 및 배치를 가지는 내부공간(S)을 유지하기 쉽다는 점에서, 열경화성 시트를 구성하는 열경화성 재료가, 상기 손실 탄젠트 tanδ와 저장 전단 탄성률 G＇를 만족시키는 것이 바람직하다. 특히, 본 발명의 1실시형태에 관계된 시트는, 이와 같은 손실 탄젠트 tanδ 및 저장 전단 탄성률 G＇를 가지는 열경화성 재료로 구성된 열경화성 시트를 구비하는 것이 바람직하다.
또한, 제2 회로부재(2)가 봉지될 때의 온도 t란, 내부공간(S)이 유지된 상태에서, 제2 회로부재(2)의 표면이 시트(4P)에 의해서 덮였을 때의 시트(4P)의 온도이다.
손실 탄젠트 tanδ는, 온도 t에 있어서의 시트를 구성하는 재료의 저장 전단 탄성률 G＇와 손실 전단 탄성률 G”와의 비： G”/G＇이다. 저장 전단 탄성률 G＇ 및 손실 전단 탄성률 G”는, JISK 7244－1：1998에 준거한 점탄성 측정장치에 의해 측정할 수가 있다. 구체적으로는, 저장 전단 탄성률 G＇ 및 손실 전단 탄성률 G”는, 직경 8㎜×두께 1㎜의 시험편에 대해서, 점탄성 측정장치(예를 들면, TA　Instruments사제, ARES－LS2)를 이용하여, 주파수 1㎐, 승온 속도 10℃／분의 조건에서 측정된다.
또한, 본 명세서중, 열경화성 시트(41P) 및 열가소성 시트(42P)의 각 시트에 대해서 물성값 등을 측정하는 경우에는, 일체화되기 전의 각 시트 각각에서 시험편을 제작해도 좋고, 또 일체화되기 전의 각 시트에서 시험편을 제작하는 것이 어려운 경우는, 상기와 같이, 시트(4P)로부터의 분리된 각 시트를 사용해도 좋다. 각 시트의 분리 방법은, 특별히 제한되지 않고, 예를 들면, 시트(4P)에 있어서, 열경화성 시트(41P) 및 열가소성 시트(42P)의 한쪽을, 다른쪽으로부터 박리시키는 것에 의해 분리해도 좋고, 다른쪽의 시트를 제거해서 한쪽의 시트를 회수해도 좋다. 물성값 등을 측정할 때에 이용하는 시험편은, 이와 같이 해서 분리된 각 시트로부터 제작해도 좋다. 다만, 각 시트의 두께에 과부족이 있는 경우 등, 시트로부터의 시험편의 제작이 어려운 경우에는, 열경화성 시트(41P) 및 열가소성 시트(42P)의 각각을 구성하는 재료로부터 제작한 시험편에 대해서 물성값 등이 측정된다.
(열경화성 시트(41P))
열경화성 시트(41P)를 구성하는 열경화성 재료의 온도 t에 있어서의 손실 탄젠트 tanδ1은, 예를 들면, 0.1 이상 0.6 이하이고, 0.1 이상 0.4 이하이더라도 좋다. 또, 열경화성 재료의 온도 t에 있어서의 저장 전단 탄성률 G1＇는, 1×104Pa 이상 1×107Pa 이하이더라도 좋고, 1×104Pa 이상 5×106 이하(예를 들면, 1×105Pa 이상 5×106Pa 이하)이더라도 좋고, 1×104Pa 이상 1×106Pa 이하이더라도 좋다.
절연성의 관점에서, 열경화성 시트(41P)의 체적 저항률은 1×108Ω·㎝ 이상인 것이 바람직하고, 1×1010Ω·㎝ 이상인 것이 보다 바람직하다.
열경화성 시트(41P)의 체적 저항률은, 예를 들면, 저항률계(예를 들면, (주) 미츠비시 카가쿠(三菱化學) 애널리테크사제, 하이레스타 UP) 등의 시판되는 장치를 이용하여 측정할 수가 있다.
열경화성 시트(41P)의 두께 T1은, 특별히 한정되지 않는다. 그 중에서도, 두께 T1은, 100㎛ 이하인 것이 바람직하고, 70㎛ 이하인 것이 보다 바람직하고, 50㎛ 이하이더라도 좋다. 이것에 의해, 제2 회로부재(2)끼리의 이간거리가 작은 경우에도, 이들 사이로 들어가기 쉬워짐과 동시에, 실장 구조체(10)의 높이 저감화(低背化)가 가능하게 된다. 내부공간(S)이 유지되기 쉬워진다는 점에서, 두께 T1은 5㎛ 이상인 것이 바람직하다. 열경화성 시트(41P)의 두께 T1은, 열경화성 시트(41P)의 주면 사이의 거리이다. 주면 사이의 거리는, 임의의 10개소에 있어서의 거리를 평균화해서 구할 수가 있다. 열가소성 시트(42P)의 두께 T2도 T1의 경우에 준해서 구할 수가 있다.
또한, 각 시트(41P 및 42P)의 두께 T1 및 T2와, 시트(4P)의 두께는, 각각, 제1 회로부재에 대해서 압압하기 전의 두께이다.
경화 전의 열경화성 재료의 25℃에 있어서의 연신율(伸率, elongation percentage)(평균 연신율)은 특별히 한정되지 않지만, 50% 이상 3000% 이하인 것이 바람직하다. 이것에 의해, 열경화성 시트(41P)가 제2 회로부재(2) 사이로 들어가는 것이 용이해진다.
또한, 열경화성 재료의 연신율이란, 열경화성 시트(41P)인 경우에 준해 시트화된 30㎜ 길이, 10㎜ 폭, 및 100㎛ 두께의 시험편에 대해서 측정되는 값이다. 우선, 점탄성 측정장치(예를 들면, TA　Instruments사제, ARES)를 이용하여, 25℃에서, 일정 Hencky 왜곡(strain) 모드의 조건 하에서, 지그(治具)(Extensional Viscosity Fixture)를 이용하고, 전단속도 0.1s-1로 연신율을 측정한다. 연신율은, 시험편에 균열이 생겼을 때의 시험편의 길이 L1과 초기 시험편의 길이 L0의 차(=L1－L0)의 L0에 대한 비율(=(L1－L0)/L0×100(%))이다. 복수(예를 들면, 5개)의 시험편에 대해서, 연신율을 측정하고, 평균화하는 것에 의해 평균 연신율을 구한다.
열경화성 시트(41P)는, 열경화성 재료에 의해 구성된다. 열경화성 재료(제1 열경화성 재료)로서는, 예를 들면, 열경화성 수지 및 경화제를 포함하는 수지 조성물 등을 들 수 있다.
봉지 전의 열경화성 수지는, 미경화 상태라도 좋고, 반경화 상태라도 좋다. 반경화 상태란, 열경화성 수지가 모노머 및/또는 올리고머를 포함하는 상태이고, 열경화성 수지의 삼차원 가교 구조의 발달이 불충분한 상태를 말한다. 반경화 상태의 열경화성 수지는, 실온(25℃)에서는 용제에 용해되지 않지만 경화는 불완전한 상태, 이른바 B스테이지에 있다.
열경화성 수지로서는, 특별히 한정되지 않지만, 에폭시 수지, 아크릴 수지, 페놀 수지, 멜라민 수지, 실리콘 수지, 유레아 수지, 우레탄 수지, 바이닐에스터 수지, 불포화 폴리에스터 수지, 다이알릴프탈레이트 수지, 폴리이미드 수지 등을 들 수 있다. 이들은 1종을 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 그 중에서도 에폭시 수지가 바람직하다.
에폭시 수지는, 특별히 한정되지 않지만, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 비스페놀 A형 에폭시 수지, 수소첨가(水添, hydrogenated) 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 수소첨가 비스페놀 F형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 지환식 지방족 에폭시 수지, 유기 카복실산(카르본산)류의 글라이시딜에테르 등을 이용할 수가 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 에폭시 수지는, 프리폴리머이더라도 좋고, 폴리에테르 변성 에폭시 수지, 실리콘 변성 에폭시 수지와 같은 에폭시 수지와 다른 폴리머와의 공중합체이더라도 좋다. 그 중에서도, 비스페놀 AD형 에폭시 수지, 나프탈렌형 에폭시 수지, 비스페놀 A형 에폭시 수지 및/또는 비스페놀 F형 에폭시 수지가 바람직하다. 특히, 내열성 및 내수성이 우수하고 또한 저렴하다는 점에서, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지가 바람직하다.
에폭시 수지는, 수지 조성물의 점도 조절을 위해서, 에폭시기를 분자중에 1개 가지는 1관능 에폭시 수지를, 에폭시 수지 전체에 대해서 0.1질량% 이상 30질량% 이하 정도 포함할 수가 있다. 이와 같은 1관능 에폭시 수지로서는, 페닐글라이시딜에테르, 2－에틸헥실글라이시딜에테르, 에틸다이에틸렌글라이콜 글라이시딜에테르, 다이사이클로펜타디엔 글라이시딜에테르, 2－하이드록시에틸글라이시딜에테르 등을 이용할 수가 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다.
수지 조성물은, 열경화성 수지의 경화제를 포함한다. 경화제는, 특별히 한정되지 않지만, 예를 들면, 페놀계 경화제(페놀 수지 등), 다이사이안다이아마이드(dicyandiamide)계 경화제(다이사이안다이아마이드 등), 요소계 경화제, 유기산 하이드라지드계 경화제, 폴리아민염계 경화제, 아민 어덕트계 경화제, 산 무수물계 경화제, 이미다졸계 경화제 등을 이용할 수가 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 경화제의 종류는, 열경화성 수지에 따라 적당히 선택된다. 그 중에서도, 경화시의 저아웃가스성(low outgassing), 내습성, 내히트사이클성(heat cycle resistance) 등의 점에서, 페놀계 경화제를 이용하는 것이 바람직하다.
경화제의 양은, 경화제의 종류에 따라서 다르다. 에폭시 수지를 이용하는 경우, 예를 들면, 에폭시기 1당량당, 경화제의 관능기의 당량수가 0.001당량 이상 2당량 이하, 나아가서는 0.005당량 이상 1.5당량 이하로 되는 양의 경화제를 이용해도 좋다.
또한, 다이사이안다이아마이드계 경화제, 요소계 경화제, 유기산 하이드라지드계 경화제, 폴리아민염계 경화제, 아민 어덕트계 경화제는, 잠재성 경화제이다. 잠재성 경화제의 활성 온도는, 60℃ 이상이더라도 좋고, 80℃ 이상이더라도 좋다. 또, 활성 온도는, 250℃ 이하이더라도 좋고, 나아가서는 180℃ 이하이더라도 좋다. 활성 온도가 이와 같은 범위인 경우, 활성 온도 이상에서 신속하게 경화되는 수지 조성물을 용이하게 얻을 수가 있다.
본 명세서중, 활성 온도란, 잠재성 경화제 및/또는 경화 촉진제의 작용에 의해, 열경화성 수지의 경화를 급속히 앞당길 수 있는 온도이다.
수지 조성물은, 상기 이외의 제3 성분을 포함해도 좋다. 제3 성분으로서는, 열가소성 수지, 무기 충전제, 경화 촉진제, 중합 개시제, 이온 포획제(ion catcher), 난연제, 안료, 실란 커플링제, 요변성(thixotropic) 부여제 등을 들 수가 있다.
열가소성 수지는, 시트화제로서 배합될 수 있다. 수지 조성물이 시트화되는 것에 의해, 봉지공정에 있어서의 취급성이 향상함과 동시에, 수지 조성물의 흐름(dripping) 등이 억제되어, 내부공간(S)이 유지되기 쉬워진다.
열가소성 수지의 종류로서는, 예를 들면, 아크릴 수지, 페녹시 수지, 폴리올레핀, 폴리우레탄, 폴리에테르, 폴리에스터, 폴리이미드, 폴리초산 바이닐 또는 그의 비누화물(폴리바이닐알코올도 포함한다), 부티랄 수지, 폴리아마이드, 폴리염화 바이닐, 폴리염화 바이닐리덴, 셀룰로오스, 열가소성 에폭시 수지, 열가소성 페놀 수지 등을 들 수 있다. 그 중에서도, 시트화제로서의 기능이 우수하다는 점에서, 아크릴 수지가 바람직하다. 열가소성 수지의 양은, 열경화성 수지 100질량부당, 5질량부 이상 200질량부 이하이더라도 좋고, 10질량부 이상 100질량부 이하이더라도 좋다.
수지 조성물에 첨가할 때의 열가소성 수지의 형태는, 특별히 한정되지 않는다. 열가소성 수지는, 예를 들면, 평균 입자지름(粒子徑)이 0.01㎛ 이상 200㎛ 이하(혹은 0.01㎛ 이상 100㎛ 이하)의 입자이더라도 좋다. 상기 입자는, 코어쉘 구조를 가지고 있어도 좋다. 이 경우, 코어는, 예를 들면, n－, i－ 및 t－뷰틸(메타)아크릴레이트로 이루어지는 군에서 선택되는 적어도 1개의 모노머 유래의 유닛을 포함하는 중합체이더라도 좋고, 그밖의 (메타)아크릴레이트 유래의 유닛을 포함하는 중합체이더라도 좋다. 쉘층은, 예를 들면, 메틸(메타)아크릴레이트, n－, i－ 또는 t－뷰틸(메타)아크릴레이트, (메타)아크릴산 등의 단관능 모노머와 1, 6－헥세인다이올다이아크릴레이트 등의 다관능 모노머와의 공중합체이더라도 좋다. 또, 용제에 분산 혹은 용해시킨 고순도 열가소성 수지를, 수지 조성물에 첨가해도 좋다.
또한, 본 명세서중, 아크릴레이트 및 메타크릴레이트를 (메타)아크릴레이트라고 총칭하고, 아크릴산 및 메타크릴산을 (메타)아크릴산이라고 총칭한다.
또, 본 명세서중, 평균 입자지름은, 체적 기준의 입도 분포에 있어서의 누적 체적 50%에 있어서의 입자지름(D50. 이하 동일.)이다.
무기 충전제로서는, 예를 들면, 용융 실리카 등의 실리카, 탈크, 탄산 칼슘, 타이타늄 화이트(티탄백), 벵갈라, 탄화 규소, 질화 붕소(BN), 알루미나 등을 들 수가 있다. 그 중에서도, 저렴하다는 점에서, 용융 실리카가 바람직하다. 무기 충전제의 평균 입자지름(D50)은, 예를 들면, 0.01㎛ 이상 100㎛ 이하이다. 무기 충전제의 양은, 열경화성 수지 100질량부당, 1질량부 이상 5000질량부 이하이더라도 좋고, 10질량부 이상 3000질량부 이하이더라도 좋다.
경화 촉진제는, 특별히 한정되지 않지만, 변성 이미다졸계 경화 촉진제, 변성 지방족 폴리아민계 촉진제, 변성 폴리아민계 촉진제 등을 들 수 있다. 경화 촉진제는, 에폭시 수지 등의 수지와의 반응 생성물(어덕트)로서 사용해도 좋다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 경화 촉진제의 활성 온도는, 보존 안정성의 점에서, 60℃ 이상, 나아가서는 80℃ 이상이 바람직하다. 또, 활성 온도는, 250℃ 이하이더라도 좋고, 180℃ 이하이더라도 좋다.
경화 촉진제의 양은, 경화 촉진제의 종류에 따라서 다르다. 통상, 에폭시 수지 100질량부당, 0.1질량부 이상 20질량부 이하이더라도 좋고, 1질량부 이상 10질량부 이하이더라도 좋다. 또한, 경화 촉진제를 어덕트로서 사용하는 경우, 경화 촉진제의 양은, 경화 촉진제 이외의 성분(에폭시 수지 등)을 제외한 경화 촉진제의 정미(正味, net)의 양을 의미한다.
중합 개시제는, 광 조사 및/또는 가열에 의해, 경화성을 발현한다. 중합 개시제로서는, 라디칼 발생제, 산 발생제, 염기 발생제 등을 이용할 수가 있다. 구체적으로는, 벤조페논계 화합물, 하이드록시케톤계 화합물, 아조 화합물, 유기 과산화물, 방향족 설포늄염, 지방족 설포늄염 등의 설포늄염 등을 이용할 수가 있다. 중합 개시제의 양은, 에폭시 수지 100질량부당, 0.1질량부 이상 20질량부 이하이더라도 좋고, 1질량부 이상 10질량부 이하이더라도 좋다.
제1 열경화성 재료의 점탄성(다시 말해, 손실 탄젠트 tanδ)은, 예를 들면, 열경화성 시트(41P)의 재료에 의해서 조정할 수가 있다. 예를 들면, 시트화제인 열가소성 수지의 양이나 종류를 변경하는 것에 의해, 손실 탄젠트 tanδ를 변화시킬 수가 있다. 그 중에서도, 페녹시 수지를 이용하면, 용이하게 저장 전단 탄성률 G＇를 작게 해서, tanδ를 크게 할 수가 있다.
열경화성 시트(41P)는, 1층 구조이더라도 좋고, 2층 이상의 다층 구조이더라도 좋다. 다층 구조의 경우, 적어도 인접하는 2층은 조성(구성 성분의 종류 및/또는 함유량 등)이 다른 것이더라도 좋다. 각 성분의 함유량은, 각 층에 있어서의 함유량이 상기한 범위를 만족시키도록 해도 좋다. 각 층의 두께는, 열경화성 시트(41P)의 두께 T1이 상기한 범위를 만족시키도록 조절해도 좋다.
(열가소성 시트(42P))
열가소성 시트(42P)와 열경화성 시트(41P) 사이에는, 이들 이외의 제3 시트가 배치되어 있어도 좋다. 그러나, 중공부재의 내부공간(S)을 유지하면서, 복수의 제2 회로부재(2)를 일괄해서 봉지하기 쉬워지도록, 열가소성 시트(42P)와 열경화성 시트(41P)를 인접시키는 것이 바람직하다.
열가소성 시트(42P)의 두께는 특별히 한정되지 않는다. 내부공간(S)이 더욱더 유지되기 쉬워짐과 동시에, 시트(4P)를 복수의 제2 회로부재 사이의 틈에 추종시키기 쉽다는 관점에서는, 열가소성 시트(42P)의 두께 T2는, 50㎛ 이상 500㎛ 이하인 것이 바람직하고, 100㎛ 이상 400㎛ 이하인 것이 더욱더 바람직하다.
열가소성 시트(42P)는, 열가소성을 가지는 각종 재료(열가소성 재료)에 의해 구성된다. 열가소성 재료로서는, 열가소성 수지, 또는 열가소성 수지와 첨가제 등을 포함하는 수지 조성물을 이용해도 좋지만, 열가소성을 가지고 있으면 이들에 한정되는 것은 아니다.
열가소성 수지로서는, 열경화성 시트(41P)의 시트화제로서 예시한 열가소성 수지를 이용할 수가 있다. 또, 열가소성 수지로서, 바이닐 수지나 고무상(rubbery) 중합체 등을 이용해도 좋다. 열가소성 수지로서는, 핫멜트 접착성을 가지는 것을 이용해도 좋다. 열가소성 수지 중, 폴리올레핀 수지, 폴리우레탄 수지, 바이닐 수지(에틸렌-초산 바이닐 공중합체 등), 폴리에스터 수지, 폴리아마이드 수지 등이 바람직하고, 이들 수지 중, 핫멜트 접착성을 가지는 것이 보다 바람직하다. 그 중에서도, 제2 회로부재 사이의 틈에 시트(4P)를 추종시키기 쉽고, 열가소성 시트(42P)를 열경화성 시트(41P)의 경화물로부터 순조롭게 박리시키기 쉽다는 관점에서는, 폴리올레핀 수지가 바람직하고, 점탄성의 밸런스가 우수하다는 관점에서는 폴리우레탄 수지가 바람직하다. 열가소성 수지는, 일종을 단독으로 또는 2종 이상을 조합해서 사용할 수 있다.
열가소성 시트(42P)를 구성하는 열가소성 재료(열가소성 수지 등)의 융점(또는 유리 전이 온도) tm은, 온도 t 이하인 것이 바람직하고, 온도 t보다도 낮은 것이 보다 바람직하다. 융점(또는 유리 전이 온도) tm은, 예를 들면, 50℃ 이상 150℃ 이하이고, 50℃ 이상 130℃ 이하인 것이 바람직하다. 열가소성 재료의 융점(또는 유리 전이 온도) tm이 이와 같은 범위인 경우, 제1 봉지공정에 있어서 시트(4P)의 추종성을 확보하기 쉬움과 동시에, 열가소성 시트의 제거공정에 있어서, 박리 등에 의해, 열가소성 시트(42P)를 제거하기 쉽다.
또한, 열가소성 재료의 융점(또는 유리 전이 온도) tm은, 열가소성 시트의 시험편을 이용하여, 승온 속도 10℃／분의 조건에서, 시차 주사 열량 측정법(JIS K7121)에 의해 측정된다.
열가소성 시트는, 각종 첨가제, 예를 들면, 충전제, 가소제, 난연제, 이형제(離型劑), 안료 등을 포함할 수가 있다. 열가소성 시트는, 첨가제를 일종 포함하고 있어도 좋고, 2종 이상 포함하고 있어도 좋다.
열가소성 재료의 점탄성(다시 말해, 손실 탄젠트 tanδ)은, 예를 들면, 열가소성 시트(42P)의 구성 성분에 의해서 조정할 수가 있다. 예를 들면, 열가소성 수지나 첨가제의 종류나, 첨가제의 양, 복수의 열가소성 수지를 이용하는 경우에는 각 수지의 비율을 변경하는 것에 의해, 손실 탄젠트 tanδ를 변화시킬 수가 있다.
열가소성 재료의 온도 t에 있어서의 손실 탄젠트 tanδ2는, 예를 들면, tanδ1에 대해서 기재한 범위로부터 선택해도 좋고, 0.6보다 크게 해도 좋다. tanδ2는, 0.9보다 크고 2 이하로 해도 좋고, 1 이상 2 이하로 해도 좋다. 또, 열가소성 재료의 온도 t에 있어서의 저장 전단 탄성률 G2＇는, G1＇에 대해서 기재한 범위로부터 선택해도 좋고, 0.5×104Pa 이상 1×107Pa 이하로 해도 좋고, 1×104Pa 이상 1×106Pa 이하로 해도 좋다.
열가소성 시트(42P)는, 1층 구조이더라도 좋고, 2층 이상의 다층 구조이더라도 좋다. 다층 구조의 경우, 적어도 인접하는 2층은 조성(구성 성분의 종류 및/또는 함유량 등)이 다른 것이더라도 좋다. 각 층의 두께는, 열가소성 시트(42P)의 두께 T2가 상기한 범위를 만족시키도록 조절해도 좋다. 다층 구조의 경우, 예를 들면, 적어도 열경화성 시트(41P)와 접하는 층(층 A1)에, 제2 회로부재 사이의 틈에 시트(4P)를 추종시키기 쉽고, 열가소성 시트(42P)를 열경화성 시트(41P)의 경화물로부터 순조롭게 제거하기 쉬운 열가소성 수지를 이용하고, 층 A1과 인접하는 층(층 A2)에, 점탄성의 밸런스가 우수한 열가소성 수지를 이용해도 좋다.
열가소성 재료는, 열가소성 재료로 형성된 시트의 50% 모듈러스가, 8MPa 이하인 것이 바람직하고, 3MPa 이상 8MPa 이하이더라도 좋다. 이 경우, 미세한 틈이라도 시트(4P)를 추종시킬 수가 있다. 또 열가소성 재료로 형성된 시트의 파단 강도는, 10MPa 이상인 것이 바람직하고, 10MPa 이상 30MPa 이하이더라도 좋다. 열가소성 재료로 형성된 시트의 파단 연신도(伸度, elongation)는, 100% 이상(예를 들면, 100% 이상 1000% 이하)인 것이 바람직하고, 200% 이상 1000%이더라도 좋다. 시트가 이와 같은 파단 강도 및/또는 파단 연신도를 나타내는 바와 같은 열가소성 재료를 열가소성 시트(42P)에 이용하는 경우, 미세한 틈이라도 시트(4P)를 추종시키면서, 나중의 제거공정에서 열경화성 시트(41P)의 경화물로부터 열가소성 시트(42P)를 남김없이 제거하기 쉽다. 그 중에서도, 본 발명의 1실시형태에 관계된 시트는, 이와 같은 50% 모듈러스, 파단 강도, 및 파단 연신도를 나타내는 열가소성 재료로 구성된 열가소성 시트를 구비하는 것이 바람직하고, 이와 같은 열가소성 시트와 상기한 손실 탄젠트 tanδ 및 저장 전단 탄성률 G＇를 가지는 열경화성 재료로 구성된 열경화성 시트가 일체화한 시트인 것이 특히 바람직하다.
50% 모듈러스, 파단 강도, 및 파단 연신도는, 열가소성 재료로 형성된 두께 100㎛의 시험편을 이용하여 측정된다. 시험편으로서는, 통상, 열가소성 시트(42P)인 경우에 준해 시트화된 두께 100㎛이고, 폭 15㎜인 것이 사용된다. 측정은, 척 사이(chuck interval) 50㎜, 인장 속도 200㎜/분의 조건에서 행해진다. 또한, 측정에는, 시판되는 인장 시험기를 이용하면 좋다. 파단 연신도는, 파단시의 시험편의 길이 L2와 초기의 시험편의 길이 L0과의 차(=L2－L0)의 L0에 대한 비율(=(L2－L0)/L0×100(%))이다. 복수(예를 들면, 5개)의 시험편에 대해서, 각 물성을 측정하고, 평균화하는 것에 의해 평균값을 구한다. 상기한 50% 모듈러스, 파단 강도, 및 파단 연신도의 범위는, 어느것이나(모두) 평균값이다.
25℃에 있어서, 열가소성 재료의 연신율(평균 연신율)은, 예를 들면, 250% 이상이고, 300% 이상이더라도 좋고, 500% 이상 또는 1000% 이상이더라도 좋다. 열가소성 재료가 이와 같은 연신율을 가지는 경우, 미세한 틈이라도 시트(4P)를 추종시킬 수가 있다. 열가소성 재료의 연신율의 상한은, 특별히 제한되지 않지만, 제거공정에서 열경화성 시트(41P)의 경화물로부터 열가소성 시트(42P)를 남김없이 제거하기 쉽다는 관점에서는, 2000% 이하인 것이 바람직하다.
또한, 열가소성 재료의 연신율은, 25℃에서, 열가소성 시트(42P)인 경우에 준해 시트화된 시험편에 대해서 측정되는 것 이외는, 열경화성 재료의 연신율의 경우에 준해 측정할 수가 있다. 복수(예를 들면, 5개)의 시험편에 대해서, 연신율을 측정하고, 평균화하는 것에 의해 평균 연신율을 구한다.
(기타)
시트(4P) 전체의 두께 T는 특별히 한정되지 않지만, 제2 회로부재(2)의 표면에 밀착시키기 쉽다는 점에서, 55㎛ 이상 1500㎛ 이하인 것이 바람직하고, 100㎛ 이상 1000㎛ 이하이더라도 좋고, 100㎛ 이상 500㎛ 이하이더라도 좋다.
시트(4P)가, 제3 시트를 구비하는 경우, 예를 들면, 제3 시트를 구성하는 재료의 온도 t에 있어서의 손실 탄젠트 tanδ3은, 0.2 이상 1.0 이하이더라도 좋고, 저장 전단 탄성률 G3＇는 1×104Pa 이상 1×107Pa 이하이더라도 좋다. 또, 시트(4P)에 있어서, 열경화성 시트(41P)는, 제1 회로기판(1)과 대향하도록 최외층에 배치되지만, 열경화성 시트(41P)의 반대측의 최외층에 제3 시트를 배치해도 좋다. 제3 시트는, 1층 구조이더라도 좋고, 2층 이상의 다층 구조이더라도 좋다.
시트(4P)의 제조방법은, 특별히 한정되지 않는다. 시트(4P)는, 각 시트(41P 및 42P)를 별도 작성한 후, 적층하는(래미네이트법) 것에 의해 형성해도 좋고, 각 시트의 재료를 순차적으로 코팅하는(코팅법) 것에 의해 형성해도 좋다. 예를 들면, 열가소성 시트(42P)의 한쪽 표면에, 열경화성 시트(41P)의 재료를 코팅하는 것에 의해 시트(4P)를 제작해도 좋다.
래미네이트법에 있어서, 각 시트(41P 및 42P)는, 예를 들면, 각 시트의 재료를 포함하는 용제 페이스트 혹은 무용제 페이스트(이하, 단지 페이스트라고 총칭한다.)를 각각 조제하는 공정과, 상기 페이스트로 각 시트를 형성하는 공정(형성공정)을 포함하는 방법에 의해 형성된다. 또, 열가소성 시트(42P)는, 압출(押出) 성형법 등의 공지의 열가소성 시트의 성형법에 의해 형성해도 좋다. 이와 같은 방법에 의해, 열경화성 시트(41P) 및 열가소성 시트(42P)를 각각 형성한 후, 이 순으로 적층한다. 페이스트가 프리겔화제를 포함하는 경우, 형성공정시에 겔화가 행해진다. 겔화는, 페이스트를 박막화한 후, 박막을 열경화성 시트(41P)의 재료의 경화 온도 미만(예를 들면, 70℃ 이상 150℃ 이하)에서, 1분∼10분간 가열하는 것에 의해 행해진다.
한편, 코팅법에서는, 상기 방법에 의해, 예를 들면, 열가소성 시트(42P)를 형성한 후, 이 열가소성 시트(42P)의 표면에, 열경화성 시트(41P)의 재료를 포함하는 페이스트를 코팅해서 열경화성 시트(41P)를 형성한다. 이 경우도, 형성공정시에 겔화가 행해질 수 있다. 겔화는, 각 페이스트로 각각의 박막을 형성한 후, 순서대로(逐次) 실시되어도 좋고, 박막의 적층체를 형성한 후에 실시되어도 좋다.
페이스트를 이용하는 경우, 각 층(박막)은, 예를 들면, 다이, 롤코터, 닥터 블레이드 등에 의해 형성된다. 이 경우, 페이스트의 점도를, 10MPa·s 이상 10000MPa·s 이하로 되도록 조정해도 좋다. 용제 페이스트를 이용한 경우, 그 후, 70℃ 이상 150℃ 이하, 1분 이상 10분 이하 동안 건조해서, 용제를 제거해도 좋다. 상기 겔화와 용제의 제거는, 동시에 실시될 수 있다.
(배치공정)
본 공정에서는, 열경화성 시트(41P)와 열가소성 시트(42P)를, 열가소성 시트(42P)와 제1 회로부재(1) 사이에 열경화성 시트(41P)가 개재하도록, 실장부재에 배치한다(도 2). 이 때, 열경화성 시트(41P)와 열가소성 시트(42P)와의 적층체(시트(4P)도 포함한다)가, 복수의 제2 회로부재(2)를 덮도록 배치하면 좋다.
열경화성 시트(41P)와 열가소성 시트(42P)가 일체화되어 있지 않은 경우에는, 본 공정에서, 제2 회로부재(2)에 열경화성 시트(41P)가 대향하도록, 실장부재 상에 열경화성 시트(41P)와 열가소성 시트(42P)를 겹쳐서 배치하면 좋다. 제3 시트를 이용하는 경우에는, 본 공정에서, 소정의 위치에 배치해도 좋다. 각 시트는 실장부재 상에서 겹쳐도 좋고, 미리 서로 겹쳐서 실장부재 상에 배치해도 좋다.
시트(4P)와 같이, 열경화성 시트(41P)와 열가소성 시트(42P)가 일체화된 것을 이용하는 경우에는, 열경화성 시트(41P)가 제2 회로부재(2)와 대향하도록, 한 장의 시트(4P)를 실장부재 상에 배치한다.
(제1 봉지공정)
본 공정에서는, 열경화성 시트(41P)와 열가소성 시트(42P)와의 적층체(시트(4P)도 포함한다)를 제1 회로부재(1)에 대해서 압압함과 동시에(도 3 및 도 4), 시트(4P)를 가열해서, 제1 회로부재(1) 상의 제2 회로부재(2)를 봉지하고, 열경화성 시트(41P)를 경화시켜서 제1 경화층(41)으로 변환한다(도 5). 이것에 의해, 내부공간(S)을 유지하면서, 제2 회로부재(2)가 봉지된다. 이와 같이 적층체에서 제2 회로부재(2)를 봉지할 때에는, 열가소성 시트(42P)도 제2 회로부재(2)의 형상에 추종해서 변형한다(또는 성형된다). 이 열가소성 시트(42P)의 변형에 의해, 열경화성 시트(41P)도 제2 회로부재(2)의 형상에 추종시킬 수가 있다. 따라서, 열경화성 시트(41P)의 경화에 의해 형성되는 제1 경화층(41)도, 제2 회로부재(2)의 형상에 대응한 요철을 가진다.
보다 구체적으로 설명하면, 우선, 시트(4P)를 제1 회로부재(1)에 대해서 압압하면, 도 3에 도시하는 바와 같이, 제1 회로부재(1) 상에 배치된 복수의 제2 회로부재(2) 사이의 틈으로 시트(4P)가 들어간다. 더욱더 압압(누름)을 계속시키면, 도 4에 도시하는 바와 같이 시트(4P)가, 신장해서, 제2 회로부재(2)의 표면에 밀착하도록, 제2 회로부재(2) 사이의 틈에 충전된다. 열가소성 시트(42P)의 소성 변형에 의해 열경화성 시트(41P)를 제2 회로부재(2) 사이의 틈의 형상을 따라 추종시킬 수 있음과 동시에, 열경화성 시트(41P)의 높은 밀착성에 의해, 열경화성 시트(41P)를 제2 회로부재(2) 사이의 틈의 형상을 따라 고착시킬 수가 있다. 또, 열가소성 시트(42P)에 의해 시트(4P)가 파손되는 일 없이 신장시킬 수 있기 때문에, 높은 봉지성을 확보할 수가 있다.
시트(4P)의 제1 회로부재(1)에 대한 압압은, 예를 들면, 시트(4P)를, 시트(4P)에 포함되는 열경화성 시트(41P)(구체적으로는, 열경화성 시트(41P)에 포함되는 열경화성 재료)의 경화 온도 미만에서 가열하면서 행해진다. 이것에 의해, 시트(4P)는, 제2 회로부재(2)의 표면에 밀착됨과 동시에, 제2 회로부재(2)끼리의 사이의 제1 회로부재(1)의 표면에 도달할 때까지 신장하는 것이 용이해지고, 제2 회로부재(2)의 봉지의 신뢰성을 높일 수가 있다.
압압시의 가열 조건은, 특별히 한정되지 않고, 압압 방법이나 열경화성 수지의 종류에 따라 적당히 설정하면 좋다. 상기 가열은, 예를 들면, 40℃ 이상 200℃ 이하, 혹은 50℃ 이상 180℃ 이하(예를 들면, 60℃ 이상 160℃ 이하)에서 행해진다. 가열 시간은, 특별히 제한되지 않지만, 예를 들면, 1초∼300분 (또는 3초∼300분)이다.
또, 압압은, 가압 분위기(0.1MPa보다 높은 압력 하)에서 행해도 좋고, 대기압 하에서 행해도 좋고, 감압 분위기(예를 들면, 10Pa 이상 0.05MPa 이하 또는 50Pa 이상 3kPa 이하)에서 행해도 좋다.
압압은, 시트를 회로기판 상에 압압할 수 있으면 좋고, 공지의 방법에 의해 행할 수가 있다. 압압은, 예를 들면, 프레스(열프레스 등)에 의해 행해도 좋고, 래미네이터 등에 의해 행해도 좋다. 또, 시트(4P)에 제1 회로기판(1)과는 반대측으로부터 가압하면서, 시트(4P)를 제2 회로기판(2)에 의한 요철을 따르게 해도 좋다. 또, 시트(4P)와 제1 회로기판(1) 사이의 공간을 감압하면서, 시트(4P)를 제2 회로기판(2)에 의한 요철을 따르게 해도 좋다. 어느 경우에도, 시트(4P)를 가열하면서 행하면, 시트(4P)를 제2 회로기판(2)에 의한 요철 형상에 추종시키기 쉬워진다.
또한, 제2 회로부재가 봉지될 때의 시트(4P)의 온도 t는, 제1 봉지공정에 있어서의 시트(4P)에 대한 가열수단의 설정 온도로 대체할 수 있다. 시트(4P)의 가열수단이 프레스기인 경우, 가열수단의 온도란, 프레스기의 설정 온도이다. 시트(4P)의 가열수단이 제1 회로부재(1)를 가열하는 가열기인 경우, 가열수단의 온도란, 제1 회로부재(1)의 가열기의 설정 온도이다. 온도 t는, 시트(4P)의 재질 등에 따라 변경할 수 있지만, 예를 들면, 실온＋15℃(40℃)로부터, 200℃까지의 사이이다. 구체적으로는, 온도 t는, 예를 들면 50℃ 이상 180℃ 이하이고, 60℃ 이상 160℃ 이하이더라도 좋다. 또 압압하는 시간은, 예를 들면, 1초 이상 300분 이하이고, 3초 이상 300분 이하이더라도 좋다. 제2 회로부재(2)가 봉지될 때, 열경화성 시트(41P)는 미경화 상태이더라도 좋고, 반경화 상태이더라도 좋다. 또, 시트(4P)의 제2 회로부재 사이의 틈으로의 높은 충전성을 확보하기 쉽다는 관점에서는, 온도 t는, 열가소성 시트(42P)를 구성하는 열가소성 재료의 융점(또는 유리 전이 온도) tm보다도 높은 온도인 것이 바람직하다.
계속해서, 필요에 따라, 시트(4P)를 상기 경화 온도로 가열해서, 시트(4P)중의 열경화성 시트(41P)를 경화시켜서, 경화물(41)로 형성된 봉지재를 형성해도 좋다. 이것에 의해, 제2 회로부재(2)가 봉지된다. 시트(4P)의 가열(열경화성 시트(41P)의 경화) 조건은, 열경화성 시트(41P)에 포함되는 열경화성 재료의 종류에 따라 적당히 설정하면 좋다. 열경화성 시트(41P)의 경화는, 예를 들면, 50℃ 이상 200℃ 이하(혹은 120℃ 이상 180℃ 이하)에서 행해진다. 가열 시간은, 특별히 제한되지 않지만, 예를 들면, 1초∼300분(혹은 60분∼300분)이다. 열가소성 시트(42P)를 구성하는 열가소성 재료의 종류에도 의하지만, 제2 회로부재 사이의 틈으로의 높은 충전성을 유지한다는 관점에서는, 열가소성 시트(42P)는, 열경화성 시트(41P)를 경화시키는 동안, 용융 또는 연화하고 있는 것이 바람직하다. 다시 말해, 열가소성 재료의 유리 전이 온도(또는 융점) 이상의 온도에서 열경화성 시트(41P)를 경화시키는 것이 바람직하다.
압압과 열경화성 시트(41P)의 경화는, 따로 따로 실시해도 좋고, 동시에 실시해도 좋다. 예를 들면, 감압 분위기 하, 열경화성 시트(41P)에 포함되는 열경화성 재료의 경화 온도 미만의 온도에서 압압한 후, 감압을 해제해서, 대기압 하에서 더욱더 고온으로 가열해서, 열경화성 시트(41P)를 경화시켜도 좋다. 혹은, 대기압 하에서, 열경화성 시트(41P)에 포함되는 열경화성 재료의 경화 온도 미만의 온도에서 압압한 후, 더욱더 고온으로 가열해서, 열경화성 시트(41P)를 경화시켜도 좋다. 또, 감압 분위기 하, 경화 온도에서 압압하는 것에 의해, 감압중에 열경화성 시트(41P)를 경화시켜도 좋다.
또한, 제1 봉지공정에 있어서 경화물(41)은, 완전히 열경화되어 있지 않아도 좋고, 그 후 실시하는 제거공정에서 열가소성 시트를 제거가능한 딱딱함을 가지고 있으면 좋다. 그 경우, 예를 들면, 열가소성 시트를 제거한 후에, 경화물(41)을 완전 경화시키면 좋다. 또, 예를 들면, 후술하는 제2 봉지공정을 실시하는 경우는, 제2 봉지공정에 있어서 경화물(41)을 완전 경화시켜도 좋다.
(열가소성 시트의 제거공정)
본 공정에서는, 제1 봉지공정에서 열경화성 시트(41P)의 경화에 의해 형성된 제1 경화층(41)으로부터, 열가소성 시트(42P)를 제거한다(도 6). 이것에 의해, 제2 회로부재가 제1 경화층(41)으로 봉지된 실장 구조체(10)가 얻어진다(도 7). 열가소성 시트의 제거수단으로서는, 예를 들면, 용해에 의한 제거이더라도 좋고, 박리에 의한 제거이더라도 좋다. 박리에 의한 제거는, 화학적인 박리이더라도 좋고, 물리적인 박리이더라도 좋다. 또 첫번째의 제거수단으로 열가소성 시트의 잔사(殘渣)가 생기는 경우는, 다른 제거수단에 의해 잔사를 제거해도 좋다. 또한, 도 8에는, 열가소성 시트를 박리에 의해 제거하는 경우를 도시했다.
이하에, 물리적인 박리에 의해 제거하는 경우에 대해서 보다 구체적으로 설명한다.
열가소성 시트(42P)의 박리는, 예를 들면, 열가소성 시트(42P)를 구성하는 열가소성 재료의 융점 또는 유리 전이 온도 이하, 예를 들면 40℃ 이하, 혹은 실온(구체적으로는, 20℃ 이상 35℃ 이하)의 온도에서 행하는 것이 바람직하다. 이와 같은 온도에서는, 열가소성 시트(42P)의 점성이 낮고, 탄성이 높다. 또, 제1 봉지공정에 있어서, 열경화성 시트(41P)는 경화해서 점착성이 저하한다. 그 때문에, 열가소성 시트(42P)의 높은 탄성을 이용해서, 제1 경화층(41)으로부터 열가소성 시트(42P)를 용이하게 박리시킬 수가 있다. 이것에 의해, 제1 경화층(41)의 파손도 억제할 수 있다.
(피막 형성공정)
열가소성 시트의 제거공정 후, 필요에 따라, 제1 경화층(41) 상에 피막을 형성해도 좋다(도 8∼도 10). 이 공정을 피막 형성공정이라고 칭한다. 피막은, 도전성, 방열성, 전자파 차폐성, 및/또는 전자파 흡수성 등의 기능성을 가지는 층(기능층)을 포함해도 좋다. 그 중에서도, 도전성, 전자파 차폐성, 및/또는 전자파 흡수성 등의 기능을 가지는 기능층을 피막이 포함하는 경우, 외부로부터 침입하려고 하는 전자파를 실드할 수 있고, 회로부재 사이의 전기적인 간섭을 억제할 수 있다. 또, 기능층은, 필요한 부분에만 형성할 수도 있기 때문에, 회로부재 사이의 전기적인 간섭을 효과적으로 해소할 수가 있다.
피막은, 경화성 재료(제2 경화성 재료)의 경화에 의해 형성되는 제2 경화층을 포함해도 좋다. 제2 경화층은, 제1 경화층 상에 형성해도 좋고, 기능층 상에 형성해도 좋다.
피막은, 1개의 층이더라도 좋고, 2개 이상의 층을 가져도 좋다. 예를 들면, 피막은, 기능층만을 가져도 좋고, 제2 경화층만을 가져도 좋고, 기능층 및 제2 경화층의 쌍방을 가져도 좋다. 피막 형성공정은, 기능층 형성공정, 및/또는 제2 경화층 형성공정(제2 봉지공정)을 포함할 수가 있다. 피막이 기능층과 제2 경화층을 포함하는 경우, 제1 경화층과 제2 경화층 사이에 기능층이 배치되어 있어도 좋고, 제1 경화층(41)과 기능층 사이에 제2 경화층이 배치되어 있어도 좋다.
피막이 제2 경화층인 경우, 제2 회로부재(2)는, 제1 경화층(41)과 제2 경화성 재료의 경화에 의해 형성되는 제2 경화층(50)으로 봉지되게 된다(도 8).
도 9에는, 제1 경화층(41) 상에 도전성을 가지는 전자파 차폐층(260)이 형성되어 있는 실장 구조체(210)를 도시한다. 실장 구조체(210)에 있어서, 제1 회로부재(1)와 중공부재인 제2 회로부재(2) 사이에는, 범프(제1 범프)(3)에 의해 내부공간(S)이 형성되어 있다. 제2 회로부재(2)는, 내부공간(S)을 유지한 상태에서, 제1 경화층(41) 및 기능층(260)에 의해 봉지되어 있다.
전자파 차폐층(260)은, 제1 회로부재(1)의 표면에 배치되는 제2 범프와 전기적으로 접속하고 있어도 좋다. 이 경우, 제2 범프는, 제1 회로부재(1) 내에 마련된 도체와 전기적으로 접속하고 있다. 이것에 의해, 피막 형성공정에 있어서 전자파 차폐층(260)과 도체가 전기적으로 접속된다. 전자파 차폐층(260)을 마련함으로써, 전자파를 실드할 수 있고, 회로부재 사이의 전기적인 간섭을 억제할 수 있다.
도 10에는, 제1 경화층(41) 상에 전자파 차폐층(260)이 형성되고, 전자파 차폐층(260) 상에 제2 경화성 재료의 경화에 의해 형성되는 제2 경화층(250)이 형성되어 있는 실장 구조체(310)를 도시한다. 도 10에서는, 제2 경화층(250)이 형성되어 있는 점에서 도 9와 다르지만, 그 이외는 동일하다.
시트모양 봉지재로 회로부재를 봉지하는 경우, 시트모양 봉지재가, 내부공간에는 비집고 들어가지 않고, 회로부재 사이의 작은 틈으로 들어갈 수 있는 바와 같은 물성을 가지는 것이 우선되기 때문에, 봉지 후의 봉지재의 표면 상태나 물성의 선택성이 낮다. 예를 들면, 시트모양 봉지재는, 회로부재 사이의 틈에 충전된 상태로 되지만, 표면에는 형상을 제어하기 어려운 요철이 형성되는 일도 있다.
본 발명의 상기 국면에서는, 시트(4P)를 이용하여 제2 회로부재를, 내부공간을 유지하면서 봉지한 후에, 열가소성 시트(42P)를 제거하기 때문에, 제2 회로부재(2) 상에 제1 경화층(41)을 거쳐 다른 재료의 피막을 형성할 수가 있다. 예를 들면, 기능층을 형성하는 경우에는, 실장 구조체에 여러 가지 기능을 부여할 수가 있다. 또, 제2 봉지공정을 행하는 경우에는, 제2 회로부재(2)를 제1 경화층(41)마다 다른 재료(다시 말해, 제2 경화성 재료)로 다시 봉지할 수가 있다. 이들 피막에는, 내부공간을 유지하면서 봉지하는 경우에 요구되는 바와 같은 특성은 필요하게 되지 않기 때문에, 재료의 선택성이 향상한다. 또, 제1 경화층(41) 상의 요철을 평탄화하거나, 봉지재의 표면을 평활하게 하는 등, 봉지 후의 봉지재 상태를 제어하거나, 봉지재의 두께를 조절하거나, 다른 기능성을 부여하는 것도 용이하다. 또한, 피막을 형성하는 경우, 제1 경화층(41)의 전면(全面)이더라도 일부이더라도 좋다. 또, 본 발명의 상기 실시형태에 의하면, 열가소성 시트(42)를 제거하기 위해, 피막을 형성해도, 회로부재 상에 형성되는 층 전체의 두께를 작게 할 수가 있다. 따라서, 실장 구조체의 높이 저감화를 할 수 있다. 또, 기상법 또는 도금법에 의해, 도전성 재료 등을 이용하여 피막(기능층 등)을 형성하면, 페이스트나 시트 등을 이용하는 경우에 비해, 전자파 차폐층(260) 등의 피막(기능층 등)의 두께를 작게 할 수 있다. 따라서, 이와 같은 관점에서도, 실장 구조체의 높이 저감화를 할 수 있다. 기능층의 두께를 작게 할 수 있는 것에 의해, 전자파 차폐층 등의 기능층의 구성 재료의 사용량을 저감할 수 있어, 비용적으로도 유리하다.
제2 경화성 재료로서는, 공지의 것을 사용할 수 있다. 제2 경화성 재료로서는, 광경화성 재료를 이용해도 좋고, 열경화성 재료를 이용해도 좋다. 또, 경화성 재료는, 액상이더라도 좋고, 시트모양이더라도 좋다. 광경화성 재료로서는, 예를 들면, 광경화성 수지 및 경화제 등을 포함하는 수지 조성물이 사용된다. 열경화성 재료로서는, 예를 들면, 제1 열경화성 재료로서 예시한 것을 들 수 있다. 제2 경화성 재료 중 열경화성 재료는, 제1 열경화성 재료와 동일해도 좋고, 다른 것이더라도 좋다. 또, 열경화성 재료는, 도전성, 방열성, 전자파 차폐성, 전자파 흡수성 등의 기능성을 가지는 바와 같은 경화성 재료이더라도 좋다. 제2 경화층(250)은, 예를 들면, 제1 경화층(41) 상 또는 전자파 차폐층(260) 등의 기능층 상에 경화성 재료를 도포 또는 충전하고, 경화시키는 것에 의해 형성할 수 있다. 또, 시트모양의 제2 경화성 재료를 제1 경화층(41) 상 또는 기능층 상에 배치하고, 경화시키는 것에 의해, 제2 경화층(250)을 형성해도 좋다. 기능층과 제2 경화성 재료의 시트와의 적층체를, 제1 경화층(41) 상에 배치하고, 제2 경화성 재료를 경화시키는 것에 의해 제2 경화층을 형성해도 좋다.
전자파 차폐층(260)을 구성하는 재료로서는, 도전성, 전자파 차폐성, 및/또는 전자파 흡수성을 가지는 것 등을 들 수 있다. 전자파 차폐층(260)은, 도전성을 가짐으로써, 통상, 전자파 차폐성을 가지고 있다. 도전성을 가지는 재료는, 도전성을 가지는 경화성 재료이더라도 좋다. 경화성 재료로서는, 제2 경화성 재료에 대해서 예시한 것을 들 수 있다. 경화성 재료는, 제2 경화성 재료의 경우와 마찬가지로, 액상이더라도 좋고, 시트모양이더라도 좋다. 경화성 재료를 이용하는 경우, 전자파 차폐층(260)은, 경화성 재료의 경화물이다. 경화성 재료에는, 도전재, 전자파를 차폐 및/또는 흡수하는 첨가제 등을 첨가해도 좋다. 이와 같은 첨가제로서는, 도전성 탄소재료, 금속재료(금속 단체(單體), 합금, 도전성의 금속 화합물 등) 등을 들 수 있다. 첨가제는, 일종을 단독으로 이용해도 좋고, 2종 이상을 조합해도 좋다. 첨가제는, 입자모양(粒子狀) 및/또는 섬유모양(纖維狀)이더라도 좋다. 전자파 차폐층(260)에 경화성 재료를 이용하는 경우, 예를 들면, 제1 경화층(41) 상에 도전성을 가지는 경화성 재료를 도포 또는 충전하고, 경화시키는 것에 의해, 전자파 차폐층(260)을 형성할 수 있다.
전자파 차폐층(260)에는, 금속재료를 이용해도 좋다. 금속재료로서는, 금속 단체(은, 구리 등), 합금(은합금, 구리합금 등), 도전성의 금속 화합물(산화물, 질화물 등) 등을 들 수 있다. 금속재료를 이용하는 경우, 전자파 차폐층(260)은, 예를 들면, 기상법, 및/또는 도금법 등에 의해 형성할 수 있다. 기상법으로서는, 예를 들면, 증착, 이온 플레이팅, 이온빔 디포지션, 스퍼터링 등을 들 수 있다. 필요에 따라, 이들 기상법으로부터 선택되는 2종 이상을 조합해도 좋다. 또, 도금법으로서는, 전해 도금, 무전해 도금 등을 들 수 있다. 필요에 따라, 복수의 도금법을 조합해도 좋다. 기상법 및 도금법은, 각각, 금속재료의 종류에 따라, 공지의 수법 및 조건으로 행할 수가 있다.
피막의 두께는, 예를 들면, 10㎚ 이상 500㎛ 이하이다. 피막의 두께는, 예를 들면, 1㎛ 이상 500㎛ 이하이고, 5㎛ 이상 300㎛ 이하이더라도 좋고, 10㎛ 이상 100㎛ 이하이더라도 좋다. 기능층을 기상법 및/또는 도금법에 의해 형성하는 경우, 기능층의 두께는, 예를 들면, 10㎚ 이상 50㎛ 이하이고, 10㎚ 이상 30㎛ 이하이더라도 좋다.
제2 범프를 마련하는 경우는, 예를 들면, 도금 기술에 의해 형성된 도금 범프이더라도 좋고, 스크린 인쇄 등에 의해 형성된 범프이더라도 좋고, 이른바 스터드 범프이더라도 좋다. 스터드 범프(stud bump)는, 예를 들면, 금속선의 선단을 가열해서 볼을 형성한 후, 이 볼 부분을 제1 회로부재(1)의 소정의 위치에 접합하고, 금속선을 잡아늘임과 동시에 절단하는 것에 의해 형성된다. 스터드 범프는, 예를 들면, 금 스터드 범프이더라도 좋다.
이 때, 도체는, 제1 회로부재(1)의 내부에 배치되고, 제2 범프와, 예를 들면 도시하지 않는 접지전극(ground electrode)을 접속한다. 도체는, 예를 들면, 도전성 페이스트나 금속 입자 등으로 형성할 수가 있다.
봉지공정 후, 혹은 피막 형성공정 후에, 얻어진 실장 구조체(10)를 다이싱하는 개편화(個片化) 공정을 행해도 좋다. 개편화 공정은, 제2 회로부재마다 행해도 좋다.
[실시예］
이하, 본 발명을 실시예 및 참고예에 기초하여 구체적으로 설명하겠지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
《실시예 1》
유리 에폭시 기판(제1 회로부재, 50㎜스퀘어(㎜角), 두께 0.2㎜)에, 4개의 동일형(同型)의 SAW 칩 A, B, C, D(제2 회로부재, 1.1㎜×1.1㎜, 높이 0.2㎜)를, 금 범프(직경 100㎛, 높이 20㎛)를 거쳐, 나란히 탑재하는 것에 의해 실장부재를 얻었다. SAW 칩 A와 B 사이의 이간거리 D1은 0.4㎜이고, SAW 칩 B와 C 사이의 이간거리 D2는 0.1㎜이고, SAW 칩 C와 D 사이의 이간거리 D3은 0.2㎜였다. 얻어진 실장부재를 적층 시트(열경화성 시트(제1 층)와 열가소성 시트(제2 층)와의 적층체)로 봉지했다. 봉지공정에서는, 적층 시트를 열경화성 시트(제1 층)의 면이 제2 회로부재측에 접하도록 배치하고, 적층 시트를 120℃(봉지 온도)로 가열하면서, 감압 분위기 하(200Pa)에서 1분간 가압했다. 그 후, 150℃, 1atm(≒0.1MPa), 180분간의 조건에서 오븐 내에서 가열 후, 실온까지 냉각하고 나서 열가소성 시트(제2 층)를 박리하고, 실장 구조체를 얻었다.
적층 시트로서는, 열경화성 시트(두께 12㎛)와 열가소성 시트(두께 250㎛)를 열래미네이트에 의해 적층한 것을 이용했다. 열가소성 시트로서는, 올레핀계 수지의 시트를 이용했다. 열경화성 시트는, 이하의 성분을 이하의 비율(질량 기준)로 포함하는 수지 조성물을 이용하여, 코팅법에 의해 제작했다.
에폭시 수지(열경화성 수지)： 100부
페놀 노볼락(경화제)： 60부
아크릴 수지(열가소성 수지)： 60부
용융 구상(球狀) 실리카(무기 충전제)： 100부
이미다졸(경화 촉진제)： 2부
또한, 적층 시트로 하기 전의 열경화성 시트 및 열가소성 시트를 구성하는 각 재료에 대해서, 각각 이미 기술한 순서로, 물성값을 측정했다. 그 결과, 경화 전의 열경화성 재료에 대해서 측정된 25℃에 있어서의 연신율은 150%이고, SAW 칩이 봉지될 때의 온도 t=120℃에 있어서의 손실 탄젠트 tanδ1은 0.1이고, 저장 전단 탄성률 G1＇는 2×105Pa였다. 열가소성 재료에 대해서는, 25℃에 있어서의 50% 모듈러스가 7.0MPa, 파단 연신도가 600%, 파단 강도가 25.0MPa이고, 융점(tm)은 100℃였다.
《참고예 1》
적층 시트로서, 어느것이나 열경화성의 제1 층 및 제2 층을 가지는 적층체를 이용함과 동시에, 냉각 후에 박리를 행하지 않는 것 이외는, 실시예 1과 마찬가지로 실장 구조체를 얻었다. 적층 시트로서는, 실시예 1에서 이용한 열경화성 시트(두께 12㎛)를 제1 층으로 하고, 제2 층으로서는, 표 1에 나타내는 성분을 표 1에 나타내는 비율로 포함하는 수지 조성물을 이용하여, 코팅법에 의해 제작한 열경화성 시트(두께 250㎛)를 이용했다. 쌍방의 열경화성 시트를 서로 겹쳐서, 실시예 1의 경우와 마찬가지로 열래미네이트하는 것에 의해 적층 시트를 형성했다. 또한, 참고예 1에서 이용한 페녹시 수지는, 열가소성 수지이다. 각 시트를 구성하는 재료에 대해서, 각각 이미 기술한 순서로, 물성값을 측정했다.
《평가》
실시예 및 참고예에 대해서 하기의 평가를 행했다.
(1) 봉지성
실장 구조체에 대해서, SAW 칩의 이간거리 D1, D2 및 D3의 각각의 부분에 대해서, 칩 아래(기판 이면)로부터 중공 봉지 상태를 확인하고, 중공 봉지성을 하기의 기준으로 평가했다.
A： 미충전에 의한 보이드나 수지 진입이 없고, 중공 봉지성이 충분했다.
B： 수지 침입은 없지만, 일부에, 미충전에 의한 매우 작은 보이드가 보였다.
C： 칩 아래에 수지가 침입하고 있었다.
D： 수지의 미충전에 의한 큰 보이드가 발생하고 있었다.
(2) 박리성
제2 층을 박리한 후의, 실장 구조체의 제1 경화층(제1 층)의 표면(박리 후의 봉지재 표면)을 관찰하고, 하기의 기준으로 제2 층의 박리성(제거성)을 평가했다.
A：제1 층의 표면으로부터 제2 층을 남김없이 제거할 수 있었다.
B：제1 층으로부터 제2 층의 박리를 시도했지만, 박리할 수 없었다.
실시예 및 참고예의 결과를 표 1에 나타낸다. 표 1에는, 각 시트 또는 그것을 구성하는 재료의 물성값, 열경화성 시트의 원료 조성, 및 봉지 온도도 나타냈다.
Figure pct00001
표 1에 나타내어지는 바와 같이, 실시예에서는, 참고예에 비해, 높은 중공 봉지성이 얻어짐과 동시에, 제1 층으로부터 의 제2 층의 박리성도 높았다. 보다 구체적으로는, 실시예 1에서는, 미충전에 의한 보이드나 수지 진입이 없고, 중공 봉지성이 충분하다는 것이 확인되었다. 또 실장 구조체의 경화층 표면(박리 후의 봉지재 표면)을 관찰하고, 열가소성 시트를 남김없이 제거할 수 있는 것도 확인할 수 있었다. 참고예 1에서는, 실장 구조체의 중공 봉지성을 확인했더니, SAW 칩 B와 C 사이에서, 수지의 미충전에 의한 큰 보이드가 발생하고 있으며, 중공 봉지성이 불충분하다는 것이 확인되었다.
본 발명을 현시점에서의 바람직한 실시양태에 관해서 설명했지만, 그러한 개시를 한정적으로 해석해서는 안된다. 갖가지 변형 및 개변은, 상기 개시를 읽는 것에 의해서 본 발명에 속하는 기술 분야에 있어서의 당업자에게는 틀림없이 명확해질 것이다. 따라서, 첨부하는 청구범위는, 본 발명의 진정한 정신 및 범위로부터 일탈하는 일 없이, 모든 변형 및 개변을 포함한다고 해석되어야 할 것이다.
[산업상 이용가능성]
본 발명의 상기 국면에 관계된 제조방법 및 시트는, 복수의 회로부재를, 내부공간을 유지하면서 일괄해서 봉지할 수가 있다. 특히, 복수의 회로부재가, 좁은 간격이나 다른 간격으로 배치되어 있는 경우, 및/또는 높이가 다른 복수의 회로부재가 배치되어 있는 경우라도, 내부공간을 유지하면서 일괄 봉지가 가능하다. 따라서, 상기한 제조방법 및 시트는, 여러 가지 용도에 있어서의 회로부재의 봉지에 적합하다.
10, 110, 210, 310： 실장 구조체
1： 제1 회로부재
2： 제2 회로부재
21： 기준부재
22： 제1의 인접부재
23： 제2의 인접부재
3： 제1 범프
S： 내부공간
4P： 시트
41P： 열경화성 시트
42P： 열가소성 시트
41： 열경화성 시트의 경화물(봉지재)(제1 경화층)
50, 250： 제2 경화성 재료의 경화물(제2 경화층)
260：전자파 차폐층

Claims (15)

  1. 제1 회로부재와, 상기 제1 회로부재에 탑재되는 복수의 제2 회로부재를 구비하는 실장부재를 준비하는 공정과,
    열경화성 시트와 열가소성 시트를, 상기 열가소성 시트와 상기 제1 회로부재 사이에 상기 열경화성 시트가 개재하도록 상기 실장부재에 배치하는 배치공정과,
    상기 열경화성 시트와 상기 열가소성 시트와의 적층체를 상기 제1 회로부재에 대해서 압압(押壓)함과 동시에, 상기 적층체를 가열해서 상기 제2 회로부재를 봉지하고, 상기 열경화성 시트를 경화시켜서 제1 경화층으로 변환하는 제1 봉지공정과,
    상기 제1 경화층으로부터 상기 열가소성 시트를 제거하는 제거공정과,
    상기 제거공정 후, 상기 제1 경화층 상에 피막을 형성하는 피막 형성공정을 구비하고,
    복수의 상기 제2 회로부재의 적어도 1개가, 상기 제1 회로부재와의 사이에 형성되는 공간을 구비하는 중공부재이고,
    상기 제1 봉지공정에서는, 상기 공간을 유지하면서, 복수의 상기 제2 회로부재가 봉지되는, 실장 구조체의 제조방법.
  2. 제 1 항에 있어서,
    상기 피막은, 도전성, 전자파 차폐성, 및 전자파 흡수성으로 이루어지는 군에서 선택되는 적어도 1개의 기능을 가지는 기능층을 포함하고,
    상기 피막 형성공정은, 상기 제1 경화층 상에 상기 기능층을 형성하는 공정을 포함하는, 실장 구조체의 제조방법.
  3. 제 2 항에 있어서,
    상기 기능층은, 도전성 재료를 포함하고, 기상법 및/또는 도금법에 의해 형성되는, 실장 구조체의 제조방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 피막은, 제2 경화층을 더 포함하고,
    상기 피막 형성공정은, 상기 기능층 상에 있어서 경화성 재료를 경화시키는 것에 의해 상기 제2 경화층을 형성하는 제2 봉지공정을 더 포함하는, 실장 구조체의 제조방법.
  5. 제 1 항에 있어서,
    상기 피막은, 제2 경화층을 포함하고,
    상기 피막 형성공정은, 상기 제1 경화층 상에 경화성 재료를 충전해서 경화시키는 것에 의해 상기 제2 경화층을 형성하는 제2 봉지공정을 포함하는, 실장 구조체의 제조방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 배치공정에 앞서서, 상기 열경화성 시트와 상기 열가소성 시트가 일체화된 시트를 준비하는 공정을 구비하고,
    상기 배치공정에 있어서, 상기 시트를 상기 실장부재에 배치하는, 실장 구조체의 제조방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제1 봉지공정에 있어서, 가열 하에서, 상기 적층체가 상기 제1 회로부재에 대해서 압압되는, 실장 구조체의 제조방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 열가소성 시트를 구성하는 열가소성 재료는, 상기 열가소성 재료로 형성된 두께 100㎛의 시트에 대해서 측정되는 50% 모듈러스가, 3MPa 이상 8MPa 이하이고, 파단 연신도(elongation)가, 200% 이상 1000% 이하이고, 파단 강도가, 10MPa 이상 30MPa 이하인, 실장 구조체의 제조방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 열가소성 시트를 구성하는 열가소성 재료의 융점 또는 유리 전이 온도 tm은, 50℃ 이상 130℃ 이하이고, 또한 상기 제2 회로부재가 봉지될 때의 온도 t보다도 낮은, 실장 구조체의 제조방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제2 회로부재가 봉지될 때의 온도 t에 있어서, 상기 열경화성 시트를 구성하는 열경화성 재료는, 0.1 이상 0.8 이하의 손실 탄젠트 tanδ, 및 1×104Pa 이상 1×107Pa 이하의 저장 전단 탄성률을 나타내는, 실장 구조체의 제조방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    서로 인접하는 제2 회로부재의 이간거리가 150㎛ 이하인 제2 회로부재를 적어도 1개 구비하는, 실장 구조체의 제조방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제2 회로부재는, 기준부재와, 상기 기준부재에 각각 인접하는 제1의 인접부재 및 제2의 인접부재를 구비하고,
    상기 기준부재와 상기 제1의 인접부재 사이의 이간거리 D1과, 상기 기준부재와 상기 제2의 인접부재 사이의 이간거리 D2는, 다른, 실장 구조체의 제조방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제2 회로부재는, 기준부재와, 상기 기준부재에 각각 인접하는 제1의 인접부재 및 제2의 인접부재를 구비하고,
    상기 제1의 인접부재의 상기 기준부재로부터의 높이 ΔH1과, 상기 제2의 인접부재의 상기 기준부재로부터의 높이 ΔH2는, 다른, 실장 구조체의 제조방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 봉지공정에 있어서, 상기 적층체에서 상기 제2 회로부재를 봉지함과 동시에, 상기 제2 회로부재의 형상에 추종시켜서 상기 열가소성 시트를 변형시키는, 실장 구조체의 제조방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제1 경화층은, 상기 제2 회로부재의 형상에 대응한 요철을 가지는, 실장 구조체의 제조방법.
KR1020207019575A 2017-12-14 2018-12-13 실장 구조체의 제조방법 KR20200098583A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017240021 2017-12-14
JPJP-P-2017-240021 2017-12-14
PCT/JP2018/045942 WO2019117259A1 (ja) 2017-12-14 2018-12-13 実装構造体の製造方法

Publications (1)

Publication Number Publication Date
KR20200098583A true KR20200098583A (ko) 2020-08-20

Family

ID=66820387

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207019574A KR102525372B1 (ko) 2017-12-14 2018-12-13 실장 구조체의 제조방법 및 이것에 이용되는 시트
KR1020207019575A KR20200098583A (ko) 2017-12-14 2018-12-13 실장 구조체의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207019574A KR102525372B1 (ko) 2017-12-14 2018-12-13 실장 구조체의 제조방법 및 이것에 이용되는 시트

Country Status (8)

Country Link
US (2) US11315804B2 (ko)
EP (2) EP3726570A4 (ko)
JP (2) JP6718105B2 (ko)
KR (2) KR102525372B1 (ko)
CN (2) CN111466021B (ko)
SG (2) SG11202005449YA (ko)
TW (2) TWI783097B (ko)
WO (2) WO2019117259A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056519B (zh) * 2018-11-14 2024-02-23 长濑化成株式会社 固化性树脂组合物及固化性片材
JP7375392B2 (ja) 2019-09-06 2023-11-08 株式会社大真空 圧電振動デバイスの製造方法
JP6809624B1 (ja) * 2020-03-10 2021-01-06 住友ベークライト株式会社 機能層貼付用フィルムセットおよび絶縁フィルム
JP2022137337A (ja) 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置
TWI830644B (zh) * 2023-03-20 2024-01-21 大陸商鵬鼎控股（深圳）股份有限公司 柔性電路板及其製備方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106573A (ja) 2013-11-28 2015-06-08 日東電工株式会社 中空封止用樹脂シート、及び、中空パッケージの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089721A (en) * 1977-03-24 1978-05-16 Sauder Woodworking Co. Method of making a laminate
JPH0961456A (ja) 1995-08-29 1997-03-07 Murata Mfg Co Ltd 半導体装置
JP2002184884A (ja) 2000-12-18 2002-06-28 Tdk Corp 電子装置およびその製造方法
DE10238523B4 (de) 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
JP4383768B2 (ja) 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP4872587B2 (ja) * 2006-10-12 2012-02-08 日立化成工業株式会社 封止フィルム、及びこれを用いた半導体装置
KR101250677B1 (ko) 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
JP6119950B2 (ja) * 2011-12-02 2017-04-26 ナガセケムテックス株式会社 中空構造電子部品
JP6263847B2 (ja) * 2012-08-16 2018-01-24 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
JP5735036B2 (ja) * 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
JP6393092B2 (ja) 2013-08-07 2018-09-19 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP6431340B2 (ja) 2013-11-28 2018-11-28 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
US20150235871A1 (en) * 2014-02-18 2015-08-20 Shin-Etsu Chemical Co., Ltd. Vacuum laminating apparatus and method for manufacturing semiconductor apparatus
JP6318836B2 (ja) * 2014-05-15 2018-05-09 三菱ケミカル株式会社 転写用基材及び転写シート
JP6459019B2 (ja) 2014-05-22 2019-01-30 ナガセケムテックス株式会社 封止用積層シートおよびその製造方法ならびに封止用積層シートを用いて封止された実装構造体およびその製造方法
JP6903915B2 (ja) 2015-01-16 2021-07-14 昭和電工マテリアルズ株式会社 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
JP6282626B2 (ja) * 2015-11-04 2018-02-21 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP6467689B2 (ja) * 2017-03-13 2019-02-13 ナガセケムテックス株式会社 中空構造電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106573A (ja) 2013-11-28 2015-06-08 日東電工株式会社 中空封止用樹脂シート、及び、中空パッケージの製造方法

Also Published As

Publication number Publication date
EP3726570A1 (en) 2020-10-21
EP3726570A4 (en) 2021-11-03
SG11202005449YA (en) 2020-07-29
US20210084775A1 (en) 2021-03-18
US20200388509A1 (en) 2020-12-10
CN111466021B (zh) 2024-04-16
WO2019117258A1 (ja) 2019-06-20
JP6718106B2 (ja) 2020-07-08
TW201929627A (zh) 2019-07-16
CN111466021A (zh) 2020-07-28
WO2019117259A1 (ja) 2019-06-20
TW201929628A (zh) 2019-07-16
EP3726571A1 (en) 2020-10-21
KR102525372B1 (ko) 2023-04-26
CN111480227B (zh) 2024-04-16
JPWO2019117259A1 (ja) 2020-07-27
JP6718105B2 (ja) 2020-07-08
EP3726571A4 (en) 2021-09-08
TWI770330B (zh) 2022-07-11
US11315804B2 (en) 2022-04-26
TWI783097B (zh) 2022-11-11
US11710645B2 (en) 2023-07-25
KR20200098582A (ko) 2020-08-20
SG11202005448UA (en) 2020-07-29
CN111480227A (zh) 2020-07-31
JPWO2019117258A1 (ja) 2020-07-30

Similar Documents

Publication Publication Date Title
KR102525372B1 (ko) 실장 구조체의 제조방법 및 이것에 이용되는 시트
KR102513134B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 시트
KR102532359B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 시트
KR102522785B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 적층 시트
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6975547B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート

Legal Events

Date Code Title Description
E902 Notification of reason for refusal