JPWO2019117259A1 - 実装構造体の製造方法 - Google Patents

実装構造体の製造方法 Download PDF

Info

Publication number
JPWO2019117259A1
JPWO2019117259A1 JP2019559208A JP2019559208A JPWO2019117259A1 JP WO2019117259 A1 JPWO2019117259 A1 JP WO2019117259A1 JP 2019559208 A JP2019559208 A JP 2019559208A JP 2019559208 A JP2019559208 A JP 2019559208A JP WO2019117259 A1 JPWO2019117259 A1 JP WO2019117259A1
Authority
JP
Japan
Prior art keywords
sheet
circuit
thermosetting
thermoplastic
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019559208A
Other languages
English (en)
Other versions
JP6718106B2 (ja
Inventor
野村　英一
英一 野村
豊 宮本
豊 宮本
橋本　卓幸
卓幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase Chemtex Corp
Original Assignee
Nagase Chemtex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase Chemtex Corp filed Critical Nagase Chemtex Corp
Application granted granted Critical
Publication of JP6718106B2 publication Critical patent/JP6718106B2/ja
Publication of JPWO2019117259A1 publication Critical patent/JPWO2019117259A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Glass Compositions (AREA)
  • Conveying And Assembling Of Building Elements In Situ (AREA)
  • Bridges Or Land Bridges (AREA)
  • Replacement Of Web Rolls (AREA)
  • Vehicle Interior And Exterior Ornaments, Soundproofing, And Insulation (AREA)

Abstract

実装構造体の製造方法は、第１回路部材と、第１回路部材に搭載される複数の第２回路部材と、を備える実装部材を準備する工程と、熱硬化性シートと熱可塑性シートとを、熱可塑性シートと第１回路部材との間に熱硬化性シートが介在するように実装部材に配置する配置工程と、熱硬化性シートと熱可塑性シートとの積層体を第１回路部材に対して押圧するとともに、積層体を加熱して第２回路部材を封止し、熱硬化性シートを硬化させて硬化層に変換する第１封止工程と、硬化層から熱可塑性シートを除去する除去工程と、除去工程の後、硬化層上に被膜を形成する工程と、を具備する。複数の第２回路部材の少なくとも１つが、第１回路部材との間に形成される空間を備える中空部材であり、第１封止工程では、空間を維持しながら、複数の第２回路部材が封止される。

Description

本発明は、実装構造体の製造方法であって、より詳細には、封止された実装構造体の製造方法に関する。
回路基板に搭載される電子部品（回路部材）の中には、回路基板との間に空間を必要とするものがある。例えば、携帯電話などのノイズ除去に用いられるＳＡＷチップは、圧電基板（圧電体）上を伝搬する表面波を利用して所望の周波数をフィルタリングするため、圧電体上の電極と、ＳＡＷチップが搭載される回路基板との間に空間が必要である。このような内部に空間（内部空間）を有する回路部材（中空部材）を封止する際、シート状の封止材が用いられる場合がある。
また、近年の電子機器の小型化に伴い、回路基板の小型化が求められており、回路基板に搭載される複数の回路部材（中空部材を含む）間の距離は小さくなっている。このような回路部材をシート状封止材で封止する場合、シート状封止材には、内部空間には入り込まない一方で、回路部材間の小さな隙間に入り込めるような物性が求められる。これに関して、特許文献１では、間隔が１００μｍである回路部材間への進入速度と、回路基板からの高さが２０μｍである内部空間への進入速度との比が大きいシートが提案されている。
特開２０１５−１０６５７３号公報
特許文献１のようなシート状封止材を用いて、中空部材を含む複数の回路部材を封止する場合、シート状封止材の回路部材間の隙間に入り込む際の挙動と、内部空間に入り込もうとする際の挙動とは、異なる。そのため、特許文献１に記載されたシートを用いても、中空部材を含む複数の回路部材を、内部空間を維持しながら一括して封止することは困難である。
本発明の一局面は、第１回路部材と、前記第１回路部材に搭載される複数の第２回路部材と、を備える実装部材を準備する工程と、
熱硬化性シートと熱可塑性シートとを、前記熱可塑性シートと前記第１回路部材との間に前記熱硬化性シートが介在するように前記実装部材に配置する配置工程と、
前記熱硬化性シートと前記熱可塑性シートとの積層体を前記第１回路部材に対して押圧するとともに、前記積層体を加熱して前記第２回路部材を封止し、前記熱硬化性シートを硬化させて第１硬化層に変換する第１封止工程と、
前記第１硬化層から前記熱可塑性シートを除去する除去工程と、
前記除去工程の後、前記第１硬化層上に被膜を形成する被膜形成工程と、を具備し、
複数の前記第２回路部材の少なくとも１つが、前記第１回路部材との間に形成される空間を備える中空部材であり、
前記第１封止工程では、前記空間を維持しながら、複数の前記第２回路部材が封止される、実装構造体の製造方法に関する。
本発明の上記局面によれば、中空部材を含む複数の回路部材を、内部空間を維持しながら一括して封止することができる。
本発明の新規な特徴を添付の請求の範囲に記述するが、本発明は、構成および内容の両方に関し、本発明の他の目的および特徴と併せ、図面を照合した以下の詳細な説明によりさらによく理解されるであろう。
本発明の一実施形態にかかる製造方法における第１準備工程および第２準備工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の一実施形態にかかる製造方法における配置工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の一実施形態にかかる製造方法における第１封止工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の一実施形態にかかる製造方法における第１封止工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の一実施形態にかかる製造方法における第１封止工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の一実施形態にかかる製造方法における熱可塑性シートの除去工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の一実施形態にかかる製造方法における熱可塑性シートの除去工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の一実施形態にかかる製造方法における被膜形成工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明の他の実施形態に係る製造方法における被膜形成工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。 本発明のさらに他の実施形態に係る製造方法における被膜形成工程を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。
本発明の一局面に係る実装構造体の製造方法は、第１回路部材と、第１回路部材に搭載される複数の第２回路部材と、を備える実装部材を準備する工程と、熱硬化性シートと熱可塑性シートとを、実装部材に配置する配置工程と、熱硬化性シートと熱可塑性シートとの積層体を第１回路部材に対して押圧するとともに、積層体を加熱して第２回路部材を封止する封止工程（第１封止工程）と、熱可塑性シートを除去する除去工程と、を具備する。ここで、複数の第２回路部材の少なくとも１つは、第１回路部材との間に形成される空間を備える中空部材であり、第１封止工程では、空間を維持しながら、複数の第２回路部材が封止される。
本発明の上記局面によれば、熱硬化性シートと熱可塑性シートとを積層した状態で封止材として用いるため、熱可塑性シートの塑性変形により、破断することなく、複数の回路部材間の隙間の形状に、積層したシートを追随させることができるとともに、内部空間に入り込むことが抑制される。また、熱硬化性シートの高い固着性により、隙間の形状に積層したシートが追随した状態で、回路部材に熱硬化性シートを固着させることができるとともに、固着したシートによりある程度の強度を確保することができる。よって、回路部材の内部空間を維持しながら、一括した封止が可能となる。
配置工程に先立って、各シートを準備してもよく、熱硬化性シートと熱可塑性シートとが一体化されたシートを準備してもよい（シートの準備工程）。
第１封止工程では、熱硬化性シートを硬化させて硬化層（第１硬化層）に変換する。上記製造方法は、さらに、除去工程の後、第１硬化層上に被膜を形成する被膜形成工程を備えることができる。
被膜は、導電性、電磁波遮蔽性、および電磁波吸収性からなる群より選択される少なくとも１つの機能を有する機能層を含んでもよい。このような機能層を設けることで、外部から侵入しようとする電磁波をシールドすることができる。被膜形成工程は、第１硬化層上に機能層を形成する工程を含むことができる。機能層は、導電性材料を含んでもよい。機能層は、気相法またはめっき法により形成してもよい。
被膜は、硬化層（第２硬化層）を含むものであってもよい。第２硬化層は、第１硬化層上に形成してもよく、機能層上に形成してもよい。被膜形成工程は、第１硬化層上または機能層上において、硬化性材料を硬化させることにより第１硬化層を形成する工程（第２封止工程）を含むことができる。
本発明の他の局面には、上記の製造方法により製造される実装構造体も包含される。
本発明のさらに他の局面には、上記実装部材を封止するために用いられる上記のシートも包含される。このようなシートでは、熱硬化性シートと熱可塑性シートとが一体化されていてもよい。また、本発明の別の局面には、上記実装部材の封止への上記のシートの使用も含まれる。
以下に、適宜図面を参照しながら、実装構造体の製造方法の各工程および実装構造体の封止に使用されるシートについてより具体的に説明する。ただし、図面は、本発明の一実施形態に過ぎず、例示および数値範囲を含む以下の説明は、図面の実施形態に限られるものではなく、本発明に適用される。
図１〜図１０は、それぞれ、本発明の上記局面にかかる製造方法における所定の工程について、実装部材あるいは実装構造体の断面により説明するための模式図である。
（実装部材の準備工程（第１準備工程））
本工程では、第１回路部材１と、第１回路部材１に搭載される複数の第２回路部材２と、を備える実装部材を準備する（図１）。
第１回路部材１は、例えば、半導体素子、半導体パッケージ、ガラス基板、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも１種である。これら第１回路部材は、その表面に、ＡＣＦ（異方性導電フィルム）やＡＣＰ（異方性導電ペースト）のような導電材料層を形成したものであってもよい。樹脂基板は、リジッド樹脂基板でもフレキシブル樹脂基板でもよく、例えば、エポキシ樹脂基板（例えば、ガラスエポキシ基板）、ビスマレイミドトリアジン基板、ポリイミド樹脂基板、フッ素樹脂基板などが挙げられる。第１回路部材１は、内部に半導体チップ等を備える部品内蔵基板であってもよい。
第２回路部材２は、基準部材２１と、基準部材２１に隣接する第１の隣接部材２２と、基準部材２１に隣接する第２の隣接部材２３と、を備える。基準部材２１と第１の隣接部材２２との間の離間距離Ｄ１と、基準部材２１と第２の隣接部材２３との間の離間距離Ｄ２とは、図示例のように異なっていてもよく、同じであってもよい。第１の隣接部材２２の基準部材２１からの高さΔＨ１と、第２の隣接部材２３の基準部材２１からの高さΔＨ２とは、図示例のように異なっていてもよく、同じであってもよい。離間距離Ｄ１とＤ２とが異なる場合、および／または高さΔＨ１とΔＨ２とが異なる場合には、第１回路部材１および第２回路部材２により形成される凹凸のサイズや形状が不均一であるため、シートを追随させ難く、内部空間を維持しながら、一括して封止することが難しい。本発明の上記局面によればこのような場合でも、内部空間を維持しながら、凹凸にシートを追随させることができるため、一括して封止することができる。なお、図示例では、第２回路部材２を３つ備えているが、この場合に限らず、例えば、２つであってもよく、４つ以上であってもいい。
高さΔＨとは、第１回路部材１の主面方向から見たときの、基準部材２１の最も高い（第１回路部材１からの距離が最も大きい）部分を基準としたときの、これに隣接する隣接部材の最も高い部分の高さであり、基準部材２１より高いか低いかも加味する。例えば、第１の隣接部材２２が基準部材２１よりも高く、第２の隣接部材２３が基準部材２１よりも低い場合、第１の隣接部材２２および第２の隣接部材２３と基準部材２１との高さの差が同じであっても、高さΔＨ１と高さΔＨ２とは異なる。また、例えば、第１の隣接部材２２の高さが基準部材２１と同じ（ΔＨ１＝０）であり、第２の隣接部材２３の高さが基準部材２１よりも高い（あるいは低い）場合、高さΔＨ１と高さΔＨ２とは異なる。
離間距離Ｄ２が離間距離Ｄ１よりも大きい場合、離間距離Ｄ１に対する離間距離Ｄ２の割合は、２００％以上であってもよく、３００％以上であってもよい。このように離間距離が大きく異なる場合であっても、シート４Ｐによれば、これら第２回路部材２を一括して封止することができる。離間距離Ｄとは、第１回路部材１の主面の法線方向から見たときの、基準部材２１とこれに隣接する隣接部材（図示例では、隣接部材２２あるいは２３）との間の最短距離である。
離間距離Ｄは、第１回路部材１の大きさ、第２回路部材２の数、大きさおよび配置方法等により適宜設定され、特に限定されないが、シート４Ｐによれば、離間距離が狭い場合（例えば、離間距離が１５０μｍ以下の場合）や、第２回路部材の高さが高い場合（例えば、高さが２００μｍ以上の場合）でも、これら第２回路部材２を一括して封止することができる。離間距離Ｄの下限は、シート４Ｐの厚みに応じて適宜設定すればよいが、例えば、シート４Ｐの厚みＴの１０％以上４０００％以下であってもよい。離間距離Ｄがシート４Ｐの厚みＴに対してこのような範囲であれば、シート４Ｐを第２回路部材間の隙間により入り込ませ易い。離間距離Ｄは、例えば、１０μｍ以上６ｍｍ以下であってもよく、１０μｍ以上２０００μｍ以下であってもよい。実装部材は、狭ピッチ化、高密度実装などの観点からは、離間距離Ｄが、例えば、４００μｍ以下（好ましくは２００μｍ以下、さらに好ましくは１５０μｍ以下または１００μｍ以下）である部分を少なくとも含むことが好ましい。本発明の上記局面によれば、このように離間距離Ｄが小さな場合でも、高い封止性で、回路部材の一括封止が可能である。
第１の隣接部材２２の高さが第２の隣接部材２３の高さよりも高い場合、第２の隣接部材２３の高さに対する第１の隣接部材２２の高さの割合は、２００％以上であってもよく、３００％以上であってもよい。このように高さが大きく異なる場合であっても、シート４Ｐによれば、これら第２回路部材２を一括して封止することができる。第１の隣接部材２２の高さは、第１の隣接部材２２の第１回路部材１から最も遠い部分までの距離であり、第２の隣接部材２３の高さは、第２の隣接部材２３の第１回路部材１から最も遠い部分までの距離である。
第２回路部材２は、第１回路部材１にバンプ３を介して搭載された中空部材（図示例では、基準部材２１および第２の隣接部材２３）を含む。第１回路部材１と中空部材との間には内部空間Ｓが形成される。中空部材は、この内部空間Ｓを維持した状態で封止（中空封止）されることを要する電子部品である。中空部材としては、例えば、ＲＦＩＣ、ＳＡＷ、センサーチップ（加速度センサー等）、圧電振動子チップ、水晶振動子チップ、ＭＥＭＳデバイスなどが挙げられる。中空部材以外の第２回路部材２としては、例えば、ＦＢＡＲ、ＢＡＷ、チップ多層ＬＣフィルタ、誘電体フィルタ、積層セラミックコンデンサ（ＭＬＣＣ）などが挙げられる。
すなわち、実装部材は、各種第１回路部材１上に第２回路部材２が搭載されたチップ・オン・ボード（ＣｏＢ）構造（チップ・オン・ウエハ(ＣｏＷ)、チップ・オン・フィルム（ＣｏＦ）、チップ・オン・グラス（ＣｏＧ）を含む）、チップ・オン・チップ（ＣｏＣ）構造、チップ・オン・パッケージ（ＣｏＰ）構造およびパッケージ・オン・パッケージ（ＰｏＰ）構造を有することができる。実装部材は、第２回路部材２が搭載された第１回路部材１に、さらに第１回路部材１および／または第２回路部材２を積層したような多層実装部材であってもよい。
バンプ（第１バンプ）３は導電性を有しており、第１回路部材１と中空部材とは、第１バンプ３を介して電気的に接続される。第１バンプ３の高さは特に限定されないが、例えば、５μｍ以上１５０μｍ以下であってよい。第１バンプ３の材料も導電性を有する限り特に限定されず、例えば、銅、金、半田ボールなどが挙げられる。
（シートの準備工程（第２準備工程））
本工程では、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐを備えるシート（シート状封止材）４Ｐを準備する（図１）。図示例では、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐが一体化されたシート４Ｐを準備する場合を示すが、この場合に限らず、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐをそれぞれ別に準備してもよい。熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐを別々に準備する場合には、双方のシートを、後続の配置工程で重ねて積層体としてもよい。この場合でも、第２準備工程において、熱硬化性シート４１Ｐと熱可塑性シート４２Ｐとが一体化していないだけで、各シートの構成、および実装構造体の製造方法の各工程の手順や条件は、一体化されたシート４Ｐの場合と同様である。
（シート４Ｐ（シート状封止材））
シート４Ｐは、複数の第２回路部材２を一括して封止する部材である。
シート４Ｐは、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐを後続の配置工程で重ねた状態で用いることができればよく、これらのシート４１Ｐ，４２Ｐ以外の他のシート（第３シート）を含むこともできる。
シート４Ｐによれば、中空部材を含み、かつ、様々な間隔で配置された複数の第２回路部材２を、中空部材の内部空間Ｓを維持しながら、一括して封止することができる。通常、離間距離が小さいほど、シート状封止材は、回路部材同士の隙間に入り込み難くなる。しかし、シート４Ｐは、内部空間Ｓに入り込まない程度の弾性と、離間距離の大小にかかわらず第２回路部材２間に入り込んで、伸展できる程度の粘性と、を有する。
シート４Ｐを用いる場合、複数の第２回路部材２の第１回路部材１からの高さがそれぞれ異なっていても、中空部材の内部空間Ｓを維持しながら、これら複数の第２回路部材２を一括して封止することが可能となる。シート４Ｐは、小さな隙間の中で第１回路部材１に向かって伸展することができる程度の粘性を有している。そのため、一旦、第２回路部材２間に入り込むことができれば、シート４Ｐは第２回路部材２の高さに関わらず、第１回路部材１の表面に到達するまで進展することができる。
シート４Ｐが、内部空間Ｓおよび第２回路部材２間に入り込むか否かは、第２回路部材２に対向する熱硬化性シート４１Ｐあるいはこれに隣接する熱可塑性シート４２Ｐの粘弾性に大きく依存する。そのため、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐの少なくとも一方について、第２回路部材２が封止されるときの温度ｔにおける、シートを構成する材料の損失正接ｔａｎδと、貯蔵せん断弾性率Ｇ’とを特定の範囲に制御してもよい。
例えば、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐの少なくとも一方のシートを構成する材料について、第２回路部材２が封止されるときの温度ｔにおける損失正接ｔａｎδが０．１以上０．８以下を満たし、かつ、貯蔵せん断弾性率Ｇ’が１×１０4Ｐａ以上１×１０7Ｐａ以下を満たすように制御する。これにより、複数の第２回路部材２を、内部空間Ｓを維持しながら一括して封止することが容易になる。特に、複数の第２回路部材２の離間距離や高さが異なる場合でも、一括して容易に封止を行うことができる。
なかでも、多様な形状および配置を有する内部空間Ｓを維持し易い点で、熱硬化性シートを構成する熱硬化性材料が、上記損失正接ｔａｎδと貯蔵せん断弾性率Ｇ’とを満たすことが好ましい。特に、本発明の一実施形態に係るシートは、このような損失正接ｔａｎδおよび貯蔵せん断弾性率Ｇ’を有する熱硬化性材料で構成された熱硬化性シートを備えることが好ましい。
なお、第２回路部材２が封止されるときの温度ｔとは、内部空間Ｓが維持された状態で、第２回路部材２の表面がシート４Ｐによって覆われたときのシート４Ｐの温度である。
損失正接ｔａｎδは、温度ｔにおけるシートを構成する材料の貯蔵せん断弾性率Ｇ’と損失せん断弾性率（Ｇ”）との比：Ｇ”／Ｇ’である。貯蔵せん断弾性率Ｇ’および損失せん断弾性率Ｇ”は、ＪＩＳＫ ７２４４−１：１９９８に準拠した粘弾性測定装置により測定することができる。具体的には、貯蔵せん断弾性率Ｇ’および損失せん断弾性率Ｇ”は、直径８ｍｍ×厚み１ｍｍの試験片について、粘弾性測定装置（例えば、ＴＡ Ｉｎｓｔｒｕｍｅｎｔｓ社製、ＡＲＥＳ−ＬＳ２）を用いて、周波数１Ｈｚ、昇温速度１０℃／分の条件で測定される。
なお、本明細書中、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐの各シートについて物性値等を測定する場合には、一体化する前の各シートそれぞれで試験片を作製してよく、また一体化する前の各シートで試験片を作製することが難しい場合は、上記のように、シート４Ｐからの分離した各シートを使用してもよい。各シートの分離方法は、特に制限されず、例えば、シート４Ｐにおいて、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐの一方を、他方から剥離させることにより分離してもよく、他方のシートを除去して一方のシートを回収してもよい。物性値等を測定する際に用いる試験片は、このようにして分離された各シートから作製してもよい。ただし、各シートの厚みに過不足がある場合など、シートからの試験片の作製が難しい場合には、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐのそれぞれを構成する材料から作製した試験片について物性値等が測定される。
（熱硬化性シート４１Ｐ）
熱硬化性シート４１Ｐを構成する熱硬化性材料の温度ｔにおける損失正接ｔａｎδ１は、例えば、０．１以上０．６以下であり、０．１以上０．４以下であってもよい。また、熱硬化性材料の温度ｔにおける貯蔵せん断弾性率Ｇ１’は、１×１０4Ｐａ以上１×１０7Ｐａ以下であってもよく、１×１０4Ｐａ以上５×１０6以下（例えば、１×１０5Ｐａ以上５×１０6Ｐａ以下）であってもよく、１×１０4Ｐａ以上１×１０6Ｐａ以下であってもよい。
絶縁性の観点から、熱硬化性シート４１Ｐの体積抵抗率は１×１０8Ω・ｃｍ以上であることが好ましく、１×１０10Ω・ｃｍ以上であることがより好ましい。
熱硬化性シート４１Ｐの体積抵抗率は、例えば、抵抗率計（例えば、（株）三菱化学アナリテック社製、ハイレスタＵＰ)などの市販の装置を用いて測定することができる。
熱硬化性シート４１Ｐの厚みＴ１は、特に限定されない。なかでも、厚みＴ１は、１００μｍ以下であることが好ましく、７０μｍ以下であることがより好ましく、５０μｍ以下であってよい。これにより、第２回路部材２同士の離間距離が小さい場合にも、これらの間に入り込み易くなるとともに、実装構造体１０の低背化が可能になる。内部空間Ｓが維持され易くなる点で、厚みＴ１は５μｍ以上であることが好ましい。熱硬化性シート４１Ｐの厚みＴ１は、熱硬化性シート４１Ｐの主面間の距離である。主面間の距離は、任意の１０箇所における距離を平均化して求めることができる。熱可塑性シート４２Ｐの厚みＴ２もＴ１の場合に準じて求められる。
なお、各シート４１Ｐおよび４２Ｐの厚みＴ１およびＴ２、並びにシート４Ｐの厚みは、それぞれ、第１回路部材に対して押圧する前の厚みである。
硬化前の熱硬化性材料の２５℃における伸び率（平均伸び率）は特に限定されないが、５０％以上３０００％以下であることが好ましい。これにより、熱硬化性シート４１Ｐが第２回路部材２間に入り込むことが容易となる。
なお、熱硬化性材料の伸び率とは、熱硬化性シート４１Ｐの場合に準じてシート化された３０ｍｍ長さ、１０ｍｍ幅、および１００μｍ厚みの試験片について測定される値である。まず、粘弾性測定装置（例えば、ＴＡ Ｉｎｓｔｒｕｍｅｎｔｓ社製、ＡＲＥＳ）を用いて、２５℃にて、一定Ｈｅｎｃｋｙ歪モードの条件下、治具（Extensional Viscosity Fixture）を用い、せん断速度０．１ｓ-1で伸び率を測定する。伸び率は、試験片に亀裂が生じたときの試験片の長さＬ１と初期の試験片の長さＬ０との差（＝Ｌ１−Ｌ０）のＬ０に対する比率（＝（Ｌ１−Ｌ０）／Ｌ０×１００（％））である。複数（例えば、５つ）の試験片について、伸び率を測定し、平均化することにより平均伸び率を求める。
熱硬化性シート４１Ｐは、熱硬化性材料により構成される。熱硬化性材料（第１熱硬化性材料）としては、例えば、熱硬化性樹脂および硬化剤を含む樹脂組成物などが挙げられる。
封止前の熱硬化性樹脂は、未硬化状態でもよく、半硬化状態でもよい。半硬化状態とは、熱硬化性樹脂がモノマーおよび／またはオリゴマーを含む状態であり、熱硬化性樹脂の三次元架橋構造の発達が不十分な状態をいう。半硬化状態の熱硬化性樹脂は、室温（２５℃）では溶剤に溶解しないが硬化は不完全な状態、いわゆるＢステージにある。
熱硬化性樹脂としては、特に限定されないが、エポキシ樹脂、アクリル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ユリア樹脂、ウレタン樹脂、ビニルエステル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、ポリイミド樹脂などが挙げられる。これらは１種を単独で用いてもよく、２種以上を組み合わせて用いてもよい。なかでもエポキシ樹脂が好ましい。
エポキシ樹脂は、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡＤ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂環式脂肪族エポキシ樹脂、有機カルボン酸類のグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。エポキシ樹脂は、プレポリマーであってもよく、ポリエーテル変性エポキシ樹脂、シリコーン変性エポキシ樹脂のようなエポキシ樹脂と他のポリマーとの共重合体であってもよい。なかでも、ビスフェノールＡＤ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂および／またはビスフェノールＦ型エポキシ樹脂が好ましい。特に、耐熱性および耐水性に優れ、かつ安価である点で、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂が好ましい。
エポキシ樹脂は、樹脂組成物の粘度調節のために、エポキシ基を分子中に１つ有する１官能エポキシ樹脂を、エポキシ樹脂全体に対して０．１質量％以上３０質量％以下程度含むことができる。このような１官能エポキシ樹脂としては、フェニルグリシジルエーテル、２−エチルヘキシルグリシジルエーテル、エチルジエチレングリコールグリシジルエーテル、ジシクロペンタジエングリシジルエーテル、２−ヒドロキシエチルグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
樹脂組成物は、熱硬化性樹脂の硬化剤を含む。硬化剤は、特に限定されないが、例えば、フェノール系硬化剤（フェノール樹脂等）、ジシアンジアミド系硬化剤（ジシアンジアミド等）、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤、酸無水物系硬化剤、イミダゾール系硬化剤などを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。硬化剤の種類は、熱硬化性樹脂に応じて適宜選択される。なかでも、硬化時の低アウトガス性、耐湿性、耐ヒートサイクル性などの点から、フェノール系硬化剤を用いることが好ましい。
硬化剤の量は、硬化剤の種類によって異なる。エポキシ樹脂を用いる場合、例えば、エポキシ基１当量あたり、硬化剤の官能基の当量数が０．００１当量以上２当量以下、さらには０．００５当量以上１．５当量以下となる量の硬化剤を用いてよい。
なお、ジシアンジアミド系硬化剤、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤は、潜在性硬化剤である。潜在性硬化剤の活性温度は、６０℃以上であってよく、８０℃以上であってもよい。また、活性温度は、２５０℃以下であってよく、更には１８０℃以下であってもよい。活性温度がこのような範囲である場合、活性温度以上で迅速に硬化する樹脂組成物を容易に得ることができる。
本明細書中、活性温度とは、潜在性硬化剤および／または硬化促進剤の作用により、熱硬化性樹脂の硬化が急速に早められる温度である。
樹脂組成物は、上記以外の第三成分を含んでもよい。第三成分としては、熱可塑性樹脂、無機充填剤、硬化促進剤、重合開始剤、イオンキャッチャー、難燃剤、顔料、シランカップリング剤、チキソ性付与剤などを挙げることができる。
熱可塑性樹脂は、シート化剤として配合され得る。樹脂組成物がシート化されることにより、封止工程における取り扱い性が向上するとともに、樹脂組成物のダレ等が抑制されて、内部空間Ｓが維持され易くなる。
熱可塑性樹脂の種類としては、例えば、アクリル樹脂、フェノキシ樹脂、ポリオレフィン、ポリウレタン、ポリエーテル、ポリエステル、ポリイミド、ポリ酢酸ビニルまたはそのケン化物（ポリビニルアルコールも含む）、ブチラール樹脂、ポリアミド、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース、熱可塑性エポキシ樹脂、熱可塑性フェノール樹脂などが挙げられる。なかでも、シート化剤としての機能に優れる点で、アクリル樹脂が好ましい。熱可塑性樹脂の量は、熱硬化性樹脂１００質量部あたり、５質量部以上２００質量部以下であってよく、１０質量部以上１００質量部以下であってもよい。
樹脂組成物に添加する際の熱可塑性樹脂の形態は、特に限定されない。熱可塑性樹脂は、例えば、平均粒子径が０．０１μｍ以上２００μｍ以下（もしくは０．０１μｍ以上１００μｍ以下）の粒子であってもよい。上記粒子は、コアシェル構造を有していてもよい。この場合、コアは、例えば、ｎ−、ｉ−およびｔ−ブチル（メタ）アクリレートよりなる群から選択される少なくとも１つのモノマー由来のユニットを含む重合体であってもよいし、その他の（メタ）アクリレート由来のユニットを含む重合体であってもよい。シェル層は、例えば、メチル（メタ）アクリレート、ｎ−、ｉ−またはｔ−ブチル（メタ）アクリレート、（メタ）アクリル酸等の単官能モノマーと１，６−ヘキサンジオールジアクリレート等の多官能モノマーとの共重合体であってもよい。また、溶剤に分散あるいは溶解させた高純度熱可塑性樹脂を、樹脂組成物に添加してもよい。
なお、本明細書中、アクリレートおよびメタクリレートを（メタ）アクリレートと総称し、アクリル酸およびメタクリル酸を（メタ）アクリル酸と総称する。
また、本明細書中、平均粒子径は、体積基準の粒度分布における累積体積５０％における粒子径（Ｄ５０。以下同じ。）である。
無機充填剤としては、例えば、溶融シリカなどのシリカ、タルク、炭酸カルシウム、チタンホワイト、ベンガラ、炭化珪素、窒化ホウ素（ＢＮ）、アルミナなどを挙げることができる。なかでも、安価である点で、溶融シリカが好ましい。無機充填剤の平均粒子径（Ｄ５０）は、例えば、０．０１μｍ以上１００μｍ以下である。無機充填剤の量は、熱硬化性樹脂１００質量部あたり、１質量部以上５０００質量部以下であってよく、１０質量部以上３０００質量部以下であってもよい。
硬化促進剤は、特に限定されないが、変性イミダゾール系硬化促進剤、変性脂肪族ポリアミン系促進剤、変性ポリアミン系促進剤などが挙げられる。硬化促進剤は、エポキシ樹脂などの樹脂との反応生成物（アダクト）として使用してもよい。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。硬化促進剤の活性温度は、保存安定性の点から、６０℃以上、更には８０℃以上が好ましい。また、活性温度は、２５０℃以下であってよく、１８０℃以下であってよい。
硬化促進剤の量は、硬化促進剤の種類によって異なる。通常、エポキシ樹脂１００質量部あたり、０．１質量部以上２０質量部以下であってよく、１質量部以上１０質量部以下であってもよい。なお、硬化促進剤をアダクトとして使用する場合、硬化促進剤の量は、硬化促進剤以外の成分（エポキシ樹脂など）を除いた硬化促進剤の正味の量を意味する。
重合開始剤は、光照射および／または加熱により、硬化性を発現する。重合開始剤としては、ラジカル発生剤、酸発生剤、塩基発生剤などを用いることができる。具体的には、ベンゾフェノン系化合物、ヒドロキシケトン系化合物、アゾ化合物、有機過酸化物、芳香族スルホニウム塩、脂肪族スルホニウム塩などのスルホニウム塩などを用いることができる。重合開始剤の量は、エポキシ樹脂１００質量部あたり、０．１質量部以上２０質量部以下であってよく、１質量部以上１０質量部以下であってよい。
第１熱硬化性材料の粘弾性（つまり、損失正接ｔａｎδ）は、例えば、熱硬化性シート４１Ｐの材料によって調整することができる。例えば、シート化剤である熱可塑性樹脂の量や種類を変更することにより、損失正接ｔａｎδを変化させることができる。なかでも、フェノキシ樹脂を用いると、容易に貯蔵せん断弾性率Ｇ’を小さくして、ｔａｎδを大きくすることができる。
熱硬化性シート４１Ｐは、一層構造であってもよく、二層以上の多層構造であってもよい。多層構造の場合、少なくとも隣接する二層は組成（構成成分の種類および／または含有量など）が異なるものであってもよい。各成分の含有量は、各層における含有量が上記の範囲を満たすようにしてもよい。各層の厚みは、熱硬化性シート４１Ｐの厚みＴ１が上記の範囲を満たすように調節してもよい。
（熱可塑性シート４２Ｐ）
熱可塑性シート４２Ｐと熱硬化性シート４１Ｐとの間には、これらの以外の第３シートが配置されていてもよい。しかし、中空部材の内部空間Ｓを維持しながら、複数の第２回路部材２を一括して封止し易くなるように、熱可塑性シート４２Ｐと熱硬化性シート４１Ｐとを隣接させることが好ましい。
熱可塑性シート４２Ｐの厚みは特に限定されない。内部空間Ｓがさらに維持され易くなるとともに、シート４Ｐを複数の第２回路部材間の隙間に追随させ易い観点からは、熱可塑性シート４２Ｐの厚みＴ２は、５０μｍ以上５００μｍ以下であることが好ましく、１００μｍ以上４００μｍ以下であることがさらに好ましい。
熱可塑性シート４２Ｐは、熱可塑性を有する各種材料（熱可塑性材料）により構成される。熱可塑性材料としては、熱可塑性樹脂、または熱可塑性樹脂と添加剤などを含む樹脂組成物を用いてもよいが、熱可塑性を有していればこれらに限定されるものではない。
熱可塑性樹脂としては、熱硬化性シート４１Ｐのシート化剤として例示した熱可塑性樹脂を用いることができる。また、熱可塑性樹脂として、ビニル樹脂やゴム状重合体などを用いてもよい。熱可塑性樹脂としては、ホットメルト接着性を有するものを用いてもよい。熱可塑性樹脂のうち、ポリオレフィン樹脂、ポリウレタン樹脂、ビニル樹脂（エチレン−酢酸ビニル共重合体など）、ポリエステル樹脂、ポリアミド樹脂などが好ましく、これらの樹脂のうち、ホットメルト接着性を有するものがより好ましい。中でも、第２回路部材間の隙間にシート４Ｐを追随させ易く、熱可塑性シート４２Ｐを熱硬化性シート４１Ｐの硬化物からスムーズに剥離させ易い観点からは、ポリオレフィン樹脂が好ましく、粘弾性のバランスに優れる観点からはポリウレタン樹脂が好ましい。熱可塑性樹脂は、一種を単独でまたは二種以上を組み合わせて使用できる。
熱可塑性シート４２Ｐを構成する熱可塑性材料（熱可塑性樹脂など）の融点（またはガラス転移温度）ｔmは、温度ｔ以下であることが好ましく、温度ｔよりも低いことがより好ましい。融点（またはガラス転移温度）ｔmは、例えば、５０℃以上１５０℃以下であり、５０℃以上１３０℃以下であることが好ましい。熱可塑性材料の融点（またはガラス転移温度）ｔmがこのような範囲である場合、第１封止工程においてシート４Ｐの追随性を確保し易いとともに、熱可塑性シートの除去工程において、剥離等により、熱可塑性シート４２Ｐを除去し易い。
なお、熱可塑性材料の融点（またはガラス転移温度）ｔmは、熱可塑性シートの試験片を用いて、昇温速度１０℃／分の条件で、示差走査熱量測定法（ＪＩＳ Ｋ７１２１）により測定される。
熱可塑性シートは、各種添加剤、例えば、充填剤、可塑剤、難燃剤、離型剤、顔料などを含むことができる。熱可塑性シートは、添加剤を一種含んでいてもよく、二種以上含んでいてもよい。
熱可塑性材料の粘弾性（つまり、損失正接ｔａｎδ）は、例えば、熱可塑性シート４２Ｐの構成成分によって調整することができる。例えば、熱可塑性樹脂や添加剤の種類や、添加剤の量、複数の熱可塑性樹脂を用いる場合には各樹脂の比率を変更することにより、損失正接ｔａｎδを変化させることができる。
熱可塑性材料の温度ｔにおける損失正接ｔａｎδ２は、例えば、ｔａｎδ１について記載した範囲から選択してもよく、０．６より大きくしてもよい。ｔａｎδ２は、０．９より大きく２以下としてもよく、１以上２以下としてもよい。また、熱可塑性材料の温度ｔにおける貯蔵せん断弾性率Ｇ２’は、Ｇ１’について記載した範囲から選択してもよく、０．５×１０4Ｐａ以上１×１０7Ｐａ以下としてもよく、１×１０4Ｐａ以上１×１０6Ｐａ以下としてもよい。
熱可塑性シート４２Ｐは、一層構造であってもよく、二層以上の多層構造であってもよい。多層構造の場合、少なくとも隣接する二層は組成（構成成分の種類および／または含有量など）が異なるものであってもよい。各層の厚みは、熱可塑性シート４２Ｐの厚みＴ２が上記の範囲を満たすように調節してもよい。多層構造の場合、例えば、少なくとも熱硬化性シート４１Ｐと接する層（層Ａ１）に、第２回路部材間の隙間にシート４Ｐを追随させ易く、熱可塑性シート４２Ｐを熱硬化性シート４１Ｐの硬化物からスムーズに除去し易い熱可塑性樹脂を用い、層Ａ１と隣接する層（層Ａ２）に、粘弾性のバランスに優れる熱可塑性樹脂を用いてもよい。
熱可塑性材料は、熱可塑性材料で形成されたシートの５０％モジュラスが、８ＭＰａ以下であることが好ましく、３ＭＰａ以上８ＭＰａ以下であってもよい。この場合、微細な隙間でもシート４Ｐを追随させることができる。また熱可塑性材料で形成されたシートの破断強度は、１０ＭＰａ以上であることが好ましく、１０ＭＰａ以上３０ＭＰａ以下であってもよい。熱可塑性材料で形成されたシートの破断伸度は、１００％以上（例えば、１００％以上１０００％以下）であることが好ましく、２００％以上１０００％であってもよい。シートがこのような破断強度および／または破断伸度を示すような熱可塑性材料を熱可塑性シート４２Ｐに用いる場合、微細な隙間でもシート４Ｐを追随させつつ、後の除去工程で熱硬化性シート４１Ｐの硬化物から熱可塑性シート４２Ｐを残さず除去し易い。なかでも、本発明の一実施形態に係るシートは、このような５０％モジュラス、破断強度、および破断伸度を示す熱可塑性材料で構成された熱可塑性シートを備えることが好ましく、このような熱可塑性シートと上記の損失正接ｔａｎδおよび貯蔵せん断弾性率Ｇ’を有する熱硬化性材料で構成された熱硬化性シートとが一体化したシートであることが特に好ましい。
５０％モジュラス、破断強度、および破断伸度は、熱可塑性材料で形成された厚み１００μｍの試験片を用いて測定される。試験片としては、通常、熱可塑性シート４２Ｐの場合に準じてシート化された厚み１００μｍで、幅１５ｍｍのものが使用される。測定は、チャック間５０ｍｍ、引張速度２００ｍｍ／分の条件で行われる。なお、測定には、市販の引張試験機を用いればよい。破断伸度は、破断時の試験片の長さＬ２と初期の試験片の長さＬ０との差（＝Ｌ２−Ｌ０）のＬ０に対する比率（＝（Ｌ２−Ｌ０）／Ｌ０×１００（％））である。複数（例えば、５つ）の試験片について、各物性を測定し、平均化することにより平均値を求める。上記の５０％モジュラス、破断強度、および破断伸度の範囲は、いずれも平均値である。
２５℃において、熱可塑性材料の伸び率（平均伸び率）は、例えば、２５０％以上であり、３００％以上であってよく、５００％以上または１０００％以上であってよい。熱可塑性材料がこのような伸び率を有する場合、微細な隙間でもシート４Ｐを追随させることができる。熱可塑性材料の伸び率の上限は、特に制限されないが、除去工程で熱硬化性シート４１Ｐの硬化物から熱可塑性シート４２Ｐを残さず除去し易い観点からは、２０００％以下であることが好ましい。
なお、熱可塑性材料の伸び率は、２５℃にて、熱可塑性シート４２Ｐの場合に準じてシート化された試験片について測定される以外は、熱硬化性材料の伸び率の場合に準じて測定することができる。複数（例えば、５つ）の試験片について、伸び率を測定し、平均化することにより平均伸び率を求める。
（その他）
シート４Ｐ全体の厚みＴは特に限定されないが、第２回路部材２の表面に密着させ易い点で、５５μｍ以上１５００μｍ以下であることが好ましく、１００μｍ以上１０００μｍ以下であってよく、１００μｍ以上５００μｍ以下であってよい。
シート４Ｐが、第３シートを備える場合、例えば、第３シートを構成する材料の温度ｔにおける損失正接ｔａｎδ３は、０．２以上１．０以下であってもよく、貯蔵せん断弾性率Ｇ３’は１×１０4Ｐａ以上１×１０7Ｐａ以下であってもよい。また、シート４Ｐにおいて、熱硬化性シート４１Ｐは、第１回路基板１と対向するように最外層に配置されるが、熱硬化性シート４１Ｐの反対側の最外層に第３シートを配置してもよい。第３シートは、一層構造であってもよく、二層以上の多層構造であってもよい。
シート４Ｐの製造方法は、特に限定されない。シート４Ｐは、各シート４１Ｐおよび４２Ｐを別途作成した後、積層する（ラミネート法）ことにより形成してもよいし、各シートの材料を順次、コーティングする（コーティング法）ことにより形成してもよい。例えば、熱可塑性シート４２Ｐの一方の表面に、熱硬化性シート４１Ｐの材料をコーティングすることによりシート４Ｐを作製してもよい。
ラミネート法において、各シート４１Ｐおよび４２Ｐは、例えば、各シートの材料を含む溶剤ペーストあるいは無溶剤ペースト（以下、単にペーストと総称する。）をそれぞれ調製する工程と、上記ペーストから各シートを形成する工程（形成工程）と、を含む方法により形成される。また、熱可塑性シート４２Ｐは、押出成形法などの公知の熱可塑性シートの成形法により形成してもよい。このような方法により、熱硬化性シート４１Ｐおよび熱可塑性シート４２Ｐをそれぞれ形成した後、この順に積層する。ペーストがプレゲル化剤を含む場合、形成工程の際にゲル化が行われる。ゲル化は、ペーストを薄膜化した後、薄膜を熱硬化性シート４１Ｐの材料の硬化温度未満（例えば、７０℃以上１５０℃以下）で、１分〜１０分間加熱することにより行われる。
一方、コーティング法では、上記方法により、例えば、熱可塑性シート４２Ｐを形成した後、この熱可塑性シート４２Ｐの表面に、熱硬化性シート４１Ｐの材料を含むペーストをコーティングして熱硬化性シート４１Ｐを形成する。この場合も、形成工程の際にゲル化が行われ得る。ゲル化は、各ペーストからそれぞれの薄膜を形成した後、逐次実施されてもよく、薄膜の積層体を形成した後に実施されてもよい。
ペーストを用いる場合、各層（薄膜）は、例えば、ダイ、ロールコーター、ドクターブレードなどにより形成される。この場合、ペーストの粘度を、１０ｍＰａ・ｓ以上１００００ｍＰａ・ｓ以下となるように調整してよい。溶剤ペーストを用いた場合、その後、７０℃以上１５０℃以下、１分以上１０分以下の間乾燥して、溶剤を除去してもよい。上記ゲル化と溶剤の除去とは、同時に実施され得る。
（配置工程）
本工程では、熱硬化性シート４１Ｐと熱可塑性シート４２Ｐとを、熱可塑性シート４２Ｐと第１回路部材１との間に熱硬化性シート４１Ｐが介在するように、実装部材に配置する（図２）。このとき、熱硬化性シート４１Ｐと熱可塑性シート４２Ｐとの積層体（シート４Ｐも含む）が、複数の第２回路部材２を覆うように配置すればよい。
熱硬化性シート４１Ｐと熱可塑性シート４２Ｐとが一体化されていない場合には、本工程で、第２回路部材２に熱硬化性シート４１Ｐが対向するように、実装部材上に熱硬化性シート４１Ｐと熱可塑性シート４２Ｐとを重ねて配置すればよい。第３シートを用いる場合には、本工程で、所定の位置に配置してもよい。各シートは実装部材上で重ねてもよく、予め重ね合わせて実装部材上に配置してもよい。
シート４Ｐのように、熱硬化性シート４１Ｐと熱可塑性シート４２Ｐとが一体化したものを用いる場合には、熱硬化性シート４１Ｐが第２回路部材２に対向するように、一枚のシート４Ｐを実装部材上に配置する。
（第１封止工程）
本工程では、熱硬化性シート４１Ｐと熱可塑性シート４２Ｐとの積層体（シート４Ｐも含む）を第１回路部材１に対して押圧するとともに（図３および図４）、シート４Ｐを加熱して、第１回路部材１上の第２回路部材２を封止し、熱硬化性シート４１Ｐを硬化させて第１硬化層４１に変換する（図５）。これにより、内部空間Ｓを維持しながら、第２回路部材２が封止される。このように積層体で第２回路部材２を封止する際には、熱可塑性シート４２Ｐも第２回路部材２の形状に追随して変形する（または成形される）。この熱可塑性シート４２Ｐの変形により、熱硬化性シート４１Ｐも第２回路部材２の形状に追随させることができる。よって、熱硬化性シート４１Ｐの硬化により形成される第１硬化層４１も、第２回路部材２の形状に対応した凹凸を有する。
より具体的に説明すると、まず、シート４Ｐを第１回路部材１に対して押圧すると、図３に示すように、第１回路部材１上に配置された複数の第２回路部材２間の隙間にシート４Ｐが入り込んで行く。さらに押圧を継続させると、図４に示すようにシート４Ｐが、伸展して、第２回路部材２の表面に密着するように、第２回路部材２間の隙間に充填される。熱可塑性シート４２Ｐの塑性変形により熱硬化性シート４１Ｐを第２回路部材２間の隙間の形状に沿って追随させることができるとともに、熱硬化性シート４１Ｐの高い密着性により、熱硬化性シート４１Ｐを第２回路部材２間の隙間の形状に沿って固着させることができる。また、熱可塑性シート４２Ｐによりシート４Ｐが破れることなく伸展させることができるため、高い封止性を確保することができる。
シート４Ｐの第１回路部材１に対する押圧は、例えば、シート４Ｐを、シート４Ｐに含まれる熱硬化性シート４１Ｐ（具体的には、熱硬化性シート４１Ｐに含まれる熱硬化性材料）の硬化温度未満で加熱しながら行われる。これにより、シート４Ｐは、第２回路部材２の表面に密着するとともに、第２回路部材２同士の間の第１回路部材１の表面に達するまで伸展することが容易となり、第２回路部材２の封止の信頼性を高めることができる。
押圧時の加熱の条件は、特に限定されず、押圧方法や熱硬化性樹脂の種類に応じて適宜設定すればよい。上記加熱は、例えば、４０℃以上２００℃以下、もしくは５０℃以上１８０℃以下（例えば、６０℃以上１６０℃以下）で行なわれる。加熱時間は、特に制限されないが、例えば、１秒〜３００分（または３秒〜３００分）である。
また、押圧は、加圧雰囲気（０．１ＭＰａより高い圧力下）で行なってもよく、大気圧下で行ってもよいし、減圧雰囲気（例えば、１０Ｐａ以上０．０５ＭＰａ以下または５０Ｐａ以上３ｋＰａ以下）で行ってもよい。
押圧は、シートを回路基板上に押圧できればよく、公知の方法により行なうことができる。押圧は、例えば、プレス（熱プレスなど）により行なってもよく、ラミネータなどにより行なってもよい。また、シート４Ｐに第１回路基板１とは反対側から加圧しながら、シート４Ｐを第２回路基板２による凹凸に沿わせてもよい。また、シート４Ｐと第１回路基板１との間の空間を減圧しながら、シート４Ｐを第２回路基板２による凹凸に沿わせてもよい。いずれの場合にも、シート４Ｐを加熱しながら行なうと、シート４Ｐを第２回路基板２による凹凸形状に追随させ易くなる。
なお、第２回路部材が封止されるときのシート４Ｐの温度ｔは、第１封止工程におけるシート４Ｐに対する加熱手段の設定温度に代替できる。シート４Ｐの加熱手段がプレス機である場合、加熱手段の温度とは、プレス機の設定温度である。シート４Ｐの加熱手段が第１回路部材１を加熱する加熱機である場合、加熱手段の温度とは、第１回路部材１の加熱機の設定温度である。温度ｔは、シート４Ｐの材質等に応じて変更し得るが、例えば、室温＋１５℃（４０℃）から、２００℃までの間である。具体的には、温度ｔは、例えば５０℃以上１８０℃以下であり、６０℃以上１６０℃以下であってよい。また押圧する時間は、例えば、１秒以上３００分以下であり、３秒以上３００分以下であってよい。第２回路部材２が封止されるとき、熱硬化性シート４１Ｐは未硬化状態であってもよいし、半硬化状態であってもよい。また、シート４Ｐの第２回路部材間の隙間への高い充填性を確保し易い観点からは、温度ｔは、熱可塑性シート４２Ｐを構成する熱可塑性材料の融点（またはガラス転移温度）ｔmよりも高い温度であることが好ましい。
続いて、必要に応じて、シート４Ｐを上記硬化温度で加熱して、シート４Ｐ中の熱硬化性シート４１Ｐを硬化させて、硬化物４１で形成された封止材を形成してもよい。これにより、第２回路部材２が封止される。シート４Ｐの加熱（熱硬化性シート４１Ｐの硬化）の条件は、熱硬化性シート４１Ｐに含まれる熱硬化性材料の種類に応じて適宜設定すればよい。熱硬化性シート４１Ｐの硬化は、例えば、５０℃以上２００℃以下（もしくは１２０℃以上１８０℃以下）で行なわれる。加熱時間は、特に制限されないが、例えば、１秒〜３００分（もしくは６０分〜３００分）である。熱可塑性シート４２Ｐを構成する熱可塑性材料の種類にもよるが、第２回路部材間の隙間への高い充填性を維持する観点からは、熱可塑性シート４２Ｐは、熱硬化性シート４１Ｐを硬化させる間、溶融または軟化していることが好ましい。つまり、熱可塑性材料のガラス転移温度（または融点）以上の温度で熱硬化性シート４１Ｐを硬化させることが好ましい。
押圧と熱硬化性シート４１Ｐの硬化とは、別々に実施してもよく、同時に実施してもよい。例えば、減圧雰囲気下、熱硬化性シート４１Ｐに含まれる熱硬化性材料の硬化温度未満の温度で押圧した後、減圧を解除して、大気圧下でさらに高温で加熱して、熱硬化性シート４１Ｐを硬化させてもよい。あるいは、大気圧下で、熱硬化性シート４１Ｐに含まれる熱硬化性材料の硬化温度未満の温度で押圧した後、さらに高温で加熱して、熱硬化性シート４１Ｐを硬化させてもよい。また、減圧雰囲気下、硬化温度で押圧することにより、減圧中に熱硬化性シート４１Ｐを硬化させてもよい。
なお、第１封止工程において硬化物４１は、完全に熱硬化していなくてともよく、その後実施する除去工程で熱可塑性シートを除去可能な硬さを有していればよい。その場合、例えば、熱可塑性シートを除去した後に、硬化物４１を完全硬化させればよい。また、例えば、後述の第２封止工程を実施する場合は、第２封止工程において硬化物４１を完全硬化させてもよい。
（熱可塑性シートの除去工程）
本工程では、第１封止工程で熱硬化性シート４１Ｐの硬化により形成された第１硬化層４１から、熱可塑性シート４２Ｐを除去する（図６）。これにより、第２回路部材が第１硬化層４１で封止された実装構造体１０が得られる（図７）。熱可塑性シートの除去手段としては、例えば、溶解による除去であってもよいし、剥離による除去であってもよい。剥離による除去は、化学的な剥離であってもよいし、物理的な剥離であってもよい。また一度目の除去手段で熱可塑性シートの残渣が生じる場合は、別の除去手段により残渣を除去してもよい。なお、図６には、熱可塑性シートを剥離により除去する場合を示した。
以下に、物理的な剥離により除去する場合についてより具体的に説明する。
熱可塑性シート４２Ｐの剥離は、例えば、熱可塑性シート４２Ｐを構成する熱可塑性材料の融点またはガラス転移温度以下、例えば４０℃以下、もしくは室温（具体的には、２０℃以上３５℃以下）の温度で行なうことが好ましい。このような温度では、熱可塑性シート４２Ｐの粘性が低く、弾性が高い。また、第１封止工程において、熱硬化性シート４１Ｐは硬化して粘着性が低下する。そのため、熱可塑性シート４２Ｐの高い弾性を利用して、第１硬化層４１から熱可塑性シート４２Ｐを容易に剥離させることができる。これにより、第１硬化層４１の破れも抑制できる。
（被膜形成工程）
熱可塑性シートの除去工程の後、必要により、第１硬化層４１上に被膜を形成してもよい（図８〜図１０）。この工程を被膜形成工程と称する。被膜は、導電性、放熱性、電磁波遮蔽性、および／または電磁波吸収性などの機能性を有する層（機能層）を含んでもよい。中でも、導電性、電磁波遮蔽性、および／または電磁波吸収性などの機能を有する機能層を被膜が含む場合、外部から侵入しようとする電磁波をシールドすることができ、回路部材間の電気的な干渉を抑制できる。また、機能層は、必要な部分にのみ形成することもできるため、回路部材間の電気的な干渉を効果的に解消することができる。
被膜は、硬化性材料（第２硬化性材料）の硬化により形成される第２硬化層を含んでもよい。第２硬化層は、第１硬化層上に形成してもよく、機能層上に形成してもよい。
被膜は、１つの層であってもよく、２つ以上の層を有してもよい。例えば、被膜は、機能層のみを有してよく、第２硬化層のみを有してもよく、機能層および第２硬化層の双方を有してもよい。被膜形成工程は、機能層形成工程、および／または第２硬化層形成工程（第２封止工程）を含むことができる。被膜が機能層と第２硬化層とを含む場合、第１硬化層と第２硬化層との間に機能層が配されていてもよく、第１硬化層４１と機能層との間に第２硬化層が配されていてもよい。
被膜が第２硬化層である場合、第２回路部材２は、第１硬化層４１と第２硬化性材料の硬化により形成される第２硬化層５０とで封止されることになる（図８）。
図９には、第１硬化層４１上に導電性を有する電磁波遮蔽層２６０が形成されている実装構造体２１０を示す。実装構造体２１０において、第１回路部材１と中空部材である第２回路部材２との間には、バンプ（第１バンプ）３により内部空間Ｓが形成されている。第２回路部材２は、内部空間Ｓを維持した状態で、第１硬化層４１および機能層２６０により封止されている。
電磁波遮蔽層２６０は、第１回路部材１の表面に配される第２バンプと電気的に接続していてもよい。この場合、第２バンプは、第１回路部材１内に設けられた導体と電気的に接続している。これにより、被膜形成工程において電磁波遮蔽層２６０と導体とが電気的に接続される。電磁波遮蔽層２６０を設けることで、電磁波をシールドすることができ、回路部材間の電気的な干渉を抑制できる。
図１０には、第１硬化層４１上に電磁波遮蔽層２６０が形成され、電磁波遮蔽層２６０上に第２硬化性材料の硬化により形成される第２硬化層２５０が形成されている実装構造体３１０を示す。図１０では、第２硬化層２５０が形成されている点で図９と異なるが、それ以外は同じである。
シート状封止材で回路部材を封止する場合、シート状封止材が、内部空間には入り込まず、回路部材間の小さな隙間に入り込めるような物性を有することが優先されるため、封止後の封止材の表面状態や物性の選択性が低い。例えば、シート状封止材は、回路部材間の隙間に充填された状態となるが、表面には形状を制御し難い凹凸が形成されることもある。
本発明の上記局面では、シート４Ｐを用いて第２回路部材を、内部空間を維持しながら封止した後に、熱可塑性シート４２Ｐを除去するため、第２回路部材２上に第１硬化層４１を介して別の材料の被膜を形成することができる。例えば、機能層を形成する場合には、実装構造体に様々な機能を付与することができる。また、第２封止工程を行う場合には、第２回路部材２を第１硬化層４１ごと別の材料（つまり、第２硬化性材料）で再度封止することができる。これらの被膜には、内部空間を維持しながら封止する場合に求められるような特性は必要とされないため、材料の選択性が向上する。また、第１硬化層４１上の凹凸を平坦化したり、封止材の表面を平滑にするなど、封止後の封止材の状態を制御したり、封止材の厚みを調節したり、別の機能性を付与することも容易である。なお、被膜を形成する場合、第１硬化層４１の全面であっても一部であってもよい。また、本発明の上記実施形態によれば、熱可塑性シート４２を除去するため、被膜を形成しても、回路部材上に形成される層全体の厚みを小さくすることができる。よって、実装構造体を低背化できる。また、気層法またはめっき法により、導電性材料などを用いて被膜（機能層など）を形成すると、ペーストやシートなどを用いる場合に比べて、電磁波遮蔽層２６０などの被膜（機能層など）の厚みを小さくできる。よって、このような観点からも、実装構造体を低背化できる。機能層の厚みを小さくできることで、電磁波遮蔽層などの機能層の構成材料の使用量を低減することができ、コスト的にも有利である。
第２硬化性材料としては、公知のものが使用できる。第２硬化性材料としては、光硬化性材料を用いてもよく、熱硬化性材料を用いてもよい。また、硬化性材料は、液状であってもよく、シート状であってもよい。光硬化性材料としては、例えば、光硬化性樹脂および硬化剤などを含む樹脂組成物が使用される。熱硬化性材料としては、例えば、第１熱硬化性材料として例示したものが挙げられる。第２硬化性材料のうち熱硬化性材料は、第１熱硬化性材料と同じであってもよく、異なるものであってもよい。また、熱硬化性材料は、導電性、放熱性、電磁波遮蔽性、電磁波吸収性などの機能性を有するような硬化性材料であってもよい。第２硬化層２５０は、例えば、第１硬化層４１上または電磁波遮蔽層２６０などの機能層上に硬化性材料を塗布または充填し、硬化させることにより形成できる。また、シート状の第２硬化性材料を第１硬化層４１上または機能層上に配し、硬化させることにより、第２硬化層２５０を形成してもよい。機能層と第２硬化性材料のシートとの積層体を、第１硬化層４１上に配し、第２硬化性材料を硬化させることにより第２硬化層を形成してもよい。
電磁波遮蔽層２６０を構成する材料としては、導電性、電磁波遮蔽性、および／または電磁波吸収性を有するものなどが挙げられる。電磁波遮蔽層２６０は、導電性を有することで、通常、電磁波遮蔽性を有している。導電性を有する材料は、導電性を有する硬化性材料であってもよい。硬化性材料としては、第２硬化性材料について例示したものが挙げられる。硬化性材料は、第２硬化性材料の場合と同様、液状であってもよく、シート状であってもよい。硬化性材料を用いる場合、電磁波遮蔽層２６０は、硬化性材料の硬化物である。硬化性材料には、導電材、電磁波を遮蔽および／または吸収する添加剤などを添加してもよい。このような添加剤としては、導電性炭素材料、金属材料（金属単体、合金、導電性の金属化合物など）などが挙げられる。添加剤は、一種を単独で用いてもよく、二種以上を組み合わせてもよい。添加剤は、粒子状および／または繊維状であってもよい。電磁波遮蔽層２６０に硬化性材料を用いる場合、例えば、第１硬化層４１上に導電性を有する硬化性材料を塗布または充填し、硬化させることにより、電磁波遮蔽層２６０を形成できる。
電磁波遮蔽層２６０には、金属材料を用いてもよい。金属材料としては、金属単体（銀、銅など）、合金（銀合金、銅合金など）、導電性の金属化合物（酸化物、窒化物など）などが挙げられる。金属材料を用いる場合、電磁波遮蔽層２６０は、例えば、気相法、および／またはめっき法などにより形成できる。気相法としては、例えば、蒸着、イオンプレーティング、イオンビームデポジション、スパッタリングなどが挙げられる。必要に応じて、これらの気相法から選択される二種以上を組み合わせてもよい。また、めっき法としては、電解めっき、無電解めっきなどが挙げられる。必要に応じて、複数のめっき法を組み合わせてもよい。気相法およびめっき法は、それぞれ、金属材料の種類に応じて、公知の手法および条件で行うことができる。
被膜の厚みは、例えば、１０ｎｍ以上５００μｍ以下である。被膜の厚みは、例えば、１μｍ以上５００μｍ以下であり、５μｍ以上３００μｍ以下であってもよく、１０μｍ以上１００μｍ以下であってもよい。機能層を気相法および／またはめっき法により形成する場合、機能層の厚みは、例えば、１０ｎｍ以上５０μｍ以下であり、１０ｎｍ以上３０μｍ以下であってもよい。
第２バンプを設ける場合は、例えば、めっき技術により形成されたメッキバンプであってもよいし、スクリーン印刷等により形成されたバンプであってもよいし、いわゆるスタッドバンプであってもよい。スタッドバンプは、例えば、金属線の先端を加熱してボールを形成した後、このボール部分を第１回路部材１の所定の位置に接合し、金属線を引き延ばすとともに切断することにより形成される。スタッドバンプは、例えば、金スタッドバンプであってもよい。
このとき、導体は、第１回路部材１の内部に配置され、第２バンプと、例えば図示しないグランド電極とを接続する。導体は、例えば、導電性ペーストや金属粒子などで形成することができる。
封止工程の後、或いは被膜形成工程後に、得られた実装構造体１０をダイシングする個片化工程を行ってもよい。個片化工程は、第２回路部材ごとに行ってもよい。
［実施例］
以下、本発明を実施例および参考例に基づいて具体的に説明するが、本発明は以下の実施例に限定されるものではない。
《実施例１》
ガラスエポキシ基板（第１回路部材、５０ｍｍ角、厚み０．２ｍｍ）に、４つの同型のＳＡＷチップＡ，Ｂ，Ｃ，Ｄ（第２回路部材、１．１ｍｍ×１．１ｍｍ、高さ０．２ｍｍ）を、金バンプ（直径１００μｍ、高さ２０μｍ）を介し、並べて搭載することにより実装部材を得た。ＳＡＷチップＡとＢとの間の離間距離Ｄ１は０．４ｍｍであり、ＳＡＷチップＢとＣとの間の離間距離Ｄ２は０．１ｍｍであり、ＳＡＷチップＣとＤとの間の離間距離Ｄ３は０．２ｍｍであった。得られた実装部材を積層シート（熱硬化性シート（第１層）と熱可塑性シート（第２層）との積層体）で封止した。封止工程では、積層シートを熱硬化性シート（第１層）の面が第２回路部材側に接するよう配置し、積層シートを１２０℃（封止温度）で加熱しながら、減圧雰囲気下（２００Ｐａ）で１分間加圧した。その後、１５０℃、１ａｔｍ（≒０．１ＭＰａ）、１８０分間の条件でオーブン内にて加熱後、室温まで冷却してから熱可塑性シート（第２層）を剥離し、実装構造体を得た。
積層シートとしては、熱硬化性シート（厚み１２μｍ）と熱可塑性シート（厚み２５０μｍ）とを熱ラミネートにより積層したものを用いた。熱可塑性シートとしては、オレフィン系樹脂のシートを用いた。熱硬化性シートは、以下の成分を以下の割合（質量基準）で含む樹脂組成物を用いて、コーティング法により作製した。
エポキシ樹脂（熱硬化性樹脂）：１００部
フェノールノボラック（硬化剤）：６０部
アクリル樹脂（熱可塑性樹脂）：６０部
溶融球状シリカ（無機充填剤）：１００部
イミダゾール（硬化促進剤）：２部
なお、積層シートとする前の熱硬化性シートおよび熱可塑性シートを構成する各材料について、それぞれ既述の手順で、物性値を測定した。その結果、硬化前の熱硬化性材料について測定された２５℃における伸び率は１５０％であり、ＳＡＷチップが封止されるときの温度ｔ＝１２０℃における損失正接ｔａｎδ１は０．１であり、貯蔵せん断弾性率Ｇ１’は２×１０5Ｐａであった。熱可塑性材料については、２５℃における５０％モジュラスが７．０ＭＰａ、破断伸度が６００％、破断強度が２５．０ＭＰａであり、融点（ｔm）は１００℃であった。
《参考例１》
積層シートとして、いずれも熱硬化性の第１層および第２層を有する積層体を用いるとともに、冷却後に剥離を行わないこと以外は、実施例１と同様に実装構造体を得た。積層シートとしては、実施例１で用いた熱硬化性シート（厚み１２μｍ）を第１層とし、第２層としては、表１に示す成分を表１に示す比率で含む樹脂組成物を用いて、コーティング法により作製した熱硬化性シート（厚み２５０μｍ）を用いた。双方の熱硬化性シートを重ね合わせて、実施例１の場合と同様に熱ラミネートすることにより積層シートを形成した。なお、参考例１で用いたフェノキシ樹脂は、熱可塑性樹脂である。各シートを構成する材料について、それぞれ既述の手順で、物性値を測定した。
《評価》
実施例および参考例について下記の評価を行った。
（１）封止性
実装構造体について、ＳＡＷチップの離間距離Ｄ１、Ｄ２およびＤ３のそれぞれの部分について、チップ下（基板裏）から中空封止状態を確認し、中空封止性を下記の基準で評価した。
Ａ：未充填によるボイドや樹脂進入がなく、中空封止性が十分であった。
Ｂ：樹脂侵入はないが、一部に、未充填によるごく小さなボイドが見られた。
Ｃ：チップ下に樹脂が侵入していた。
Ｄ：樹脂の未充填による大きなボイドが発生していた。
（２）剥離性
第２層を剥離した後の、実装構造体の第１硬化層（第１層）の表面（剥離後の封止材表面）を観察し、下記の基準で第２層の剥離性（除去性）を評価した。
Ａ：第１層の表面から第２層が残らず除去できた。
Ｂ：第１層から第２層の剥離を試みたが、剥離できなかった。
実施例および参考例の結果を表１に示す。表１には、各シートまたはそれを構成する材料の物性値、熱硬化性シートの原料組成、および封止温度も示した。
Figure 2019117259
表１に示されるように、実施例では、参考例に比べて、高い中空封止性が得られるとともに、第１層から第２層の剥離性も高かった。より具体的には、実施例１では、未充填によるボイドや樹脂進入がなく、中空封止性が十分であることが確認された。また実装構造体の硬化層表面（剥離後の封止材表面）を観察し、熱可塑性シートを残さず除去できていることも確認できた。参考例１では、実装構造体の中空封止性を確認したところ、ＳＡＷチップＢとＣとの間で、樹脂の未充填による大きなボイドが発生しており、中空封止性が不十分であることが確認された。
本発明を現時点での好ましい実施態様に関して説明したが、そのような開示を限定的に解釈してはならない。種々の変形および改変は、上記開示を読むことによって本発明に属する技術分野における当業者には間違いなく明らかになるであろう。したがって、添付の請求の範囲は、本発明の真の精神および範囲から逸脱することなく、すべての変形および改変を包含する、と解釈されるべきものである。
本発明の上記局面に係る製造方法およびシートは、複数の回路部材を、内部空間を維持しながら一括して封止することができる。特に、複数の回路部材が、狭い間隔や異なる間隔で配置されている場合、および／または高さの異なる複数の回路部材が配置されている場合でも、内部空間を維持しながら一括封止が可能である。よって、上記の製造方法およびシートは、様々な用途における回路部材の封止に適している。
１０，１１０，２１０，３１０：実装構造体
１：第１回路部材
２：第２回路部材
２１：基準部材
２２：第１の隣接部材
２３：第２の隣接部材
３：第１バンプ
Ｓ：内部空間
４Ｐ：シート
４１Ｐ：熱硬化性シート
４２Ｐ：熱可塑性シート
４１：熱硬化性シートの硬化物（封止材）（第１硬化層）
５０，２５０：第２硬化性材料の硬化物（第２硬化層）
２６０：電磁波遮蔽層

Claims (15)

  1. 第１回路部材と、前記第１回路部材に搭載される複数の第２回路部材と、を備える実装部材を準備する工程と、
    熱硬化性シートと熱可塑性シートとを、前記熱可塑性シートと前記第１回路部材との間に前記熱硬化性シートが介在するように前記実装部材に配置する配置工程と、
    前記熱硬化性シートと前記熱可塑性シートとの積層体を前記第１回路部材に対して押圧するとともに、前記積層体を加熱して前記第２回路部材を封止し、前記熱硬化性シートを硬化させて第１硬化層に変換する第１封止工程と、
    前記第１硬化層から前記熱可塑性シートを除去する除去工程と、
    前記除去工程の後、前記第１硬化層上に被膜を形成する被膜形成工程と、を具備し、
    複数の前記第２回路部材の少なくとも１つが、前記第１回路部材との間に形成される空間を備える中空部材であり、
    前記第１封止工程では、前記空間を維持しながら、複数の前記第２回路部材が封止される、実装構造体の製造方法。
  2. 前記被膜は、導電性、電磁波遮蔽性、および電磁波吸収性からなる群より選択される少なくとも１つの機能を有する機能層を含み、
    前記被膜形成工程は、前記第１硬化層上に前記機能層を形成する工程を含む、請求項１に記載の実装構造体の製造方法。
  3. 前記機能層は、導電性材料を含み、気相法および／またはめっき法により形成される、請求項２に記載の実装構造体の製造方法。
  4. 前記被膜は、さらに第２硬化層を含み、
    前記被膜形成工程は、さらに前記機能層上において硬化性材料を硬化させることにより前記第２硬化層を形成する第２封止工程を含む、請求項２または３に記載の実装構造体の製造方法。
  5. 前記被膜は、第２硬化層を含み、
    前記被膜形成工程は、前記第１硬化層上に硬化性材料を充填して硬化させることにより前記第２硬化層を形成する第２封止工程を含む、請求項１に記載の実装構造体の製造方法。
  6. 前記配置工程に先立って、前記熱硬化性シートと前記熱可塑性シートとが一体化されたシートを準備する工程を備え、
    前記配置工程において、前記シートを前記実装部材に配置する、請求項１〜５のいずれか１項に記載の実装構造体の製造方法。
  7. 前記第１封止工程において、加熱下で、前記積層体が前記第１回路部材に対して押圧される、請求項１〜６のいずれか１項に記載の実装構造体の製造方法。
  8. 前記熱可塑性シートを構成する熱可塑性材料は、前記熱可塑性材料で形成された厚み１００μｍのシートについて測定される５０％モジュラスが、３ＭＰａ以上８ＭＰａ以下であり、破断伸度が、２００％以上１０００％以下であり、破断強度が、１０ＭＰａ以上３０ＭＰａ以下である、請求項１〜７のいずれか１項に記載の実装構造体の製造方法。
  9. 前記熱可塑性シートを構成する熱可塑性材料の融点またはガラス転移温度ｔmは、５０℃以上１３０℃以下であり、かつ前記第２回路部材が封止されるときの温度ｔよりも低い、請求項１〜８のいずれか１項に記載の実装構造体の製造方法。
  10. 前記第２回路部材が封止されるときの温度ｔにおいて、前記熱硬化性シートを構成する熱硬化性材料は、０．１以上０．８以下の損失正接ｔａｎδ、および１×１０4Ｐａ以上１×１０7Ｐａ以下の貯蔵せん断弾性率を示す、請求項１〜９のいずれか１項に記載の実装構造体の製造方法。
  11. 互いに隣接する第２回路部材の離間距離が１５０μｍ以下である第２回路部材を少なくとも１つ備える、請求項１〜１０のいずれか１項に記載の実装構造体の製造方法。
  12. 前記第２回路部材は、基準部材と、前記基準部材にそれぞれ隣接する第１の隣接部材および第２の隣接部材と、を備え、
    前記基準部材と前記第１の隣接部材との間の離間距離Ｄ１と、前記基準部材と前記第２の隣接部材との間の離間距離Ｄ２とは、異なる、請求項１〜１１のいずれか１項に記載の実装構造体の製造方法。
  13. 前記第２回路部材は、基準部材と、前記基準部材にそれぞれ隣接する第１の隣接部材および第２の隣接部材と、を備え、
    前記第１の隣接部材の前記基準部材からの高さΔＨ１と、前記第２の隣接部材の前記基準部材からの高さΔＨ２とは、異なる、請求項１〜１２のいずれか１項に記載の実装構造体の製造方法。
  14. 前記第１封止工程において、前記積層体で前記第２回路部材を封止するとともに、前記第２回路部材の形状に追随させて前記熱可塑性シートを変形させる、請求項１〜１３のいずれか１項に記載の実装構造体の製造方法。
  15. 前記第１硬化層は、前記第２回路部材の形状に対応した凹凸を有する、請求項１〜１４のいずれか１項に記載の実装構造体の製造方法。
JP2019559208A 2017-12-14 2018-12-13 実装構造体の製造方法 Active JP6718106B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017240021 2017-12-14
JP2017240021 2017-12-14
PCT/JP2018/045942 WO2019117259A1 (ja) 2017-12-14 2018-12-13 実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP6718106B2 JP6718106B2 (ja) 2020-07-08
JPWO2019117259A1 true JPWO2019117259A1 (ja) 2020-07-27

Family

ID=66820387

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019559207A Active JP6718105B2 (ja) 2017-12-14 2018-12-13 実装構造体の製造方法およびこれに用いられるシート
JP2019559208A Active JP6718106B2 (ja) 2017-12-14 2018-12-13 実装構造体の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019559207A Active JP6718105B2 (ja) 2017-12-14 2018-12-13 実装構造体の製造方法およびこれに用いられるシート

Country Status (8)

Country Link
US (2) US11315804B2 (ja)
EP (2) EP3726571A4 (ja)
JP (2) JP6718105B2 (ja)
KR (2) KR102525372B1 (ja)
CN (2) CN111480227B (ja)
SG (2) SG11202005449YA (ja)
TW (2) TWI770330B (ja)
WO (2) WO2019117258A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020100345A1 (ja) * 2018-11-14 2020-05-22 ナガセケムテックス株式会社 硬化性樹脂組成物および硬化性シート
JP7375392B2 (ja) * 2019-09-06 2023-11-08 株式会社大真空 圧電振動デバイスの製造方法
JP6809624B1 (ja) * 2020-03-10 2021-01-06 住友ベークライト株式会社 機能層貼付用フィルムセットおよび絶縁フィルム
JP2022137337A (ja) 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置
TWI830644B (zh) * 2023-03-20 2024-01-21 大陸商鵬鼎控股（深圳）股份有限公司 柔性電路板及其製備方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP2008098419A (ja) * 2006-10-12 2008-04-24 Hitachi Chem Co Ltd 封止フィルム、及びこれを用いた半導体装置
JP2015053470A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2015106573A (ja) * 2013-11-28 2015-06-08 日東電工株式会社 中空封止用樹脂シート、及び、中空パッケージの製造方法
JP2015179814A (ja) * 2013-11-28 2015-10-08 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
JP2015221499A (ja) * 2014-05-22 2015-12-10 ナガセケムテックス株式会社 積層シートおよびその製造方法ならびに積層シートを用いて封止された実装構造体およびその製造方法
JP2017092103A (ja) * 2015-11-04 2017-05-25 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP2017108183A (ja) * 2017-03-13 2017-06-15 ナガセケムテックス株式会社 中空構造電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089721A (en) * 1977-03-24 1978-05-16 Sauder Woodworking Co. Method of making a laminate
JPH0961456A (ja) 1995-08-29 1997-03-07 Murata Mfg Co Ltd 半導体装置
JP2002184884A (ja) 2000-12-18 2002-06-28 Tdk Corp 電子装置およびその製造方法
DE10238523B4 (de) 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
KR101250677B1 (ko) 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
JP6119950B2 (ja) 2011-12-02 2017-04-26 ナガセケムテックス株式会社 中空構造電子部品
JP6263846B2 (ja) * 2012-08-16 2018-01-24 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
JP5735036B2 (ja) * 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
US20150235871A1 (en) * 2014-02-18 2015-08-20 Shin-Etsu Chemical Co., Ltd. Vacuum laminating apparatus and method for manufacturing semiconductor apparatus
JP6318836B2 (ja) * 2014-05-15 2018-05-09 三菱ケミカル株式会社 転写用基材及び転写シート
KR102375044B1 (ko) 2015-01-16 2022-03-15 쇼와덴코머티리얼즈가부시끼가이샤 열경화성 수지 조성물, 층간 절연용 수지 필름, 복합 필름, 프린트 배선판 및 그의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP2008098419A (ja) * 2006-10-12 2008-04-24 Hitachi Chem Co Ltd 封止フィルム、及びこれを用いた半導体装置
JP2015053470A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2015106573A (ja) * 2013-11-28 2015-06-08 日東電工株式会社 中空封止用樹脂シート、及び、中空パッケージの製造方法
JP2015179814A (ja) * 2013-11-28 2015-10-08 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
JP2015221499A (ja) * 2014-05-22 2015-12-10 ナガセケムテックス株式会社 積層シートおよびその製造方法ならびに積層シートを用いて封止された実装構造体およびその製造方法
JP2017092103A (ja) * 2015-11-04 2017-05-25 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP2017108183A (ja) * 2017-03-13 2017-06-15 ナガセケムテックス株式会社 中空構造電子部品

Also Published As

Publication number Publication date
KR20200098583A (ko) 2020-08-20
EP3726571A4 (en) 2021-09-08
US20210084775A1 (en) 2021-03-18
CN111466021B (zh) 2024-04-16
TWI783097B (zh) 2022-11-11
CN111466021A (zh) 2020-07-28
TWI770330B (zh) 2022-07-11
US11710645B2 (en) 2023-07-25
TW201929627A (zh) 2019-07-16
SG11202005448UA (en) 2020-07-29
WO2019117258A1 (ja) 2019-06-20
JPWO2019117258A1 (ja) 2020-07-30
JP6718106B2 (ja) 2020-07-08
WO2019117259A1 (ja) 2019-06-20
SG11202005449YA (en) 2020-07-29
EP3726571A1 (en) 2020-10-21
US11315804B2 (en) 2022-04-26
US20200388509A1 (en) 2020-12-10
KR102525372B1 (ko) 2023-04-26
JP6718105B2 (ja) 2020-07-08
CN111480227A (zh) 2020-07-31
TW201929628A (zh) 2019-07-16
KR20200098582A (ko) 2020-08-20
CN111480227B (zh) 2024-04-16
EP3726570A4 (en) 2021-11-03
EP3726570A1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
JP6718106B2 (ja) 実装構造体の製造方法
JP7038726B2 (ja) 実装構造体の製造方法およびこれに用いられるシート
CN111279472B (zh) 安装结构体的制造方法及其中使用的片材
TWI754103B (zh) 安裝結構體之製造方法及使用於其之積層片材
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6975547B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200327

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200327

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200520

R150 Certificate of patent or registration of utility model

Ref document number: 6718106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250