TW201929627A - 安裝結構體之製造方法 - Google Patents

安裝結構體之製造方法 Download PDF

Info

Publication number
TW201929627A
TW201929627A TW107145316A TW107145316A TW201929627A TW 201929627 A TW201929627 A TW 201929627A TW 107145316 A TW107145316 A TW 107145316A TW 107145316 A TW107145316 A TW 107145316A TW 201929627 A TW201929627 A TW 201929627A
Authority
TW
Taiwan
Prior art keywords
sheet
circuit
thermosetting
thermoplastic
mounting structure
Prior art date
Application number
TW107145316A
Other languages
English (en)
Other versions
TWI783097B (zh
Inventor
野村英一
宮本豊
橋本卓幸
Original Assignee
日商長瀨化成股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商長瀨化成股份有限公司 filed Critical 日商長瀨化成股份有限公司
Publication of TW201929627A publication Critical patent/TW201929627A/zh
Application granted granted Critical
Publication of TWI783097B publication Critical patent/TWI783097B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Replacement Of Web Rolls (AREA)
  • Vehicle Interior And Exterior Ornaments, Soundproofing, And Insulation (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Glass Compositions (AREA)
  • Conveying And Assembling Of Building Elements In Situ (AREA)
  • Bridges Or Land Bridges (AREA)

Abstract

安裝結構體之製造方法具備下列步驟：準備安裝構件之步驟，該安裝構件具備第1電路構件與多個搭載於第1電路構件的第2電路構件；配置步驟，係將熱硬化性片材與熱可塑性片材配置於安裝構件，且配置成於熱可塑性片材與第1電路構件之間包夾熱硬化性片材；第1密封步驟，係將熱硬化性片材與熱可塑性片材之積層體對第1電路構件壓接，同時加熱積層體而密封第2電路構件，並使熱硬化性片材硬化而轉變成硬化層；去除步驟，係從硬化層去除熱可塑性片材；及被膜形成步驟，係在去除步驟之後，於硬化層上形成被膜。多個第2電路構件中之至少1個為中空構件，且該中空構件具備形成在其與第1電路構件之間的空間；且，在第1密封步驟中，係在維持空間的同時密封多個第2電路構件。

Description

安裝結構體之製造方法
本發明為一種安裝結構體之製造方法，詳細上係涉及一種經密封之安裝結構體之製造方法。
發明背景
在搭載於電路基板上的電子零件(電路構件)之中，有須在其與電路基板之間留下空間者。譬如，用來去除行動電話等之雜訊的SAW晶片，為了利用在壓電基板(壓電體)上傳遞之表面波來過濾所求頻率，在壓電體上之電極與搭載有SAW晶片之電路基板之間就必須留有空間。在將這種內部具有空間(內部空間)之電路構件(中空構件)予以密封時，有時會使用片狀的密封材。
又，隨著近年來電子機器小型化，對電路基板亦尋求小型化，而使搭載於電路基板的多個電路構件(包含中空構件)間的距離變小。在以片狀密封材密封這種電路構件時，對於片狀密封材尋求不會進入內部空間而同時能夠進入電路構件間的小間隙之物性。關於這點，在專利文獻1中已有提出一種片材，其往間隔為100μm之電路構件間的進入速度、與往距離電路基板高度20μm之內部空間的進入速度之比大。
先前技術文獻
專利文獻
專利文獻1：日本特開2015-106573號公報
發明概要
發明欲解決之課題
在使用如專利文獻1之片狀密封材來密封多個包含中空構件的電路構件時，片狀密封材進入電路構件間之間隙時的舉動、與試圖進入內部空間時的舉動不同。因此，即使使用專利文獻1所記載之片材，仍難以在維持內部空間的同時整批密封多個包含中空構件的電路構件。
用以解決課題之手段
本發明之一態樣涉及一種安裝結構體之製造方法，其具備下列步驟：
準備安裝構件之步驟，該安裝構件具備第1電路構件與多個搭載於前述第1電路構件的第2電路構件；
配置步驟，係將熱硬化性片材與熱可塑性片材配置於前述安裝構件，且配置成於前述熱可塑性片材與前述第1電路構件之間包夾前述熱硬化性片材；
第1密封步驟，係將前述熱硬化性片材與前述熱可塑性片材之積層體對前述第1電路構件壓接，同時加熱前述積層體而密封前述第2電路構件，並使前述熱硬化性片材硬化而轉變成第1硬化層；
去除步驟，係從前述第1硬化層去除前述熱可塑性片材；及
被膜形成步驟，係在前述去除步驟之後，於前述第1硬化層上形成被膜；
其中，多個前述第2電路構件中之至少1個為中空構件，且該中空構件具備形成於其與前述第1電路構件之間的空間，且
在前述第1密封步驟中，係在維持前述空間的同時密封多個前述第2電路構件。
發明效果
根據本發明之上述態樣，可在維持內部空間的同時整批密封多個包含中空構件的電路構件。
本發明之新穎特徵記述於所附申請專利範圍中，本發明之構成及內容兩方面則可與本發明之其他目的及特徵對照圖式透過以下詳細說明做進一步理解。
用以實施發明之形態
本發明之一態樣之安裝結構體之製造方法具備下列步驟：準備安裝構件之步驟，且該安裝構件具備第1電路構件與多個搭載於第1電路構件的第2電路構件；配置步驟，係將熱硬化性片材與熱可塑性片材配置於安裝構件；密封步驟(第1密封步驟)，係將熱硬化性片材與熱可塑性片材之積層體對第1電路構件壓接，同時加熱積層體而密封第2電路構件；及去除步驟，係去除熱可塑性片材。在此，多個第2電路構件中之至少1個為中空構件，該中空構件具備形成於其與第1電路構件之間的空間；且在第1密封步驟中，係在維持空間的同時密封多個第2電路構件。
根據本發明之上述態樣，係將熱硬化性片材與熱可塑性片材在已積層之狀態下作為密封材使用，因此藉由過熱可塑性片材之塑性變形，可使其不斷裂而使已積層之片材追隨多個電路構件間之間隙的形狀，同時抑制其進入內部空間。且，透過熱硬化性片材之高固著性，可在已積層之片材追隨了間隙之形狀的狀態下，使熱硬化性片材固著於電路構件，同時可以已固著之片材來確保其有一定程度的強度。因此，可在維持電路構件之內部空間的同時將其整批密封。
在進行配置步驟前，可準備各片材，亦可準備熱硬化性片材與熱可塑性片材一體化而成的片材(片材準備步驟)。
在第1密封步驟中，係使熱硬化性片材硬化而轉變成硬化層(第1硬化層)。上述製造方法可更具備被膜形成步驟，係在去除步驟之後於第1硬化層上形成被膜。
被膜亦可包含機能層，該機能層具有選自於由導電性、電磁波屏蔽性及電磁波吸收性所構成群組中之至少一種機能。藉由設置所述機能層，可屏蔽欲從外部入侵的電磁波。被膜形成步驟可包含於第1硬化層上形成機能層之步驟。機能層亦可含有導電性材料。機能層亦可利用氣相法或鍍覆法來形成。
被膜亦可為包含硬化層(第2硬化層)者。第2硬化層可形成於第1硬化層上，亦可形成於機能層上。被膜形成步驟可包含於第1硬化層上或機能層上使硬化性材料硬化來形成第1硬化層之步驟(第2密封步驟)。
本發明之另一態樣還包含利用上述製造方法製出之安裝結構體。
本發明之又一態樣還包含用於密封上述安裝構件之上述片材。所述片材亦可為熱硬化性片材與熱可塑性片材一體化而成。且，本發明之另一態樣還包含將上述片材使用於密封上述安裝構件。
以下，一邊適當地參照圖式，一邊具體說明安裝結構體之製造方法的各步驟及用於安裝結構體之密封之片材。惟，圖式僅為本發明之一實施形態，且以下包含例示及數值範圍之說明亦不受限於圖式之實施形態，可適用於本發明。
圖1～圖10分別係以安裝構件或安裝結構體之截面，來說明本發明之上述態樣之製造方法中的預定步驟的示意圖。
(安裝構件之準備步驟(第1準備步驟))
本步驟係準備具備第1電路構件1與多個搭載在第1電路構件1之第2電路構件2的安裝構件(圖1)。
第1電路構件1係譬如選自於由半導體元件、半導體封裝件、玻璃基板、樹脂基板、陶瓷基板及矽基板所構成群組中之至少1種。該等第1電路構件亦可於其表面形成有如ACF(各向異性導電薄膜)或ACP(各向異性導電糊)之導電材料層。樹脂基板可為剛性樹脂基板亦可為撓性樹脂基板，舉例如環氧樹脂基板(譬如玻璃環氧基板)、雙馬來亞醯胺三基板、聚醯亞胺樹脂基板、氟樹脂基板等。第1電路構件1亦可為在內部具有半導體晶片等之內嵌零件基板。
第2電路構件2具備：基準構件21、與基準構件21鄰接之第1鄰接構件22、及與基準構件21鄰接之第2鄰接構件23。基準構件21與第1鄰接構件22之間的間隔距離D1、及基準構件21與第2鄰接構件23之間的間隔距離D2可如圖式例互異，而亦可相同。第1鄰接構件22距離基準構件21之高度ΔH1、及第2鄰接構件23距離基準構件21之高度ΔH2可如圖式例互異，而亦可相同。在間隔距離D1與D2不同之情況下、及/或高度ΔH1與ΔH2不同之情況下，由第1電路構件1及第2電路構件2所形成之凹凸的尺寸或形狀會不均勻，因此難以使其追隨片材，而難以在維持內部空間的同時將其整批密封。根據本發明之上述態樣，即使是在上述情況下，仍可在維持內部空間的同時使片材追隨凹凸，因此可將其整批密封。另外，圖式例中係具備3個第2電路構件2，但並不在此限，例如亦可為2個，或亦可為4個以上。
高度ΔH係從第1電路構件1之主面方向觀看時，以基準構件21之最高(與第1電路構件1距離最大之)部分為基準時，與其鄰接之鄰接構件的最高部分之高度，並包含較基準構件21更高或更低之意。舉例而言，在第1鄰接構件22較基準構件21更高，而第2鄰接構件23較基準構件21更低時，即使第1鄰接構件22及第2鄰接構件23與基準構件21之高度差相同，高度ΔH1與高度ΔH2仍會不同。又，舉例而言，在第1鄰接構件22之高度與基準構件21相同(ΔH1＝0)，而第2鄰接構件23之高度較基準構件21更高(或更低)時，高度ΔH1與高度ΔH2係不同的。
當間隔距離D2較間隔距離D1更大時，間隔距離D2相對於間隔距離D1之比率可為200%以上，亦可為300%以上。即使是在如上述間隔距離相異甚大之情況下，只要利用片材4P，仍可整批密封該等第2電路構件2。間隔距離D係從第1電路構件1之主面的法線方向觀看時，基準構件21與鄰接於其之鄰接構件(在圖式例中為鄰接構件22或23)之間的最短距離。
間隔距離D係依第1電路構件1之大小、第2電路構件2之數量、大小及配置方法等來做適當設定，而並無特別限定，只要利用片材4P，即使是在間隔距離狹窄時(例如間隔距離為150μm以下時)、或第2電路構件之高度高時(例如高度為200μm以上時)，仍可整批密封該等第2電路構件2。間隔距離D之下限只要因應片材4P之厚度做適當設定即可，舉例而言可為片材4P之厚度T的10%以上且4000%以下。只要間隔距離D相對於片材4P之厚度T在所述範圍內，即可更易使片材4P進入第2電路構件間之間隙。間隔距離D舉例而言可為10μm以上且6mm以下，而亦可為10μm以上且2000μm以下。安裝構件由窄節距化、高密度安裝等觀點來看，間隔距離D舉例而言宜至少包含400μm以下(較佳為200μm以下，更佳為150μm以下或100μm以下)之部分。根據本發明之上述態樣，即使是在如所述間隔距離D較小時，仍可以高密封性整批密封電路構件。
在第1鄰接構件22之高度較第2鄰接構件23之高度更高時，第1鄰接構件22之高度相對於第2鄰接構件23之比率可為200%以上，亦可為300%以上。即使是在如所述高度相異甚大之情況下，只要利用片材4P，仍可整批密封該等第2電路構件2。第1鄰接構件22之高度係第1鄰接構件22之從第1電路構件1起算到距離第1電路構件1最遠之部分為止的距離，而第2鄰接構件23之高度係第2鄰接構件23之從第1電路構件1起算到距離第1電路構件1最遠之部分為止的距離。
第2電路構件2包含隔著凸塊3而搭載於第1電路構件1的中空構件(在圖式例中為基準構件21及第2鄰接構件23)。且於第1電路構件1與中空構件之間會形成內部空間S。中空構件係一必須在維持該內部空間S之狀態下予以密封(中空密封)的電子零件。中空構件可舉如RFIC、SAW、感應晶片(加速度感應器等)、壓電振動器晶片、晶體振動器晶片、MEMS器件等。中空構件以外之第2電路構件2可舉例如FBAR、BAW、晶片多層LC濾波器、介電質濾波器、積層陶瓷電容器(MLCC)等。
亦即，安裝構件可具有在各種第1電路構件1上搭載有第2電路構件2的晶片直接封裝(CoB)結構(包含晶片堆疊晶圓(CoW)、晶粒軟膜接合(CoF)、覆晶玻璃(CoG))、疊層晶片(CoC)結構、晶片封裝(CoP)結構及層疊封裝(PoP)結構。安裝構件亦可為多層安裝構件，即在搭載有第2電路構件2之第1電路構件1上進一步積層第1電路構件1及/或第2電路構件2。
凸塊(第1凸塊)3具有導電性，且第1電路構件1與中空構件係透過第1凸塊3而電連接。第1凸塊3的高度並無特別限定，可為例如5μm以上且150μm以下。第1凸塊3之材料同樣只要具有導電性則無特別限定，可舉例如銅、金、焊球等。
(片材之準備步驟(第2準備步驟))
在本步驟中，係準備具備熱硬化性片材41P及熱可塑性片材42P的片材(片狀密封材)4P(圖1)。在圖式例中，係顯示準備熱硬化性片材41P及熱可塑性片材42P一體化而成的片材4P之情形，但並不在此限，亦可各自分別準備熱硬化性片材41P及熱可塑性片材42P。在分別準備熱硬化性片材41P及熱可塑性片材42P時，亦可於後續之配置步驟中將雙方片材重疊製成積層體。此時，在第2準備步驟中僅是熱硬化性片材41P與熱可塑性片材42P尚未一體化而已，至於各片材之構成、以及安裝結構體之製造方法的各步驟之程序及條件仍與已一體化之片材4P的情形相同。
(片材4P(片狀密封材))
片材4P係整批密封多個第2電路構件2的構件。
片材4P只要係可將熱硬化性片材41P及熱可塑性片材42P在後續之配置步驟中以重疊之狀態下使用即可，而亦可包含該等片材41P、42P以外的其他片材(第3片材)。
根據片材4P，可將多個包含中空構件且經以各種間隔配置的第2電路構件2在維持中空構件之內部空間S的同時整批密封。通常間隔距離愈小，片狀密封材便會愈難進入電路構件彼此的間隙。惟，片材4P具有不會進入內部空間S之程度的彈性、與無論間隔距離大小皆可進入第2電路構件2間並伸展之程度的黏性。
使用片材4P時，即使多個第2電路構件2距離第1電路構件1之高度各異，仍可在維持中空構件之內部空間S的同時整批密封該等多個第2電路構件2。片材4P具有可於小間隙之中往第1電路構件1伸展之程度的黏性。因此，一旦成功進入第2電路構件2間，片材4P無論第2電路構件2之高度為何，皆可進展至到達第1電路構件1之表面。
片材4P是否進入內部空間S及第2電路構件2間，係大大取決於與第2電路構件2相對向的熱硬化性片材41P或與其鄰接之熱可塑性片材42P的黏彈性。因此，亦可針對熱硬化性片材41P及熱可塑性片材42P之至少一者，將在第2電路構件2密封時的溫度t下之構成片材之材料的損耗正切tanδ與儲存剪切彈性模數G’控制於特定範圍內。
舉例而言，可針對構成熱硬化性片材41P及熱可塑性片材42P之至少一片材之材料進行控制，使在第2電路構件2密封時的溫度t下之損耗正切tanδ滿足0.1以上且0.8以下，且使儲存剪切彈性模數G’滿足1×104 Pa以上且1×107 Pa以下。藉此，即易在維持內部空間S的同時整批密封多個第2電路構件2。尤其是在多個第2電路構件2的間隔距離或高度不同時，仍可易進行整批密封。
其中，基於易維持具有多樣形狀及配置的內部空間S之觀點，又較宜使構成熱硬化性片材之熱硬化性材料滿足上述損耗正切tanδ與儲存剪切彈性模數G’。尤其本發明之一實施形態之片材尤宜具備以具有上述損耗正切tanδ及儲存剪切彈性模數G’的熱硬化性材料所構成之熱硬化性片材。
另外，第2電路構件2密封時的溫度t係在維持內部空間S之狀態下，第2電路構件2之表面被片材4P覆蓋後的片材4P之溫度。
損耗正切tanδ係構成片材之材料於溫度t下的儲存剪切彈性模數G’與損耗剪切彈性模數(G”)之比：G”/G’。儲存剪切彈性模數G’及損耗剪切彈性模數G”可以依據JISK 7244-1：1998的黏彈性測定裝置來測定。具體而言，儲存剪切彈性模數G’及損耗剪切彈性模數G”係針對直徑8mm×厚度1mm之試驗片使用黏彈性測定裝置(例如TA Instruments公司製，ARES-LS2)在頻率1Hz、升溫速度10℃/分鐘之條件下進行測定。
另外，本說明書中，在針對熱硬化性片材41P及熱可塑性片材42P之各片材測定物性值等時，可分別以一體化前之各片材來製作試驗片，而難以一體化前之各片材來製作試驗片時，則亦可如上述使用從片材4P分離出之各片材。各片材之分離方法並無特別限制，舉例而言可藉由使片材4P中熱硬化性片材41P及熱可塑性片材42P之一者從另一片材剝離來分離，亦可去除另一片材並回收其中一片材。在測定物性值等時所使用之試驗片亦可從依上所述分離出之各片材來製作。惟，在各片材之厚度有過厚或不足的情況等難以從片材製作出試驗片之情況時，係針對從分別構成熱硬化性片材41P及熱可塑性片材42P的材料所製作而成之試驗片來測定物性值等。
(熱硬化性片材41P)
構成熱硬化性片材41P之熱硬化性材料在溫度t下之損耗正切tanδ1舉例而言可為0.1以上且0.6以下，亦可為0.1以上且0.4以下。且，熱硬化性材料在溫度t下之儲存剪切彈性模數G1’可為1×104 Pa以上且1×107 Pa以下，亦可為1×104 Pa以上且5×106 以下(例如1×105 Pa以上且5×106 Pa以下)，而亦可為1×104 Pa以上且1×106 Pa以下。
由絕緣性之觀點，熱硬化性片材41P之體積電阻率宜為1×108 Ω・cm以上，且1×1010 Ω・cm以上更佳。
熱硬化性片材41P之體積電阻率舉例而言可使用電阻率計(例如(股)三菱化學Analytech公司製，Hiresta UP)等市售之裝置來測定。
熱硬化性片材41P的厚度T1並無特別限制。其中，厚度T1以100μm以下為佳，70μm以下較佳，50μm以下更佳。藉此，即使是在第2電路構件2彼此之間隔距離較小時，仍可易進入該等之間，同時可使安裝結構體10低高度化。基於易維持內部空間S之觀點，厚度T1宜為5μm以上。熱硬化性片材41P之厚度T1係熱硬化性片材41P之主面間的距離。主面間的距離可將任意10處之距離平均化而求得。熱可塑性片材42P的厚度T2亦可依循T1之情況來求得。
另外，各片材41P及42P之厚度T1及T2、以及片材4P之厚度分別為對第1電路構件壓接前的厚度。
硬化前之熱硬化性材料在25℃下之延伸率(平均延伸率)並無特別限定，宜為50%以上且3000%以下。藉此，可使熱硬化性片材41P易進入第2電路構件2間。
另外，熱硬化性材料之延伸率係針對依循熱硬化性片材41P之情況片材化而成的30mm長、10mm寬及100μm厚之試驗片測定而得之值。首先，使用黏彈性測定裝置(例如TA Instruments公司製，ARES)，在25℃下，於固定Hencky應變模式之條件下，使用治具(Extensional Viscosity Fixture)，以剪切速度0.1s-1 測定延伸率。延伸率係試驗片產生龜裂時的試驗片之長度L1與試驗片的初始長度L0之差(＝L1-L0)相對於L0之比率(＝(L1-L0)/L0×100(%))。針對多片(例如5片)的試驗片測定延伸率並平均化來求得平均延伸率。
熱硬化性片材41P係由熱硬化性材料構成。熱硬化性材料(第1熱硬化性材料)可舉例如包含熱硬化性樹脂及硬化劑之樹脂組成物等。
密封前之熱硬化性樹脂可為未硬化狀態亦可為半硬化狀態。半硬化狀態係熱硬化性樹脂含有單體及/或寡聚物的狀態，即熱硬化性樹脂的三維交聯結構不夠發達的狀態。半硬化狀態之熱硬化性樹脂係處在所謂的B階段，即在室溫(25℃)下不溶於溶劑但硬化不完全的狀態。
熱硬化性樹脂並無特別限定，可舉如環氧樹脂、丙烯酸樹脂、酚樹脂、三聚氰胺樹脂、聚矽氧樹脂、脲樹脂、胺甲酸乙酯樹脂、乙烯酯樹脂、不飽和聚酯樹脂、酞酸二烯丙酯樹脂、聚醯亞胺樹脂等。該等可單獨使用1種，亦可將2種以上組合使用。其中又以環氧樹脂為佳。
環氧樹脂並無特別限定，譬如可使用雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚AD型環氧樹脂、雙酚A型環氧樹脂、加氫雙酚A型環氧樹脂、雙酚F型環氧樹脂、加氫雙酚F型環氧樹脂、苯酚酚醛型環氧樹脂、萘型環氧樹脂、脂環式脂肪族環氧樹脂、有機羧酸類的環氧丙基醚等。該等可單獨使用或可將2種以上組合使用。環氧樹脂可為預聚物，亦可為聚醚改質環氧樹脂、聚矽氧改質環氧樹脂等環氧樹脂與其他聚合物的共聚物。其中又宜為雙酚AD型環氧樹脂、萘型環氧樹脂、雙酚A型環氧樹脂及/或雙酚F型環氧樹脂。尤其，在耐熱性及耐水性優異且低價的觀點下，以雙酚A型環氧樹脂、雙酚F型環氧樹脂為宜。
環氧樹脂為了調節樹脂組成物之黏度，可相對於環氧樹脂整體含有0.1質量%以上且30質量%以下左右的1官能環氧樹脂，且該1官能環氧樹脂於分子中具有1個環氧基。這類的1官能環氧樹脂可使用苯基環氧丙基醚、2-乙基己基環氧丙基醚、乙基二乙二醇環氧丙基醚、二環戊二烯環氧丙基醚、2-羥乙基環氧丙基醚等。該等可單獨使用或可將2種以上組合使用。
樹脂組成物含有熱硬化性樹脂之硬化劑。硬化劑並無特別限定，譬如可使用酚系硬化劑(酚樹脂等)、二氰二胺系硬化劑(二氰二胺等)、脲系硬化劑、有機酸醯肼系硬化劑、多胺鹽系硬化劑、胺加成物系硬化劑、酸酐系硬化劑、咪唑系硬化劑等。該等可單獨使用或可將2種以上組合使用。硬化劑之種類可因應熱硬化性樹脂適當選擇。其中，從硬化時之低逸氣性、耐濕性、耐熱循環性等觀點來看，又宜使用酚系硬化劑。
硬化劑之量會因硬化劑種類而異。在使用環氧樹脂時，譬如可使用以每1當量環氧基計，硬化劑之官能基當量數為0.001當量以上且2當量以下，並且0.005當量以上且1.5當量以下之量的硬化劑。
另，二氰二胺系硬化劑、脲系硬化劑、有機酸醯肼系硬化劑、多胺鹽系硬化劑、胺加成物系硬化劑為潛伏性硬化劑。潛伏性硬化劑的活性溫度可為60℃以上，亦可為80℃以上。且，活性溫度可為250℃以下，更可為180℃以下。當活性溫度在所述範圍內時，可易製得可在活性溫度以上之下迅速硬化的樹脂組成物。
本說明書中，活性溫度係藉由潛伏性硬化劑及/或硬化促進劑的作用使熱硬化性樹脂急速加快硬化的溫度。
樹脂組成物亦可含有上述以外的第三成分。第三成分可舉如熱可塑性樹脂、無機充填劑、硬化促進劑、聚合引發劑、離子捕捉劑、阻燃劑、顏料、矽烷耦合劑、觸變性賦予劑等。
熱可塑性樹脂可作為片化劑摻混。使樹脂組成物片化，可提升密封步驟中之處理性，同時可抑制樹脂組成物的垂流等，較容易維持內部空間S。
熱可塑性樹脂之種類可舉例如丙烯酸樹脂、苯氧樹脂、聚烯烴、聚胺甲酸乙酯、聚醚、聚酯、聚醯亞胺、聚乙酸乙烯酯或其皂化物(亦包含聚乙烯醇)、丁醛樹脂、聚醯胺、聚氯乙烯、聚二氯亞乙烯、纖維素、熱可塑性環氧樹脂、熱可塑性酚樹脂等。其中基於作為片材化劑之機能優異的觀點，又以丙烯酸樹脂較佳。熱可塑性樹脂的量可以熱硬化性樹脂每100質量份為5質量份以上且200質量份以下，亦可為10質量份以上且100質量份以下。
熱可塑性樹脂添加至樹脂組成物時的形態並無特別限定。熱可塑性樹脂舉例而言亦可為平均粒徑為0.01μm以上且200μm以下(或0.01μm以上且100μm以下)之粒子。上述粒子可具有內核外殼結構。此時，內核譬如可為含有源自選自於由(甲基)丙烯酸正丁酯、(甲基)丙烯酸異丁酯及(甲基)丙烯酸三級丁酯所構成群組中之至少1個單體之單元的聚合物，亦可為含有源自其他(甲基)丙烯酸酯之單元的聚合物。外殼層譬如可為(甲基)丙烯酸甲酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸異丁酯或(甲基)丙烯酸三級丁酯、(甲基)丙烯酸等單官能單體與1,6-己二醇二丙烯酸酯等多官能單體的共聚物。又，亦可將已分散或溶解於溶劑的高純度熱可塑性樹脂添加至樹脂組成物。
此外，本說明書中，係將丙烯酸酯及甲基丙烯酸酯統稱為(甲基)丙烯酸酯，且將丙烯酸及甲基丙烯酸統稱為(甲基)丙烯酸。
且，本說明書中，平均粒徑係體積基準之粒度分布中累積體積50%的粒徑(D50，以下亦同)。
無機充填劑可舉如熔融二氧化矽等二氧化矽、滑石、碳酸鈣、鈦白、氧化鐵紅、碳化矽、氮化硼(BN)、氧化鋁等。其中，以低價之觀點宜為熔融二氧化矽。無機充填劑的平均粒徑(D50)例如為0.01μm以上且100μm以下。無機充填劑的量可以熱硬化性樹脂每100質量份為1質量份以上且5000質量份以下，亦可為10質量份以上且3000質量份以下。
硬化促進劑並無特別限定，可舉如改質咪唑系硬化促進劑、改質脂肪族多胺系促進劑、改質多胺系促進劑等。硬化促進劑亦可作為與環氧樹脂等樹脂之反應產物(加成物)使用。該等可單獨使用或可將2種以上組合使用。從保存穩定性的觀點來看，硬化促進劑之活性溫度宜為60℃以上，更宜為80℃以上。且，活性溫度可為250℃以下，亦可為180℃以下。
硬化促進劑之量會因硬化促進劑種類而異。通常，可以環氧樹脂每100質量份為0.1質量份以上且20質量份以下，亦可為1質量份以上且10質量份以下。另，將硬化促進劑作為加成物使用時，硬化促進劑之量表示硬化促進劑以外之成分(環氧樹脂等)除外的硬化促進劑之淨重。
聚合引發劑係利用光照射及/或加熱展現硬化性。聚合引發劑可使用自由基產生劑、酸產生劑、鹼產生劑等。具體上可使用二苯基酮系化合物、羥基酮系化合物、偶氮化合物、有機過氧化物、芳香族鋶鹽、脂肪族鋶鹽等鋶鹽等。聚合引發劑的量可以環氧樹脂每100質量份為0.1質量份以上且20質量份以下，亦可為1質量份以上且10質量份以下。
第1熱硬化性材料之黏彈性(亦即損耗正切tanδ)舉例而言可透過熱硬化性片材41P之材料來調整。例如變更片材化劑即熱可塑性樹脂之量或種類，可使損耗正切tanδ變化。其中又若使用苯氧樹脂，可易縮小儲存剪切彈性模數G’，增大tanδ。
熱硬化性片材41P可為單層結構亦可為二層以上之多層結構。若為多層結構，則至少鄰接之二層亦可為組成(構成成分之種類及/或含量等)相異者。各成分之含量可使各層含量滿足上述範圍。各層之厚度可調節成使熱硬化性片材41P之厚度T1滿足上述範圍。
(熱可塑性片材42P)
熱可塑性片材42P與熱硬化性片材41P之間亦可配置有該等以外的第3片材。不過，為了易在維持中空構件之內部空間S的同時整批密封多個第2電路構件2，宜使熱可塑性片材42P與熱硬化性片材41P鄰接。
熱可塑性片材42P的厚度並無特別限制。由更易在維持內部空間S的同時，使片材4P易於追隨多個第2電路構件間之間隙的觀點，熱可塑性片材42P之厚度T2宜為50μm以上且500μm以下，而100μm以上且400μm以下更佳。
熱可塑性片材42P係由具有熱可塑性之各種材料(熱可塑性材料)構成。熱可塑性材料可使用熱可塑性樹脂、或含有熱可塑性樹脂與添加劑等之樹脂組成物，但只要具有熱可塑性則不限於該等。
熱可塑性樹脂可使用例示作為熱硬化性片材41P之片化劑的熱可塑性樹脂。且，熱可塑性樹脂可使用乙烯樹脂或橡膠狀聚合物等。熱可塑性樹脂亦可使用具有熱熔接著性之物。熱可塑性樹脂中，宜為聚烯烴樹脂、聚胺甲酸乙酯樹脂、乙烯樹脂(乙烯-乙酸乙烯酯共聚物等)、聚酯樹脂、聚醯胺樹脂等，而該等樹脂中，更宜為具有熱熔接著性之物。其中，由易使片材4P追隨第2電路構件間之間隙，而易將熱可塑性片材42P從熱硬化性片材41P之硬化物順利剝離之觀點，又以聚烯烴樹脂較佳，而由黏彈性之平衡優異的觀點，則以聚胺甲酸乙酯樹脂較佳。熱可塑性樹脂可單獨使用一種或可組合二兩以上使用。
構成熱可塑性片材42P之熱可塑性材料(熱可塑性樹脂等)之熔點(或玻璃轉移溫度)tm 宜為溫度t以下，且以較溫度t更低為佳。熔點(或玻璃轉移溫度)tm 例如為50℃以上且150℃以下，且宜為50℃以上且130℃以下。在熱可塑性材料之熔點(或玻璃轉移溫度)tm 在所述範圍內時，即易在第1密封步驟中確保片材4P之追隨性，同時易在熱可塑性片材之去除步驟中，透過剝離等來去除熱可塑性片材42P。
另外，熱可塑性材料之熔點(或玻璃轉移溫度)tm 係使用熱可塑性片材之試驗片，於升溫速度10℃/分鐘之條件下，以示差掃描熱量測定法(JIS K7121)來測定。
熱可塑性片材可含有各種添加劑，例如充填劑、塑化劑、阻燃劑、脫模劑、顔料等。熱可塑性片材可含有一種添加劑，亦可含有二種以上。
熱可塑性材料之黏彈性(亦即損耗正切tanδ)例如可透過熱可塑性片材42P之構成成分來調整。例如藉由變更熱可塑性樹脂或添加劑之種類或添加劑之量，或在使用多種熱可塑性樹脂時變更各樹脂之比率，可使損耗正切tanδ變化。
熱可塑性材料在溫度t下之損耗正切tanδ2例如可從針對tanδ1所記載之範圍中選擇，亦可設為大於0.6。tanδ2可設為大於0.9且在2以下，亦可設為1以上且2以下。又，熱可塑性材料在溫度t下之儲存剪切彈性模數G2’可從針對G1’所記載之範圍中選擇，可設為0.5×104 Pa以上且1×107 Pa以下，亦可設為1×104 Pa以上且1×106 Pa以下。
熱可塑性片材42P可為單層結構亦可為二層以上之多層結構。若為多層結構，則至少鄰接之二層亦可為組成(構成成分之種類及/或含量等)相異者。各層之厚度可調節成使熱可塑性片材42P之厚度T2滿足上述範圍。若為多層結構，例如可於至少與熱硬化性片材41P相接之層(層A1)使用易使片材4P追隨第2電路構件間之間隙且易將熱可塑性片材42P從熱硬化性片材41P之硬化物順利去除的熱可塑性樹脂，並可於與層A1鄰接之層(層A2)使用黏彈性之平衡優異的熱可塑性樹脂。
熱可塑性材料中，以熱可塑性材料形成之片材的50%模數宜為8MPa以下，亦可為3MPa以上且8MPa以下。此時，即使是微細的間隙仍可使片材4P追隨。且，以熱可塑性材料形成之片材之斷裂強度宜為10MPa以上，亦可為10MPa以上且30MPa以下。以熱可塑性材料形成之片材之斷裂伸度宜為100%以上(例如100%以上且1000%以下)，亦可為200%以上且1000%。在將可使片材表現所述斷裂強度及/或斷裂伸度之熱可塑性材料用於熱可塑性片材42P時，即使是微細的間隙仍可使片材4P追隨，同時在之後的去除步驟中亦易從熱硬化性片材41P之硬化物將熱可塑性片材42P去除而不殘留。其中，本發明之一實施形態之片材又宜具備以表現上述50%模數、斷裂強度及斷裂伸度的熱可塑性材料所構成之熱可塑性片材，且尤宜為以所述熱可塑性片材與具有上述損耗正切tanδ及儲存剪切彈性模數G’的熱硬化性材料所構成之熱硬化性片材一體化而成的片材。
50%模數、斷裂強度及斷裂伸度係使用以熱可塑性材料形成之厚度100μm的試驗片來測定。試驗片通常使用依循熱可塑性片材42P之情況片材化而成的厚度100μm、寬度15mm者。測定係在夾具間50mm且拉伸速度200mm/分鐘之條件下進行。此外，測定只要使用市售之拉伸試驗機即可。斷裂伸度係試驗片斷裂時之長度L2與試驗片的初始長度L0之差(＝L2-L0)相對於L0之比率(＝(L2-L0)/L0×100(%))。針對多片(例如5片)的試驗片測定各物性並平均化來求得平均值。上述50%模數、斷裂強度及斷裂伸度之範圍皆為平均值。
於25℃下，熱可塑性材料之延伸率(平均延伸率)例如為250%以上，可為300%以上，亦可為500%以上或1000%以上。在熱可塑性材料具有所述延伸率時，即使是微細的間隙仍可使片材4P追隨。熱可塑性材料之延伸率的上限並無特別限制，而由在去除步驟中易從熱硬化性片材41P之硬化物將熱可塑性片材42P去除而不殘留之觀點，宜為2000%以下。
另外，熱可塑性材料之延伸率除了可在25℃下針對依循熱可塑性片材42P之情況片材化而成的試驗片測定之外，亦可依循熱硬化性材料之延伸率的情況來測定。針對多片(例如5片)的試驗片測定延伸率並平均化來求得平均延伸率。
(其他)
片材4P整體之厚度T並無特別限定，而基於易使密著於第2電路構件2之表面的觀點，宜為55μm以上且1500μm以下，可為100μm以上且1000μm以下，亦可為100μm以上且500μm以下。
片材4P在具備第3片材時，例如構成第3片材之材料在溫度t下之損耗正切tanδ3可為0.2以上且1.0以下，而儲存剪切彈性模數G3’可為1×104 Pa以上且1×107 Pa以下。且，在片材4P中，熱硬化性片材41P係配置於最外層且與第1電路基板1相對向，而亦可於熱硬化性片材41P之相反側的最外層配置第3片材。第3片材可為單層結構亦可為二層以上之多層結構。
片材4P之製造方法無特別限定。片材4P可分別將各片材41P及42P製出後進行積層(積層法)來形成，亦可將各片材之材料依序塗佈(塗佈法)來形成。舉例而言，可於熱可塑性片材42P的其中一表面塗佈熱硬化性片材41P之材料來製作出片材4P。
在積層法中，各片材41P及42P例如係以包含下列步驟之方法來形成：分別調製出含有各片材之材料的溶劑糊或無溶劑糊(以下僅統稱為糊料)之步驟；及，由上述糊料形成各片材之步驟(形成步驟)。且，熱可塑性片材42P可利用擠製成形法等公知的熱可塑性片材之成形法來形成。以所述方法來分別形成熱硬化性片材41P及熱可塑性片材42P後，依序積層。糊料含有預膠化劑時，係於形成步驟時會進行膠化。膠化係在將糊料進行薄膜化後，在低於熱硬化性片材41P之材料的硬化溫度(例如70℃以上且150℃以下)之下，將薄膜加熱1分鐘~10分鐘來進行。
而在塗佈法中，係以上述方法，例如形成熱可塑性片材42P後，於該熱可塑性片材42P之表面塗佈含有熱硬化性片材41P之材料的糊料而形成熱硬化性片材41P。此時，可於形成步驟時進行膠化。膠化可在由各糊料分別形成薄膜後再逐次實施，而亦可在形成薄膜之積層體後實施。
使用糊料時，各層(薄膜)例如可以模具、輥塗機、刮刀片等來形成。此時，可將糊料之黏度調整成10mPa・s以上且10000mPa・s以下。使用溶劑糊時，之後亦可在70℃以上且150℃以下、1分鐘以上且10分鐘以下之間進行乾燥以去除溶劑。上述膠化與溶劑之去除可同時實施。
(配置步驟)
在本步驟中，係將熱硬化性片材41P與熱可塑性片材42P配置於安裝構件，且配置成於熱可塑性片材42P與第1電路構件1之間包夾熱硬化性片材41P(圖2)。此時，將熱硬化性片材41P與熱可塑性片材42P之積層體(亦包含片材4P)配置成覆蓋多個第2電路構件2即可。
在熱硬化性片材41P與熱可塑性片材42P尚未一體化時，在本步驟中，以使熱硬化性片材41P與第2電路構件2相對向之方式，於安裝構件上將熱硬化性片材41P與熱可塑性片材42P重疊配置即可。使用第3片材時，在本步驟中可配置於預定之位置。各片材可於安裝構件上重疊，亦可預先疊合再配置於安裝構件上。
在使用如片材4P般熱硬化性片材41P與熱可塑性片材42P一體化而成者時，係以使熱硬化性片材41P與第2電路構件2相對向之方式，將一片片材4P配置於安裝構件上。
(第1密封步驟)
在本步驟中，係在將熱硬化性片材41P與熱可塑性片材42P之積層體(亦包含片材4P)對第1電路構件1壓接的同時(圖3及圖4)，將片材4P加熱而密封第1電路構件1上的第2電路構件2，並使熱硬化性片材41P硬化而轉變成第1硬化層41(圖5)。藉此可維持內部空間S並同時將第2電路構件2密封。依上所述以積層體密封第2電路構件2時，熱可塑性片材42P亦會追隨第2電路構件2之形狀而變形(或成形)。該熱可塑性片材42P之變形可使熱硬化性片材41P亦追隨第2電路構件2之形狀。因此，由熱硬化性片材41P硬化所形成的第1硬化層41亦具有對應第2電路構件2之形狀的凹凸。
更具體說明如下：首先，將片材4P對第1電路構件1壓接後，便會如圖3所示，片材4P即進入多個配置於第1電路構件1上的第2電路構件2間之間隙。再繼續進行壓接後，便會如圖4所示，片材4P會伸展而以密著於第2電路構件2之表面的方式充填於第2電路構件2間之間隙。藉由熱可塑性片材42P之塑性變形可使熱硬化性片材41P沿著第2電路構件2間之間隙的形狀追隨的同時，藉由熱硬化性片材41P的高密著性可使熱硬化性片材41P沿著第2電路構件2間之間隙的形狀固著。且，藉由熱可塑性片材42P可使片材4P伸展而不破裂，因此可確保高密封性。
片材4P對第1電路構件1之壓接舉例而言可在低於片材4P中所含熱硬化性片材41P(具體而言為熱硬化性片材41P所含熱硬化性材料)的硬化溫度之下將片材4P一邊加熱一邊進行。藉此，片材4P可與第2電路構件2表面密接，並可輕易地伸展達至第2電路構件2彼此之間的第1電路構件1之表面，從而提高第2電路構件2密封的可靠性。
壓接時的加熱條件無特別限定，視壓接方法或熱硬化性樹脂種類適當設定即可。上述加熱例如係在40℃以上且200℃以下、或在50℃以上且180℃以下(例如60℃以上且160℃以下)進行。加熱時間並無特別限制，例如為1秒~300分鐘(或3秒~300分鐘)。
且，壓接可在加壓氣體環境(較0.1MPa高之壓力下)下進行，可在大氣壓下進行，亦可在減壓氣體環境(例如10Pa以上且0.05MPa以下或50Pa以上且3kPa以下)下進行。
壓接只要可將片材壓接至電路基板上即可，可以公知之方法來進行。壓接例如可以壓機(熱壓機等)來進行，亦可以層合機等來進行。且，亦可一邊從片材4P之與第1電路基板1相反之側對片材4P加壓，使片材4P沿著第2電路基板2之凹凸。又，亦可一邊將片材4P與第1電路基板1之間的空間減壓，使片材4P沿著第2電路基板2之凹凸。在任一情況下，一邊將片材4P加熱一邊進行，便可易使片材4P追隨第2電路基板2之凹凸形狀。
另外，第2電路構件密封時的片材4P之溫度t可替代為第1密封步驟中對片材4P之加熱機構的設定溫度。片材4P之加熱機構為壓機時，加熱機構的溫度為壓機之設定溫度。片材4P的加熱機構為加熱第1電路構件1的加熱機時，加熱機構之溫度則為第1電路構件1之加熱機的設定溫度。溫度t可視片材4P之材質等變更，譬如為室溫+15℃(40℃)至200℃之間。具體來說，溫度t例如為50℃以上且180℃以下，且可為60℃以上且160℃以下。且，進行壓接的時間例如為1秒以上且300分鐘以下，亦可為3秒以上且300分鐘以下。在第2電路構件2密封時，熱硬化性片材41P可為未硬化狀態亦可為半硬化狀態。且，由易確保片材4P對第2電路構件間之間隙的高充填性之觀點，溫度t宜為較構成熱可塑性片材42P的熱可塑性材料之熔點(或玻璃轉移溫度)tm 更高之溫度。
接著，亦可視需要於上述硬化溫度下加熱片材4P，使片材4P中之熱硬化性片材41P硬化，而形成以硬化物41形成之密封材。藉此可密封第2電路構件2。片材4P之加熱(熱硬化性片材41P之硬化)條件只要因應熱硬化性片材41P所含熱硬化性材料之種類而適當設定即可。熱硬化性片材41P之硬化例如係在50℃以上且200℃以下(或120℃以上且180℃以下)進行。加熱時間並無特別限制，例如為1秒~300分鐘(或60分鐘~300分鐘)。雖亦會依構成熱可塑性片材42P的熱可塑性材料之種類而定，但由維持對第2電路構件間之間隙的高充填性之觀點，熱可塑性片材42P在使熱硬化性片材41P硬化期間宜已熔融或軟化。亦即，宜以熱可塑性材料之玻璃轉移溫度(或熔點)以上之溫度使熱硬化性片材41P硬化。
壓接與熱硬化性片材41P之硬化可個別實施，亦可同時實施。譬如，可在減壓氣體環境下以低於熱硬化性片材41P中所含熱硬化性材料之硬化溫度之溫度進行壓接後，解除減壓，在大氣壓下進一步以高溫加熱，使熱硬化性片材41P硬化。或是可在大氣壓下以低於熱硬化性片材41P中所含熱硬化性材料之硬化溫度之溫度進行壓接後，進一步以高溫加熱，使熱硬化性片材41P硬化。亦可在減壓氣體環境下，以硬化溫度予以壓接而在減壓中使熱硬化性片材41P硬化。
另外，第1密封步驟中硬化物41亦可未完全熱硬化，只要具有可在之後實施的去除步驟中去除熱可塑性片材的硬度即可。此時，例如只要在去除熱可塑性片材後再使硬化物41完全硬化即可。且，例如要實施後述之第2密封步驟時，亦可於第2密封步驟中使硬化物41完全硬化。
(熱可塑性片材之去除步驟)
在本步驟中，係從於第1密封步驟中由熱硬化性片材41P硬化所形成的第1硬化層41去除熱可塑性片材42P(圖6)。藉此即可製得第2電路構件已被第1硬化層41密封之安裝結構體10(圖7)。熱可塑性片材之去除手段例如可利用溶解進行去除，亦可利用剝離進行去除。利用剝離進行去除可為化學性剝離，亦可為物理性剝離。且，在第一次的去除手段中有熱可塑性片材之殘渣產生時，亦可利用其他去除手段來去除殘渣。此外，圖6中係顯示利用剝離去除熱可塑性片材之情形。
以下，更具體說明利用物理性剝離進行去除之情況。
熱可塑性片材42P之剝離例如宜在構成熱可塑性片材42P之熱可塑性材料之熔點或玻璃轉移溫度以下、譬如係在40℃以下、或在室溫(具體而言為20℃以上且35℃以下)之溫度下進行。若為所述溫度，則熱可塑性片材42P之黏性低而彈性高。且，在第1密封步驟中，熱硬化性片材41P硬化而黏著性降低。因此，可利用熱可塑性片材42P之高彈性，而輕易使熱可塑性片材42P從第1硬化層41剝離。藉此，還可抑制第1硬化層41之破裂。
(被膜形成步驟)
在熱可塑性片材之去除步驟之後，亦可視需要於第1硬化層41上形成被膜(圖8~圖10)。將該步驟稱為被膜形成步驟。被膜亦可含有具有導電性、散熱性、電磁波屏蔽性及/或電磁波吸收性等機能性之層(機能層)。其中，又以被膜含有具有導電性、電磁波屏蔽性及/或電磁波吸收性等機能的機能層時較能屏蔽欲從外部入侵的電磁波，而可抑制電路構件間之電性干擾。且，由於機能層亦可僅形成於必要之部分，因此可有效消除電路構件間之電性干擾。
被膜亦可含有由硬化性材料(第2硬化性材料)硬化所形成的第2硬化層。第2硬化層可形成於第1硬化層上，亦可形成於機能層上。
被膜可為1層，亦可具有2層以上。譬如，被膜可僅具有機能層，可僅具有第2硬化層，亦可具有機能層及第2硬化層兩者。被膜形成步驟可包含機能層形成步驟及/或第2硬化層形成步驟(第2密封步驟)。在被膜含有機能層與第2硬化層時，可於第1硬化層與第2硬化層之間配置機能層，亦可於第1硬化層41與機能層之間配置第2硬化層。
當被膜為第2硬化層時，第2電路構件2會被第1硬化層41與由第2硬化性材料硬化所形成之第2硬化層50密封(圖8)。
圖9中係展示安裝結構體210，該安裝結構體210於第1硬化層41上形成有具有導電性之電磁波屏蔽層260。在安裝結構體210中，於第1電路構件1與中空構件的第2電路構件2之間，係以凸塊(第1凸塊)3而形成有內部空間S。第2電路構件2係於維持內部空間S之狀態下被第1硬化層41及機能層260密封。
電磁波屏蔽層260亦可與配置於第1電路構件1表面的第2凸塊電連接。此時，第2凸塊係與設於第1電路構件1內的導體電連接。藉此，在被膜形成步驟中，電磁波屏蔽層260會與導體電連接。藉由設置電磁波屏蔽層260，可屏蔽電磁波，而可抑制電路構件間之電性干擾。
圖10中係展示安裝結構體310，該安裝結構體310於第1硬化層41上形成有電磁波屏蔽層260，且於電磁波屏蔽層260上形成有由第2硬化性材料硬化所形成之第2硬化層250。在圖10中係在形成有第2硬化層250這點與圖9不同，此外皆相同。
在以片狀密封材密封電路構件時，片狀密封材會優先具有不進入內部空間而進入電路構件間之小間隙的物性，因此密封後的密封材之表面狀態及物性的選擇性較低。舉例而言，片狀密封材會變成充填於電路構件間之間隙的狀態，但表面有時會有形成難以控制形狀之凹凸。
在本發明之上述態樣中，係在維持內部空間的同時使用片材4P密封第2電路構件後，將熱可塑性片材42P去除，因此可於第2電路構件2上隔著第1硬化層41形成其他材料之被膜。舉例而言，形成機能層時可賦予安裝結構體各種機能。又，在進行第2密封步驟時，可將第2電路構件2連同第1硬化層41一起以其他材料(亦即第2硬化性材料)再度密封。對於該等被膜，並不需要在維持內部空間的同時進行密封時所尋求之特性，因此可提升材料之選擇性。且，亦可易使第1硬化層41上之凹凸平坦化、或易使密封材之表面變得平滑等易控制密封後的密封材之狀態、或易調節密封材之厚度、或易賦予其他機能性。此外，形成被膜時，可為第1硬化層41整面亦可為一部分。且，根據本發明之上述實施形態，由於會去除熱可塑性片材42，因此即使形成被膜，仍可縮小形成於電路構件上的層整體之厚度。因此可將安裝結構體低高度化。且，相較於使用糊料或片材等時，利用氣層法或鍍覆法使用導電性材料等來形成被膜(機能層等)時，更能縮小電磁波屏蔽層260等被膜(機能層等)之厚度。因此由該等觀點來看，亦可將安裝結構體低高度化。由於可縮小機能層之厚度，因此可減少電磁波屏蔽層等機能層之構成材料的使用量，在成本面亦有利。
第2硬化性材料可使用公知之物。第2硬化性材料可使用光硬化性材料，亦可使用熱硬化性材料。且，硬化性材料可為液態，亦可為片狀。光硬化性材料可使用例如包含光硬化性樹脂及硬化劑等之樹脂組成物。熱硬化性材料可舉例如例示作為第1熱硬化性材料之物。第2硬化性材料中，熱硬化性材料可與第1熱硬化性材料相同，亦可與其不同。且，熱硬化性材料亦可為具有如導電性、散熱性、電磁波屏蔽性、電磁波吸收性等機能性的硬化性材料。第2硬化層250例如可於第1硬化層41上或於電磁波屏蔽層260等機能層上塗佈或充填硬化性材料並使其硬化來形成。且，亦可將片狀之第2硬化性材料配置於第1硬化層41上或機能層上並使其硬化來形成第2硬化層250。亦可將機能層與第2硬化性材料之片材的積層體配置於第1硬化層41上並使第2硬化性材料硬化來形成第2硬化層。
構成電磁波屏蔽層260之材料可舉具有導電性、電磁波屏蔽性及/或電磁波吸收性者等。電磁波屏蔽層260具有導電性，故一般具有電磁波屏蔽性。具有導電性之材料可為具有導電性之硬化性材料。硬化性材料可舉例示作為第2硬化性材料之物。硬化性材料與第2硬化性材料之情況一樣，可為液態亦可為片狀。使用硬化性材料時，電磁波屏蔽層260為硬化性材料的硬化物。硬化性材料中亦可添加導電材、屏蔽及/或吸收電磁波之添加劑等。所述添加劑可舉導電性碳材料、金屬材料(金屬單體、合金、導電性金屬化合物等)等。添加劑可單獨使用一種，亦可組合二種以上。添加劑亦可為粒狀及/或纖維狀。於電磁波屏蔽層260使用硬化性材料時，例如可於第1硬化層41上塗佈或充填具有導電性之硬化性材料並使其硬化來形成電磁波屏蔽層260。
電磁波屏蔽層260中亦可使用金屬材料。金屬材料可舉金屬單體(銀、銅等)、合金(銀合金、銅合金等)、導電性金屬化合物(氧化物、氮化物等)等。使用金屬材料時，電磁波屏蔽層260例如可利用氣相法及/或鍍覆法等來形成。氣相法可舉例如蒸鍍、離子鍍、離子束沉積、濺鍍等。亦可視需要組合選自於該等氣相法之二種以上。又，鍍覆法可舉如電鍍、無電鍍等。亦可視需要組合多種鍍覆法。氣相法及鍍覆法可分別依金屬材料之種類，以公知之手法及條件來進行。
被膜的厚度例如為10nm以上且500μm以下。被膜的厚度例如為1μm以上且500μm以下，可為5μm以上且300μm以下，亦可為10μm以上且100μm以下。在利用氣相法及/或鍍覆法來形成機能層時，機能層之厚度例如可為10nm以上且50μm以下，亦可為10nm以上且30μm以下。
設置第2凸塊時，例如可為利用鍍覆技術所形成之鍍覆凸塊，亦可為利用網版印刷等所形成之凸塊，而亦可為所謂柱形凸塊(stud bumps)。柱形凸塊譬如可將金屬線之前端加熱形成球後，將該球部分接合至第1電路構件1之預定位置，並在拉伸金屬線的同時將其切斷來形成。柱形凸塊例如亦可為柱形金凸塊。
此時，導體係配置於第1電路構件1之內部，而與第2凸塊以及例如未示於圖式中之接地電極連接。導體例如可以導電性糊或金屬粒子等來形成。
亦可於密封步驟之後或被膜形成步驟後，將所製得之安裝結構體10進行單片化步驟，將其切割。單片化步驟亦可連同第2電路構件一起進行。
實施例
以下，基於實施例及參考例具體說明本發明，惟本發明不受限於以下實施例。
《實施例1》
於玻璃環氧基板(第1電路構件，50mm見方，厚度0.2mm)上，將4個同型的SAW晶片A、B、C、D(第2電路構件，1.1mm×1.1mm，高度0.2mm)透過金凸塊(直徑100μm，高度20μm)並排搭載，而製得安裝構件。SAW晶片A與B之間的間隔距離D1為0.4mm，SAW晶片B與C之間的間隔距離D2為0.1mm，SAW晶片C與D之間的間隔距離D3為0.2mm。將所得安裝構件用積層片材(熱硬化性片材(第1層)與熱可塑性片材(第2層)之積層體)密封。在密封步驟中，將積層片材配置成熱硬化性片材(第1層)之面與第2電路構件側相接，並一邊於120℃(密封溫度)下加熱積層片材，一邊於減壓氣體環境下(200Pa)加壓1分鐘。之後，在150℃、1atm(≒0.1MPa)、180分鐘之條件下於烘箱內加熱後，冷卻至室溫後再剝離熱可塑性片材(第2層)，而製得安裝結構體。
積層片材係使用將熱硬化性片材(厚度12μm)與熱可塑性片材(厚度250μm)以熱積層積層而成者。熱可塑性片材係使用烯烴系樹脂片材。熱硬化性片材係使用以以下比率(質量基準)含有以下成分之樹脂組成物，利用塗佈法製作而成。
環氧樹脂(熱硬化性樹脂)：100份
苯酚酚醛(硬化劑)：60份
丙烯酸樹脂(熱可塑性樹脂)：60份
熔融球狀二氧化矽(無機充填劑)：100份
咪唑(硬化促進劑)：2份
另外，針對構成製成積層片材前的熱硬化性片材及熱可塑性片材之各材料，分別以所述程序測定物性值。結果針對硬化前的熱硬化性材料測出之在25℃下的延伸率為150%，在SAW晶片密封時的溫度t＝120℃下之損耗正切tanδ1為0.1，儲存剪切彈性模數G1’為2×105 Pa。熱可塑性材料在25℃下之50%模數為7.0MPa，斷裂伸度為600%，斷裂強度為25.0MPa，熔點(tm )為100℃。
《參考例1》
使用皆具有熱硬化性之第1層及第2層的積層體作為積層片材，並且不在冷卻後進行剝離，除此之外依與實施例1相同方式製得安裝結構體。積層片材係使用：以在實施例1所用之熱硬化性片材(厚度12μm)作為第1層，且第2層使用以表1所示比率含有表1所示成分之樹脂組成物，並以塗佈法製作而成的熱硬化性片材(厚度250μm)。將雙方熱硬化性片材疊合，並依與實施例1之情況相同方式進行熱積層而形成積層片材。此外，參考例1所用苯氧樹脂係熱可塑性樹脂。就構成各片材之材料，分別以所述程序測定物性值。
《評估》
針對實施例及參考例進行下述評估。
(1)密封性
針對安裝結構體，就SAW晶片之間隔距離D1、D2及D3的各部分，從晶片下(基板背面)確認中空密封狀態，並以下述基準評估中空密封性。
A：無因未充填而造成之孔隙或樹脂進入，中空密封性充足。
B：雖無樹脂侵入，但於一部分發現因未充填而造成的極小孔隙。
C：晶片下有樹脂侵入。
D：有因樹脂未充填而造成之大孔隙產生。
(2)剝離性
觀察剝離第2層後的安裝結構體之第1硬化層(第1層)的表面(剝離後之密封材表面)，並以下述基準評估第2層之剝離性(去除性)。
A：成功從第1層表面將第2層去除而不殘留。
B：嘗試從第1層將第2層剝離，但未能剝離。
將實施例及參考例之結果列於表1。並於表1中列出各片材或構成其之材料的物性值、熱硬化性片材之原料組成及密封溫度。
[表1]
如表1所示，與參考例相比，在實施例更能獲得高度中空密封性，並且從第1層將第2層剝離之剝離性亦高。更具體而言，在實施例1中，已確認無因未充填而造成之孔隙或樹脂進入，中空密封性充足。且觀察了安裝結構體之硬化層表面(剝離後之密封材表面)，還確認了有成功將熱可塑性片材去除而不殘留。在參考例1中，確認過安裝結構體之中空密封性後，確認了在SAW晶片B與C之間有因樹脂未充填而造成之大孔隙產生，而中空密封性不足。
吾等已就本發明以目前較佳實施態樣進行說明，惟不得將上述揭示作限定性解釋。對本發明所屬技術領域中之技藝人士來說參閱上述揭示即可進行各種變形及變更，理應自明。因此，在未脫離本發明之核心精神及範圍下所有變形及變更即可解釋為包含於所附申請專利範圍中。
產業上之可利用性
本發明之上述態樣之製造方法及片材可在維持內部空間的同時整批密封多個電路構件。尤其是在以狹窄間隔或不同間隔配置多個電路構件時，及/或在配置不同高度的多個電路構件時，仍可在維持內部空間的同時整批密封。因此，上述製造方法及片材適用於各種用途上的電路構件之密封。
1‧‧‧第1電路構件
2‧‧‧第2電路構件
10、110、210、310‧‧‧安裝結構體
21‧‧‧基準構件
22‧‧‧第1鄰接構件
23‧‧‧第2鄰接構件
3‧‧‧凸塊(第1凸塊)
4P‧‧‧片材
41P‧‧‧熱硬化性片材
42P‧‧‧熱可塑性片材
41‧‧‧熱硬化性片材之硬化物(密封材)(第1硬化層)
50、250‧‧‧第2硬化性材料之硬化物(第2硬化層)
260‧‧‧電磁波屏蔽層
S‧‧‧內部空間
圖1係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的第1準備步驟及第2準備步驟的說明圖。
圖2係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的配置步驟的說明圖。
圖3係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的第1密封步驟的說明圖。
圖4係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的第1密封步驟的說明圖。
圖5係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的第1密封步驟的說明圖。
圖6係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的熱可塑性片材之去除步驟的說明圖。
圖7係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的熱可塑性片材之去除步驟的說明圖。
圖8係以安裝構件或安裝結構體之截面，示意顯示本發明一實施形態之製造方法中的被膜形成步驟的說明圖。
圖9係以安裝構件或安裝結構體之截面，示意顯示本發明其他實施形態之製造方法中的被膜形成步驟的說明圖。
圖10係以安裝構件或安裝結構體之截面，示意顯示本發明又其他實施形態之製造方法中的被膜形成步驟的說明圖。

Claims (15)

  1. 一種安裝結構體之製造方法，具備下列步驟： 準備安裝構件之步驟，該安裝構件具備第1電路構件與多個搭載於前述第1電路構件的第2電路構件； 配置步驟，係將熱硬化性片材與熱可塑性片材配置於前述安裝構件，且配置成於前述熱可塑性片材與前述第1電路構件之間包夾前述熱硬化性片材； 第1密封步驟，係將前述熱硬化性片材與前述熱可塑性片材之積層體對前述第1電路構件壓接，同時加熱前述積層體而密封前述第2電路構件，並使前述熱硬化性片材硬化而轉變成第1硬化層； 去除步驟，係從前述第1硬化層去除前述熱可塑性片材；及 被膜形成步驟，係在前述去除步驟之後，於前述第1硬化層上形成被膜； 其中，多個前述第2電路構件中之至少1個為中空構件，且該中空構件具備形成於其與前述第1電路構件之間的空間；且 在前述第1密封步驟中，係在維持前述空間的同時密封多個前述第2電路構件。
  2. 如請求項1之安裝結構體之製造方法，其中前述被膜包含機能層，該機能層具有選自於由導電性、電磁波屏蔽性及電磁波吸收性所構成群組中之至少一種機能；且 前述被膜形成步驟包含於前述第1硬化層上形成前述機能層之步驟。
  3. 如請求項2之安裝結構體之製造方法，其中前述機能層包含導電性材料，且係利用氣相法及/或鍍覆法形成。
  4. 如請求項2或3之安裝結構體之製造方法，其中前述被膜更含有第2硬化層；且 前述被膜形成步驟包含第2密封步驟，該第2密封步驟係進一步於前述機能層上使硬化性材料硬化來形成前述第2硬化層。
  5. 如請求項1之安裝結構體之製造方法，其中前述被膜含有第2硬化層；且 前述被膜形成步驟包含第2密封步驟，該第2密封步驟係於前述第1硬化層上充填硬化性材料並使其硬化來形成前述第2硬化層。
  6. 如請求項1至5中任一項之安裝結構體之製造方法，其在前述配置步驟前具備準備片材之步驟，該準備片材之步驟係準備前述熱硬化性片材與前述熱可塑性片材一體化而成之片材；且 在前述配置步驟中，將前述片材配置於前述安裝構件。
  7. 如請求項1至6中任一項之安裝結構體之製造方法，其中前述第1密封步驟中，前述積層體係在加熱下對前述第1電路構件壓接。
  8. 如請求項1至7中任一項之安裝結構體之製造方法，其中構成前述熱可塑性片材之熱可塑性材料，在針對以前述熱可塑性材料所形成之厚度100μm的片材測得之50%模數為3MPa以上且8MPa以下，斷裂伸度為200%以上且1000%以下，斷裂強度為10MPa以上且30MPa以下。
  9. 如請求項1至8中任一項之安裝結構體之製造方法，其中構成前述熱可塑性片材的熱可塑性材料之熔點或玻璃轉移溫度tm 為50℃以上且130℃以下，並且較前述第2電路構件密封時的溫度t更低。
  10. 如請求項1至9中任一項之安裝結構體之製造方法，其中在前述第2電路構件密封時的溫度t下，構成前述熱硬化性片材的熱硬化性材料表現0.1以上且0.8以下的損耗正切tanδ、及1×104 Pa以上且1×107 Pa以下的儲存剪切彈性模數。
  11. 如請求項1至10中任一項之安裝結構體之製造方法，該安裝結構體具備至少1個與相鄰接的第2電路構件之間隔距離為150μm以下的第2電路構件。
  12. 如請求項1至11中任一項之安裝結構體之製造方法，其中前述第2電路構件具備：基準構件、以及分別與前述基準構件鄰接的第1鄰接構件及第2鄰接構件， 且，前述基準構件與前述第1鄰接構件之間的間隔距離D1、及前述基準構件與前述第2鄰接構件之間的間隔距離D2不同。
  13. 如請求項1至12中任一項之安裝結構體之製造方法，其中前述第2電路構件具備：基準構件、以及分別與前述基準構件鄰接的第1鄰接構件及第2鄰接構件， 且，前述第1鄰接構件距離前述基準構件之高度ΔH1、與前述第2鄰接構件距離前述基準構件之高度ΔH2不同。
  14. 如請求項1至13中任一項之安裝結構體之製造方法，其中在前述第1密封步驟中，係在以前述積層體密封前述第2電路構件的同時，使前述熱可塑性片材追隨前述第2電路構件之形狀變形。
  15. 如請求項1至14中任一項之安裝結構體，其中前述第1硬化層具有對應前述第2電路構件之形狀的凹凸。
TW107145316A 2017-12-14 2018-12-14 安裝結構體之製造方法 TWI783097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-240021 2017-12-14
JP2017240021 2017-12-14

Publications (2)

Publication Number Publication Date
TW201929627A true TW201929627A (zh) 2019-07-16
TWI783097B TWI783097B (zh) 2022-11-11

Family

ID=66820387

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107145317A TWI770330B (zh) 2017-12-14 2018-12-14 安裝結構體之製造方法及其所用之片材
TW107145316A TWI783097B (zh) 2017-12-14 2018-12-14 安裝結構體之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107145317A TWI770330B (zh) 2017-12-14 2018-12-14 安裝結構體之製造方法及其所用之片材

Country Status (8)

Country Link
US (2) US11315804B2 (zh)
EP (2) EP3726570A4 (zh)
JP (2) JP6718106B2 (zh)
KR (1) KR102525372B1 (zh)
CN (2) CN111480227B (zh)
SG (2) SG11202005449YA (zh)
TW (2) TWI770330B (zh)
WO (2) WO2019117259A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833776B (zh) * 2018-11-14 2024-03-01 日商長瀨化成股份有限公司 硬化性樹脂組成物及硬化性片材
JP7375392B2 (ja) * 2019-09-06 2023-11-08 株式会社大真空 圧電振動デバイスの製造方法
JP6809624B1 (ja) * 2020-03-10 2021-01-06 住友ベークライト株式会社 機能層貼付用フィルムセットおよび絶縁フィルム
JP2022137337A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置
TWI830644B (zh) * 2023-03-20 2024-01-21 大陸商鵬鼎控股（深圳）股份有限公司 柔性電路板及其製備方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089721A (en) * 1977-03-24 1978-05-16 Sauder Woodworking Co. Method of making a laminate
JPH0961456A (ja) 1995-08-29 1997-03-07 Murata Mfg Co Ltd 半導体装置
JP2002184884A (ja) 2000-12-18 2002-06-28 Tdk Corp 電子装置およびその製造方法
DE10238523B4 (de) 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP4872587B2 (ja) 2006-10-12 2012-02-08 日立化成工業株式会社 封止フィルム、及びこれを用いた半導体装置
KR101250677B1 (ko) 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
JP6119950B2 (ja) * 2011-12-02 2017-04-26 ナガセケムテックス株式会社 中空構造電子部品
JP6225437B2 (ja) * 2012-08-16 2017-11-08 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
JP5735036B2 (ja) * 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
JP6393092B2 (ja) * 2013-08-07 2018-09-19 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP6431340B2 (ja) * 2013-11-28 2018-11-28 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
JP2015106573A (ja) * 2013-11-28 2015-06-08 日東電工株式会社 中空封止用樹脂シート、及び、中空パッケージの製造方法
US20150235871A1 (en) * 2014-02-18 2015-08-20 Shin-Etsu Chemical Co., Ltd. Vacuum laminating apparatus and method for manufacturing semiconductor apparatus
JP6318836B2 (ja) 2014-05-15 2018-05-09 三菱ケミカル株式会社 転写用基材及び転写シート
JP6459019B2 (ja) * 2014-05-22 2019-01-30 ナガセケムテックス株式会社 封止用積層シートおよびその製造方法ならびに封止用積層シートを用いて封止された実装構造体およびその製造方法
WO2016114030A1 (ja) 2015-01-16 2016-07-21 日立化成株式会社 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
JP6282626B2 (ja) * 2015-11-04 2018-02-21 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP6467689B2 (ja) * 2017-03-13 2019-02-13 ナガセケムテックス株式会社 中空構造電子部品

Also Published As

Publication number Publication date
EP3726571A1 (en) 2020-10-21
EP3726570A1 (en) 2020-10-21
JPWO2019117259A1 (ja) 2020-07-27
SG11202005449YA (en) 2020-07-29
US20200388509A1 (en) 2020-12-10
US11315804B2 (en) 2022-04-26
TW201929628A (zh) 2019-07-16
TWI770330B (zh) 2022-07-11
EP3726571A4 (en) 2021-09-08
CN111466021B (zh) 2024-04-16
KR102525372B1 (ko) 2023-04-26
KR20200098582A (ko) 2020-08-20
TWI783097B (zh) 2022-11-11
JPWO2019117258A1 (ja) 2020-07-30
KR20200098583A (ko) 2020-08-20
US11710645B2 (en) 2023-07-25
CN111480227A (zh) 2020-07-31
CN111480227B (zh) 2024-04-16
US20210084775A1 (en) 2021-03-18
JP6718106B2 (ja) 2020-07-08
JP6718105B2 (ja) 2020-07-08
EP3726570A4 (en) 2021-11-03
WO2019117259A1 (ja) 2019-06-20
CN111466021A (zh) 2020-07-28
WO2019117258A1 (ja) 2019-06-20
SG11202005448UA (en) 2020-07-29

Similar Documents

Publication Publication Date Title
TW201929627A (zh) 安裝結構體之製造方法
JP7038726B2 (ja) 実装構造体の製造方法およびこれに用いられるシート
CN111279472B (zh) 安装结构体的制造方法及其中使用的片材
TWI754103B (zh) 安裝結構體之製造方法及使用於其之積層片材
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
KR102678902B1 (ko) 실장 구조체의 제조방법
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート