JPH06120624A - 微細多層配線板構造 - Google Patents

微細多層配線板構造

Info

Publication number
JPH06120624A
JPH06120624A JP27010892A JP27010892A JPH06120624A JP H06120624 A JPH06120624 A JP H06120624A JP 27010892 A JP27010892 A JP 27010892A JP 27010892 A JP27010892 A JP 27010892A JP H06120624 A JPH06120624 A JP H06120624A
Authority
JP
Japan
Prior art keywords
multilayer wiring
board structure
film
wiring board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27010892A
Other languages
English (en)
Inventor
Hitoshi Nokimura
均 除村
Hidenori Tanizawa
秀徳 谷沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27010892A priority Critical patent/JPH06120624A/ja
Publication of JPH06120624A publication Critical patent/JPH06120624A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 本発明は電子装置の小型化、高密度化および
高速化に対応した微細多層配線板構造に関し、放熱性等
の優れた剛性基板と高密度配線の可能なフィルム状多層
配線部とを組み合わせた微細多層配線板構造であって、
フィルム状多層配線部の製造プロセスを複雑化すること
なくしかも該フィルム状多層配線部での回路パターン設
計の自由度を制限することなく、該フィルム状多層配線
部上に搭載された消費電流の大きな電子部品と該剛性基
板内の導電層との間に低抵抗配線を実現し得るようにな
った微細多層配線板構造を提供することを目的とする。 【構成】 微細多層配線板構造は放熱性の優れた剛性基
板(20)と、この剛性基板上に形成されたフィルム状
多層配線部(22)とからなり、剛性基板の周囲縁の少
なくとも一部に該剛性基板の表面を露出させた段差部
(24)が形成され、該段差部からフィルム状多層配線
部の所定箇所まで大電流用の導体ストリップ(30、3
0′)が形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子装置の小型化、高密
度化および高速化に対応した微細多層配線板構造に関す
る。近年、電子装置の小型化、高密度化および高速化に
伴って、配線板には消費電流の大きな高密度でかつ超高
速のLSI等の電子部品を搭載することが要求されてお
り、そのような配線基板として、放熱性等の優れた剛性
基板と高密度配線の可能なフィルム状多層配線部とを組
み合わせた微細多層配線板が注目されている。
【0002】
【従来の技術】図10を参照すると、従来の微細多層配
線板構造の一例が概略的に図示され、同図において、参
照符号符号10は放熱性等の優れた剛性基板としてセラ
ミック基板を示し、参照符号12は高密度配線の可能な
フィルム状多層配線部を示す。セラミック基板10内に
は導電層14例えば内部配線パターン層、内部電源層、
内部グランド層等が含まれ、このようなセラミック基板
10については、例えば導電層14を形成すべく導電ペ
ーストを適用したグリーンシートを複数枚重ね合わせて
焼結することによって得られる。また、フィルム状多層
配線部12にも種々の導電層16例えば内部配線パター
ン層、内部電源層、内部グランド層等が含まれ、このよ
うなフィルム状多層配線部12については、導電層16
として例えば数ないし数十ミクロンの厚さの銅箔、絶縁
層にポリイミド前駆体を塗布した後に熱硬化させる工程
を繰り返すことによって得られるフィルムを使用する。
このようなフィルム状多層配線部12の導電層16には
比較的微細な配線パターンを形成することが容易である
ので、該フィルム状多層配線部12は特に高密度でかつ
超高速のLSI等の電子部品を搭載するのに適したもの
となる。なお、通常では、セラミック基板10の導電層
14には大電流例えば1ないし2アンペアの電流が流さ
れ、フィルム状多層配線部12の導電層16には例えば
小電流例えば数十ミリアンペアの電流が流される。
【0003】周知のように、上述したような微細多層配
線板構造にあっては、フィルム状多層配線部12上に搭
載された種々の電子部品はかかる微細多層配線板構造内
に形成された導電柱すなわちビア18を介してセラミッ
ク基板10内の導電層14あるいはフィルム状多層配線
部12内の導電層16に電気的に接続されることになる
が、高密度でかつ超高速のLSI等の電子部品の場合に
は、その電源層あるいはグランド層としてフィルム状多
層配線部12内の導電層16を使用し大電流を流すこと
は適していない。というのは、高密度でかつ超高速の電
子部品の消費電流は大きいので、数ないし数十ミクロン
の厚さの銅箔等からなる導電層16をそのような電子部
品の電源層あるいはグランド層としては適さないからで
ある。そこで、セラミック基板10内の導電層14が大
電流用の電源層あるいはグランド層として使用され、こ
の場合には電気的接続はセラミック基板10とフィルム
状多層配線部12との間を貫通するビア18によって行
われる。
【0004】
【発明が解決しようとする課題】ところで、セラミック
基体10の導電層14と消費電流の大きな電子部品との
間で低抵抗の電気的接続を保証するためにはビア18の
径を大きくすることが必要であるが、しかしフィルム状
多層配線部12にはその製造プロセス上大きな径のビア
18を形成することは事実上不可能であるので、その代
わりに多数のビア18が形成され、これにより低抵抗の
電気的接続が保証されることになる。しかしながら、ビ
ア18の数が増加すると、フィルム状多層配線部12の
製造プロセスが複雑化してコスト高になることが問題と
され、またビア数の増加とそれに伴うビアの総面積の増
大化のためにフィルム状多層配線部12での回路パター
ン設計の自由度も制限されるということも問題点として
指摘されている。したがって、本発明の目的は放熱性等
の優れた剛性基板と高密度配線の可能なフィルム状多層
配線部とを組み合わせた微細多層配線板構造であって、
フィルム状多層配線部の製造プロセスを複雑化すること
なくしかも該フィルム状多層配線部での回路パターン設
計の自由度を制限することなく、該フィルム状多層配線
部上に搭載された消費電流の大きな電子部品と該剛性基
板内の導電層との間に低抵抗配線を実現し得るようにな
った微細多層配線板構造を提供することである。
【0005】
【課題を解決するための手段】本発明によれば、放熱性
の優れた剛性基板と、この剛性基板上に形成されたフィ
ルム状多層配線部とからなる微細多層配線板構造におい
て、剛性基板の周囲縁の少なくとも一部に該剛性基板の
表面を露出させた段差部を形成し、該段差部からフィル
ム状多層配線部の所定箇所まで大電流用の導体ストリッ
プを形成したことが特徴とされる。
【0006】
【作用】以上の構成から明らかなように、本発明による
微細多層配線板構造にあっては、剛性基板の周囲縁の少
なくとも一部に形成された段差部からフィルム状多層配
線部の所定箇所まで大電流用の導体ストリップが形成さ
れるので、この導体ストリップを消費電流の大きな電子
部品のために用いることにより、該電子部品の電気的接
続のためにフィルム状多層配線部に多数のビアを形成す
る必要はなくなる。
【0007】
【実施例】次に、添付図面の図1ないし図9を参照し
て、本発明による微細多層配線板構造の実施例について
説明する。先ず、図1を参照すると、本発明による微細
多層配線板構造の基本的な実施例が示され、この微細多
層配線板構造は放熱性等の優れた剛性基板20と高密度
配線の可能なフィルム状多層配線部22とから構成され
る。図10の示した従来の場合と同様に、剛性基板20
はセラミック基板として構成され得るものであり、その
内部には内部配線パターン層、内部電源層、内部グラン
ド層等の導電層が形成され、またフィルム状多層配線部
20はポリイミド樹脂層と銅箔等の導体層との積層体と
して形成される。本実施例では、セラミック基板20は
フィルム状多層配線部22よりも幾分大きな寸法形状と
され、このためフィルム状多層配線部22の周囲には段
差部24が形成される。フィルム状多層配線部22の上
面には微細な配線パターンが形成され、その一部が参照
符号26で示される。このような配線パターン26は例
えば銅メッキによって形成され、その厚さは1ないし20
μm 程度とされる。また、フィルム状多層配線部22上
には消費電流の大きな電子部品の一例として高密度でか
つ超高速のLSI28が搭載され、このLSI28をセ
ラミック基板20の導体層に電気的な接続するためにフ
ィルム状多層配線部22上には大電流用の導体ストリッ
プ30が形成され、この導体ストリップ30は段差部2
4からLSI28の付近まで延在させられる。導体スト
リップ30は段差部24上に形成されたパッド32と電
気的に接続させられ、該パッド32はビア(図1では図
示されない)を介してセラミック基板20内の導体層例
えば内部電源層に接続される。一方、導体ストリップ3
0とLSI28との間の電気的接続は例えば周知のワイ
ヤボンディングでもって行われる。導体ストリップ30
の形成については、例えば銅、金、銀あるいはパラジュ
ーム等の低抵抗導体ペーストを印刷した後に熱処理する
ことにより行うことが可能であり、あるいは導体ストリ
ップの形成領域以外をレジストで被覆した後に例えば銅
メッキにより該形成領域に所定の厚さの導体被膜を導体
ストリップ30として形成することもできる。いずれに
しても、導体ストリップ30の厚さは20ないし70μm 程
度とされ、このため導体ストリップ30は1ないし2ア
ンペアの電流に対して良好な導体として機能する。な
お、パッド32の形成については、フィルム状多層配線
部22の最上面に微細な配線パターン26を例えば銅メ
ッキによって形成する際に同時に行うことが可能であ
る。
【0008】以上のような微細多層配線板構造によれ
ば、セラミック基板20と消費電流の大きな電子部品2
8との間の電気的な接続のためにフィルム状多層配線部
22に多数のビアを形成する必要はなくなるので、微細
多層配線板構造の全体の製造コストが低減されるだけで
なく、フィルム状多層配線部22での回路設計の自由度
も改善されることになる。なお、図1に示した実施例で
は、フィルム状多層配線部22の周囲全体に段差部24
が形成されたが、そのような段差部を該フィルム状多層
配線部22の周囲の所定箇所に局部的に形成するように
してもよい。
【0009】図2を参照すると、導体ストリップ30の
形成についての変形例が示される。図2(a) では、導体
ストリップ30を形成する前の微細多層配線板構造が概
略的に示され、同図において、参照符号34はセラミッ
ク基体20内の導体層を示し、また参照符号36は導体
層34から段差部24に延びた導体柱すなわちビアを示
す。図2(a) に示す微細多層配線板構造において、微細
な配線パターン26は上述の実施例と同様に銅メッキに
よって形成される。導体ストリップ30の形成について
の一変形例では、微細な配線パターン26の形成後、導
体ストリップの形成領域以外がレジストによって被覆さ
れ、次いでメッキにより該形成領域に所定の厚さ(20な
いし70μm )の導体被膜が形成される。その後、レジス
トを除去することにより、図2(b) に示すように所定の
配線パターン26とビア36とを接続する低抵抗の導体
ストリップ30が得られる。また、別の態様として、図
2(a) に示す微細多層配線板構造において、銅、金、銀
あるいはパラジューム等の低抵抗導体ペーストを導体ス
トリップの形成領域に印刷した後に熱処理することによ
り、図2(c) に示すように所定の配線パターン26とビ
ア36とを接続する低抵抗の導体ストリップ30を得る
こともできる。なお、以上で示した変形例では、図1に
示した実施例とは異なって、導体ストリップ30がパッ
ド32を介さずにビア36に直接的に接続される。
【0010】図3を参照すると、導体ストリップ30の
形成についての更に別の変形例が示される。図3(a) で
は、導体ストリップ30を形成する前の微細多層配線板
構造が概略的に示される。なお、図3において、図2と
同様な構成要素については同じ参照符号が用いられる。
図3(a) に示す微細多層配線板構造において、微細な配
線パターン26は上述の実施例と同様に銅メッキによっ
て形成されるが、所定の配線パターン26、すなわちビ
ア36と接続されるべき配線パターン26は予めその形
成時に該ビア36と接続させられる。図3(a) に示す微
細多層配線板構造にあっては、配線パターン26とビア
36との接続領域以外がレジストによって被覆され、次
いでメッキにより該接続領域に所定の厚さ(20ないし70
μm )の導体被膜が形成される。その後、レジストを除
去することにより、図3(b) に示すような低抵抗の導体
ストリップ30が得られる。また、別の態様として、図
3(a) に示す微細多層配線板構造において、銅、金、銀
あるいはパラジューム等の低抵抗導体ペーストを配線パ
ターン26とビア36との接続領域に印刷した後に熱処
理することにより、図3(c) に示すような導体ストリッ
プ30を得ることもできる。
【0011】上述したような微細多層配線板構造にあっ
ては、フィルム状多層配線部22の内部配線パターン層
(例えば信号伝送路)を外部ノイズから保護するために
該フィルム状多層配線部22の最上面の所定領域を表面
導体層でもって覆うことが必要とされることがあるが、
しかしながらフィルム状多層配線部22をポリイミド樹
脂でもって形成する場合にはその製造プロセス上かかる
所定領域に所謂ベタの表面導体層を適用することはでき
ない。というのは、フィルム状多層配線部22の際上面
の大幅な領域に亘って表面導体層で覆った場合には、ポ
リイミド前駆体を熱硬化させてポリイミド樹脂とする際
に発生するガスを抜くことができないからである。この
場合、かかるガス抜きのためにフィルム状多層配線部2
2の最上面には図4に示すように表面導体層としてメッ
シュ状導体層38が形成され、このようなメッシュ状導
体層38は微細な配線パターン28と同様に例えば銅メ
ッキによって形成され、その厚さは1ないし20μm 程度
となる。このようにフィルム状多層配線部22上にメッ
シュ状導体層38が形成される場合には、該メッシュ状
導体層38の一部に沿って導体ストリップ30が形成さ
れ、この導体ストリップ30は一方ではセラミック基板
の所定の縁部(すなわち、上述したような段差部24)
まで延在して該セラミック基板内の導体層と接続させら
れ、また他方では大電流を消費する電子部品の搭載箇所
の付近まで延在させられる。なお、図4において、参照
符号40は大電流を消費しない通常の電子部品を搭載す
るためのICダイを示し、参照符号42は該電子部品の
リードを接続させるためのパッドを示す。
【0012】また、上述しような微細多層配線板構造に
あっては、フィルム状多層配線部22の最上面に形成さ
れる微細な配線パターンの中には電源回路等も含まれ得
る。このような場合、図5に示すように導体ストリップ
30を利用して電源回路の雑音防止用バイパスコンデン
サを構成することもできる。詳述すると、図5には導体
ストリップ30を形成したフィルム状多層配線部22の
一部が断面図として図示され、同図において、参照符号
44および46は共にフィルム状多層配線部22上に微
細な回路パターンの一部として形成された導体層を示
し、導体層44上にはそれに沿って導体ストリップ30
が形成され、また導体層46は導体層44の一部に沿っ
て形成されかつ電源回路のグランド層として機能するも
のである。なお、参照符号48もフィルム状多層配線部
22上に微細な回路パターンの一部として形成された導
体層であり、これら導体層48は所与の目的を持つもの
ではあるが、しかし本発明とは直接的に係わるものでな
い。この実施例では、フィルム状多層配線部22上の微
細な回路パターンは適当な誘電材料例えばポリイミド樹
脂層50で覆われ、しかも導体ストリップ30は該ポリ
イミド樹脂層50を介して導体層すなわちグランド層4
6の上方に張り出させられ、かくして該導体ストリップ
30の張出し部とグランド層46との間に電源回路の雑
音防止用バイパスコンデンサが構成されることになる。
【0013】以上で述べた実施例では、導体ストリップ
30はフィルム状多層配線部22の最上面に設けられる
が、かかる導体ストリップを図6に示すようにフィルム
状多層配線部22の中間層に対して設けることもでき
る。すなわち、図6に示す実施例では、セラミック基板
20上には二層構造のフィルム状多層配線部22が形成
され、このフィルム状多層配線部22の第2層目の上
面、すなわちその最上面には導体ストリップ30が図1
に示した場合と同様な態様で形成され、更に該フィルム
状多層配線部22の第1層目の上面にも導体ストリップ
30′が形成される。このような微細多層配線板構造に
ついては、先ず、セラミック基体20上に第1層目のフ
ィルム状多層配線部を形成してその上に導体ストリップ
30′を形成した後に続けて第2層目のフィルム状多層
配線部を形成してその上に導体ストリップ30を形成す
ることにより得られ、導体ストリップ30′は上述した
場合と同様に種々の態様で形成することが可能である。
このようにフィルム状多層配線部22の中間に導体スト
リップ30′を形成する場合には、該導体ストリップ3
0′上に形成されるべきフィルム状多層配線部について
は一層ないしは二層とすることが好ましい。というの
は、比較的大きな厚さの導体ストリップ30′の上に形
成されるフィルム状多層配線部はその平坦性が損なわれ
るので、そこへの微細な配線パターンの形成に支障を来
すからである。なお、図6において、参照符号52はフ
ィルム状多層配線部22の最上面に形成された微細な配
線パターンの一部を示す。
【0014】図7は図6に示した実施例の変形例を示
し、この実施例では、セラミック基体20上に第1層目
のフィルム状多層配線部を形成してその上に導体ストリ
ップ30′を形成した後に続けて第2層目のフィルム状
多層配線部を形成する際、該第2層目のフィルム状多層
配線部の絶縁材料(ポリイミド樹脂材料)でもって導体
ストリップ30′の露出部が覆われて保護される。すな
わち、第2層目のフィルム状多層配線部を形成する際に
ポリイミド前駆体の一部を導体ストリップ30′の露出
部に適用して保護層54が形成される。
【0015】図8には図7に示した実施例の更に発展し
た変形例が示され、この実施例では、セラミック基体2
0上に第1層目のフィルム状多層配線部を形成してその
上に導体ストリップ30′を形成した後に続けて第2層
目のフィルム状多層配線部を形成する際に該第2層目の
フィルム状多層配線部の絶縁材料すなわちポリイミド樹
脂材料でもって導体ストリップ30′の露出部を覆って
保護する点は図7に示した実施例と同様である。しかし
ながら、図8に示した実施例では、第2層目のフィルム
状多層配線部の上面には導体ストリップ30′の上方側
の同一箇所に更に導体ストリップ30が形成され、双方
の導体ストリップ30′および導体ストリップ30は該
第2層目のフィルム状多層配線部の絶縁層すなわちポリ
イミド樹脂層56によって互いに隔絶される。なお、図
8において、参照符号58は導体ストリップ30′をセ
ラミック基体20内の導電層に接続させるためのパッド
を示し、また参照符号60は導体ストリップ30をセラ
ミック基体20内の導電層に接続させるためのパッドで
あって、図1に示すパッド32と同様なものである。
【0016】図9には、上述した微細多層配線板構造を
マザーボード(回路基板)に対して搭載可能となったモ
ジュールとして構成する場合の好ましい態様が示され
る。この実施例では、セラミック基板20の段差部24
に形成されたパッド32は図1で説明したように該セラ
ミック基板20内の導電層にビアを介して接続されるこ
とはなく、その代わりにパッド32にはリード62が取
り付けられ、図示の微細多層配線板構造がマザーボード
に搭載されるとき、リード62が該マザーボードに形成
された例えば電源回路に対して接続される。なお、この
ようなリードは図図6および図7に示す導体ストリップ
30′に対しても設けることもできる。
【0017】以上で述べた実施例では、放熱性の優れた
剛性基板の一例として、セラミック基板が挙げられた
が、その他の材料で形成される基板、例えば金属基板等
にフィルム状多層配線部を組み合わせることも可能であ
る。また、上述の実施例では、フィルム状多層配線部が
ポリイミド樹脂からなる絶縁層と銅箔からなる導体層と
の多層構造として構成されているが、その他の合成樹脂
フィルム材料にメッキによる導体層を形成した多層構造
とすることも可能である。
【0018】
【発明の効果】以上の記載から明らかなように、本発明
による微細多層配線板構造にあっては、消費電流の大き
な電子部品の電気的接続のためにフィルム状多層配線部
に多数のビアを形成する必要はなくなるので、フィルム
状多層配線部の製造プロセスを簡素化し得ると共に該フ
ィルム状多層配線部での回路パターン設計に対して大き
な自由度が得られることになる。
【図面の簡単な説明】
【図1】本発明による微細多層配線板構造の一実施例を
示す概略斜視図である。
【図2】本発明による微細多層配線板構造の作成例を示
す説明図であって、図2(a) は導体ストリップを形成す
る前の微細多層配線板構造を示す断面図、図2(b) は図
2(a) に示した微細多層配線板構造に導体ストリップを
メッキによって形成した例を示す断面図、図2(c) は2
(a) に示した微細多層配線板構造に導体ストリップを導
体ペーストの印刷によって形成した例を示す断面図であ
る。
【図3】本発明による微細多層配線板構造の別の作成例
を示す説明図であって、図3(a) は導体ストリップを形
成する前の微細多層配線板構造を示す断面図、図3(b)
は図3(a) に示した微細多層配線板構造に導体ストリッ
プをメッキによって形成した例を示す断面図、図3(c)
は3(a) に示した微細多層配線板構造に導体ストリップ
を導体ペーストの印刷によって形成した例を示す断面図
である。
【図4】本発明による微細多層配線板構造の別の実施例
を示す斜視図であって、該微細多層配線板構造のフィル
ム状多層配線部の最上面を部分的に示す図である。
【図5】本発明による微細多層配線板構造の更に別の実
施例を示す一部断面斜視図である。
【図6】本発明による微細多層配線板構造の更に別の実
施例を示す概略斜視図である。
【図7】図6に示した実施例の変形実施例を示す部分斜
視図である。
【図8】図7に示した変形実施例を更に発展させた別の
変形実施例を示す部分斜視図である。
【図9】本発明による微細多層配線板構造の更に別の実
施例を示す概略斜視図である。
【図10】従来の微細多層配線板構造の一例を示す断面
図である。
【符号の説明】
20…剛性基板 22…フィルム状多層配線部 24…段差部 26…配線パターン 28…LSI 30・30′…導体ストリップ 32…パッド 34…導体層 36…ビア 38…メッシュ状導体層 40…ICダイ 42…パッド 44…導体層 46…導体層(グランド層) 48…導体層 50…ポリイミド樹脂層 52…配線パターン 54…保護層 56…ポリイミド樹脂層 58・60…パッド 60…パッド 62…リード

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 放熱性の優れた剛性基板(20)と、こ
    の剛性基板上に形成されたフィルム状多層配線部(2
    2)とからなる微細多層配線板構造において、 前記剛性基板の周囲縁の少なくとも一部に該剛性基板の
    表面を露出させた段差部(24)を形成し、該段差部か
    ら前記フィルム状多層配線部の所定箇所まで大電流用の
    導体ストリップ(30、30′)を形成したことを特徴
    とする微細多層配線板構造。
  2. 【請求項2】 請求項1に記載の微細多層配線板構造に
    おいて、前記フィルム状多層配線部(22)が合成樹脂
    フィルム材料からなる絶縁層と、この絶縁層に形成した
    導体層とからなる多層構造として構成され、前記導体層
    の厚さが約1ないし約20μm とされるのに対して、前記
    導体ストリップ(30)の厚さが約20ないし約70μm と
    されることを特徴とする微細多層配線板構造。
  3. 【請求項3】 請求項1または2に記載の微細多層配線
    板構造において、前記導体ストリップ(30)が前記フ
    ィルム状多層配線部(22)の最上面に対して設けられ
    ることを特徴とする微細多層配線板構造。
  4. 【請求項4】 請求項1から3までのいずれか1項に記
    載の微細多層配線板構造において、前記フィルム状多層
    配線部(22)の内部配線パターン層を外部ノイズから
    保護しかつ電気特性を向上させるために該フィルム状多
    層配線部の最上面の所定領域にメッシュ状導体層(3
    8)が形成され、このメッシュ状導体層の一部に沿って
    前記導体ストリップ(33)が形成されることを特徴と
    する微細多層配線板構造。
  5. 【請求項5】 請求項1から3までのいずれか1項に記
    載の微細多層配線板構造において、前記フィルム状多層
    配線部(22)の上面には電源回路が形成され、かつ該
    電源回路の少なくともグランド層(46)が誘電体材料
    (50)で覆われ、前記導体ストリップ(30)が前記
    電源回路の雑音防止用バイパスコンデンサを構成するよ
    うに前記グランド層の上方に張り出させられることを特
    徴とする微細多層配線板構造。
  6. 【請求項6】 請求項1または2に記載の微細多層配線
    板構造において、前記導体ストリップ(30′)が前記
    フィルム状多層配線部の中間層に対して設けられること
    を特徴とする微細多層配線板構造。
  7. 【請求項7】 請求項6に記載の微細多層配線板構造に
    おいて、前記導体ストリップ(30′)が前記段差部で
    露出される部分が絶縁材料(54)で覆われることを特
    徴とする微細多層配線板構造。
  8. 【請求項8】 請求項7に記載の微細多層配線板構造に
    おいて、前記導体ストリップ(30′)の上方側に更に
    別の導体ストリップ(30)が形成されることを特徴と
    する微細多層配線板構造。
  9. 【請求項9】 請求項3または6に記載の微細多層配線
    板構造において、前記導体ストリップ(30)が前記段
    差部(24)の箇所で前記剛性基板内の導電層に対して
    ビア(36)を介して電気的に接続されることを特徴と
    する微細多層配線板構造。
  10. 【請求項10】 請求項3または6に記載の微細多層配
    線板構造において、前記段差部(24)の箇所にリード
    (62)が取り付けられ、このリードが前記導体ストリ
    ップ(30)に電気的に接続されることを特徴とする微
    細多層配線板構造。
JP27010892A 1992-10-08 1992-10-08 微細多層配線板構造 Withdrawn JPH06120624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27010892A JPH06120624A (ja) 1992-10-08 1992-10-08 微細多層配線板構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27010892A JPH06120624A (ja) 1992-10-08 1992-10-08 微細多層配線板構造

Publications (1)

Publication Number Publication Date
JPH06120624A true JPH06120624A (ja) 1994-04-28

Family

ID=17481652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27010892A Withdrawn JPH06120624A (ja) 1992-10-08 1992-10-08 微細多層配線板構造

Country Status (1)

Country Link
JP (1) JPH06120624A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172275A (ja) * 1994-08-26 1996-07-02 Hughes Aircraft Co 共焼成モジュールを集積化するための層状構造
JP2012060026A (ja) * 2010-09-10 2012-03-22 Fujikura Ltd 多層プリント配線板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172275A (ja) * 1994-08-26 1996-07-02 Hughes Aircraft Co 共焼成モジュールを集積化するための層状構造
JP2012060026A (ja) * 2010-09-10 2012-03-22 Fujikura Ltd 多層プリント配線板及びその製造方法

Similar Documents

Publication Publication Date Title
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5188256B2 (ja) キャパシタ部品の製造方法
JP4935139B2 (ja) 多層プリント配線板
US7190592B2 (en) Integrated library core for embedded passive components and method for forming electronic device thereon
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
DK2768291T3 (en) Built-in component board and method for making same as well as mounting body
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP3894091B2 (ja) Icチップ内蔵多層基板及びその製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
JP2005109101A (ja) 電磁シールド型可撓性回路基板
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
JPH08330736A (ja) 多層基板およびその製造方法
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
US7508080B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2003188509A (ja) プリント配線基板
JPH06120624A (ja) 微細多層配線板構造
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2529987B2 (ja) 多層印刷配線板装置の製造方法
JPH06204664A (ja) 多層化基板
JPS6214717Y2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000104