JPH05326644A - 両面配線フィルムキャリア及びその製造方法 - Google Patents
両面配線フィルムキャリア及びその製造方法Info
- Publication number
- JPH05326644A JPH05326644A JP12617192A JP12617192A JPH05326644A JP H05326644 A JPH05326644 A JP H05326644A JP 12617192 A JP12617192 A JP 12617192A JP 12617192 A JP12617192 A JP 12617192A JP H05326644 A JPH05326644 A JP H05326644A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ground plane
- lead
- lead pattern
- plane layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】スルーホール導通プロセスの追加に伴う工程の
複雑化と生産性の低下を回避して、特に３層テープ本来
の特徴である低価格での製造を可能とする。 【構成】ベースフィルム１の表面に接着剤７を塗布し
（Ａ）、接地平面層用銅箔８を積層した後（Ｂ）、銅箔
８と反対の裏面に接着剤７を塗布する（Ｃ）。デバイス
ホール３、アウターリードホール４及びスルーホール９
等の開孔部を設けた後（Ｄ）、接着剤７面側にリードパ
ターン用銅箔１０を積層する（Ｅ）。リードパターン用
銅箔１０をエッチング加工して、信号用リード、接地用
リード５ｂ、６ｂ等のリードパターンを形成する
（Ｆ）。この際、接地用リード５ｂ、６ｂに空気抜き用
の小孔１１を設ける。接地平面層８ａ側よりスルーホー
ル９内にスクリーン印刷法により導電性ペースト１２を
塗布、充填した後、加熱硬化して、接地平面層８ａと接
地用リード５ｂ、６ｂとの導通化を図る（Ｇ）。
複雑化と生産性の低下を回避して、特に３層テープ本来
の特徴である低価格での製造を可能とする。 【構成】ベースフィルム１の表面に接着剤７を塗布し
（Ａ）、接地平面層用銅箔８を積層した後（Ｂ）、銅箔
８と反対の裏面に接着剤７を塗布する（Ｃ）。デバイス
ホール３、アウターリードホール４及びスルーホール９
等の開孔部を設けた後（Ｄ）、接着剤７面側にリードパ
ターン用銅箔１０を積層する（Ｅ）。リードパターン用
銅箔１０をエッチング加工して、信号用リード、接地用
リード５ｂ、６ｂ等のリードパターンを形成する
（Ｆ）。この際、接地用リード５ｂ、６ｂに空気抜き用
の小孔１１を設ける。接地平面層８ａ側よりスルーホー
ル９内にスクリーン印刷法により導電性ペースト１２を
塗布、充填した後、加熱硬化して、接地平面層８ａと接
地用リード５ｂ、６ｂとの導通化を図る（Ｇ）。
Description
【０００１】
【産業上の利用分野】本発明は高周波特性に優れた半導
体素子実装用の両面配線フィルムキャリア及びその製造
方法に関する。
体素子実装用の両面配線フィルムキャリア及びその製造
方法に関する。
【０００２】
【従来の技術】ＴＡＢ（Tape Automated Bonding）は、
図４に示すように、スプロケットホール２、デバイスホ
ール３、アウターリードホール４等の所定の開孔部を設
けたポリイミド等の絶縁性ベースフィルム１の表面に、
ＩＣ接続用のインナーリード５、外部基板接続用のアウ
ターリード６などを含む微細なリードパターンを形成し
たフィルムキャリアを用いて、ＩＣを実装するワイヤレ
スボンディング技術である。微細回路の形成が容易なこ
とから、ＩＣパッケージの多ピン化、小型化、薄型化等
に好適である。
図４に示すように、スプロケットホール２、デバイスホ
ール３、アウターリードホール４等の所定の開孔部を設
けたポリイミド等の絶縁性ベースフィルム１の表面に、
ＩＣ接続用のインナーリード５、外部基板接続用のアウ
ターリード６などを含む微細なリードパターンを形成し
たフィルムキャリアを用いて、ＩＣを実装するワイヤレ
スボンディング技術である。微細回路の形成が容易なこ
とから、ＩＣパッケージの多ピン化、小型化、薄型化等
に好適である。
【０００３】しかし、近年ＩＣ素子の動作周波数は著し
く増加する傾向にあり、数１０〜１００ＭＨｚを超える
ような領域においては、配線の特性インピーダンスの不
整合による反射ノイズ、クロストーク、伝搬遅延などの
問題が無視できなくなり、これを解決する手段としてベ
ースフィルムの裏面にも導体層を設けて接地平面層と
し、マイクロストリップライン構造とした両面配線フィ
ルムキャリアの使用が提案されている。
く増加する傾向にあり、数１０〜１００ＭＨｚを超える
ような領域においては、配線の特性インピーダンスの不
整合による反射ノイズ、クロストーク、伝搬遅延などの
問題が無視できなくなり、これを解決する手段としてベ
ースフィルムの裏面にも導体層を設けて接地平面層と
し、マイクロストリップライン構造とした両面配線フィ
ルムキャリアの使用が提案されている。
【０００４】ところで、従来の片面フィルムキャリアに
は、図５に示すように接着剤７を用いてベースフィルム
１と銅箔１０をラミネート後、エッチングによりインナ
ーリード５やアウターリード６などのリードパターンを
形成する３層テープ（Ａ）と、接着剤を用いずベースフ
ィルム１上に直接インナーリード５やアウターリード６
などのリードパターンを形成する２層テープ（Ｂ）とが
ある。
は、図５に示すように接着剤７を用いてベースフィルム
１と銅箔１０をラミネート後、エッチングによりインナ
ーリード５やアウターリード６などのリードパターンを
形成する３層テープ（Ａ）と、接着剤を用いずベースフ
ィルム１上に直接インナーリード５やアウターリード６
などのリードパターンを形成する２層テープ（Ｂ）とが
ある。
【０００５】３層テープは接着剤付ベースフィルムの段
階で金型を用いてデバイスホール３、アウターリードホ
ール４等の所定の開孔部をプレス加工により形成するた
め、生産性に優れ、銅箔、ベースフィルムの材質、厚み
等の制約が少なく、またリード接着強度に優れているな
どの特徴を有する。
階で金型を用いてデバイスホール３、アウターリードホ
ール４等の所定の開孔部をプレス加工により形成するた
め、生産性に優れ、銅箔、ベースフィルムの材質、厚み
等の制約が少なく、またリード接着強度に優れているな
どの特徴を有する。
【０００６】これに対して２層テープはベースフィルム
１に蒸着、無電界めっき等により下地金属層を設けた
後、レジストパターンを形成して、電気めっき法により
インナーリード５やアウターリード６などのリードパタ
ーンを形成する方法か、あるいは、銅箔１０にポリイミ
ドワニスをキャスティング、熱処理した後、銅箔１０を
エッチングしてインナーリード５やアウターリード６な
どのリードパターンを形成する方法の２通りがある。し
かし、いずれの場合においても、ベースフィルム１の開
孔はアルカリ湿式エッチングにより行うため工程が複雑
となり生産性が悪いこと、フィルム材料がアルカリ可溶
の材質に限定されること、めっきによりリードを形成す
る方法ではめっきに長時間を要するため生産性に劣り高
価となること、さらにリード強度や接着強度が低いこと
等の欠点を有する。
１に蒸着、無電界めっき等により下地金属層を設けた
後、レジストパターンを形成して、電気めっき法により
インナーリード５やアウターリード６などのリードパタ
ーンを形成する方法か、あるいは、銅箔１０にポリイミ
ドワニスをキャスティング、熱処理した後、銅箔１０を
エッチングしてインナーリード５やアウターリード６な
どのリードパターンを形成する方法の２通りがある。し
かし、いずれの場合においても、ベースフィルム１の開
孔はアルカリ湿式エッチングにより行うため工程が複雑
となり生産性が悪いこと、フィルム材料がアルカリ可溶
の材質に限定されること、めっきによりリードを形成す
る方法ではめっきに長時間を要するため生産性に劣り高
価となること、さらにリード強度や接着強度が低いこと
等の欠点を有する。
【０００７】
【発明が解決しようとする課題】前述した両面配線フィ
ルムキャリアを製造するには、これら３層テープ、２層
テープのいずれにも適用することが可能である。両面配
線フィルムキャリアを製造する際の表裏面の導通手段と
しては、３層テープ及び２層テープ方式のいずれにおい
ても、従来、スルーホールを形成し、このスルーホール
に銅めっきする方法が採用されている。
ルムキャリアを製造するには、これら３層テープ、２層
テープのいずれにも適用することが可能である。両面配
線フィルムキャリアを製造する際の表裏面の導通手段と
しては、３層テープ及び２層テープ方式のいずれにおい
ても、従来、スルーホールを形成し、このスルーホール
に銅めっきする方法が採用されている。
【０００８】この点で、めっき法によりリードパターン
を形成する２層テープ方式は、裏面側の接地平面層、ス
ルーホールめっき、表面側のリードパターンの形成を同
一プロセスで行うこともできるので、両面配線の形成に
対しては、比較的容易に対応が可能である。しかし、こ
の場合も前述した２層テープの欠点、すなわちエッチン
グによりベースフィルムのパターニング及び銅めっきプ
ロセスに伴う基材の制限と低い生産性、リード強度、接
着強度が低いことなどが同様に問題となる。
を形成する２層テープ方式は、裏面側の接地平面層、ス
ルーホールめっき、表面側のリードパターンの形成を同
一プロセスで行うこともできるので、両面配線の形成に
対しては、比較的容易に対応が可能である。しかし、こ
の場合も前述した２層テープの欠点、すなわちエッチン
グによりベースフィルムのパターニング及び銅めっきプ
ロセスに伴う基材の制限と低い生産性、リード強度、接
着強度が低いことなどが同様に問題となる。
【０００９】一方、３層テープ方式では、図６に示すよ
うに、ベースフィルム１の裏面に接地平面層用銅箔８を
形成し（Ａ）、デバイスホール３、アウターリードホー
ル４等をプレスにより開孔し（Ｂ）、表面にリードパタ
ーン用銅箔１０を形成する（Ｃ）。その後、スルーホー
ル９を開孔するとともにスルーホール導通のための銅め
っきを行ってから（Ｄ）、表面側の銅箔１０をエッチン
グして信号用インナーリード５ａ、アウターリード６
ａ、接地用インナーリード５ｂ、アウターリード６ｂな
どのリードパターンを形成して（Ｅ）、両面配線フィル
ムキャリアを得る。しかし、この場合もスルーホールめ
っきプロセスの追加に伴う工程（Ｄ）の複雑化と生産性
の低下は避けられず、３層テープ本来の特徴である低価
格での製造が不可能である。
うに、ベースフィルム１の裏面に接地平面層用銅箔８を
形成し（Ａ）、デバイスホール３、アウターリードホー
ル４等をプレスにより開孔し（Ｂ）、表面にリードパタ
ーン用銅箔１０を形成する（Ｃ）。その後、スルーホー
ル９を開孔するとともにスルーホール導通のための銅め
っきを行ってから（Ｄ）、表面側の銅箔１０をエッチン
グして信号用インナーリード５ａ、アウターリード６
ａ、接地用インナーリード５ｂ、アウターリード６ｂな
どのリードパターンを形成して（Ｅ）、両面配線フィル
ムキャリアを得る。しかし、この場合もスルーホールめ
っきプロセスの追加に伴う工程（Ｄ）の複雑化と生産性
の低下は避けられず、３層テープ本来の特徴である低価
格での製造が不可能である。
【００１０】このように２層テープ方式、３層テープ方
式はいずれも長短があり、したがっていずれの方式にお
いても両面配線フィルムキャリアの開発が行われている
が、共にスルーホールめっきがネックとなり、その解決
策が切に望まれている。
式はいずれも長短があり、したがっていずれの方式にお
いても両面配線フィルムキャリアの開発が行われている
が、共にスルーホールめっきがネックとなり、その解決
策が切に望まれている。
【００１１】本発明の目的は、スルーホールめっきに代
る金属充填方式を導入することによって、前記した従来
技術の欠点を解消し、特性及び経済性に優れた両面配線
フィルムキャリア及びその製造方法を提供することにあ
る。
る金属充填方式を導入することによって、前記した従来
技術の欠点を解消し、特性及び経済性に優れた両面配線
フィルムキャリア及びその製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の両面配線フィル
ムキャリアは、絶縁性フィルムの両面に金属箔よりなる
リードパターン及び接地平面層をそれぞれ有し、リード
パターンを除く絶縁性フィルム及び接地平面層を貫通す
るデバイスホール、アウターリードホール、スルーホー
ルなどの所定の開孔部を備えた両面配線フィルムキャリ
アにおいて、開孔部のうちのスルーホールを覆うリード
パターンに空気抜き孔が設けられ、この空気抜き孔が設
けられたスルーホール内に接地平面層とリードパターン
間を導通する導電性ペーストが充填されているものであ
る。
ムキャリアは、絶縁性フィルムの両面に金属箔よりなる
リードパターン及び接地平面層をそれぞれ有し、リード
パターンを除く絶縁性フィルム及び接地平面層を貫通す
るデバイスホール、アウターリードホール、スルーホー
ルなどの所定の開孔部を備えた両面配線フィルムキャリ
アにおいて、開孔部のうちのスルーホールを覆うリード
パターンに空気抜き孔が設けられ、この空気抜き孔が設
けられたスルーホール内に接地平面層とリードパターン
間を導通する導電性ペーストが充填されているものであ
る。
【００１３】また、本発明の両面配線フィルムキャリア
の製造方法は、絶縁性フィルムの両面に金属箔よりなる
リードパターン及び接地平面層をそれぞれ形成し、リー
ドパターンを除く絶縁性フィルム及び接地平面層にこれ
らを貫通するデバイスホール、アウターリードホール、
スルーホールなどの所定の開孔部を設け、開孔部のうち
のスルーホール内に接地平面層側より導電性ペーストを
スクリーン印刷により充填して、接地平面層とこれに対
応するリードパターン間を導通化したものである。
の製造方法は、絶縁性フィルムの両面に金属箔よりなる
リードパターン及び接地平面層をそれぞれ形成し、リー
ドパターンを除く絶縁性フィルム及び接地平面層にこれ
らを貫通するデバイスホール、アウターリードホール、
スルーホールなどの所定の開孔部を設け、開孔部のうち
のスルーホール内に接地平面層側より導電性ペーストを
スクリーン印刷により充填して、接地平面層とこれに対
応するリードパターン間を導通化したものである。
【００１４】本発明は既述した２層テープ、３層テープ
方式のいずれにも適用可能である。この場合、ベースフ
ィルムとしてはポリイミド樹脂、ガラスエポキシテー
プ、ポリエステル樹脂等、通常のフィルムキャリアに用
いられる任意の耐熱性樹脂フィルムを使用できる。また
リードパターン及び接地平面層用金属箔としては銅箔、
銅合金箔、鉄合金箔等が使用可能である。
方式のいずれにも適用可能である。この場合、ベースフ
ィルムとしてはポリイミド樹脂、ガラスエポキシテー
プ、ポリエステル樹脂等、通常のフィルムキャリアに用
いられる任意の耐熱性樹脂フィルムを使用できる。また
リードパターン及び接地平面層用金属箔としては銅箔、
銅合金箔、鉄合金箔等が使用可能である。
【００１５】両面配線の導通化を行うための導電性ペー
ストとしては、エポキシ樹脂、フェノール樹脂等の熱硬
化性耐熱樹脂に銀、銅等の金属微粉末または導電性カー
ボン粉末等を添加した導電性樹脂ペーストあるいは液状
フラックスと半田粉末を混合した半田ペースト等を使用
する。スルーホール内への導電性ペーストの充填法とし
ては、スクリーン印刷法の他にディスペンサによる滴下
注入法任意の手段を用いることができる。
ストとしては、エポキシ樹脂、フェノール樹脂等の熱硬
化性耐熱樹脂に銀、銅等の金属微粉末または導電性カー
ボン粉末等を添加した導電性樹脂ペーストあるいは液状
フラックスと半田粉末を混合した半田ペースト等を使用
する。スルーホール内への導電性ペーストの充填法とし
ては、スクリーン印刷法の他にディスペンサによる滴下
注入法任意の手段を用いることができる。
【００１６】
【作用】本発明のように絶縁性フィルムの両面にそれぞ
れ形成されたリードパターンと接地平面層とを導通化す
るための手段として、スルーホールめっきに代り、スル
ーホール内に接地平面層側より導電性ペーストを充填す
る方法を用いると、複雑な工程と長時間を必要とするス
ルーホールめっき加工が省略でき、能率的に両面の導通
化を行うことが可能となる。
れ形成されたリードパターンと接地平面層とを導通化す
るための手段として、スルーホールめっきに代り、スル
ーホール内に接地平面層側より導電性ペーストを充填す
る方法を用いると、複雑な工程と長時間を必要とするス
ルーホールめっき加工が省略でき、能率的に両面の導通
化を行うことが可能となる。
【００１７】特に、導電性ペーストのスルーホールへの
充填を裏面の接地平面層から行うようにしているので、
表面のリードパターン側から行った場合のような印刷等
の位置ずれや、過剰のペースト供給による隣接リードと
の短絡を回避することができ、生産性、信頼性を向上す
ることができる。また、スルーホール内への充填にスク
リーン印刷法を用いると、多数のスルーホール内への充
填を同時に行え、印刷スクイジー圧力によりスルーホー
ル内へのペースト圧入・導通化が確実に達成できるの
で、特に好適である。
充填を裏面の接地平面層から行うようにしているので、
表面のリードパターン側から行った場合のような印刷等
の位置ずれや、過剰のペースト供給による隣接リードと
の短絡を回避することができ、生産性、信頼性を向上す
ることができる。また、スルーホール内への充填にスク
リーン印刷法を用いると、多数のスルーホール内への充
填を同時に行え、印刷スクイジー圧力によりスルーホー
ル内へのペースト圧入・導通化が確実に達成できるの
で、特に好適である。
【００１８】本発明は既述したように２層テープ、３層
テープ方式のいずれにも適用可能であるが、特に３層テ
ープ方式の場合において、生産性の低下を伴うめっきプ
ロセスがなくなるので、その効果をより良く享受でき
る。
テープ方式のいずれにも適用可能であるが、特に３層テ
ープ方式の場合において、生産性の低下を伴うめっきプ
ロセスがなくなるので、その効果をより良く享受でき
る。
【００１９】
【実施例】以下、本発明を３層テープ方式に適用した具
体的実施例について説明する。図１は本実施例の両面配
線フィルムキャリア製造工程の一例を示す要部断面図で
ある。厚さ７５μｍのポリイミド樹脂からなるベースフ
ィルム１の一面にポリイミド樹脂接着剤７を塗布し
（Ａ）、これに厚さ１８μｍの接地平面層用銅箔８をラ
ミネートした後（Ｂ）、銅箔８と反対側のベースフィル
ム１面にポリイミド樹脂接着剤７を塗布する（Ｃ）。
体的実施例について説明する。図１は本実施例の両面配
線フィルムキャリア製造工程の一例を示す要部断面図で
ある。厚さ７５μｍのポリイミド樹脂からなるベースフ
ィルム１の一面にポリイミド樹脂接着剤７を塗布し
（Ａ）、これに厚さ１８μｍの接地平面層用銅箔８をラ
ミネートした後（Ｂ）、銅箔８と反対側のベースフィル
ム１面にポリイミド樹脂接着剤７を塗布する（Ｃ）。
【００２０】次に金型パンチを用いてデバイスホール
３、アウターリードホール４及び両面導通用のスルーホ
ール９（直径０．２ｍｍ）を含む所定の開孔部を設けた
後（Ｄ）、接着剤７面側に厚さ３５μｍのリードパター
ン用銅箔１０をラミネートする（Ｅ）。
３、アウターリードホール４及び両面導通用のスルーホ
ール９（直径０．２ｍｍ）を含む所定の開孔部を設けた
後（Ｄ）、接着剤７面側に厚さ３５μｍのリードパター
ン用銅箔１０をラミネートする（Ｅ）。
【００２１】そして、フォトエッチング法により表面側
のリードパターン用銅箔１０をエッチング加工して、信
号用のインナーリード、アウターリード（図示略）、接
地用のインナーリード５ｂ、アウターリード６ｂを含む
所望のリードパターンを形成する（Ｆ）。この際、表面
側の接地用リード５ｂ、６ｂのスルーホール９に臨む部
分のリードパターン幅はスルーホール９の径よりも大き
くするとともに、スルーホール９に臨む部分の中央に、
スルーホール９の径より小さい空気抜き用の小孔１１を
設けることが望ましい。
のリードパターン用銅箔１０をエッチング加工して、信
号用のインナーリード、アウターリード（図示略）、接
地用のインナーリード５ｂ、アウターリード６ｂを含む
所望のリードパターンを形成する（Ｆ）。この際、表面
側の接地用リード５ｂ、６ｂのスルーホール９に臨む部
分のリードパターン幅はスルーホール９の径よりも大き
くするとともに、スルーホール９に臨む部分の中央に、
スルーホール９の径より小さい空気抜き用の小孔１１を
設けることが望ましい。
【００２２】このようにして得たフィルムキャリアの接
地平面層８ａ側よりスルーホール９内にスクリーン印刷
法により銀粉末、エポキシ樹脂、溶剤からなる導電性ペ
ースト１２を塗布、充填した後、加熱硬化して、裏面の
接地平面層８ａと表面の接地用インナーリード５ｂ、ア
ウターリード６ｂとの導通化を達成する（Ｇ）。この
後、必要に応じて回路保護用のソルダーレジスト塗布、
ボンディング、実装用のＳｎ、半田、Ａｕめっき等を施
して、両面配線フィルムキャリアを得る。
地平面層８ａ側よりスルーホール９内にスクリーン印刷
法により銀粉末、エポキシ樹脂、溶剤からなる導電性ペ
ースト１２を塗布、充填した後、加熱硬化して、裏面の
接地平面層８ａと表面の接地用インナーリード５ｂ、ア
ウターリード６ｂとの導通化を達成する（Ｇ）。この
後、必要に応じて回路保護用のソルダーレジスト塗布、
ボンディング、実装用のＳｎ、半田、Ａｕめっき等を施
して、両面配線フィルムキャリアを得る。
【００２３】この場合において、スルーホール９に臨む
接地用リード５ｂ、６ｂに空気抜き用の小孔１１を設け
てあると、導電性ペースト１２の充填の際にスルーホー
ル９内に空気溜りが生じないので、接地平面層８ａと接
地用リード間の導通不良がなくなる。また、スクリーン
印刷法により導電性ペースト１２の印刷に要した時間
は、１回あたり５秒以内であった。従って本実施例は、
スルーホールめっきの代替技術として有効であり、スル
ーホール導通化の有力な方法となり得る。
接地用リード５ｂ、６ｂに空気抜き用の小孔１１を設け
てあると、導電性ペースト１２の充填の際にスルーホー
ル９内に空気溜りが生じないので、接地平面層８ａと接
地用リード間の導通不良がなくなる。また、スクリーン
印刷法により導電性ペースト１２の印刷に要した時間
は、１回あたり５秒以内であった。従って本実施例は、
スルーホールめっきの代替技術として有効であり、スル
ーホール導通化の有力な方法となり得る。
【００２４】上記両面配線フィルムキャリアのデバイス
ホール３内にＩＣ素子１３を配置し、そのパッドと信号
用インナーリード５ａ及び接地用インナーリード５ｂを
Ａｕ電極１４で接続した上で、樹脂１５で封止し、パン
チングすることにより、図２に示す半導体装置を得る。
ホール３内にＩＣ素子１３を配置し、そのパッドと信号
用インナーリード５ａ及び接地用インナーリード５ｂを
Ａｕ電極１４で接続した上で、樹脂１５で封止し、パン
チングすることにより、図２に示す半導体装置を得る。
【００２５】なお、上記実施例において、導電性ペース
トの塗布は（図１（Ｇ））エッチングによる表面リード
パターン形成（図１（Ｆ））後としているが、本発明は
これに限らずエッチング前あるいはめっき加工後等に行
うことも可能である。また、ワイヤレスボンディング方
式のＴＡＢフィルムキャリアの例について説明したが、
これに限定されるものではなく、図３に示すようにＩＣ
素子１３と信号用インナーリード５ａ及び接地用インナ
ーリード５ｂの接続をＡｕ線１６などでワイヤボンディ
ングする場合のフィルムキャリアなど、他の両面配線基
板にも適用できる。
トの塗布は（図１（Ｇ））エッチングによる表面リード
パターン形成（図１（Ｆ））後としているが、本発明は
これに限らずエッチング前あるいはめっき加工後等に行
うことも可能である。また、ワイヤレスボンディング方
式のＴＡＢフィルムキャリアの例について説明したが、
これに限定されるものではなく、図３に示すようにＩＣ
素子１３と信号用インナーリード５ａ及び接地用インナ
ーリード５ｂの接続をＡｕ線１６などでワイヤボンディ
ングする場合のフィルムキャリアなど、他の両面配線基
板にも適用できる。
【００２６】
【発明の効果】（１）本発明の両面配線フィルムキャリ
アによれば、スルーホールを覆うリードパターンに空気
抜き孔を設けたことにより、導電性ペーストの充填の際
にスルーホール内に空気溜りが生じないので、接地平面
層とリードパターン間の導通不良がなくなり、特性の良
好なフィルムキャリアを得ることができる。
アによれば、スルーホールを覆うリードパターンに空気
抜き孔を設けたことにより、導電性ペーストの充填の際
にスルーホール内に空気溜りが生じないので、接地平面
層とリードパターン間の導通不良がなくなり、特性の良
好なフィルムキャリアを得ることができる。
【００２７】（２）本発明の両面配線フィルムキャリア
の製造方法によれば、両面導通化の手段としてスルーホ
ールめっき法に代り、導電性ペーストを用いたスクリー
ン印刷法を適用したことにより、効率的、経済的に両面
金属層の導通化を達成でき、特性並びに経済性に優れた
両面配線フィルムキャリアを得ることができる。
の製造方法によれば、両面導通化の手段としてスルーホ
ールめっき法に代り、導電性ペーストを用いたスクリー
ン印刷法を適用したことにより、効率的、経済的に両面
金属層の導通化を達成でき、特性並びに経済性に優れた
両面配線フィルムキャリアを得ることができる。
【図１】本発明の一実施例である両面配線フィルムキャ
リアの製造工程を示す断面図。
リアの製造工程を示す断面図。
【図２】本発明の実施例による両面配線フィルムキャリ
アを用いたＩＣパッケージの構造を示す断面図。
アを用いたＩＣパッケージの構造を示す断面図。
【図３】本発明の変形例による両面配線フィルムキャリ
アを用いたＩＣパッケージの構造を示す断面図。
アを用いたＩＣパッケージの構造を示す断面図。
【図４】従来と本実施例とに共通したフィルムキャリア
の一例を示す平面図。
の一例を示す平面図。
【図５】従来の片面フィルムキャリアの構造を示す３層
テープ方式と２層テープ方式の断面図。
テープ方式と２層テープ方式の断面図。
【図６】従来の両面配線フィルムキャリアの製造工程を
示す断面図。
示す断面図。
１ ポリイミド樹脂からなるベースフィルム ３ デバイスホール ５ｂ 接地用インナーリード ６ アウターリード ６ｂ 接地用アウターリード ７ 接着剤 ８ 接地平面層用銅箔 ８ａ 接地平面層 ９ スルーホール １０ リードパターン用銅箔 １１ 空気抜き用小孔 １２ 導電性ペースト １３ ＩＣ素子
Claims (2)
- 【請求項１】絶縁性フィルムの両面に金属箔よりなるリ
ードパターン及び接地平面層をそれぞれ有し、上記リー
ドパターンを除く絶縁性フィルム及び接地平面層を貫通
するデバイスホール、アウターリードホール、スルーホ
ールなどの所定の開孔部を備えた両面配線フィルムキャ
リアにおいて、上記開孔部のうちのスルーホールを覆う
リードパターンに空気抜き孔が設けられ、この空気抜き
孔が設けられたスルーホール内に接地平面層とリードパ
ターン間を導通する導電性ペーストが充填されているこ
とを特徴とする両面配線フィルムキャリア。 - 【請求項２】絶縁性フィルムの両面に金属箔よりなるリ
ードパターン及び接地平面層をそれぞれ形成し、リード
パターンを除く絶縁性フィルム及び接地平面層にこれら
を貫通するデバイスホール、アウターリードホール、ス
ルーホールなどの所定の開孔部を設け、上記開孔部のう
ちのスルーホール内に接地平面層側より導電性ペースト
をスクリーン印刷により充填して、接地平面層とこれに
対応するリードパターン間を導通化したことを特徴とす
る両面配線フィルムキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12617192A JPH05326644A (ja) | 1992-05-19 | 1992-05-19 | 両面配線フィルムキャリア及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12617192A JPH05326644A (ja) | 1992-05-19 | 1992-05-19 | 両面配線フィルムキャリア及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326644A true JPH05326644A (ja) | 1993-12-10 |
Family
ID=14928444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12617192A Pending JPH05326644A (ja) | 1992-05-19 | 1992-05-19 | 両面配線フィルムキャリア及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326644A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| JP2002329755A (ja) * | 2001-05-02 | 2002-11-15 | Shindo Denshi Kogyo Kk | Ｔａｂテープキャリアの製造方法 |
| KR100401141B1 (ko) * | 1999-11-04 | 2003-10-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재 |
| KR100698496B1 (ko) * | 2003-12-24 | 2007-03-23 | 니폰 메크트론 가부시키가이샤 | 전자 실드형 가뇨성 회로기판 |
-
1992
- 1992-05-19 JP JP12617192A patent/JPH05326644A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| US5976393A (en) * | 1994-07-21 | 1999-11-02 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| KR100401141B1 (ko) * | 1999-11-04 | 2003-10-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재 |
| JP2002329755A (ja) * | 2001-05-02 | 2002-11-15 | Shindo Denshi Kogyo Kk | Ｔａｂテープキャリアの製造方法 |
| JP4643055B2 (ja) * | 2001-05-02 | 2011-03-02 | 新藤電子工業株式会社 | Ｔａｂテープキャリアの製造方法 |
| KR100698496B1 (ko) * | 2003-12-24 | 2007-03-23 | 니폰 메크트론 가부시키가이샤 | 전자 실드형 가뇨성 회로기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| US20080099237A1 (en) | Printed circuit board and electronic component device | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| US6265671B1 (en) | Printed-wiring board and a production method thereof | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP3724061B2 (ja) | 金属基板及びその製造方法 | |
| JPH05326644A (ja) | 両面配線フィルムキャリア及びその製造方法 | |
| US6594893B2 (en) | Method of making surface laminar circuit board | |
| JP2740977B2 (ja) | 半導体装置 | |
| JPH01135099A (ja) | 電子回路パッケージ | |
| JP2636602B2 (ja) | 半導体装置 | |
| JP3246796B2 (ja) | 多層パッケージとその製造方法 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP2753767B2 (ja) | 電子部品搭載用基板 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH08167676A (ja) | 半導体装置 | |
| JPH05259376A (ja) | 半導体装置 | |
| JPH0521689A (ja) | 多層リードフレーム | |
| KR100604327B1 (ko) | 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법 | |
| JP4560920B2 (ja) | 半導体装置用基板 | |
| JPH0438159B2 (ja) | ||
| JPH03255691A (ja) | プリント配線板 | |
| JPH06252218A (ja) | フィルムキャリアおよびフィルムキャリアデバイス |