JP3246796B2 - 多層パッケージとその製造方法 - Google Patents
多層パッケージとその製造方法Info
- Publication number
- JP3246796B2 JP3246796B2 JP10680893A JP10680893A JP3246796B2 JP 3246796 B2 JP3246796 B2 JP 3246796B2 JP 10680893 A JP10680893 A JP 10680893A JP 10680893 A JP10680893 A JP 10680893A JP 3246796 B2 JP3246796 B2 JP 3246796B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- vias
- film
- circuit pattern
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層パッケージおよびそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】信号層、電源プレーン、接地プレーンを
ポリイミド等の絶縁性フィルムを介在させて積層した多
層リードフレームが知られている。また半導体素子を搭
載するパッケージでは電気的特性に優れるセラミックパ
ッケージが知られている。
ポリイミド等の絶縁性フィルムを介在させて積層した多
層リードフレームが知られている。また半導体素子を搭
載するパッケージでは電気的特性に優れるセラミックパ
ッケージが知られている。
【０００３】
【発明が解決しようとする課題】前記多層リードフレー
ムでは、信号層と別に面積の大きな電源層と接地層をも
っているため、信号層に対してはストリップラインとし
てクロストークを抑えられるうえ、電源系に対してはイ
ンダクタンスが低いためバウンスと呼ばれる一種の電源
雑音を小さくできるメリットがある。しかしながら昨今
では、クロック周波数が数ＧＨｚ以上、あるいは立ち上
がり時間が１ｎｓ以下のデバイスが出現しており、この
ような超高速、超高周波数のデバイスに対しては、上記
多層のリードフレームであっても、信号の反射やロスに
より信号が通らず、またクロストークが大きくなって使
用できないという問題点がある。上記のように、クロッ
ク周波数が数ＧＨｚ以上という超高周波数のデバイスで
は、インピーダンスのマッチングがとれないと使用でき
ないが、基本的に、通常のリードフレームでは、インナ
ーリードとアウターリードの幅を同じくすることは強度
上の点で難点があり、インピーダンス制御（Ｚｏ＝５０
オーム）をすることは非常に難しい。またクロストーク
防止のための同軸構造をとることも構造上から極めて困
難である。このため、上記の超高速、超高周波数のデバ
イスでは、電気的特性に優れるセラミックパッケージを
用いるしかなかったが、セラミックパッケージでは高価
であると共に、メタライズ配線パターンによるため、多
ピン化に限界があるという問題点があった。
ムでは、信号層と別に面積の大きな電源層と接地層をも
っているため、信号層に対してはストリップラインとし
てクロストークを抑えられるうえ、電源系に対してはイ
ンダクタンスが低いためバウンスと呼ばれる一種の電源
雑音を小さくできるメリットがある。しかしながら昨今
では、クロック周波数が数ＧＨｚ以上、あるいは立ち上
がり時間が１ｎｓ以下のデバイスが出現しており、この
ような超高速、超高周波数のデバイスに対しては、上記
多層のリードフレームであっても、信号の反射やロスに
より信号が通らず、またクロストークが大きくなって使
用できないという問題点がある。上記のように、クロッ
ク周波数が数ＧＨｚ以上という超高周波数のデバイスで
は、インピーダンスのマッチングがとれないと使用でき
ないが、基本的に、通常のリードフレームでは、インナ
ーリードとアウターリードの幅を同じくすることは強度
上の点で難点があり、インピーダンス制御（Ｚｏ＝５０
オーム）をすることは非常に難しい。またクロストーク
防止のための同軸構造をとることも構造上から極めて困
難である。このため、上記の超高速、超高周波数のデバ
イスでは、電気的特性に優れるセラミックパッケージを
用いるしかなかったが、セラミックパッケージでは高価
であると共に、メタライズ配線パターンによるため、多
ピン化に限界があるという問題点があった。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、比較的
安価に形成できると共に、多ピン化が可能であり、イン
ピーダンスのマッチングが容易に図れ、さらにクロスト
ークを抑えることができて超高速、超高周波数のデバイ
スを搭載可能となる多層パッケージおよびその製造方法
を提供するにある。
なされたものであり、その目的とするところは、比較的
安価に形成できると共に、多ピン化が可能であり、イン
ピーダンスのマッチングが容易に図れ、さらにクロスト
ークを抑えることができて超高速、超高周波数のデバイ
スを搭載可能となる多層パッケージおよびその製造方法
を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る多
層パッケージは、単層リードフレームと、該単層リード
フレームの、インナーリード側に絶縁層を介して積層さ
れ、搭載される半導体素子と電気的に接続される端子部
を有し、かつビアを介して前記単層リードフレームのイ
ンナーリードに導通がとられる多層回路基板とを具備
し、該多層回路基板が、熱可塑性の絶縁性フイルムから
なり表裏に貫通するビアを有するビア付きフイルムが信
号層を挟んで熱圧着されて積層され、該信号層に形成さ
れた回路パターンの両側に該回路パターンと離間して前
記ビア付きフイルムのビアが配置されると共に、両フイ
ルムの片面側の前記ビア同士が接続され、かつ該両フイ
ルムの他面側にそれぞれ形成された接地層に前記ビアが
接続されて、前記信号層に形成された回路パターンを囲
む断面矩形の擬似同軸構造に形成されていることを特徴
とする多層パッケージ。 また本発明に係る多層パッケー
ジは、上面に絶縁層を介して回路パターンが形成され、
該回路パターンにアウターリードが接続されたメタルコ
アパッケージと、該メタルコアパッケージの、半導体素
子が搭載されるインナー側に絶縁層を介して積層され、
搭載される半導体素子と電気的に接続される端子部を有
し、かつビアを介して前記インナー側の回路パターンに
導通がとられる多層回路基板とを具備し、該多層回路基
板が、熱可塑性の絶縁性フイルムからなり表裏に貫通す
るビアを有するビア付きフイルムが信号層を挟んで熱圧
着されて積層され、該信号層に形成された回路パターン
の両側に該回路パターンと離間して前記ビア付きフイル
ムのビアが配置されると共に、両フイルムの片面側の前
記ビア同士が接続され、かつ該両フイルムの他面側にそ
れぞれ形成された接地層に前記ビアが接続されて、前記
信号層に形成された回路パターンを囲む断面矩形の擬似
同軸構造に形成されていることを特徴とする。 上記ビア
付きフイルムを３層以上積層し、該ビア付きフイルムの
いずれかに電源層を形成することもできる。 さらに、前
記ビア付きフイルムのビアは、絶縁性フイルムに形成さ
れたスルーホール内に露出する接地層上に、電解めっき
により形成することができる。 また、本発明に係る多層
パッケージの製造方法では、単層リードフレームと、該
単層リードフレームの、インナーリード側に絶縁層を介
して積層され、搭載される半導体素子と電気的に接続さ
れる端子部を有し、かつビアを介して前記単層リードフ
レームのインナーリードに導通がとられる多層回路基板
とを具備する多層パッケージの製造方法において、
（１）熱可塑性の絶縁性フイルムにスルーホールを形成
する工程と、（２）該スルーホールを覆って絶縁性フイ
ルムの片面側に銅箔を貼着する工程と、（３）該銅箔を
貼着した絶縁性フイルムの前記スルーホール内に、銅め
っきにより銅を充填してビアを形成する工程と、（４）
該ビアを形成した絶縁性フイルムの他面側に銅箔を貼着
し、該銅箔をエッチング加工して前記ビア間に該ビアと
離間して回路パターンを有する信号層を形成する工程
と、（５）前記（１）〜（４）の工程によって得られる
ビア付きフイルムに、前記（１）〜（３）の工程によっ
て得られるビア付きフイルムを、前記信号層を挟んで互
いの前記銅箔が外側となるように対向させ、かつ対応す
るビア同士が互いに当接するように重ねあわせて、加
熱、加圧して前記多層回路基板を形成する工程と、
（６）該多層回路基板を絶縁層を介して前記リードフレ
ームのインナーリード上にビアを介して電気的に導通し
て積層する工程とを具備することを特徴とする。 さらに
本発明に係る多層パッケージの製造方法では、上面に絶
縁層を介して回路パターンが形成され、該回路パターン
にアウターリードが接続されたメタルコアパッケージ
と、該メタルコアパッケージの、半導体素子が搭載され
るインナー側に絶縁層を介して積層され、搭載される半
導体素子と電気的に接続される端子部を有し、かつビア
を介して前記回路パターンのインナー側に導通がとられ
る多層回路基板とを具備する多層パッケージの製造方法
において、（１）熱可塑性の絶縁性フイルムにスルーホ
ールを形成する工程と、（２）該スルーホールを覆って
絶縁性フイルムの片面側に銅箔を貼着する工程と、
（３）該銅箔を貼着した絶縁性フイルムの前記スルーホ
ール内に、銅めっきにより銅を充填してビアを形成する
工程と、（４）該ビアを形成した絶縁性フイルムの他面
側に銅箔を貼着し、該銅箔をエッチング加工して前記ビ
ア間に該ビアと離間して回路パターンを有する信号層を
形成する工程と、（５）前記（１）〜（４）の工程によ
って得られる ビア付きフイルムに、前記（１）〜（３）
の工程によって得られるビア付きフイルムを、前記信号
層を挟んで互いの前記銅箔が外側となるように対向さ
せ、かつ対応するビア同士が互いに当接するように重ね
あわせて、加熱、加圧して前記多層回路基板を形成する
工程と、（６）該多層回路基板を、前記メタルコアパッ
ケージの半導体素子が搭載されるインナー側に絶縁層を
介して、かつ電気的導通をとって積層する工程とを具備
することを特徴とする。 また前記ビアを、前記絶縁性フ
イルムの他面側に突出するように形成すると好適であ
る。
するため次の構成を備える。すなわち、本発明に係る多
層パッケージは、単層リードフレームと、該単層リード
フレームの、インナーリード側に絶縁層を介して積層さ
れ、搭載される半導体素子と電気的に接続される端子部
を有し、かつビアを介して前記単層リードフレームのイ
ンナーリードに導通がとられる多層回路基板とを具備
し、該多層回路基板が、熱可塑性の絶縁性フイルムから
なり表裏に貫通するビアを有するビア付きフイルムが信
号層を挟んで熱圧着されて積層され、該信号層に形成さ
れた回路パターンの両側に該回路パターンと離間して前
記ビア付きフイルムのビアが配置されると共に、両フイ
ルムの片面側の前記ビア同士が接続され、かつ該両フイ
ルムの他面側にそれぞれ形成された接地層に前記ビアが
接続されて、前記信号層に形成された回路パターンを囲
む断面矩形の擬似同軸構造に形成されていることを特徴
とする多層パッケージ。 また本発明に係る多層パッケー
ジは、上面に絶縁層を介して回路パターンが形成され、
該回路パターンにアウターリードが接続されたメタルコ
アパッケージと、該メタルコアパッケージの、半導体素
子が搭載されるインナー側に絶縁層を介して積層され、
搭載される半導体素子と電気的に接続される端子部を有
し、かつビアを介して前記インナー側の回路パターンに
導通がとられる多層回路基板とを具備し、該多層回路基
板が、熱可塑性の絶縁性フイルムからなり表裏に貫通す
るビアを有するビア付きフイルムが信号層を挟んで熱圧
着されて積層され、該信号層に形成された回路パターン
の両側に該回路パターンと離間して前記ビア付きフイル
ムのビアが配置されると共に、両フイルムの片面側の前
記ビア同士が接続され、かつ該両フイルムの他面側にそ
れぞれ形成された接地層に前記ビアが接続されて、前記
信号層に形成された回路パターンを囲む断面矩形の擬似
同軸構造に形成されていることを特徴とする。 上記ビア
付きフイルムを３層以上積層し、該ビア付きフイルムの
いずれかに電源層を形成することもできる。 さらに、前
記ビア付きフイルムのビアは、絶縁性フイルムに形成さ
れたスルーホール内に露出する接地層上に、電解めっき
により形成することができる。 また、本発明に係る多層
パッケージの製造方法では、単層リードフレームと、該
単層リードフレームの、インナーリード側に絶縁層を介
して積層され、搭載される半導体素子と電気的に接続さ
れる端子部を有し、かつビアを介して前記単層リードフ
レームのインナーリードに導通がとられる多層回路基板
とを具備する多層パッケージの製造方法において、
（１）熱可塑性の絶縁性フイルムにスルーホールを形成
する工程と、（２）該スルーホールを覆って絶縁性フイ
ルムの片面側に銅箔を貼着する工程と、（３）該銅箔を
貼着した絶縁性フイルムの前記スルーホール内に、銅め
っきにより銅を充填してビアを形成する工程と、（４）
該ビアを形成した絶縁性フイルムの他面側に銅箔を貼着
し、該銅箔をエッチング加工して前記ビア間に該ビアと
離間して回路パターンを有する信号層を形成する工程
と、（５）前記（１）〜（４）の工程によって得られる
ビア付きフイルムに、前記（１）〜（３）の工程によっ
て得られるビア付きフイルムを、前記信号層を挟んで互
いの前記銅箔が外側となるように対向させ、かつ対応す
るビア同士が互いに当接するように重ねあわせて、加
熱、加圧して前記多層回路基板を形成する工程と、
（６）該多層回路基板を絶縁層を介して前記リードフレ
ームのインナーリード上にビアを介して電気的に導通し
て積層する工程とを具備することを特徴とする。 さらに
本発明に係る多層パッケージの製造方法では、上面に絶
縁層を介して回路パターンが形成され、該回路パターン
にアウターリードが接続されたメタルコアパッケージ
と、該メタルコアパッケージの、半導体素子が搭載され
るインナー側に絶縁層を介して積層され、搭載される半
導体素子と電気的に接続される端子部を有し、かつビア
を介して前記回路パターンのインナー側に導通がとられ
る多層回路基板とを具備する多層パッケージの製造方法
において、（１）熱可塑性の絶縁性フイルムにスルーホ
ールを形成する工程と、（２）該スルーホールを覆って
絶縁性フイルムの片面側に銅箔を貼着する工程と、
（３）該銅箔を貼着した絶縁性フイルムの前記スルーホ
ール内に、銅めっきにより銅を充填してビアを形成する
工程と、（４）該ビアを形成した絶縁性フイルムの他面
側に銅箔を貼着し、該銅箔をエッチング加工して前記ビ
ア間に該ビアと離間して回路パターンを有する信号層を
形成する工程と、（５）前記（１）〜（４）の工程によ
って得られる ビア付きフイルムに、前記（１）〜（３）
の工程によって得られるビア付きフイルムを、前記信号
層を挟んで互いの前記銅箔が外側となるように対向さ
せ、かつ対応するビア同士が互いに当接するように重ね
あわせて、加熱、加圧して前記多層回路基板を形成する
工程と、（６）該多層回路基板を、前記メタルコアパッ
ケージの半導体素子が搭載されるインナー側に絶縁層を
介して、かつ電気的導通をとって積層する工程とを具備
することを特徴とする。 また前記ビアを、前記絶縁性フ
イルムの他面側に突出するように形成すると好適であ
る。
【０００６】
【作用】本発明に係る多層パッケージによれば、比較的
安価に提供できると共に、インピーダンスのマッチング
が容易にとれ、さらに擬似同軸構造が形成できるのでク
ロストークを効果的に抑えることができ、超高速、超高
周波数のデバイス用に用いることができる。
安価に提供できると共に、インピーダンスのマッチング
が容易にとれ、さらに擬似同軸構造が形成できるのでク
ロストークを効果的に抑えることができ、超高速、超高
周波数のデバイス用に用いることができる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は、本発明で基本的に用い
るビア付きフィルム１０を示す。このビア付きフィルム
１０は、熱可塑性のポリイミドフィルム１１にエキシマ
レーザー等により、微細なスルーホールを開口し、片面
に銅箔１２を加圧加熱することによって貼着し、電解銅
めっきを行って、スルーホール内の銅箔上に銅を盛り上
げ、スルーホール内に銅を充填してビア１３を形成す
る。ビア１３の上面はポリイミドフィルム１１上面側に
若干突出して形成される。熱可塑性のポリイミドフィル
ム１１は加熱することによって粘着性を帯び、複数枚重
ねて加熱、加圧することによって積層が可能となる。ス
ルーホールは最小５０μｍピッチ程度の微細なパターン
に形成でき、またスルーホールの孔径も数μｍのものが
可能なので、微細パターンのビア１３を形成できる。ま
た、ポリイミドフィルム１１は数１０〜数１００μｍの
ものが使用できる。
づいて詳細に説明する。図１は、本発明で基本的に用い
るビア付きフィルム１０を示す。このビア付きフィルム
１０は、熱可塑性のポリイミドフィルム１１にエキシマ
レーザー等により、微細なスルーホールを開口し、片面
に銅箔１２を加圧加熱することによって貼着し、電解銅
めっきを行って、スルーホール内の銅箔上に銅を盛り上
げ、スルーホール内に銅を充填してビア１３を形成す
る。ビア１３の上面はポリイミドフィルム１１上面側に
若干突出して形成される。熱可塑性のポリイミドフィル
ム１１は加熱することによって粘着性を帯び、複数枚重
ねて加熱、加圧することによって積層が可能となる。ス
ルーホールは最小５０μｍピッチ程度の微細なパターン
に形成でき、またスルーホールの孔径も数μｍのものが
可能なので、微細パターンのビア１３を形成できる。ま
た、ポリイミドフィルム１１は数１０〜数１００μｍの
ものが使用できる。
【０００８】図２は他面に回路パターンを形成したビア
付きフィルム１０を示す。このビア付きフィルム１０
は、上記のようにビア１３を形成したポリイミドフィル
ム１１の他面側に銅箔を貼着し、この銅箔をエッチング
加工して回路パターン（信号層）１４を形成したもので
ある。図３は多層回路基板１６を示し、図１、図２に示
すビア付きフィルム１０、１０のビア１３、１３が互い
に当接するようにして重ね合わせ、加熱、加圧して２層
の回路基板に形成されている。ビア付きフィルム１０、
１０を上記のようにして重ね合わせ、加熱、加圧する
と、熱可塑性のポリイミドフィルム１１が軟化し、上下
のビア付きフィルム１０に形成したビア１３、１３が確
実に当接した状態で、かつ信号層１４がポリイミドフィ
ルム１１中に埋没した状態にて接合される。上下のビア
１３、１３は単に当接している状態であるが、ポリイミ
ドフィルム１１、１１の熱収縮が加わることから強固に
当接し、電気的導通が確実に確保される。図３から明ら
かなように、両ビア付きフィルム１０、１０間の信号層
１４はビア１３によって両側から挟まれ、また上下を銅
箔１２、１２によって挟まれた構造となる。銅箔１２、
１２を接地層に設定すれば、信号層１４はビア１３と銅
箔１２による断面矩形の擬似同軸構造となり、クロスト
ークを防止できる構造となる。また、信号層１４の幅、
ポリイミドフィルム１１の厚さ、ビア１３のピッチを調
整することにより、インピーダンス（Ｚｏ＝５０オー
ム）のマッチングを容易にとることができる。上記実施
例では、２層の回路基板に形成したが、３層以上の多層
の回路基板に形成することもできる。この場合信号層の
みならず電源層や接地層等を形成することによりより電
気的特性に優れる多層回路基板に構成できる。
付きフィルム１０を示す。このビア付きフィルム１０
は、上記のようにビア１３を形成したポリイミドフィル
ム１１の他面側に銅箔を貼着し、この銅箔をエッチング
加工して回路パターン（信号層）１４を形成したもので
ある。図３は多層回路基板１６を示し、図１、図２に示
すビア付きフィルム１０、１０のビア１３、１３が互い
に当接するようにして重ね合わせ、加熱、加圧して２層
の回路基板に形成されている。ビア付きフィルム１０、
１０を上記のようにして重ね合わせ、加熱、加圧する
と、熱可塑性のポリイミドフィルム１１が軟化し、上下
のビア付きフィルム１０に形成したビア１３、１３が確
実に当接した状態で、かつ信号層１４がポリイミドフィ
ルム１１中に埋没した状態にて接合される。上下のビア
１３、１３は単に当接している状態であるが、ポリイミ
ドフィルム１１、１１の熱収縮が加わることから強固に
当接し、電気的導通が確実に確保される。図３から明ら
かなように、両ビア付きフィルム１０、１０間の信号層
１４はビア１３によって両側から挟まれ、また上下を銅
箔１２、１２によって挟まれた構造となる。銅箔１２、
１２を接地層に設定すれば、信号層１４はビア１３と銅
箔１２による断面矩形の擬似同軸構造となり、クロスト
ークを防止できる構造となる。また、信号層１４の幅、
ポリイミドフィルム１１の厚さ、ビア１３のピッチを調
整することにより、インピーダンス（Ｚｏ＝５０オー
ム）のマッチングを容易にとることができる。上記実施
例では、２層の回路基板に形成したが、３層以上の多層
の回路基板に形成することもできる。この場合信号層の
みならず電源層や接地層等を形成することによりより電
気的特性に優れる多層回路基板に構成できる。
【０００９】図４は多層パッケージ２０に形成した実施
例を示す。２１は単層リードフレームであり、素子搭載
部２２、インナーリード２３、アウターリード２４を有
する通常のリードフレーム形状に形成されている。３０
は多層回路基板であり、素子搭載部２２近傍のインナー
リード２３上に絶縁層を介して搭載される。多層回路基
板３０は、前記実施例の多層回路基板１６の例にならっ
て形成される。すなわち、上層から接地層３１、信号層
３２、電源層３３、接地層３４に構成されている。また
信号層３２の各信号ラインは、図３に示されるのと同様
にビア１３と上下の接地層３１、３４とで断面矩形状に
囲まれる擬似同軸構造に形成されている。上記の多層回
路基板３０は、素子搭載部２２を囲む枠状に形成され、
その内壁側に半導体素子２９とワイヤにより接続される
端子部となる、接地層３１のワイヤボンディングエリ
ア、信号層３２のワイヤボンディングエリア、電源層３
３のワイヤボンディングエリアが階段状に露出する構造
となっている。各接地層３１、信号層３２、電源層３
３、接地層３４はビアを介してインナーリード２３に接
続される。
例を示す。２１は単層リードフレームであり、素子搭載
部２２、インナーリード２３、アウターリード２４を有
する通常のリードフレーム形状に形成されている。３０
は多層回路基板であり、素子搭載部２２近傍のインナー
リード２３上に絶縁層を介して搭載される。多層回路基
板３０は、前記実施例の多層回路基板１６の例にならっ
て形成される。すなわち、上層から接地層３１、信号層
３２、電源層３３、接地層３４に構成されている。また
信号層３２の各信号ラインは、図３に示されるのと同様
にビア１３と上下の接地層３１、３４とで断面矩形状に
囲まれる擬似同軸構造に形成されている。上記の多層回
路基板３０は、素子搭載部２２を囲む枠状に形成され、
その内壁側に半導体素子２９とワイヤにより接続される
端子部となる、接地層３１のワイヤボンディングエリ
ア、信号層３２のワイヤボンディングエリア、電源層３
３のワイヤボンディングエリアが階段状に露出する構造
となっている。各接地層３１、信号層３２、電源層３
３、接地層３４はビアを介してインナーリード２３に接
続される。
【００１０】上記のようにして多層パッケージ２０が形
成されている。この多層パッケージ２０によれば、信号
層３２が銅箔をエッチング加工して形成されるので、信
号ラインの多ピン化が可能であり、また線幅をほぼ一定
にでき、該線幅、ポリイミドフィルム１１の厚さ等を選
択することで、各信号ラインのインピーダンスのマッチ
ングが図れる。さらに擬似同軸構造により各信号線路間
のクロストークを効果的に抑えることができるので、超
高速、超高周波数のデバイスに対応できる。もちろん、
電源層３３、接地層３４を信号層３２と別途構成して重
ねた構造にしているので、前記従来の多層リードフレー
ムの電源ノイズの排除等の特性にも優れている。
成されている。この多層パッケージ２０によれば、信号
層３２が銅箔をエッチング加工して形成されるので、信
号ラインの多ピン化が可能であり、また線幅をほぼ一定
にでき、該線幅、ポリイミドフィルム１１の厚さ等を選
択することで、各信号ラインのインピーダンスのマッチ
ングが図れる。さらに擬似同軸構造により各信号線路間
のクロストークを効果的に抑えることができるので、超
高速、超高周波数のデバイスに対応できる。もちろん、
電源層３３、接地層３４を信号層３２と別途構成して重
ねた構造にしているので、前記従来の多層リードフレー
ムの電源ノイズの排除等の特性にも優れている。
【００１１】図５はメタルコアパッケージ３５に多層回
路基板３６を搭載した多層パッケージ３７の実施例を示
す。メタルコアパッケージ３５は金属製のヒートシンク
３８上に絶縁シート３９を介して回路パターン４０が形
成され、該回路パターン４０に上記の多層回路基板３６
が絶縁層を介して接続され、またアウターリード４１が
接続されてなる。図５に示す例では、多層回路基板３６
は図３に示す多層回路基板１６、すなわち上下に接地層
１２、１２が形成され、中間の信号層１４がビア１３と
接地層１２、１２で矩形に囲まれた擬似同軸構造のもの
に形成されている。本実施例では、ヒートシンク３８を
有する放熱性に優れるパッケージに形成されているの
で、高速、高周波数のデバイスにより好適に対応でき
る。また本実施例でも、多層回路基板は上記に限られ
ず、図４等に示される任意の構造の多層回路基板を搭載
することにより、種々の電気的特性を満足できる多層パ
ッケージを提供できる。
路基板３６を搭載した多層パッケージ３７の実施例を示
す。メタルコアパッケージ３５は金属製のヒートシンク
３８上に絶縁シート３９を介して回路パターン４０が形
成され、該回路パターン４０に上記の多層回路基板３６
が絶縁層を介して接続され、またアウターリード４１が
接続されてなる。図５に示す例では、多層回路基板３６
は図３に示す多層回路基板１６、すなわち上下に接地層
１２、１２が形成され、中間の信号層１４がビア１３と
接地層１２、１２で矩形に囲まれた擬似同軸構造のもの
に形成されている。本実施例では、ヒートシンク３８を
有する放熱性に優れるパッケージに形成されているの
で、高速、高周波数のデバイスにより好適に対応でき
る。また本実施例でも、多層回路基板は上記に限られ
ず、図４等に示される任意の構造の多層回路基板を搭載
することにより、種々の電気的特性を満足できる多層パ
ッケージを提供できる。
【００１２】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１３】
【発明の効果】本発明に係る多層パッケージによれば、
比較的安価に提供できると共に、多ピン化が図れ、イン
ピーダンスのマッチングが容易にとれ、さらに擬似同軸
構造を形成したのでクロストークを効果的に抑えること
ができ、超高速、超高周波数のデバイス用に用いること
ができるという著効を奏する。また、多層回路基板の部
位は、熱可塑性フイルムの熱圧着の際の熱収縮により、
ビア同士が強固に当接し、電気的導通が確実に確保され
る。
比較的安価に提供できると共に、多ピン化が図れ、イン
ピーダンスのマッチングが容易にとれ、さらに擬似同軸
構造を形成したのでクロストークを効果的に抑えること
ができ、超高速、超高周波数のデバイス用に用いること
ができるという著効を奏する。また、多層回路基板の部
位は、熱可塑性フイルムの熱圧着の際の熱収縮により、
ビア同士が強固に当接し、電気的導通が確実に確保され
る。
【図１】ビア付きフィルムの断面説明図である。
【図２】信号層を形成したビア付きフィルムの断面説明
図である。
図である。
【図３】擬似同軸構造の多層回路基板の一例を示す断面
説明図である。
説明図である。
【図４】多層パッケージの実施例を示す断面説明図であ
る。
る。
【図５】多層パッケージの他の一例を示す断面説明図で
ある。
ある。
１０ ビア付きフィルム １１ ポリイミドフィルム １２ 銅箔 １３ ビア １４ 信号層 １６ 多層回路基板 ２０ 多層パッケージ ２１ 単層リードフレーム ２９ 半導体素子 ３０ 多層回路基板 ３１ 接地層 ３２ 信号層 ３３ 電源層 ３４ 接地層 ３５ メタルコアパッケージ
Claims (7)
- 【請求項１】 単層リードフレームと、 該単層リードフレームの、インナーリード側に絶縁層を
介して積層され、搭載される半導体素子と電気的に接続
される端子部を有し、かつビアを介して前記単層リード
フレームのインナーリードに導通がとられる多層回路基
板とを具備し、 該多層回路基板が、熱可塑性の絶縁性フイルムからなり
表裏に貫通するビアを有するビア付きフイルムが信号層
を挟んで熱圧着されて積層され、該信号層に形成された
回路パターンの両側に該回路パターンと離間して前記ビ
ア付きフイルムのビアが配置されると共に、両フイルム
の片面側の前記ビア同士が接続され、かつ該両フイルム
の他面側にそれぞれ形成された接地層に前記ビアが接続
されて、前記信号層に形成された回路パターンを囲む断
面矩形の擬似同軸構造に形成されていることを特徴とす
る多層パッケージ。 - 【請求項２】 上面に絶縁層を介して回路パターンが形
成され、該回路パターンにアウターリードが接続された
メタルコアパッケージと、 該メタルコアパッケージの、半導体素子が搭載されるイ
ンナー側に絶縁層を介して積層され、搭載される半導体
素子と電気的に接続される端子部を有し、かつビアを介
して前記回路パターンのインナー側に導通がとられる多
層回路基板とを具備し、 該多層回路基板が、熱可塑性の絶縁性フイルムからなり
表裏に貫通するビアを有するビア付きフイルムが信号層
を挟んで熱圧着されて積層され、該信号層に形成された
回路パターンの両側に該回路パターンと離間して前記ビ
ア付きフイルムのビアが配置されると共に、両フイルム
の片面側の前記ビア同士が接続され、かつ該両フイルム
の他面側にそれぞれ形成された接地層に前記ビアが接続
されて、前記信号層に形成された回路パターンを囲む断
面矩形の擬似同軸構造に形成されていることを特徴とす
る多層パッケージ。 - 【請求項３】 前記ビア付きフイルムが３層以上積層さ
れ、該ビア付きフイルムのいずれかに電源層が形成され
ていることを特徴とする請求項１または２記 載の多層パ
ッケージ。 - 【請求項４】 前記ビア付きフイルムのビアは、絶縁性
フイルムに形成されたスルーホール内に露出する接地層
上に、電解めっきにより形成されていることを特徴とす
る請求項１または２記載の多層パッケージ。 - 【請求項５】 単層リードフレームと、 該単層リードフレームの、インナーリード側に絶縁層を
介して積層され、搭載される半導体素子と電気的に接続
される端子部を有し、かつビアを介して前記単層リード
フレームのインナーリードに導通がとられる多層回路基
板とを具備する多層パッケージの製造方法において、 （１）熱可塑性の絶縁性フイルムにスルーホールを形成
する工程と、 （２）該スルーホールを覆って絶縁性フイルムの片面側
に銅箔を貼着する工程と、 （３）該銅箔を貼着した絶縁性フイルムの前記スルーホ
ール内に、銅めっきにより銅を充填してビアを形成する
工程と、 （４）該ビアを形成した絶縁性フイルムの他面側に銅箔
を貼着し、該銅箔をエッチング加工して前記ビア間に該
ビアと離間して回路パターンを有する信号層を形成する
工程と、 （５）前記（１）〜（４）の工程によって得られるビア
付きフイルムに、前記（１）〜（３）の工程によって得
られるビア付きフイルムを、前記信号層を挟んで互いの
前記銅箔が外側となるように対向させ、かつ対応するビ
ア同士が互いに当接するように重ねあわせて、加熱、加
圧して前記多層回路基板を形成する工程と、 （６）該多層回路基板を絶縁層を介して前記リードフレ
ームのインナーリード上にビアを介して電気的導通をと
って積層する工程とを具備することを特徴とする多層パ
ッケージの製造方法。 - 【請求項６】 上面に絶縁層を介して回路パターンが形
成され、該回路パターンにアウターリードが接続された
メタルコアパッケージと、 該メタルコアパッケージの、半導体素子が搭載されるイ
ンナー側に絶縁層を介して積層され、搭載される半導体
素子と電気的に接続される端子部を有し、かつ ビアを介
して前記回路パターンのインナー側に導通がとられる多
層回路基板とを具備する多層パッケージの製造方法にお
いて、 （１）熱可塑性の絶縁性フイルムにスルーホールを形成
する工程と、 （２）該スルーホールを覆って絶縁性フイルムの片面側
に銅箔を貼着する工程と、 （３）該銅箔を貼着した絶縁性フイルムの前記スルーホ
ール内に、銅めっきにより銅を充填してビアを形成する
工程と、 （４）該ビアを形成した絶縁性フイルムの他面側に銅箔
を貼着し、該銅箔をエッチング加工して前記ビア間に該
ビアと離間して回路パターンを有する信号層を形成する
工程と、 （５）前記（１）〜（４）の工程によって得られるビア
付きフイルムに、前記（１）〜（３）の工程によって得
られるビア付きフイルムを、前記信号層を挟んで互いの
前記銅箔が外側となるように対向させ、かつ対応するビ
ア同士が互いに当接するように重ねあわせて、加熱、加
圧して前記多層回路基板を形成する工程と、 （６）該多層回路基板を、前記メタルコアパッケージの
半導体素子が搭載されるインナー側に絶縁層を介して、
かつビアを介して電気的導通をとって積層する工程とを
具備することを特徴とする多層パッケージの製造方法。 - 【請求項７】 前記ビアを、前記絶縁性フイルムの他面
側に突出するように形成することを特徴とする請求項５
または６記載の多層パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10680893A JP3246796B2 (ja) | 1993-05-07 | 1993-05-07 | 多層パッケージとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10680893A JP3246796B2 (ja) | 1993-05-07 | 1993-05-07 | 多層パッケージとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318668A JPH06318668A (ja) | 1994-11-15 |
| JP3246796B2 true JP3246796B2 (ja) | 2002-01-15 |
Family
ID=14443156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10680893A Expired - Fee Related JP3246796B2 (ja) | 1993-05-07 | 1993-05-07 | 多層パッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246796B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098175A (ja) * | 1995-06-14 | 1997-01-10 | Fuji Kiko Denshi Kk | 多層プリント基板のボンディング用棚形成方法 |
| JP3119630B2 (ja) | 1998-09-18 | 2000-12-25 | 日本電気株式会社 | 半導体チップモジュール用多層回路基板およびその製造方法 |
-
1993
- 1993-05-07 JP JP10680893A patent/JP3246796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318668A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004079755A1 (ja) | フラット型シールドケーブル | |
| CN102686053A (zh) | 多层布线基板的制造方法 | |
| JPH07135376A (ja) | 複合プリント回路板とその製造方法 | |
| US6681483B2 (en) | Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices | |
| WO2000044210A9 (en) | Multi-layer rf printed circuit architecture | |
| JP2000151112A (ja) | 配線基板及びその製造方法 | |
| JP3246796B2 (ja) | 多層パッケージとその製造方法 | |
| JP3724061B2 (ja) | 金属基板及びその製造方法 | |
| JP2017045882A (ja) | フレキシブル基板及びその製造方法並びに電子装置 | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| JP2014232812A (ja) | プリント配線板およびその製造方法 | |
| JP3032320B2 (ja) | フラットケーブル | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP2009010004A (ja) | 積層プリント基板とその製造方法 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JPH05326644A (ja) | 両面配線フィルムキャリア及びその製造方法 | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JP2753767B2 (ja) | 電子部品搭載用基板 | |
| JPH06318669A (ja) | 多層リードフレームおよび半導体パッケージ | |
| JP4019717B2 (ja) | 部品内蔵多層配線モジュール基板及びその製造方法 | |
| JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JPH08107257A (ja) | 電磁波シールドを有するプリント配線板の製造方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |