CN114093840A - 信热分离tmv封装结构及其制作方法 - Google Patents

信热分离tmv封装结构及其制作方法 Download PDF

Info

Publication number
CN114093840A
CN114093840A CN202111258931.8A CN202111258931A CN114093840A CN 114093840 A CN114093840 A CN 114093840A CN 202111258931 A CN202111258931 A CN 202111258931A CN 114093840 A CN114093840 A CN 114093840A
Authority
CN
China
Prior art keywords
layer
substrate
conductive metal
chip
signal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111258931.8A
Other languages
English (en)
Inventor
陈先明
冯磊
黄本霞
洪业杰
黄高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202111258931.8A priority Critical patent/CN114093840A/zh
Publication of CN114093840A publication Critical patent/CN114093840A/zh
Priority to TW111126708A priority patent/TWI858353B/zh
Priority to JP2022125067A priority patent/JP7471352B2/ja
Priority to KR1020220098833A priority patent/KR102690031B1/ko
Priority to US17/821,725 priority patent/US20230127494A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4892—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种信热分离TMV封装结构及其制作方法，包括绝缘介质材料体、内层信号线路层、外层信号线路层、散热金属面和芯片，绝缘介质材料体具有相对的第一侧和第二侧，绝缘介质材料体的第一侧设置有隔离层，内层信号线路层设置在绝缘介质材料体内，外层信号线路设置在绝缘介质材料体第二侧的表面，且通过TMV结构与内层信号线路层连接，散热金属面设置在绝缘介质材料体第一侧的表面，散热金属面与内层信号线路层通过隔离层进行分隔，芯片嵌埋于绝缘介质材料体内，芯片的有源面与内层信号线路层导电连接，芯片的无源面与散热金属面传热连接。本发明能够实现更高密度的集成封装，可以实现信热分离，大幅度提升散热效果。

Description

信热分离TMV封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，特别涉及一种信热分离TMV封装结构及其制作方法。
背景技术
随着电子技术的发展与进步，电子产品朝着短小轻薄的方向演进，促进了电子产品的封装结构朝着高度集成化、小型化的方向发展。同时电子产品的功能要求越来越强大，封装体所封装的芯片运算量越来越大。从而导致封装体单位面积的热流密度迅速递增，如果不能快速将产生的热量散发，电子元件持续升温会导致器件运行速度、性能下降，而且电子电子产品的可靠性也会收到很大的影响。因此如何实现更高密度集成封装、如何解决封装体散热问题，是当前封装领域非常重要的课题。
现有封装技术中，传统的引线键合封装方法是将芯片等元器件预固定于基板表面，然后通过打线的方式实现元器件与基板之间的电性连接，最后用封装材料(molding)封装，但是该方法存在如下缺点：
(1)芯片贴装于基板表面再打线会使封装体积增大，无法满足高密度集成、小型化的发展需求；
(2)芯片封装后一面是封装材料，另一面通过焊盘与PCB焊接，芯片的散热效果差，即使在芯片背面设置散热铜面，但受封装结构的限制，散热铜面空间有限，无法真正改善芯片运行过程中的散热问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种信热分离TMV(Through Molding Via，塑封胶通孔)封装结构及其制作方法，能够实现高密度集成和信热分离，大幅度提升散热效果。
第一方面，根据本发明实施例的信热分离TMV封装结构，包括绝缘介质材料体，具有相对的第一侧和第二侧，所述绝缘介质材料体的第一侧设置有隔离层；内层信号线路层，设置在所述绝缘介质材料体内；外层信号线路，设置在所述绝缘介质材料体第二侧的表面，且通过TMV结构与所述内层信号线路层连接；散热金属面，设置在所述绝缘介质材料体第一侧的表面，所述散热金属面与所述内层信号线路层通过所述隔离层进行分隔；芯片，具有相对的有源面和无源面，所述芯片嵌埋于所述绝缘介质材料体内，所述芯片的有源面与所述内层信号线路层导电连接，所述芯片的无源面与所述散热金属面传热连接。
根据本发明实施例的信热分离TMV封装结构，至少具有如下有益效果：
芯片嵌埋于绝缘介质材料体内，有利于实现更高密度的集成封装，散热金属面与内层信号线路层通过隔离层进行分隔，可以实现信热分离，大幅度提升散热效果。
根据本发明的一些实施例，所述芯片的无源面与所述散热金属面直接连接，或者，所述芯片的无源面与所述散热金属面之间连接有导热金属。
根据本发明的一些实施例，所述导热金属包括导热金属面和导热金属柱，所述导热金属面的第一侧与所述芯片的无源面连接，所述导热金属面的第二侧通过所述导热金属柱与所述散热金属面连接。
根据本发明的一些实施例，所述内层信号线路层的数量为多层，相邻的所述内层信号线路层之间通过第二导通金属柱连接。
根据本发明的一些实施例，所述TMV结构为第一导通金属柱，所述第一导通金属柱与所述内层信号线路层之间直接连接，或者，所述第一导通金属柱与所述内层信号线路层之间连接有焊锡。
根据本发明的一些实施例，所述绝缘介质材料体包括多层依次层叠的绝缘层，位于所述绝缘介质材料体第一侧的所述绝缘层用作所述隔离层。
根据本发明的一些实施例，所述绝缘介质材料体还包括封装层，多层所述绝缘层设置有用于容置所述芯片的封装腔，所述封装层覆盖于邻接的所述绝缘层，并填充于所述封装腔，且包裹在所述芯片的外侧。
第二方面，根据本发明实施例的信热分离TMV封装结构的制作方法，包括步骤：
提供具有相对的第一侧和第二侧的基板，并在所述基板的第二侧表面加工临时承载面，所述基板设置有封装腔、第一内层信号线路层和第一金属柱，所述封装腔贯穿于所述基板相对的第一侧和第二侧，所述第一内层信号线路层部分或全部设置在所述基板第一侧的表面，所述第一金属柱的第一端与所述第一内层信号线路层导电连接，所述第一金属柱的第二端暴露于所述基板第二侧的表面，所述临时承载面覆盖于所述封装腔；
将待封装的芯片贴装在所述封装腔内并与所述第一内层信号线路层引线键合，所述芯片的有源面朝向所述基板的第一侧，所述芯片的无源面与所述临时承载面连接；
在所述基板的第一侧加工第一导通金属柱，并通过第二绝缘介质材料进行封装以形成封装层，所述第一导通金属柱与所述第一内层信号线路层连接；
去除所述临时承载面，并在所述基板第二侧的表面加工第二内层信号线路层，所述第二内层信号线路层包括第二内层信号线路和导热金属面，所述第二内层信号线路与所述第一金属柱连接，所述导热金属面与所述芯片的无源面连接；
在所述导热金属面上加工导热金属柱，并进行叠层压合以形成隔离层；
在所述封装层的表面加工外层信号线路层，以及在所述隔离层的表面加工散热金属面，所述外层信号线路层与所述第一导通金属柱连接，所述散热金属面与所述导热金属柱连接。
根据本发明实施例的信热分离TMV封装结构的制作方法，至少具有如下有益效果：
将芯片贴装在基板的封装腔内，有利于实现更高密度的集成封装，散热金属面与第二内层信号线路层通过隔离层进行分隔，可以实现信热分离，大幅度提升散热效果。
根据本发明的一些实施例，所述第一内层信号线路层包括多层线路层，其中一层所述线路层设置在所述基板第一侧的表面，其余所述线路层埋设于所述基板内，多层所述线路层之间通过金属柱连接；
或者，所述第一内层信号线路层包括单层线路层，单层所述线路层设置在所述基板第一侧的表面。
根据本发明的一些实施例，所述在所述基板的第一侧加工第一导通金属柱，包括步骤：
将所述第一导通金属柱贴装在所述基板的第一侧且位于所述第一内层信号线路层对应的位置；
通过焊锡将所述第一导通金属柱和所述第一内层信号线路层进行焊接。
根据本发明的一些实施例，所述在所述基板的第一侧加工第一导通金属柱，包括步骤：
在所述基板的第一侧加工感光遮蔽膜，所述感光遮蔽膜上设置有适配于所述第一导通金属柱的开窗；
对所述基板进行电镀以在所述开窗内形成所述第一导通金属柱；
去除所述感光遮蔽膜。
第三方面，根据本发明实施例的信热分离TMV封装结构的制作方法，包括步骤：
提供具有相对的第一侧和第二侧的基板，并在所述基板的第二侧表面加工临时承载面，所述基板设置有封装腔和第一内层信号线路层，所述封装腔贯穿于所述基板相对的第一侧和第二侧，所述第一内层信号线路层部分或全部设置在所述基板第一侧的表面，所述第一内层信号线路层与所述基板第二侧表面之间设置有隔离层，所述临时承载面覆盖于所述封装腔；
将待封装的芯片贴装在所述封装腔内并与所述第一内层信号线路层引线键合，所述芯片的有源面朝向所述基板的第一侧，所述芯片的无源面与所述临时承载面连接；
在所述基板的第一侧加工第一导通金属柱，并通过第二绝缘介质材料进行封装以形成封装层，所述第一导通金属柱与所述第一内层信号线路层连接；
去除所述临时承载面；
在所述封装层的表面加工外层信号线路层，以及在所述隔离层的表面加工散热金属面，所述外层信号线路层与所述第一导通金属柱连接，所述散热金属面与所述芯片的无源面连接。
根据本发明实施例的信热分离TMV封装结构的制作方法，至少具有如下有益效果：
将芯片贴装在基板的封装腔内，有利于实现更高密度的集成封装，散热金属面与第二内层信号线路层通过隔离层进行分隔，可以实现信热分离，大幅度提升散热效果。
根据本发明的一些实施例，所述第一内层信号线路层包括多层线路层，其中一层所述线路层设置在所述基板第一侧的表面，其余所述线路层埋设于所述基板内，多层所述线路层之间通过金属柱连接；
或者，所述第一内层信号线路层包括单层线路层，单层所述线路层设置在所述基板第一侧的表面。
根据本发明的一些实施例，所述在所述基板的第一侧加工第一导通金属柱，包括步骤：
将所述第一导通金属柱贴装在所述基板的第一侧且位于所述第一内层信号线路层对应的位置；
通过焊锡将所述第一导通金属柱和所述第一内层信号线路层进行焊接。
根据本发明的一些实施例，所述在所述基板的第一侧加工第一导通金属柱，包括步骤：
在所述基板的第一侧加工感光遮蔽膜，所述感光遮蔽膜上设置有适配于所述第一导通金属柱的开窗；
对所述基板进行电镀以在所述开窗内形成所述第一导通金属柱；
去除所述感光遮蔽膜。
第四方面，根据本发明实施例的信热分离TMV封装结构，通过上述的信热分离TMV封装结构的制作方法制备得到。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例1的信热分离TMV封装结构的剖面示意图之一；
图2为本发明实施例1的信热分离TMV封装结构的剖面示意图之二；
图3为本发明实施例2的信热分离TMV封装结构的剖面示意图之一；
图4为本发明实施例2的信热分离TMV封装结构的剖面示意图之二；
图5～图19为本发明实施例4的基板制作方法中间过程的结构示意图；
图20～图26为本发明实施例5的信热分离TMV封装结构制作方法中间过程的结构示意图；
图27～图32为本发明实施例6的信热分离TMV封装结构制作方法中间过程的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，“若干”的含义是一个或者多个，“多个”的含义是两个以上，大于、小于、超过等理解为不包括本数，“以上”、“以下”、“以内”等理解为包括本数。如果有描述到“第一”、“第二”等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，“设置”、“连接”“导电连接”、“导热连接”等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
实施例1
请参照图1，本实施例公开了一种信热分离TMV封装结构，包括绝缘介质材料体100、内层信号线路层150、外层信号线路层160、散热金属面170和芯片180。
图1示出了绝缘介质材料体100在其厚度方向上的剖面示意结构。本实施例的绝缘介质材料体100具有相对的第一侧和第二侧，绝缘介质材料体100包括多层依次层叠的绝缘层，绝缘层通过第一绝缘介质材料涂覆或层压而成。多层绝缘层包括第一绝缘层、第二绝缘层、…、第N绝缘层，N为大于1的整数。其中，第N绝缘层、第一绝缘层、第二绝缘层、…、第N-1绝缘层从绝缘介质材料体100的第一侧开始向第二侧依次层叠。本实施例的第一绝缘介质材料体100的数量为3层，即多层绝缘层包括第一绝缘层111、第二绝缘层112和第三绝缘层113，其中，第三绝缘层113位于绝缘介质材料体100的第一侧，并用作隔离层。多层第一绝缘介质材料设置有封装腔101，封装腔101用于容置芯片180，绝缘介质材料体100还包括封装层120，封装层120覆盖于邻接的绝缘层，即覆盖于第N-1绝缘层，并填充于封装腔101，且包裹在芯片180的外侧，封装层120通过第二绝缘介质材料封装得到，封装层120用于将芯片180封装在封装腔101内，如此可以芯片180嵌埋于绝缘介质材料体100内，有利于实现更高密度的集成封装。
内层信号线路层150设置在绝缘介质材料体100内，外层信号线路160设置在绝缘介质材料体100第二侧的表面，且通过TMV结构与内层信号线路层150连接。内层信号线路层150包括第一内层信号线路层和第二内层信号线路层153。第一内层信号线路层的数量为多层，多层第一内层信号线路层包括第一线路层、第二线路层、…、第M线路层，M为大于1的整数。其中，第二内层信号线路层、第一线路层、第二线路层、…、第M线路层从绝缘介质材料体100的第一侧开始向第二侧依次分层排布。本实施例的第一内层信号线路层的数量为2层，即多层第一内层信号线路层包括第一线路层151和第二线路层152。其中，第二内层信号线路层153与第一线路层151之间通过第一金属柱131连接，第一线路层151与第二线路层152之间通过第二金属柱133连接，依次类推，第一金属柱131、第二金属柱133等导电结构可以用作在不同线路层之间进行导电连接的第二导通金属柱，即相邻的内层信号线路层150之间通过第二导通金属柱连接。在本实施例中，TMV结构可以采用传统的Via孔，也可以采用第一导通金属柱140。在传统的TMV结构中Via孔是通过镭射+电镀的方式形成的，能够在封装层120内进行信号传输，从而实现外层信号线路层160与内层信号线路层150之间的信号传输，但Via孔的上下孔径差异较大、很难形成实心的导电结构，且孔壁粗糙。为了改善TMV结构的导电性能，TMV结构采用金属柱结构，即为第一导通金属柱140。本实施例的第一导通金属柱140和第二导通金属柱均为实心铜柱，可以实现上下孔径几乎一致，且表面光滑，与传统的Via孔相比，实心铜柱的信号损耗更小、信号传输的延迟更短，具有更佳的导电性。其中，本实施例的第一导通金属柱140可以通过铜柱法或贴装金属柱的方式加工得到，请参照图1，当第一导通金属柱140通过铜柱法加工得到时，第一导通金属柱140与内层信号线路层150之间直接连接；请参照图2，当第一导通金属柱140通过贴装金属柱的方式加工得到时，第一导通金属柱140与内层信号线路层150之间连接有焊锡141。为了避免赘述，第一导通金属柱140的具体加工方法请参照实施例5。
散热金属面170设置在绝缘介质材料体100第一侧的表面，散热金属面170与内层信号线路层150通过隔离层进行分隔。芯片180具有相对的有源面和无源面，芯片180嵌埋于绝缘介质材料体100内，芯片180的有源面与内层信号线路层150导电连接，芯片180的无源面与散热金属面170传热连接，在使用时，外层信号线路层160用于与PCB焊接，如此可以充分利用绝缘介质材料体100第一侧和第二侧表面的布线面积，有利于增大散热金属面170的面积。应当想到的是，芯片180的有源面具有信号引脚，芯片180的信号引脚于内层信号线路层150之间通过引线键合的方式实现导电连接。芯片180的无源面与散热金属面170之间连接有导热金属，芯片180在工作过程中产生的热量通过导热金属传递给散热金属面170，散热金属面170为覆盖于绝缘介质材料体100第一侧表面的铜皮，具有更大的散热面积，可以提高芯片180的散热效率。而且，散热金属面170与内层信号线路层150通过隔离层进行隔离，可以将信号层与散热层进行分离，从而实现信热分离，避免信号层与散热层共层而导致的散热面积受限，大幅度提升散热效果。在本实施例中，导热金属包括导热金属面532和导热金属柱533，导热金属面532的第一侧与芯片180的无源面连接，导热金属面532的第二侧通过导热金属柱533与散热金属面170连接。导热金属面532可以适应不同面积的芯片180，并将芯片180产生的热量进行传递，导热金属柱533可以将导热金属面532的热量传递给散热金属面170，而且导热金属柱533的厚度可以适应根据不同隔离层的厚度而进行调整，可以解决导热金属面532的厚度限制。
实施例2
请参照图3，本实施例公开了一种信热分离TMV封装结构，包括绝缘介质材料体100、内层信号线路层150、外层信号线路层160、散热金属面170和芯片180。
图3示出了绝缘介质材料体100在其厚度方向上的剖面的示意结构。绝缘介质材料体100具有相对的第一侧和第二侧，绝缘介质材料体100包括多层绝缘层，绝缘层通过第一绝缘介质材料涂覆或层压而成。多层绝缘层层包括第一绝缘层、第二绝缘层、…、第L绝缘层，L为大于或等于1的整数。其中，第一绝缘层、第二绝缘层、…、第L绝缘层从绝缘介质材料体100的第一侧开始向第二侧依次层叠。本实施例的绝缘层的数量为2层，即多层绝缘层包括第一绝缘层111和第二绝缘层112，其中，第一绝缘层111位于绝缘介质材料体100的第一侧，并用作隔离层。多层绝缘层设置有封装腔101，封装腔101用于容置芯片180，绝缘介质材料体100还包括封装层120，封装层120覆盖于邻接的绝缘层，即覆盖于第L绝缘层，并填充于封装腔101，且包裹在芯片180的外侧，封装层120通过第二绝缘介质材料封装得到，封装层120用于将芯片180封装在封装腔101内，如此可以芯片180嵌埋于绝缘介质材料体100内，有利于实现更高密度的集成封装。
内层信号线路层150设置在绝缘介质材料体100内，外层信号线路160设置在绝缘介质材料体100第二侧的表面，且通过TMV结构与内层信号线路层150连接。在本实施例中，内层信号线路层150包括第一内层信号线路层，第一内层信号线路层的数量为多层，多层第一内层信号线路层包括第一线路层、第二线路层、…、第M线路层，M为大于或等于1的整数。其中，第一线路层、第二线路层、…、第M线路层从绝缘介质材料体100的第一侧开始向第二侧依次分层排布。本实施例的第一内层信号线路层的数量为2层，即多层第一内层信号线路层包括第一线路层151和第二线路层152。其中，第一线路层151与第二线路层152之间通过第二金属柱133连接，第二线路层152与第三线路层(未图示)之间通过第三金属柱(未图示)连接，依次类推，第二金属柱133、第三金属柱等导电结构可以用作在不同线路层之间进行导电连接的第二导通金属柱，即相邻的内层信号线路层150之间通过第二导通金属柱连接。需要说明的是，本实施例的TMV结构与实施例1相同，本实施例不再赘述。本实施例的第一导通金属柱140和第二导通金属柱均为实心铜柱，可以实现上下孔径几乎一致，且表面光滑，与传统的Via孔相比，实心铜柱的信号损耗更小、信号传输的延迟更短，具有更佳的导电性。其中，本实施例的第一导通金属柱140可以通过铜柱法或贴装金属柱的方式加工得到，请参照图3，当第一导通金属柱140通过铜柱法加工得到时，第一导通金属柱140与内层信号线路层150之间直接连接；请参照图4，当第一导通金属柱140通过贴装金属柱的方式加工得到时，第一导通金属柱140与内层信号线路层150之间连接有焊锡141。为了避免赘述，第一导通金属柱140的具体加工方法请参照实施例5。
散热金属面170设置在绝缘介质材料体100第一侧的表面，散热金属面170与内层信号线路层150通过隔离层进行分隔。芯片180具有相对的有源面和无源面，芯片180嵌埋于绝缘介质材料体100内，芯片180的有源面与内层信号线路层150导电连接，芯片180的无源面与散热金属面170传热连接，在使用时，外层信号线路层160用于与PCB焊接，如此可以充分利用绝缘介质材料体100第一侧和第二侧表面的布线面积，有利于增大散热金属面170的面积。应当想到的是，芯片180的有源面具有信号引脚，芯片180的信号引脚于内层信号线路层150之间通过引线键合的方式实现导电连接。芯片180的无源面与散热金属面170直接接触，芯片180在工作过程中产生的热量通过导热金属传递给散热金属面170，散热金属面170为覆盖于绝缘介质材料体100第一侧表面的铜皮，具有更大的散热面积，可以提高芯片180的散热效率。而且，散热金属面170与内层信号线路层150通过隔离层进行隔离，可以将信号层与散热层进行分离，从而实现信热分离，避免信号层与散热层共层而导致的散热面积受限，大幅度提升散热效果。需要说明的是，本实施例未涉及的内容可以按照实施例1。
实施例3
本实施例公开了一种信热分离TMV封装结构(未图示)，包括绝缘介质材料体100、内层信号线路层150、外层信号线路层160、散热金属面170和芯片180。与实施例2不同的是，本实施例的绝缘介质材料体100包括绝缘层和封装层120，绝缘层为单层或多层结构，内层信号线路层150为单层结构(未图示)，内层信号线路层150设置在绝缘层上且位于与封装层的交界处。
实施例4
本实施例提供一种基板的制作方法，包括步骤S010～S090，下面对各个步骤进行详细表述：
S010、请参照图5，提供一承载板010，承载板010包括核心层011、第一金属层012、第二金属层013、蚀刻阻挡层014和第一金属种子层015，其中，第一金属层012和第二金属层013可以选用铜层，两者之间通过物理方式结合，可以进行分离。当第一金属层012和第二金属层013分离后，需要进行蚀刻处理，蚀刻阻挡层014可以对基板的线路和金属柱进行保护，防止过度蚀刻，蚀刻阻挡层014可以选用镍层，第一金属种子层015选用铜层，用作后续电镀的导通基础。
S020、请参照图6，在承载板010上施加第一光阻材料021，在第一光阻材料021上开窗和电镀，以得到第一金属柱层。本实施例的第一金属柱层通过铜柱法加工得到，其中，第一光阻材料021可以通过贴膜或涂覆的方式加工得到，第一光阻材料021开窗的方式可以是曝光+显影，根据实际应用需要的不同，第一金属柱层可以包括第一金属柱131和第一牺牲金属柱132，或者，第一金属柱层包括第一牺牲金属柱132，而省去第一金属柱131。其中图7示出了第一光阻材料021的开窗的俯视结构，值得理解的是，本实施例的第一金属柱层为铜柱层，第一光阻材料021上的开窗位置211的形状适配于第一金属柱131和第一牺牲金属柱132。
S030、请参照图7、图8和图9，去除第一光阻材料021，并施加第一绝缘介质材料，以形成第一绝缘层111；其中，第一绝缘介质材料可以是纯树脂，也可以是包含树脂和玻璃纤维的有机绝缘材料，第一绝缘介质材料可以通过涂覆或压合等方式施加在第一金属柱层上，以形成第一绝缘层111。
S040、请参照图9、图10和图11，对第一绝缘层111进行减薄处理后，在第一绝缘层111上施加第二光阻材料022，并在第二光阻材料022上开窗和电镀，以得到第一线路层151。与步骤S020相适应，第一线路层151可以包括第一导通线路511和第一牺牲线路512，第一牺牲线路512与第一牺牲金属柱132连接，或者，第一线路层151包括第一牺牲线路512而省去第一导通线路511。需要说明的是，在设置有第一金属柱131的情况下，第一导通线路511可以与第一金属柱131连接。
S050、请参照图12和图13，在第一线路层151上施加第三光阻材料023，并在第三光阻材料023上开窗和电镀，以得到第二金属柱层。与第一金属柱层相对应的，第二金属柱层包括第二金属柱133和第二牺牲金属柱134，或者，第二金属柱层包括第二牺牲金属柱134，而省去第二金属柱133。
S060、请参照图13和图14，去除第三光阻材料023，并施加第一绝缘介质材料，以形成第二绝缘层112；
S070、重复步骤S030～S060，直至基板的层数满足生产资料的需求。需要说明的是，牺牲线路的作用是为了便于下一层牺牲金属柱的加工对位，因此，在最后一层线路层上，可以省去相应层的牺牲线路，例如，请参照图15，当第二线路层152为最后一层线路层时，第二线路层152包括第二导通线路而省去第二牺牲线路。
S080、请参照图15、图16和图17，将承载板010进行分离后，对牺牲线路和牺牲金属柱进行蚀刻，以形成封装腔101。需要说明的是，在蚀刻过程中可以施加第四光阻材料024以对不需要蚀刻的部分进行保护。
S090、去除第四光阻材料024后，得到基板。需要说明的是，请根据实际应用需求的不同，基板上可以设置有第一金属柱131(如图18所示)，或者，省去第一金属柱131(如图19所示)。
实施例5
本实施例公开一种信热分离TMV封装结构的制作方法，包括步骤S110～步骤S160，下面对各个步骤进行详细表述：
S110、请参照图20，提供一基板，基板具有相对的第一侧和第二侧，在基板的第二侧表面加工临时承载面030。
其中，基板的制作方法可参照实施例4，由实施例4的制作方法可知，基板包括第一绝缘层、第二绝缘层、..、第N-1绝缘层，N为大于1的整数。在本实施例中，基板设置有封装腔101、第一内层信号线路层和第一金属柱131，封装腔101贯穿于基板相对的第一侧和第二侧，第一内层信号线路层部分或全部设置在基板第一侧的表面，第一金属柱131的第一端与第一内层信号线路层导电连接，第一金属柱131的第二端暴露于基板第二侧的表面，临时承载面030覆盖于封装腔101。需要说明的是，第一内层信号线路层包括第一线路层、第二线路层、...、第M线路层，M为大于或等于1的整数，第一线路层与第一金属柱131连接，第二线路层与第一线路层之间通过第二金属柱133连接，依次类推，第M线路层与第M-1线路层之间通过第M金属柱连接，第一金属柱131、第二金属柱133、...、第M金属柱等导电结构可以用作在不同线路层之间进行导电连接的第二导通金属柱，即第一内层信号线路层包括多层线路层，其中一层线路层设置在基板第一侧的表面，其余线路层埋设于基板内，多层线路层之间通过金属柱连接；或者，第一内层信号线路层包括单层线路层，单层线路层设置在基板第一侧的表面。为了便于表述，本实施例的第一内层信号线路层包括第一线路层151和第二线路层152。
在本实施例中，临时承载面030的加工方法可以通过贴胶带或贴胶布的方式加工得到，临时承载面030可以为芯片180贴装提供支撑作用，并使芯片180在后续的封装结束后可以露出无源面。
S120、将待封装的芯片180贴装在封装腔101内并与第一内层信号线路层引线键合，芯片180的有源面朝向基板的第一侧，芯片180的无源面与临时承载面030连接。应当想到的是，与芯片180引线键合的第一内层信号线路层为基板最外侧的线路层，即第M线路层。
S130、请参照图20、图21和图22，在基板的第一侧加工第一导通金属柱140，并通过第二绝缘介质材料进行封装以形成封装层120，第一导通金属柱140与第一内层信号线路层连接。
其中，第一导通金属柱140用作第一内层信号线路层与外层信号线路层160之间的信号传输结构，第一导通金属柱140可以通过贴装金属柱或铜柱法加工得到，可以使第一导通金属柱140的两端孔径几乎一致，且表面光滑，与传统的Via孔相比，实心铜柱的信号损耗更小、信号传输的延迟更短，具有更佳的导电性。第二绝缘介质材料对芯片180进行封装，可以对芯片180进行保护，以及为后续的外层信号线路层160提供制作载体。
S140、请参照图22和图23，去除临时承载面030，并在基板第二侧的表面加工第二内层信号线路层153，第二内层信号线路层153包括第二内层信号线路531和导热金属面532，第二内层信号线路531与第一金属柱131连接，导热金属面532与芯片180的无源面连接。
在基板第二侧的表面加工第二内层信号线路层153，可以满足不同封装设计的线路层数要求，可以充分利用封装体的纵向空间，实现高密度集成。其中，导热金属面532用于将芯片180产生的热量进行传递。
S150、请参照图23和图24，在导热金属面532上加工导热金属柱533，并进行叠层压合以形成隔离层。
其中，导热金属柱533可以通过铜柱法加工得到，即通过施加光阻材料、对光阻材料进行开窗和电镀等步骤加工得到。导热金属柱533加工完成后，在导热金属柱533上的层叠和压合第一绝缘介质材料，第一绝缘介质材料成型后即为第N绝缘层，第N绝缘层可以构成用作分隔信号层和散热层的隔离层。
S160、请参照图24和图25，在封装层120的表面加工外层信号线路层160，以及在隔离层的表面加工散热金属面170，外层信号线路层160与第一导通金属柱140连接，散热金属面170与导热金属柱533连接。
需要说明的是，在步骤S130中，第二绝缘介质材料的封装高度大于第一导通金属柱140，因此在加工外层信号线路层160之前需要对封装层120进行减薄处理。在使用时，外层信号线路160可以与PCB进行焊接，散热金属面170覆盖在隔离层的表面，具有较大的散热面积，有利于提高散热效率。而且散热金属面170与内层信号线路、外层信号线路160进行分隔，从而实现信热分离，避免信号层与散热层共层而导致的散热面积受限，大幅度提升散热效果。
因此，本实施例将芯片180贴装在基板的封装腔101内，有利于实现更高密度的集成封装，散热金属面170与第二内层信号线路层通过隔离层进行分隔，可以实现信热分离，大幅度提升散热效果。
本实施例提供了第一导通金属柱140的两种加工方法，其中，第一种加工方法：
请参照图25，步骤S130中，在基板的第一侧加工第一导通金属柱140，包括步骤：
S131a、将第一导通金属柱140贴装在基板的第一侧且位于第一内层信号线路层对应的位置；
S131b、通过焊锡141将第一导通金属柱140和第一内层信号线路层进行焊接。
通过贴装的方式加工第一导通金属柱140，可以使第一金属柱131具有规则的形状以及光滑的表面，有利于提高导电性能。
第二种加工方法：
请参照图26，步骤S130中，在基板的第一侧加工第一导通金属柱140，包括步骤：
S132a、在基板的第一侧加工感光遮蔽膜，感光遮蔽膜上设置有适配于第一导通金属柱140的开窗，需要说明的是，感光遮蔽膜的作用与光阻材料的作用相同，均是用于对不需要电镀或蚀刻的金属位置进行保护。
S132b、对基板进行电镀以在开窗内形成第一导通金属柱140；
S132c、去除感光遮蔽膜。
与传统的Via孔相比，铜柱法可以加工得到实心的铜柱，实心铜柱的信号损耗更小、信号传输的延迟更短，具有更佳的导电性。
另外，本实施例还公开一种信热分离TMV封装结构，通过上述的信热分离TMV封装结构的制作方法制备得到。芯片180嵌埋于基板内，有利于实现更高密度的集成封装，散热金属面170与内层信号线路层150通过隔离层进行分隔，可以实现信热分离，大幅度提升散热效果，第一导通金属柱140的两端尺寸几乎一致，且表面光滑，信号损耗更小、传输延迟更短，具有更佳的导电性。
实施例6
本实施例公开一种信热分离TMV封装结构的制作方法，包括步骤：
S210、请参照图27，提供一基板，基板具有相对的第一侧和第二侧，在基板的第二侧表面加工临时承载面030，基板设置有封装腔101和第一内层信号线路层，封装腔101贯穿于基板相对的第一侧和第二侧，第一内层信号线路层部分或全部设置在基板第一侧的表面，第一内层信号线路层与基板第二侧表面之间设置有隔离层，临时承载面030覆盖于封装腔101。
请参照图20和图27，与实施例5相同的是，本实施例的第一内层信号线路层可以是单层或多层结构，即第一内层信号线路层包括多层线路层，其中一层线路层设置在基板第一侧的表面，其余线路层埋设于基板内，多层线路层之间通过金属柱连接；或者，第一内层信号线路层包括单层线路层，单层线路层设置在基板第一侧的表面。
与实施例5不同的是，本实施例的基板省去了第一金属柱131，其中，基板的制作方法可参照实施例4。基板包括第一绝缘层、第二绝缘层、..、第L绝缘层，L为大于或等于1的整数，本实施例的绝缘层数量为2层，即基板包括第一绝缘层111和第二绝缘层112，其中，第一绝缘层111用作分隔信号层和散热层的隔离层。
S220、将待封装的芯片180贴装在封装腔101内并与第一内层信号线路层引线键合，芯片180的有源面朝向基板的第一侧，芯片180的无源面与临时承载面030连接。
S230、请参照图28和图29，在基板的第一侧加工第一导通金属柱140，并通过第二绝缘介质材料进行封装以形成封装层120，第一导通金属柱140与第一内层信号线路层连接；
S240、请参照图29和图20，去除临时承载面030；
S250、请参照图20和图31，在封装层120的表面加工外层信号线路层160，以及在隔离层的表面加工散热金属面170，外层信号线路层160与第一导通金属柱140连接，散热金属面170与芯片180的无源面连接。请参照图25和图31，与实施例5不同的是，本实施例省去了导热金属结构，即导热金属面532和导热金属柱533。
将芯片180贴装在基板的封装腔101内，有利于实现更高密度的集成封装，散热金属面170与第一内层信号线路层通过隔离层进行分隔，可以实现信热分离，大幅度提升散热效果。需要说明的是，本实施例中未涉及的内容可参照实施例5。
请参照图31和图32，与实施例5相同的是，本实施例的第一导通金属柱140同样可以通过两种方法加工得到，本实施例不再赘述。
另外，本实施例还公开一种信热分离TMV封装结构，通过上述的信热分离TMV封装结构的制作方法制备得到。芯片180嵌埋于基板内，有利于实现更高密度的集成封装，散热金属面170与内层信号线路层150通过隔离层进行分隔，可以实现信热分离，大幅度提升散热效果，第一导通金属柱140的两端尺寸几乎一致，且表面光滑，信号损耗更小、传输延迟更短，具有更佳的导电性。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (16)

1.一种信热分离TMV封装结构，其特征在于，包括：
绝缘介质材料体(100)，具有相对的第一侧和第二侧，所述绝缘介质材料体(100)的第一侧设置有隔离层；
内层信号线路层(150)，设置在所述绝缘介质材料体(100)内；
外层信号线路(160)，设置在所述绝缘介质材料体(100)第二侧的表面，且通过TMV结构与所述内层信号线路层(150)连接；
散热金属面(170)，设置在所述绝缘介质材料体(100)第一侧的表面，所述散热金属面(170)与所述内层信号线路层(150)通过所述隔离层进行分隔；
芯片(180)，具有相对的有源面和无源面，所述芯片(180)嵌埋于所述绝缘介质材料体(100)内，所述芯片(180)的有源面与所述内层信号线路层(150)导电连接，所述芯片(180)的无源面与所述散热金属面(170)传热连接。
2.根据权利要求1所述的信热分离TMV封装结构，其特征在于，所述芯片(180)的无源面与所述散热金属面(170)直接连接，或者，所述芯片(180)的无源面与所述散热金属面(170)之间连接有导热金属。
3.根据权利要求2所述的信热分离TMV封装结构，其特征在于，所述导热金属包括导热金属面(532)和导热金属柱(533)，所述导热金属面(532)的第一侧与所述芯片(180)的无源面连接，所述导热金属面(532)的第二侧通过所述导热金属柱(533)与所述散热金属面(170)连接。
4.根据权利要求1所述的信热分离TMV封装结构，其特征在于，所述内层信号线路层(150)的数量为多层，相邻的所述内层信号线路层(150)之间通过第二导通金属柱连接。
5.根据权利要求1所述的信热分离TMV封装结构，其特征在于，所述TMV结构为第一导通金属柱(140)，所述第一导通金属柱(140)与所述内层信号线路层(150)之间直接连接，或者，所述第一导通金属柱(140)与所述内层信号线路层(150)之间连接有焊锡(141)。
6.根据权利要求1所述的信热分离TMV封装结构，其特征在于，所述绝缘介质材料体(100)包括多层依次层叠的绝缘层，位于所述绝缘介质材料体(100)第一侧的所述绝缘层用作所述隔离层。
7.根据权利要求6所述的信热分离TMV封装结构，其特征在于，所述绝缘介质材料体(100)还包括封装层(120)，多层所述绝缘层设置有用于容置所述芯片(180)的封装腔(101)，所述封装层(120)覆盖于邻接的所述绝缘层，并填充于所述封装腔(101)，且包裹在所述芯片(180)的外侧。
8.一种信热分离TMV封装结构的制作方法，其特征在于，包括步骤：
提供具有相对的第一侧和第二侧的基板，并在所述基板的第二侧表面加工临时承载面(030)，所述基板设置有封装腔(101)、第二内层信号线路层和第一金属柱(131)，所述封装腔(101)贯穿于所述基板相对的第一侧和第二侧，所述第二内层信号线路层部分或全部设置在所述基板第一侧的表面，所述第一金属柱(131)的第一端与所述第二内层信号线路层导电连接，所述第一金属柱(131)的第二端暴露于所述基板第二侧的表面，所述临时承载面(030)覆盖于所述封装腔(101)；
将待封装的芯片(180)贴装在所述封装腔(101)内并与所述第二内层信号线路层引线键合，所述芯片(180)的有源面朝向所述基板的第一侧，所述芯片(180)的无源面与所述临时承载面(030)连接；
在所述基板的第一侧加工第一导通金属柱(140)，并通过第二绝缘介质材料进行封装以形成封装层(120)，所述第一导通金属柱(140)与所述第二内层信号线路层连接；
去除所述临时承载面(030)，并在所述基板第二侧的表面加工第二内层信号线路层，所述第二内层信号线路层包括第二内层信号线路(531)和导热金属面(532)，所述第二内层信号线路(531)与所述第一金属柱(131)连接，所述导热金属面(532)与所述芯片(180)的无源面连接；
在所述导热金属面(532)上加工导热金属柱(533)，并进行叠层压合以形成隔离层；
在所述封装层(120)的表面加工外层信号线路层(160)，以及在所述隔离层的表面加工散热金属面(170)，所述外层信号线路层(160)与所述第一导通金属柱(140)连接，所述散热金属面(170)与所述导热金属柱(533)连接。
9.根据权利要求8所述的信热分离TMV封装结构的制作方法，其特征在于，所述第二内层信号线路层包括多层线路层，其中一层所述线路层设置在所述基板第一侧的表面，其余所述线路层埋设于所述基板内，多层所述线路层之间通过金属柱连接；
或者，所述第二内层信号线路层包括单层线路层，单层所述线路层设置在所述基板第一侧的表面。
10.根据权利要求8所述的信热分离TMV封装结构的制作方法，其特征在于，所述在所述基板的第一侧加工第一导通金属柱(140)，包括步骤：
将所述第一导通金属柱(140)贴装在所述基板的第一侧且位于所述第二内层信号线路层对应的位置；
通过焊锡(141)将所述第一导通金属柱(140)和所述第二内层信号线路层进行焊接。
11.根据权利要求8所述的信热分离TMV封装结构的制作方法，其特征在于，所述在所述基板的第一侧加工第一导通金属柱(140)，包括步骤：
在所述基板的第一侧加工感光遮蔽膜，所述感光遮蔽膜上设置有适配于所述第一导通金属柱(140)的开窗；
对所述基板进行电镀以在所述开窗内形成所述第一导通金属柱(140)；
去除所述感光遮蔽膜。
12.一种信热分离TMV封装结构的制作方法，其特征在于，包括步骤：
提供具有相对的第一侧和第二侧的基板，并在所述基板的第二侧表面加工临时承载面(030)，所述基板设置有封装腔(101)和第二内层信号线路层，所述封装腔(101)贯穿于所述基板相对的第一侧和第二侧，所述第二内层信号线路层部分或全部设置在所述基板第一侧的表面，所述第二内层信号线路层与所述基板第二侧表面之间设置有隔离层，所述临时承载面(030)覆盖于所述封装腔(101)；
将待封装的芯片(180)贴装在所述封装腔(101)内并与所述第二内层信号线路层引线键合，所述芯片(180)的有源面朝向所述基板的第一侧，所述芯片(180)的无源面与所述临时承载面(030)连接；
在所述基板的第一侧加工第一导通金属柱(140)，并通过第二绝缘介质材料进行封装以形成封装层(120)，所述第一导通金属柱(140)与所述第二内层信号线路层连接；
去除所述临时承载面(030)；
在所述封装层(120)的表面加工外层信号线路层(160)，以及在所述隔离层的表面加工散热金属面(170)，所述外层信号线路层(160)与所述第一导通金属柱(140)连接，所述散热金属面(170)与所述芯片(180)的无源面连接。
13.根据权利要求12所述的信热分离TMV封装结构的制作方法，其特征在于，所述第二内层信号线路层包括多层线路层，其中一层所述线路层设置在所述基板第一侧的表面，其余所述线路层埋设于所述基板内，多层所述线路层之间通过金属柱连接；
或者，所述第二内层信号线路层包括单层线路层，单层所述线路层设置在所述基板第一侧的表面。
14.根据权利要求12所述的信热分离TMV封装结构的制作方法，其特征在于，所述在所述基板的第一侧加工第一导通金属柱(140)，包括步骤：
将所述第一导通金属柱(140)贴装在所述基板的第一侧且位于所述第二内层信号线路层对应的位置；
通过焊锡(141)将所述第一导通金属柱(140)和所述第二内层信号线路层进行焊接。
15.根据权利要求12所述的信热分离TMV封装结构的制作方法，其特征在于，所述在所述基板的第一侧加工第一导通金属柱(140)，包括步骤：
在所述基板的第一侧加工感光遮蔽膜，所述感光遮蔽膜上设置有适配于所述第一导通金属柱(140)的开窗；
对所述基板进行电镀以在所述开窗内形成所述第一导通金属柱(140)；
去除所述感光遮蔽膜。
16.一种信热分离TMV封装结构，其特征在于，通过权利要求8至11任一项所述的信热分离TMV封装结构的制作方法制备得到，或者，通过权利要求12至15任一项所述的信热分离TMV封装结构的制作方法制备得到。
CN202111258931.8A 2021-10-27 2021-10-27 信热分离tmv封装结构及其制作方法 Pending CN114093840A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111258931.8A CN114093840A (zh) 2021-10-27 2021-10-27 信热分离tmv封装结构及其制作方法
TW111126708A TWI858353B (zh) 2021-10-27 2022-07-15 信熱分離tmv封裝結構及其製作方法
JP2022125067A JP7471352B2 (ja) 2021-10-27 2022-08-04 信号層と放熱層とが分離されるｔｍｖパッケージ構造及びその製造方法
KR1020220098833A KR102690031B1 (ko) 2021-10-27 2022-08-08 신호-열 분리형 tmv 구조 및 그 제작 방법
US17/821,725 US20230127494A1 (en) 2021-10-27 2022-08-23 Signal-heat separated tmv packaging structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111258931.8A CN114093840A (zh) 2021-10-27 2021-10-27 信热分离tmv封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114093840A true CN114093840A (zh) 2022-02-25

Family

ID=80298145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111258931.8A Pending CN114093840A (zh) 2021-10-27 2021-10-27 信热分离tmv封装结构及其制作方法

Country Status (4)

Country Link
US (1) US20230127494A1 (zh)
JP (1) JP7471352B2 (zh)
KR (1) KR102690031B1 (zh)
CN (1) CN114093840A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI328423B (en) 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
KR101176350B1 (ko) * 2011-01-03 2012-08-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
US10580715B2 (en) 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
KR20210094329A (ko) * 2020-01-21 2021-07-29 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지

Also Published As

Publication number Publication date
KR102690031B1 (ko) 2024-07-29
JP2023065298A (ja) 2023-05-12
US20230127494A1 (en) 2023-04-27
JP7471352B2 (ja) 2024-04-19
KR20230060446A (ko) 2023-05-04
TW202318597A (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
US10403567B2 (en) Fabrication method of electronic package
JPH0936549A (ja) ベアチップ実装用プリント基板
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
US20130170148A1 (en) Package carrier and manufacturing method thereof
KR20060064518A (ko) 반도체적층모듈과 그 제조방법
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
US7973399B2 (en) Embedded chip package
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
JPH0653621A (ja) 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法
JP3731420B2 (ja) 半導体装置の製造方法
TWI788191B (zh) 具有天線的封裝結構及其製作方法
JPH07106509A (ja) 多層構造半導体装置
CN114093840A (zh) 信热分离tmv封装结构及其制作方法
JP3757766B2 (ja) 半導体装置及びその製造方法、並びに電子機器
WO2021143242A1 (zh) 封装结构及其制备方法
CN112543546B (zh) 具有散热结构的线路板及其制作方法
CN115706017A (zh) 一种封装机构及其制备方法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP2722451B2 (ja) 半導体装置
CN104218015A (zh) 封装结构及其制作方法
TWI849559B (zh) 電路板組件及其製造方法、封裝結構
JP3065422B2 (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法
CN113270327B (zh) 主被动器件垂直叠层嵌埋封装结构及其制作方法
CN216288317U (zh) 一种封装机构
CN218514576U (zh) 电路板以及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination