TWI384907B - 形成接地結構之方法及其接地結構 - Google Patents

形成接地結構之方法及其接地結構 Download PDF

Info

Publication number
TWI384907B
TWI384907B TW099135820A TW99135820A TWI384907B TW I384907 B TWI384907 B TW I384907B TW 099135820 A TW099135820 A TW 099135820A TW 99135820 A TW99135820 A TW 99135820A TW I384907 B TWI384907 B TW I384907B
Authority
TW
Taiwan
Prior art keywords
layer
ground
forming
grounding
insulating layer
Prior art date
Application number
TW099135820A
Other languages
English (en)
Other versions
TW201218869A (en
Inventor
Chung Yang Wu
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to TW099135820A priority Critical patent/TWI384907B/zh
Priority to US13/010,545 priority patent/US20120099260A1/en
Publication of TW201218869A publication Critical patent/TW201218869A/zh
Application granted granted Critical
Publication of TWI384907B publication Critical patent/TWI384907B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/181Enclosures
    • G06F1/182Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

形成接地結構之方法及其接地結構
本發明係有關於一種形成接地結構之方法及其接地結構,尤其是一種將導電層覆蓋於接地層上未被絕緣層覆蓋之部位,令電腦殼體可藉由導電層而與接地層電性導通之形成方法及其接地結構。
隨著半導體科技的日漸進步,各式不同類型之印刷電路板(Printed Circuit Board,PCB)亦因應不同產品之功能需求,而被大量且廣泛地應用。舉例而言,為了因應半導體製程中治具之組裝需求,設計者多於製程電路板時,設計大銅箔,以作為整體靜電防護(Electrostatic Discharge,ESD)之接地部。
習知接地部之設計方式係透過電路板在經過迴焊製程時,將銲錫一併塗覆於電路板之焊墊上,以形成導電突點,並達到電腦殼體可藉由導電突點而與銅箔材質的接地部電性導通之目的。
然而,值得注意的是,並非所有的電路板皆屬雙面設計有線路之雙面印刷電路板(Double-sided Printed Circuit Board)。也就是說,當電路板為單面印刷電路板,而只有單一面需要經過表面處理(Surface Mount Technology,SMT)與迴焊作業(Wave solder)時,若在此情況之下,設計有銅箔作為接地部之一面,又與需經迴焊作業製程之一面為相異的兩表面時,設計者便需要為了製作另一面之接地部,而對電路板額外進行另一道銲錫之製程。
除此之外,此類供接地部電性導通於電腦殼體,以完成靜電防護之導電焊點,亦無法以一般習知之迴焊作業(如:助焊劑塗覆、預熱、銲錫塗覆、多餘銲錫吹除、檢測修護與清潔完成等步驟)來形成。更明確地說,習知之迴焊方式,係直接以整片焊墊通過具有熔融狀態錫波之錫爐,以形成焊點;當焊墊之表面面積越大時,焊墊上被覆之銲錫,其平整度、高度與整體均勻度亦越不容易控制。舉例而言,在表面面積較大之焊墊上形成導電突點(銲錫)時,各個導電突點之高度與平整度很難控制到一致;也就是說,各個導電突點並非位於同一平面上,於此,將造成電腦殼體與導電突點之間的接觸性不佳,進而影響其電性導通於接地部之效能。
鑒於有效控制錫膏之穩定性,遂有設計者透過額外之鋼板印刷程序,以形成附著面積較小之點狀錫膏的做法。然而,此一重工步驟,不僅使得線上操作人員的負荷量增加,製程步驟過於繁複,同時亦造成電路板製作成本的上升。
鑒於以上之問題,本發明提供一種形成接地結構之方法及其接地結構,不僅可用以有效控制供接地部與電腦殼體間電性導通之導電突點的平整度,令電腦殼體可平均地與導電突點相接觸,進而增加其接地效率。並且,本發明更可進一步地節省電路板額外形成導電突點之製程步驟與製作成本。
本發明提出一種形成接地結構之方法,適於與一電腦殼體相互電性導通,形成接地結構之方法包括以下步驟:形成一接地層於一電路板之一表面上;形成一絕緣層於接地層上,同時於接地層未被絕緣層所覆蓋之部位形成外露之至少一附著面;以及覆蓋至少一導電層於附著面上,且導電層與電腦殼體電性耦接,令電腦殼體與接地層電性導通。
本發明另提出一種接地結構,配置於一電路板上。接地結構係與一電腦殼體電性接觸,且接地結構包括:一接地層、一絕緣層與至少一導電層。接地層位於電路板之一表面上;絕緣層設置於接地層上,且絕緣層部分覆蓋住接地層,其中接地層未被絕緣層覆蓋之部位形成外露之至少一附著面;導電層覆蓋於附著面上,令電腦殼體係藉由導電層而與接地層電性導通。
根據本發明之形成接地結構之方法及其接地結構,其導電層藉由未完全覆蓋於接地層上之絕緣層,而部分覆蓋於外露之接地層(附著面)上,以令電腦殼體藉由導電層而電性導通於接地層。
再者,由於導電層覆蓋於接地層上之附著面積較小,因此導電層之平整度與均勻度亦可被有效地控制。是以,根據本發明之形成接地結構之方法與其接地結構,不僅可有效達到電腦殼體與接地層電性導通的目的,更可同時減少用以形成導電層之額外步驟與製作成本。
以上有關於本發明的內容說明,與以下的實施方式係用以示範與解釋本發明的精神與原理,並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效,茲配合圖示作較佳實施例詳細說明如下。
請參閱「第1A圖」,係為根據本發明一實施例之形成接地結構之方法之步驟流程圖,其中形成接地結構之方法係包括步驟S102、S104與S106,以令一電腦殼體可據此而與接地結構相互電性導通。以下之實施方式與詳細說明,請一併參閱「第2A圖」,其中「第2A圖」係為根據本發明第二實施例之接地結構200,接地結構200係配置於一電路板210上,並且與一電腦殼體220相互電性接觸。接地結構200包括一接地層202、一絕緣層204與至少一導電層206。
關於步驟S102,係為形成接地層202於電路板210之一表面上,其中該表面並不限於電路板210之上表面(top side)或下表面(bottom side)。此外,為了達到將電腦殼體220接地之目的,接地層202之材質可以是一金屬材料,例如銅箔等導電性佳的材料,但並不以此為限。
完成步驟S102後,即於接地層202上形成一絕緣層204(即步驟S104)。如「第2A圖」所示,絕緣層204並非完全覆蓋於接地層202之上,而是以部分覆蓋之方式被覆於接地層202上,使得接地層202未被絕緣層204所覆蓋之部位形成外露之附著面208。其中絕緣層204之材質可以是一防焊材料,例如防焊綠漆(solder mask)。
承上所述,為了達到絕緣層204部分覆蓋於接地層202之目的,設計者可於步驟S104之製程步驟中,修改形成絕緣層204時之線路外型圖案(Layout Footprint),以期在覆蓋絕緣層204時,可透過修改後之線路外型圖案(Layout Footprint),來形成預期之絕緣層204形狀,以達到絕緣層204部分覆蓋於接地層202之目的。
其次,附著面208之數量與形狀亦非用以限定本發明之範圍。舉例而言,設計者同樣可藉由修改絕緣層204之線路外型圖案,以完成接地層202上未被絕緣層204覆蓋之一個或一個以上的附著面208;又為了達到較佳之導電功用,各個附著面208之間亦可設計為相互分離而不連續,如「第2B圖」所示,附著面208之形狀可以是但不限於一環狀結構(結構中心即為絕緣層),只要是任何適合的幾何形狀結構皆可應用於本發明之方法中。
完成絕緣層204與附著面208的形成步驟之後(步驟S104),接著覆蓋導電層206於附著面208上(步驟S106)。因此,當電腦殼體220配置於導電層206上,並與導電層206電性耦接時,電腦殼體220即可藉由導電層206之傳導作用而與接地層202電性導通,其中導電層206可於電路板210之迴焊作業中一併形成。也就是說,導電層206之材質可以是一銲錫(solder),以省去電路板210製程中,需要額外設計平整度較高之導電凸點的製程步驟及成本。
由於導電層206係部份覆蓋於接地層202之上,令導電層206附著於接地層202之接觸面積較小,是以,導電層206之高度與平整度亦較容易受到控制。當電腦殼體220藉由導電層206電性導通於接地層202時,由於各導電層206可被控制於同一平面上,因此,電腦殼體220與導電層206之間的接觸亦較均勻且平整,進而可增加電腦殼體220電性接地之效能。
其次,請參閱「第1B圖」,為了增加電腦殼體220電性導通於接地層202之效率,根據本發明第一實施例之形成接地結構之方法,更可包括如步驟S108所揭示的形成步驟。請同時參閱「第2C圖」,係為根據本發明實施例之接地結構200上開設有至少一貫穿孔22之俯視圖。步驟S108係為開設至少一貫穿孔22於絕緣層204上,並且穿設至少一導電件24於貫穿孔22內,使得電腦殼體220除了藉由導電層206電性導通於接地層202外,更可藉由相互抵靠接觸於電腦殼體220與接地層202之間的導電件24,據以達到電腦殼體220電性導通於接地層202之目的,並且提高其靜電防護之效能。根據本發明之實施例,導電件24可以是但不限於螺絲等鎖固元件。
是以,根據本發明第一實施例之形成接地結構之方法與根據本發明第二實施例之接地結構,設計者可經由修改形成絕緣層時之線路外型圖案,以達到部份覆蓋於接地層上之絕緣層,並同時形成外露之接地層(即附著面),以供導電層進一步覆蓋於附著面之上。
藉此,導電層覆蓋於接地層上方的附著面積較小,使得導電層之平整度、均勻度與高度即可有效地被控制。因此,當電腦殼體接觸於導電層而電性導通於接地層時,可藉由共平面結構之導電層,而使電腦殼體與導電層之間的接觸較均勻且平整,以進一步增加電腦殼體的接地效能。
根據本發明之接地結構與其形成之方法,不僅可有效達到電腦殼體與接地層電性導通的目的,更可利用形成絕緣層時,同時形成供導電層附著之面積較小的附著面,以降低習知形成導電層之額外工序與製作成本。
雖然本發明以前述的較佳實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神與範圍內,當可作些許更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
22...貫穿孔
24...導電件
200...接地結構
202...接地層
204...絕緣層
206...導電層
208...附著面
210...電路板
220...電腦殼體
第1A圖與第1B圖係為根據本發明第一實施例之形成接地結構之方法之步驟流程圖;
第2A圖係為根據本發明第二實施例之接地結構之側視圖;
第2B圖係為根據第2A圖之俯視圖;以及
第2C圖係為根據第2B圖開設貫穿孔後之俯視圖。

Claims (10)

  1. 一種形成接地結構之方法,適於與一電腦殼體相互電性導通,該形成接地結構之方法包括以下步驟:形成一接地層於一電路板之一表面上;形成一絕緣層於該接地層上,同時於該接地層未被該絕緣層所覆蓋之部位形成外露之至少一附著面;以及覆蓋至少一導電層於該附著面上,且該導電層與該電腦殼體電性耦接,令該電腦殼體與該接地層電性導通。
  2. 如請求項1所述之形成接地結構之方法,其中該附著面之形狀為一環狀結構。
  3. 如請求項1所述之形成接地結構之方法,更包括:開設至少一貫穿孔於該絕緣層上,並穿設至少一導電件於該貫穿孔內,令該電腦殼體與該接地層電性導通。
  4. 如請求項1所述之形成接地結構之方法,其中該接地層之材質為一金屬材料。
  5. 如請求項1所述之形成接地結構之方法,其中該絕緣層之材質為一防焊材料。
  6. 如請求項1所述之形成接地結構之方法,其中該導電層之材質為一銲錫。
  7. 一種接地結構,配置於一電路板上,該接地結構係與一電腦殼體電性接觸,該接地結構包括:一接地層,位於該電路板之一表面上;一絕緣層,設置於該接地層上,且該絕緣層部分覆蓋住該接地層,其中該接地層未被該絕緣層覆蓋之部位形成外露之至少一附著面;以及至少一導電層,覆蓋於該附著面上,該電腦殼體係藉由該導電層而與該接地層電性導通。
  8. 如請求項7所述之接地結構,其中該絕緣層更開設有至少一貫穿孔,並藉由至少一導電件穿設於該貫穿孔,令該電腦殼體與該接地層電性導通。
  9. 如請求項7所述之接地結構,其中該絕緣層之材質為一防焊材料。
  10. 如請求項7所述之接地結構,其中該附著面之形狀為一環狀結構。
TW099135820A 2010-10-20 2010-10-20 形成接地結構之方法及其接地結構 TWI384907B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099135820A TWI384907B (zh) 2010-10-20 2010-10-20 形成接地結構之方法及其接地結構
US13/010,545 US20120099260A1 (en) 2010-10-20 2011-01-20 Ground structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099135820A TWI384907B (zh) 2010-10-20 2010-10-20 形成接地結構之方法及其接地結構

Publications (2)

Publication Number Publication Date
TW201218869A TW201218869A (en) 2012-05-01
TWI384907B true TWI384907B (zh) 2013-02-01

Family

ID=45972869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135820A TWI384907B (zh) 2010-10-20 2010-10-20 形成接地結構之方法及其接地結構

Country Status (2)

Country Link
US (1) US20120099260A1 (zh)
TW (1) TWI384907B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI287432B (en) * 2004-11-18 2007-09-21 Mitac Int Corp Grounding structure of a circuit-board tester
TW200945960A (en) * 2008-03-25 2009-11-01 Sumitomo Bakelite Co Circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
US7611985B2 (en) * 2006-09-20 2009-11-03 Intel Corporation Formation of holes in substrates using dewetting coatings
JP2010135639A (ja) * 2008-12-05 2010-06-17 Sanyo Electric Co Ltd プリント配線板の支持構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI287432B (en) * 2004-11-18 2007-09-21 Mitac Int Corp Grounding structure of a circuit-board tester
TW200945960A (en) * 2008-03-25 2009-11-01 Sumitomo Bakelite Co Circuit board

Also Published As

Publication number Publication date
US20120099260A1 (en) 2012-04-26
TW201218869A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US7350298B2 (en) Method for fabricating circuit board with conductive structure
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
US20130119012A1 (en) Interconnection element for electric circuits
US8173910B2 (en) Printed circuit board ball grid array system having improved mechanical strength
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
WO2016058225A1 (zh) 一种多层印刷电路板
TWI708539B (zh) 印刷電路板堆疊結構及其形成方法
WO2023011640A1 (zh) 多层堆叠封装组件及多层组件的封装方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
EP2533617B1 (en) Printed circuit board with chip package component
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
US9769925B2 (en) Relieved component pad for 0201 use between vias
CN102711390B (zh) 线路板制作方法
US20090081861A1 (en) Manufacturing method of solder ball disposing surface structure of package substrate
TWI384907B (zh) 形成接地結構之方法及其接地結構
TWI546931B (zh) 半導體器件的製作方法
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JP4113969B2 (ja) プリント配線板
CN210807797U (zh) 一种连接可靠的pcb板
JP4519102B2 (ja) 導波管接続構造とその製造方法
TW202007248A (zh) 電子構件到安裝基板的連接
CN102455759A (zh) 形成接地结构的方法及其接地结构
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
TWI701980B (zh) 電路模組及其組裝方法
CN217363376U (zh) 树脂多层基板以及电子部件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees