CN102598003B - 互连基板设计支持装置、设计互连基板的方法以及互连基板 - Google Patents
互连基板设计支持装置、设计互连基板的方法以及互连基板 Download PDFInfo
- Publication number
- CN102598003B CN102598003B CN201080047465.2A CN201080047465A CN102598003B CN 102598003 B CN102598003 B CN 102598003B CN 201080047465 A CN201080047465 A CN 201080047465A CN 102598003 B CN102598003 B CN 102598003B
- Authority
- CN
- China
- Prior art keywords
- hole
- conductor
- conductor layer
- unit
- interconnect substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
公开了一种用于设计互连基板的装置,其中通孔设置信息获取单元获取指示多个第一通孔(212)的设置的通孔设置信息。第二导体信息获取单元获取指示重复地设置在第二导体层(230)中的多个第二导体(232)的设置位置的第二导体信息。通孔提取单元关于多个第二导体(232)中的每一个提取与第二导体(232)重叠的第一通孔(212)作为提取通孔。通孔选择单元关于多个第二导体(232)中的每一个从提取通孔中以预定数目选择第一通孔(212)中作为选择通孔。开口引入单元将在平面视图中与没有被通孔选择单元选择的提取通孔重叠的第一开口(234)引入到多个第二导体(232)中的每一个。
Description
技术领域
本发明涉及用于支持具有多层互连结构的互连基板的互连基板设计支持装置、设计互连基板的方法、程序和互连基板。
背景技术
已经发现具有特定结构的第二导体图案的周期性布置(以下描述为超材料(metamaterial))使得能够控制电磁波的传播特性。关于超材料的现有技术的示例包括在专利文献1和2中描述的技术。在专利文献1中描述的技术涉及所谓的蘑菇状超材料的结构,其中多个岛状第二导体图案被设置在片状第二导体图案之上并且岛状第二导体图案中的每一个通过通孔连接到片状第二导体图案。
超材料具有抑制特定频带的电磁波的传播的性质。如果超材料结构被引入到互连基板中,则可以阻止噪声在互连基板的内部传播(例如,专利文献3)。
相关文献
专利文献
[专利文献1]美国专利No.6262495
[专利文献2]美国专利申请公开No.2007/0176827的说明书
[专利文献3]日本未审查专利申请公报No.2006-302986
发明内容
根据预期的用途来设计诸如印刷基板和插入件的互连基板的互连结构。这使得难以改变通孔位置。结果,如果超材料结构被引入到已经设计的互连基板,则为了构造超材料结构优选地不改变通孔布局。然而,如果通孔布局没有改变,则不必要的通孔可能连接到超材料结构,并且结果,超材料性质会偏离其预期的设计。
本发明的目的在于提供一种互连基板设计支持装置、设计互连基板的方法、程序和互连基板,其中的每一个均能够防止不必要的通孔连接到超材料结构,并且结果,当超材料结构被引入已经设计的互连基板时能够防止超材料性质偏离其预期的设计。
根据本发明的实施例,提供了一种设计互连基板的互连基板设计支持装置,该互连基板包括第一导体层、第二导体层和从第一导体层延伸到第二导体层的多个第一通孔,该装置包括:
该多个第一通孔具有连接到位于第一导体层中的第一导体的一端;
通孔设置信息获取单元,其获取指示多个第一通孔的设置的通孔设置信息;
第二导体信息获取单元,其获取指示多个第二导体的设置位置的第二导体信息,多个第二导体重复地设置在第二导体层中;
通孔提取单元,其关于多个第二导体中的每一个提取提取通孔,该提取通孔是与第二导体重叠的第一通孔中的每一个;
通孔选择单元,其关于多个第二导体中的每一个选择选择通孔,该选择通孔是从提取通孔中以预定数目选择的第一通孔中的每一个;以及
开口引入单元,其将第一开口引入到多个第二导体中的每一个,第一开口在平面视图中与没有被通孔选择单元选择的提取通孔重叠。
根据本发明的另一实施例,提供了一种设计互连基板的互连基板设计支持装置,该互连基板包括第一导体层、第二导体层和从第一导体层延伸到第二导体层的多个第一通孔,该装置包括:
该多个第一通孔其具有连接到位于第一导体层中的第一导体的一端;
通孔设置信息获取单元,其获取指示多个第一通孔的设置的通孔设置信息;
设置允许区域信息获取单元,其获取关于多个第二导体中的每一个的设置允许区域信息,多个第二导体被重复地设置在第二导体层中,设置允许区域信息指示第二导体的设置允许区域;
通孔提取单元,其关于多个第二导体中的每一个提取提取通孔,提取通孔是与第二导体的设置允许区域重叠的第一通孔中的每一个;
通孔选择单元,其关于多个第二导体中的每一个选择选择通孔,该选择通孔是从提取通孔中以预定数目选择的第一通孔中的每一个;以及
第二导体设置单元,其以使得第二导体连接到选择通孔的方式确定第二导体的设置。
根据本发明的又一实施例,提供了一种设计互连基板的方法,该互连基板包括第一导体层、第二导体层和从第一导体层延伸到第二导体层的多个第一通孔,多个第一通孔具有连接到位于第一导体层中的第一导体的一端,该方法包括:
获取指示多个第一通孔的设置的通孔设置信息;
获取指示多个第二导体的设置位置的第二导体信息,多个第二导体重复地设置在第二导体层中;
关于多个第二导体中的每一个提取提取通孔,提取通孔是与第二导体重叠的第一通孔中的每一个;
关于多个第二导体中的每一个选择选择通孔,选择通孔是从提取通孔中以预定数目选择的第一通孔中的每一个;以及
将第一开口引入多个第二导体中的每一个,第一开口在平面视图中与没有被选择为选择通孔的提取通孔重叠。
根据本发明的又一实施例,提供了一种设计互连基板的方法,互连基板包括第一导体层、第二导体层和从第一导体层延伸到第二导体层的多个第一通孔,多个第一通孔具有连接到位于第一导体层中的第一导体的一端,该方法包括:
获取指示多个第一通孔的设置的通孔设置信息;
获取关于多个第二导体中的每一个的第二导体信息,多个第二导体重复地设置在第二导体层中,第二导体信息指示第二导体的设置允许区域;
关于多个第二导体中的每一个提取提取通孔,提取通孔是与第二导体的设置允许区域重叠的第一通孔中的每一个;
关于多个第二导体中的每一个选择选择通孔,选择通孔是从提取通孔中以预定数目选择的第一通孔中的每一个;以及
以使得第二导体连接到选择通孔的方式确定第二导体的设置。
根据本发明的又一实施例,提供了一种使得计算机用作设计互连基板的互连基板设计装置的程序,该互连基板包括第一导体层、第二导体层和从第一导体层延伸到第二导体层的多个第一通孔,多个第一通孔具有连接到位于第一导体层中的第一导体的一端,该程序使得计算机执行:
获取指示多个第一通孔的设置的通孔设置信息的功能;
获取指示多个第二导体的设置位置的第二导体信息的功能,多个第二导体重复地设置在第二导体层中;
关于多个第二导体中的每一个提取提取通孔的功能,提取通孔是与第二导体重叠的第一通孔中的每一个;
关于多个第二导体中的每一个选择选择通孔的功能,选择通孔是从提取通孔中以预定数目选择的第一通孔中的每一个;以及
将第一开口引入多个第二导体中的每一个的功能,第一开口在平面视图中与没有被选择为选择通孔的提取通孔重叠。
根据本发明的又一实施例,提供了一种使得计算机用作设计互连基板的互连基板设计装置的程序,互连基板包括第一导体层、第二导体层和从第一导体层延伸到第二导体层的多个第一通孔,多个第一通孔具有连接到位于第一导体层中的第一导体的一端,该程序使得计算机执行:
获取指示多个第一通孔的设置的通孔设置信息的功能;
获取关于多个第二导体中的每一个的第二导体信息的功能,多个第二导体重复地设置在第二导体层中,第二导体信息指示第二导体的设置允许区域;
关于多个第二导体中的每一个提取提取通孔的功能,提取通孔是与第二导体的设置允许区域重叠的第一通孔中的每一个;
关于多个第二导体中的每一个选择选择通孔的功能,选择通孔是从提取通孔中以预定数目选择的第一通孔中的每一个;以及
以使得第二导体连接到选择通孔的方式确定第二导体的设置的功能。
根据本发明的又一实施例,提供了一种互连基板,包括:
第一导体层,其中设置第一导体;
第二导体层,其中在每个均在平面视图中与第一导体重叠的区域中重复地设置多个第二导体;以及
多个第一通孔,其具有连接到第一导体的一端和穿过第二导体层的另一端,
其中多个第二导体中的每一个通过第一通孔或第二通孔连接到第一导体,以及
多个第二导体中的至少一个连接到第一通孔中的第一个,并且包括在与第一通孔中的第二个相重叠的区域处的开口。
根据本发明的又一实施例,提供了一种互连基板,包括:
第一导体层,其中设置第一导体;
第二导体层;
多个第一通孔,其具有连接到第一导体的一端和穿过第二导体层的另一端;以及
多个互连形状的第二导体,其重复地设置在第二互连层中,每个互连形状的第二导体具有连接到第一通孔中的任何一个的一端,并且第二导体仅连接到第一通孔,
其中多个第一通孔中的一些没有连接到第二导体。
根据本发明,能够防止不必要的通孔连接到超材料结构,并且结果当超材料被引入到已经设计的互连结构时能够防止超材料性质偏离其预期的设计。
附图说明
结合附图,根据以下特定优选实施例的描述,本发明的以上和其它目的、优点和特征将变得更加明显。
图1是根据第一实施例的电子器件的横截面视图。
图2是图1中所示的电子器件的顶平面视图。
图3是图1中所示的互连基板的第三导体层的平面视图。
图4是图1中所示的互连基板的第二导体层的平面视图。
图5是图1中所示的互连基板的第一导体层的平面视图。
图6是图示用于支持互连基板的设计的互连基板设计支持装置的功能性构造的框图。
图7是图示使用图6中所示的互连基板设计支持装置来设计互连基板的方法的流程图。
图8是图示在执行图7中所示的处理之前的状态中的通过存储在设计信息存储单元中的设计数据的互连基板的结构的横截面视图。
图9是用于图示图7中所示的处理的互连基板的横截面视图。
图10是用于图示图7中所示的处理的互连基板的横截面视图。
图11是用于图示图7中所示的处理的互连基板的横截面视图。
图12是图示图7中的步骤S40的第一示例的示意图。
图13是图示图7中的步骤S40的第二示例的示意图。
图14是图示图7中的步骤S40的第三示例的示意图。
图15是图示图7中的步骤S40的第四示例的示意图。
图16是图示根据第二实施例的电子器件的构造的横截面视图。
图17是图示根据第三实施例的互连基板的第一导体层的构造的平面视图。
图18是图示根据第四实施例的互连基板的第二导体层的构造的平面视图。
图19是图示根据第五实施例的电子器件的构造的横截面视图。
图20是图19中所示的电子器件的互连基板的第二导体层的平面视图。
图21是图19中的单元(unit cell)的等效电路图。
图22是图示用于支持图19中所示的互连基板的设计的互连基板设计支持装置的功能性构造的框图。
图23是图示使用图22中所示的互连基板设计支持装置来设计互连基板的方法的流程图。
具体实施方式
下面,将使用附图描述本发明的实施例。此外,在所有附图中,相同的附图标记将表示具有基本上相同的功能的部件,并且将不重复其冗余的描述。
第一实施例
图1示出根据第一实施例的电子器件的横截面视图。电子器件包括互连基板200。互连基板200包括第一导体层220、第二导体层230和多个第一通孔212。第一导体层220包括第一导体222。第二导体层230包括例如以周期性方式重复的多个第二导体232。多个第一通孔212中的每一个的一端连接到位于第一导体层220中的第一导体222,并且另一端穿过第二导体层230。多个第二导体232中的每一个通过第一通孔212或第二通孔216连接到第一导体222。此外,第二导体232中的至少一个(例如,第二导体232b)具有连接到第一通孔212中的第一个(例如,第一通孔212b)的一端,并且在与第一通孔212中的第二个(例如,第一通孔212c)相重叠的区域中设置有第一开口234。
互连基板200进一步设置有第三导体层240。从第一导体层220的视角看,第三导体层240位于与第二导体层230相同的一侧,并且在平面视图中与第一导体222重叠的区域设置有第三导体242。多个第一通孔212延伸到互连基板200的一个表面。第三导体242设置有多个第三开口244。多个第三开口244设置在平面视图中与多个第一通孔212重叠的位置,该多个第三开口244用于允许多个第一通孔212通过但是防止其与第三导体242接触。在该实施例中,第一导体222是接地面,并且第三导体242是电源面。电源面和接地面可以相互反转。
在该构造中,单元500的至少一部分由第二导体232、与第二导体232相对的第一导体222的区域以及与第二导体232和第一导体222两者接触的第一通孔212或第二通孔216构成。单元500的重复布置(例如,以周期性的方式)导致超材料结构的构造。在该附图中示出的示例中,单元500由第二导体232、与第二导体232相对的第一导体222的区域、与第二导体232和第一导体222两者接触的第一通孔212、以及与第二导体232相对的第三导体242的区域构成。因此,单元500具有所谓的蘑菇结构。具体地,第一导体222对应于下侧平面,并且第三导体242对应于上侧平面。第二导体232对应于蘑菇的头部,并且第一通孔212对应于蘑菇的电感部分。
如果单元500被“重复地”设置,则相邻单元500中的对应的通孔之间的距离(中心间距离)优选地位于被视为噪声的电磁波的波长λ的一半内。“重复”也包括在任何单元500中缺少构造的一部分的情况。如果单元500具有二维设置,“重复”也包括单元500部分地缺少的情况。“周期性方式”包括组成元件的一部分在一些单元500中偏离的情况,并且还包括一些单元500的设置本身偏离的情况。即,因为可以在单元500被重复地设置的情况下获得超材料的性质,因此即使当严格意义上的周期性被破坏时,“周期性”在一定程度上可以允许缺陷。该缺陷的发生的假设原因包括使得互连或通孔在单元500之间通过的情况、当超材料结构被添加到已有的互连布局时由于已有的通孔或图案使得可以不设置单元500的情况、制造误差、已有的通孔或图案用作单元的一部分的情况等等。
作为电子元件的示例的半导体封装300安装在互连基板200的一个表面上。半导体封装300的接地端子302通过多个第一通孔212和设置在互连基板200的一个表面上的导体图案202连接到第一导体222。半导体封装300通过下面描述的电源端子301、导体图案201和电源通孔211连接到第三导体242。如上所述,第一导体222是接地面,并且第三导体242是电源面。为此,半导体封装300可能用作噪声源并且噪声可能进入用作电源面的第三导体242,或者与此相反地,噪声可以通过第三导体242传播到半导体封装300。在该实施例中,单元500由第二导体232、与第二导体232相对的第一导体222的区域、连接到第二导体232和第一导体222两者的第一通孔212以及与第二导体232相对的第三导体242的区域构成。该构造防止噪声通过第三导体242传播。
图2示出了图1中所示的电子器件的顶平面视图。图1对应于沿着图2中的A-A’截取的横截面视图。如上所述,半导体封装300安装在互连基板200的一个表面上。半导体封装300设置有电源端子301、接地端子302和信号端子303和304。电源端子301通过导体图案201连接到电源通孔211的一端。电源通孔211的另一端连接到图1中所示的第三导体242。接地端子302通过导体图案202连接到第一通孔212中的每一个的一端。信号端子303通过互连203a、电子元件(例如,诸如电阻元件和电容元件的模拟元件)400和互连203b连接到另一第一通孔212的一端。信号端子304通过互连204连接到信号通孔(未示出)。
图3示出了图1中所示的互连基板200的第三导体层240的平面视图。第三导体层240的第三导体242是电源面,并且形成为跨过互连基板200的恒定区域的片状。电源通孔211的另一端连接到第三导体242。第三导体242在与信号通孔(未示出)和第一通孔212重叠的区域处设置有第三开口244。第三开口244的提供防止了信号通孔和第一通孔212被与第三导体242短路。
图4示出了图1中所示的互连基板200的第二导体层230的平面视图。在第二导体层230中,多个第二导体232以使它们能够构成格子的方式设置。在该附图中所示的示例中,第二导体232中的每一个具有矩形形状(例如,正方形)。当第二导体232与第一通孔212中的任何一个重叠时,第二导体232通过第一通孔212连接到图1中所示的第一导体222。当第二导体232没有与第一通孔212中的任何一个重叠时,第二导体232通过第二通孔216中的每一个连接到第一导体222。第二通孔216与第二导体232的中心重叠。第二导体232在与信号通孔(未示出)和电源通孔211重叠的区域处设置有第一开口234。第一开口234的提供防止了电源通孔211和信号通孔与第二导体232短路。
第二导体232中的一个可以连接到预定数目(在该附图中的示例中为一个)的第一通孔212或第二通孔216。在第二导体232与超过预定数目的第一通孔212重叠的情况下,第一开口234也设置在与剩余的第一通孔212重叠的区域处,从而仅允许预定数目的第一通孔212连接到第二导体232。
图5示出了图1中所示的互连基板200的第一导体层220的平面视图。第一导体层220的第一导体222是接地面,并且形成为跨过互连基板200的恒定区域的片状。第一导体222在平面视图中与第三导体242和多个第二导体232重叠。第一通孔212和第二通孔216连接到第一导体222。第一导体222在与信号通孔(未示出)和电源通孔211重叠的每个区域处设置有开口224。开口224的提供防止了电源通孔211和信号通孔与第一导体222短路。
图6示出了图示用于支持互连基板200的设计的互连基板设计支持装置的功能性构造的框图。互连基板设计支持装置包括通孔设置信息获取单元30、第二导体信息获取单元40、通孔提取单元50、通孔选择单元60和开口引入单元70。通孔设置信息获取单元30获取指示多个第一通孔212的设置的通孔设置信息。第二导体信息获取单元40获取指示重复地设置在第二导体层230中的多个第二导体232的设置位置的第二导体信息。通孔提取单元50关于多个第二导体232中的每一个提取提取通孔。提取通孔是与第二导体232重叠的第一通孔212中的每一个。通孔选择单元60关于多个第二导体232中的每一个选择选择通孔。选择通孔是从提取通孔中以预定数目选择的第一通孔212中的每一个。开口引入单元70将第一开口234引入多个第二导体232中的每一个。第一开口234在平面视图中与没有被通孔选择单元60选择的提取通孔重叠。
互连基板设计支持装置还包括第二导体选择单元80和第二通孔引入单元90。第二导体选择单元80从多个第二导体232中选择其中没有选择提取通孔的第二导体232,即没有与第一通孔212中的任何一个重叠的第二导体232。第二通孔引入单元90执行将第二通孔引入到互连基板的处理。第二通孔将第一导体222连接到由第二导体选择单元80选择的第二导体232。
互连基板设计支持装置包括设计信息存储单元10和第二导体信息存储单元20。设计信息存储单元10存储互连基板200的设计数据。存储在设计信息存储单元10中的设计数据包括通孔设置信息。存储在设计信息存储单元10中的设计数据被更新到其中第二通孔引入单元90已经引入多个第二导体232、第一开口234和第二通孔216的设计数据。第二导体信息存储单元20存储指示将被引入互连基板200的第二导体232的设置位置的第二导体信息。
图6没有示出与本发明的主旨无关的部分的构造。图6中所示的互连基板设计支持装置的每个组成元件指示功能性单元而非硬件单元的分块。通过任意计算机的CPU、存储器、在存储器中加载的并且实现该附图中的组成元件的程序、存储程序的诸如硬盘的存储单元和作为主要组件提供的网络连接接口的软件和硬件的任意组合来实现互连基板设计支持装置的每个组成元件。本领域技术人员将理解的是,可以对实现方法和实现装置做出各种修改示例。可以通过将程序安装到计算机中来构造图6中所示的互连基板设计支持装置。这有利于互连基板设计支持装置的构造。
图7示出了图示使用图6中所示的互连基板设计支持装置来设计互连基板200的方法的流程图。图8示出了图示执行图7中所示的处理之前的存储在设计信息存储单元10中的设计数据中的互连基板200的结构的横截面视图。图9至图11示出用于图示图7中所示的处理的互连基板200的横截面视图。
如图8的横截面视图中所示,在执行图7中所示的处理之前,存储在设计信息存储单元10中的设计数据中的互连基板200设置有第一导体222、第三导体242、导体图案201和202、互连203a、203b和204、第一通孔212和第三开口244。
首先,互连基板设计支持装置的通孔设置信息获取单元30从设计信息存储单元10读出通孔设置信息(图7中的步骤S10)。第二导体信息获取单元40从第二导体信息存储单元20读出第二导体信息(图7中的步骤S20)。
通孔提取单元50基于第二导体信息将多个第二导体232引入互连基板200的第二导体层230。通孔提取单元50关于多个第二导体232中的每一个提取提取通孔(图7中的步骤S30和图9)。提取通孔是与第二导体232重叠的第一通孔212中的每一个。在图9中所示的示例中,第一通孔212a至212c被提取作为提取通孔。一个第一通孔212a与第二导体232a重叠,并且两个第一通孔212b和212c与第二导体232b重叠。第一通孔212中的任何一个没有与第二导体232c重叠。
通孔选择单元60关于多个导体232中的每一个选择选择通孔(图7中的步骤S40)。选择通孔是从提取通孔中以预定数目选择的第一通孔212中的每一个。开口引入单元70将第一开口234引入到多个第二导体232中的每一个(图7中的步骤S50和图10)。第一开口234位于在平面视图中与没有被通孔选择单元60选择的提取通孔中的每一个相重叠的位置。在图10中所示的示例中,第一通孔212a被选择作为关于第二导体232a的选择通孔,并且第一通孔212b被选择作为关于第二导体232b的选择通孔。第一通孔212c被提取作为提取通孔,但是没有被选择作为选择通孔。因此,第一开口234在平面视图中与第一通孔212c重叠的位置引入到第二导体232b。
第二导体选择单元80从多个第二导体232中选择其中没有选择提取通孔的第二导体232(图7中的步骤S60)。第二通孔引入单元90执行将第二通孔216引入到互连基板的处理(图7中的步骤S70和图11)。第二通孔216将第一导体连接到由第二导体选择单元80选择的第二导体232。在图11中所示的示例中,通过第二导体选择单元80选择第二导体232c。第二通孔216被引入到第二导体232c。第二通孔216被引入到的区域例如为在平面视图中与半导体封装300重叠的区域。
然后,第二通孔引入单元90将存储在设计信息存储单元10中的设计数据更新到其中已经引入多个第二导体232、第一开口234和第二通孔216的设计数据(图7中的步骤S80)。
图12示出了图示通过通孔选择单元60选择选择通孔的处理(图7中的步骤S40)的第一示例的示意图。在该示例中,通孔选择单元60选择选择通孔。该选择通孔是提取通孔中最接近基准位置的第一通孔212。
图13示出了图示通过通孔选择单元60选择选择通孔的处理(图7中的步骤S40)的第二示例的示意图。在该示例中,第二导体232中的每一个的平面形状是例如正方形的多边形。通孔选择单元60选择选择通孔。选择通孔是提取通孔中最接近多边形的角中的任何一个的第一通孔212。在该附图中所示的示例中,位于附图中的上侧的第一通孔212最接近附图中的右上角。因此,位于附图中的上侧的第一通孔212被选择作为选择通孔。
图14示出了图示通过通孔选择单元60选择选择通孔的处理(图7中的步骤S40)的第三示例的示意图。在该示例中,基准位置在数目上为两个或更多。通孔选择单元60关于多个基准位置中的每一个选择选择通孔。选择通孔是最接近基准位置中的每一个的第一通孔212。在该附图中所示的示例中,第二导体232形成为正方形,并且基准位置被设定在彼此相对的两侧的中心附近。最接近两个基准位置中的每一个的第一通孔212被选择作为选择通孔,并且在位于两个基准位置的基本上中心处的第一通孔212的周边引入第一开口234。
图15示出了图示通过通孔选择单元60选择选择通孔的处理(图7中的步骤S40)的第四示例的示意图。在该示例中,通孔选择单元60选择多个第一通孔212作为选择通孔。具体地,例如,基准位置在数目上被设定为与选择通孔的数目相同的两个或更多。通孔选择单元60计算从多个基准位置到提取通孔中的每一个的距离的总值。然后,通孔选择单元60按照总值小的顺序选择选择通孔。在附图中所示的示例中,选择通孔和基准位置在数目上均为两个。除了位于附图中的最上位置的第一通孔212之外的第一通孔212被选择作为选择通孔。
接下来,将描述本实施例的操作和效果。根据本实施例,通过选择已有的第一通孔212的一部分来构造结构。当没有构成该结构的第一通孔212被电连接到第二导体232时,作为超材料的结构性质偏离其预期的设计,并且这是不期望的。与此相反,在本实施例中,第一开口234在与没有构成该结构的第一通孔212重叠的区域处被引入到第二导体232。这能够防止第一通孔212不必要地连接到超材料结构,并且结果能够防止超材料性质在超材料结构被引入到已经设计的互连基板时偏离其预期的设计。由于超材料结构可以被引入到已经设计的互连基板,因此可以有效地利用互连基板的过去的设计数据。结果,可以降低互连基板200的设计成本。
在该实施例中,第二通孔引入单元90将第二通孔216引入到没有与任何第一通孔212重叠的第二导体232。该引入能够防止该第二导体不构成单元500。结果,可以可靠地将该结构引入到期望的区域。
第二实施例
图16示出了图示根据第二实施例的电子器件的构造的横截面视图,并且对应于第一实施例中的图1。根据该实施例的电子器件具有与第一实施例相同的构造,不同之处在于下述几点。
首先,互连基板200的第二导体层230位于比第三导体层240更接近互连基板200的一个表面侧。第三导体242在平面视图中与第二通孔216重叠的区域处设置有开口246。当第二通孔引入单元90引入第二通孔216时,开口246被引入到第三导体242。开口246的引入防止了第二通孔216与第三导体242短路。
根据该实施例,也可以获得与第一实施例相同的效果。由于第二导体232位于具有片状的第三导体242之上,因此与第一实施例相比,将第一导体222连接到第二导体232的通孔216的长度和通孔212的部分的长度每一个均变得更长。这导致大的电感,并且允许该结构的带隙频带朝向低频侧移动。
第三实施例
图17示出了图示根据第三实施例的互连基板200的第一导体层220的构造的平面视图。该实施例与第一实施例基本上相同,不同之处在于对第一导体层220的第一导体222设置多个第二开口225和多个互连226。通过选择性移除第一导体222形成第二开口225和互连226。
对于从第一通孔212和第二通孔216中选择作为选择通孔的通孔的每一个,以第二开口225中的每一个在内部包括这些通孔中的每一个的方式设置第二开口225。互连226的一端连接到第一通孔212或第二通孔216中的每一个,并且另一端连接到第一导体222(第二开口225的边缘)。
在该实施例中,第二通孔引入单元90还用作开口引入单元。即,第二通孔引入单元90执行在第一导体222中选择性地移除位于被选择作为选择通孔的所选择的第一通孔212中的每一个的周边的部分以及位于第二通孔216中的每一个的周边的部分的处理,并且从而引入第二开口225和互连226。
根据该实施例,也可以获得与第一实施例相同的效果。互连226与第二通孔216一起用作蘑菇结构的超材料的电感部分。为此,蘑菇结构的超材料中的电感可以增加。当该电感增加时,超材料的带隙频带朝向低频侧移动。
第四实施例
图18示出了图示根据第四实施例的互连基板200的第二导体层230的构造的平面视图。该实施例与第一至第三实施例基本上相同,不同之处在于对第二导体层230的第二导体232设置多个第二开口235和多个互连236。通过选择性移除第二导体232来形成第二开口235和互连236。第二开口235和互连236的设置和形状与第三实施例中的第二开口225和互连226相同。
在该实施例中,第二通孔引入单元90用作开口引入单元。即,第二通孔引入单元90执行在第二导体232中选择性地移除位于被选择作为选择通孔的所选择的第一通孔212中的每一个的周边的部分以及位于第二通孔216中的每一个的周边的部分的处理,并且从而引入第二开口235和互连236。
根据该实施例,也可以获得与第三实施例相同的效果。由于第二开口235和互连236被引入到没有构成电源图案或接地图案的第二导体232,因此与第二开口或互连被引入到电源图案或接地图案的情况相比,增加了电源电势和地电势的稳定性。
第五实施例
图19示出了图示根据第五实施例的电子器件的构造的横截面视图,并且对应于第一实施例中的图1。图20示出了图19中所示的电子器件的互连基板200的第二导体层230的平面视图。该电子器件具有与根据第一实施例的电子器件基本上相同的构造,不同之处在于第二导体233代替第二导体232被设置到第二导体层230。
在该实施例中,第二导体层230被分为多个设置允许区域(disposition-permitted region)237。第二导体233中的每一个被设置在设置区域237中的每一个中。对于被选择作为选择通孔的第一通孔212和第二通孔216中的每一个设置第二导体233。第二导体233是互连形状的导体,并且第二导体233的一端连接到第一通孔212或第二通孔216,并且另一端由开放端子(open terminal)形成。第二导体233仅连接到第一通孔212或第二通孔216。对第一通孔212中没有被选择作为选择通孔的第一通孔212没有设置第二导体233。在该附图中所示的示例中,单元500由第二导体233、与第二导体232相对的第一导体222的区域、与第二导体232和第一导体222两者接触的第一通孔212以及与第二导体232相对的第三导体242的区域构成。第二导体233用作开放桩线(open stub)。
图21示出了图19中的单元500的等效电路图。如该附图中所示,在第三导体242和第一导体222之间形成寄生电容CR。在第三导体242中形成电感LR。如上所述,第二导体233用作开放桩线。第二导体233和与第二导体233相对的第一导体222的一部分形成例如微带线的传输线250。传输线250的另一端由开放端子形成。
通过基于电感LR的串联阻抗Z和基于传输线250和寄生电容CR的导纳Y来确定穿过结构传播的电磁波的特性。更具体地,通过传输线250的线长度(即,第二导体233的长度)和传输线250的有效介电常数来确定传输线250的输入导纳。任何频率中的传输线250的输入导纳取决于传输线250的线长度和有效介电常数而变为电容性或电感性。一般来说,传输线250的有效介电常数适于通过构成波导的介电材料来确定。与此相反,在传输线250的线长度中存在自由度,并且结果,能够以期望的带中的导纳Y变为电感性的方式来设计传输线250的线长度。
在单元500的等效电路图中,当使传输线250的线长度长时,带隙朝向低频侧移动。一般来说,当使单元500的尺寸小时,带隙带朝向高频侧移动,但是当使传输线250的线长度长时,能够使得单元500的尺寸小而不改变带隙的下限频率。
图22示出了图示用于支持图19中所示的互连基板200的设计的互连基板设计支持装置的功能性构造的框图。该互连基板设计支持装置具有与图6中所示的互连基板设计支持装置基本上相同的构造,不同之处在于下面的几点。首先,提供设置允许区域信息存储单元22来代替第二导体信息存储单元20。提供设置允许区域信息获取单元42来代替第二导体信息获取单元40。提供设置允许区域选择单元82来代替第二导体选择单元80。没有提供开口引入单元70。提供了第二导体设置单元72。
设置允许区域信息存储单元22存储设置允许区域信息。设置允许区域信息关于重复地设置在第二导体层230中的多个第二导体233中的每一个指示第二导体233的设置允许区域237的形状和位置。设置允许区域信息获取单元42从设置允许区域信息存储单元22读出设置允许区域信息。通孔提取单元50关于多个第二导体233中的每一个提取提取通孔,提取通孔是与第二导体233的设置允许区域237重叠的第一通孔212中的每一个。通孔选择单元60关于多个第二导体233中的每一个选择选择通孔。选择通孔是从提取通孔中以预定数目选择的第一通孔212中的每一个。第二导体设置单元72以使得例如第二导体233的一端连接到用作选择通孔的第一通孔212的方式确定第二导体233的设置。
在该实施例中,设置允许区域选择单元82从多个设置允许区域237中选择其中没有选择提取通孔的设置允许区域237。第二通孔引入单元90将第二通孔216引入到由设置允许区域选择单元82选择的设置允许区域237。第二通孔216将第二导体233连接到第一导体222。第二导体设置单元72以使得例如第二导体233的一端连接到由设置允许区域选择单元82选择的设置允许区域237中的第二通孔216的方式确定第二导体233的设置。
图23示出了图示使用图22中所示的互连基板设计支持装置来设计互连基板200的方法的流程图。在执行图22中所示的处理之前,存储在设计信息存储单元10中的设计数据中的互连基板200处于图8中所示的状态中。
首先,互连基板设计支持装置的通孔设置信息获取单元30从设计信息存储单元10读出通孔设置信息(步骤S12)。设置允许区域信息获取单元42从设置允许区域信息存储单元22读出设置允许区域信息(步骤S22)。
通孔提取单元50基于设置允许区域信息将多个设置允许区域237引入到互连基板200的第二导体层230。通孔提取单元50还关于多个设置允许区域237中的每一个提取每个提取通孔(步骤S32)。提取通孔是与第二导体232重叠的第一通孔212中的每一个。在图19中所示的示例中,第一通孔212a至第一通孔212c被提取作为提取通孔。
通孔选择单元60关于多个设置允许区域237中的每一个选择选择通孔(步骤S42)。选择通孔是从提取通孔中以预定数目(例如,1个)选择的第一通孔212中的每一个。
设置允许区域选择单元82从多个设置允许区域237中选择其中没有选择提取通孔的设置允许区域237(步骤S52)。第二通孔引入单元90关于由设置允许区域选择单元82选择的设置允许区域237执行将第二通孔216引入到互连基板的处理(步骤S62)。第二通孔216被引入到的区域例如为在平面视图中与半导体封装300重叠的区域。
第二导体设置单元72引入第二导体233从而使第二导体233的设置被连接到用作选择通孔的第一通孔212。第二导体设置单元72以例如第二导体233的一端连接到在由设置允许区域选择单元82选择的设置允许区域237中的第二通孔216的方式引入第二导体233(步骤S72)。
然后,第二导体设置单元72将存储在设计信息存储单元10中的设计数据更新到其中已经引入多个第二导体237和第二通孔216的设计数据(步骤S82)。
根据该实施例,可以获得与第一实施例相同的效果。可以将具有与第一实施例的结构不同的结构的超材料引入到互连基板200。超材料可以在第二导体层230中设置有互连形状的第二导体233来代替岛状第二导体232。因此,信号线能够在第二导体层230中延伸,就好像其在第二导体233的间隙中延伸。
在前面已经参考附图对于本发明的实施例进行了描述,但是这仅是示例性的,并且可以采用除了上述构造之外的各种构造。例如,在上述各实施例中,半导体封装300等等被安装在互连基板200上,但是互连基板200可以是其上安装半导体芯片的中间基板(interposersubstrate)。
本申请要求于2009年10月20日提交的日本专利申请No.2009-241648的优先权,其内容通过引用并入这里。
Claims (17)
1.一种设计互连基板的互连基板设计支持装置,所述互连基板包括第一导体层、第二导体层和从所述第一导体层延伸到所述第二导体层的多个第一通孔,所述装置包括:
所述多个第一通孔,所述多个第一通孔具有连接到位于所述第一导体层中的第一导体的一端;
通孔设置信息获取单元,所述通孔设置信息获取单元获取指示所述多个第一通孔的设置的通孔设置信息;
第二导体信息获取单元,所述第二导体信息获取单元获取指示多个第二导体的设置位置的第二导体信息,所述多个第二导体重复地设置在所述第二导体层中;
通孔提取单元,所述通孔提取单元关于所述多个第二导体中的每一个提取提取通孔,所述提取通孔是与所述第二导体重叠的所述第一通孔中的每一个;
通孔选择单元,所述通孔选择单元关于所述多个第二导体中的每一个选择选择通孔,所述选择通孔是从所述提取通孔中以预定数目选择的所述第一通孔中的每一个;以及
开口引入单元,所述开口引入单元将第一开口引入到所述多个第二导体中的每一个,所述第一开口在平面视图中与没有被所述通孔选择单元选择的所述提取通孔重叠。
2.根据权利要求1所述的互连基板设计支持装置,进一步包括:
第二导体选择单元,所述第二导体选择单元从所述多个第二导体中选择其中没有提取所述提取通孔的所述第二导体;以及
第二通孔引入单元,所述第二通孔引入单元引入第二通孔,所述第二通孔将所述第二导体连接到所述第一导体,所述第二导体是由所述第二导体选择单元选择的。
3.根据权利要求1所述的互连基板设计支持装置,
其中所述通孔选择单元选择所述选择通孔,所述选择通孔是所述提取通孔当中最接近基准位置的所述第一通孔。
4.根据权利要求3所述的互连基板设计支持装置,
其中所述基准位置是所述第二导体的中心。
5.根据权利要求3所述的互连基板设计支持装置,
其中所述基准位置在数目上为两个或更多,并且
所述通孔选择单元关于所述多个基准位置中的每一个选择所述选择通孔。
6.根据权利要求1所述的互连基板设计支持装置,
其中所述第二导体中的每一个的平面形状是多边形,并且
所述通孔选择单元选择所述选择通孔,所述选择通孔是所述提取通孔当中最接近所述多边形的角中的任何一个的所述第一通孔。
7.根据权利要求1所述的互连基板设计支持装置,进一步包括:
开口引入单元,所述开口引入单元引入第二开口和位于所述第二开口内部的互连,通过关于所述第一导体和所述第二导体的至少一侧选择性地移除位于所述选择通孔的周边处的部分,来引入所述第二开口和所述互连,所述开口引入单元将所述互连的一端连接到所述选择通孔并且将另一端连接到所述第二开口的边缘。
8.根据权利要求1所述的互连基板设计支持装置,
其中所述互连基板包括第三导体层,从所述第一导体层的视角看,所述第三导体层位于与所述第二导体层相同的一侧,
所述第三导体层在平面视图中与所述第一导体重叠的区域处具有第三导体,
所述多个第一通孔延伸到所述互连基板的一个表面,并且
所述第三导体具有多个第三开口,每个第三开口在平面视图中与所述多个第一通孔中的每一个重叠。
9.一种设计互连基板的互连基板设计支持装置,所述互连基板包括第一导体层、第二导体层和从所述第一导体层延伸到所述第二导体层的多个第一通孔,所述装置包括:
所述多个第一通孔,所述多个第一通孔具有连接到位于所述第一导体层中的第一导体的一端;
通孔设置信息获取单元,所述通孔设置信息获取单元获取指示所述多个第一通孔的设置的通孔设置信息;
设置允许区域信息获取单元,所述设置允许区域信息获取单元获取关于多个第二导体中的每一个的设置允许区域信息,所述多个第二导体被重复地设置在所述第二导体层中,所述设置允许区域信息指示所述第二导体的设置允许区域;
通孔提取单元,所述通孔提取单元关于所述多个第二导体中的每一个提取提取通孔,所述提取通孔是与所述第二导体的所述设置允许区域重叠的所述第一通孔中的每一个;
通孔选择单元,所述通孔选择单元关于所述多个第二导体中的每一个选择选择通孔,所述选择通孔是从所述提取通孔中以预定数目选择的所述第一通孔中的每一个;以及
第二导体设置单元,所述第二导体设置单元以使得所述第二导体连接到所述选择通孔的方式确定所述第二导体的设置。
10.根据权利要求9所述的互连基板设计支持装置,进一步包括:
设置允许区域选择单元,所述设置允许区域选择单元从所述多个设置允许区域中选择其中没有选择所述提取通孔的所述设置允许区域;以及
第二通孔引入单元,所述第二通孔引入单元将第二通孔引入到由所述设置允许区域选择单元选择的所述设置允许区域,所述第二通孔将所述第二导体连接到所述第一导体,
其中所述第二导体设置单元以使得所述第二导体连接到在由所述设置允许区域选择单元选择的所述设置允许区域中的所述第二通孔的方式确定所述第二导体的设置。
11.根据权利要求9所述的互连基板设计支持装置,
其中,所述第二导体是互连形状的导体,并且
所述第二导体设置单元以使得所述第二导体的一端连接到所述选择通孔的方式确定所述第二导体的设置。
12.一种设计互连基板的方法,所述互连基板包括第一导体层、第二导体层和从所述第一导体层延伸到所述第二导体层的多个第一通孔,所述多个第一通孔具有连接到位于所述第一导体层中的第一导体的一端,所述方法包括:
获取指示所述多个第一通孔的设置的通孔设置信息;
获取指示多个第二导体的设置位置的第二导体信息,所述多个第二导体重复地设置在所述第二导体层中;
关于所述多个第二导体中的每一个提取提取通孔,所述提取通孔是与所述第二导体重叠的所述第一通孔中的每一个;
关于所述多个第二导体中的每一个选择选择通孔,所述选择通孔是从所述提取通孔中以预定数目选择的所述第一通孔中的每一个;以及
将第一开口引入到所述多个第二导体中的每一个,所述第一开口在平面视图中与没有被选择为所述选择通孔的所述提取通孔重叠。
13.一种设计互连基板的方法,所述互连基板包括第一导体层、第二导体层和从所述第一导体层延伸到所述第二导体层的多个第一通孔,所述多个第一通孔具有连接到位于所述第一导体层中的第一导体的一端,所述方法包括:
获取指示所述多个第一通孔的设置的通孔设置信息;
获取关于多个第二导体中的每一个的第二导体信息,所述多个第二导体重复地设置在所述第二导体层中,所述第二导体信息指示所述第二导体的设置允许区域;
关于所述多个第二导体中的每一个提取提取通孔,所述提取通孔是与所述第二导体的所述设置允许区域重叠的所述第一通孔中的每一个;
关于所述多个第二导体中的每一个选择选择通孔,所述选择通孔是从所述提取通孔中以预定数目选择的所述第一通孔中的每一个;以及
以使得所述第二导体连接到所述选择通孔的方式确定所述第二导体的设置。
14.一种互连基板,包括:
第一导体层,在所述第一导体层中提供第一导体;
第二导体层,在所述第二导体层中在每个均在平面视图中与所述第一导体重叠的区域处,重复地提供多个第二导体;以及
多个第一通孔,所述多个第一通孔具有连接到所述第一导体的一端和穿透所述第二导体层的另一端,
其中所述多个第二导体中的每一个通过所述第一通孔或第二通孔连接到所述第一导体,
所述多个第二导体中的至少一个连接到所述第一通孔中的第一个,并且包括在与所述第一通孔中的第二个相重叠的区域处的开口,并且
所述第一导体、所述第二导体、和连接到所述第二导体的所述第一通孔构成超材料结构的至少一部分。
15.根据权利要求14所述的互连基板,进一步包括:
第三导体层,从所述第一导体层的视角看,所述第三导体层位于与所述第二导体层相同的一侧,
其中所述第三导体层在平面视图中与所述第一导体层重叠的区域处具有第三导体,
所述多个第一通孔延伸到所述互连基板的一个表面,并且
所述第三导体具有多个第三开口,每个第三开口在平面视图中与所述多个第一通孔中的每一个重叠。
16.根据权利要求15所述的互连基板,进一步包括:
安装在一个表面上的电子元件,
其中所述电子元件连接到所述第一通孔中的至少一个。
17.一种互连基板,包括:
第一导体层,在所述第一导体层中提供第一导体;
第二导体层;
多个第一通孔,所述多个第一通孔具有连接到所述第一导体的一端和穿透所述第二导体层的另一端;以及
多个互连形状的第二导体,所述多个互连形状的第二导体重复地提供在所述第二导体层中,每个互连形状的第二导体具有连接到所述第一通孔中的任何一个的一端,并且所述第二导体仅连接到所述第一通孔,
其中所述多个第一通孔中的一些没有连接到所述第二导体,并且
所述第一导体、所述第二导体、和连接到所述第二导体的所述第一通孔构成超材料结构的至少一部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009241648 | 2009-10-20 | ||
JP2009-241648 | 2009-10-20 | ||
PCT/JP2010/005990 WO2011048763A1 (ja) | 2009-10-20 | 2010-10-06 | 配線基板設計支援装置、配線基板設計方法、プログラム、及び配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102598003A CN102598003A (zh) | 2012-07-18 |
CN102598003B true CN102598003B (zh) | 2015-08-12 |
Family
ID=43900008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080047465.2A Expired - Fee Related CN102598003B (zh) | 2009-10-20 | 2010-10-06 | 互连基板设计支持装置、设计互连基板的方法以及互连基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9036365B2 (zh) |
JP (2) | JP5660044B2 (zh) |
CN (1) | CN102598003B (zh) |
WO (1) | WO2011048763A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011111314A1 (ja) * | 2010-03-08 | 2011-09-15 | 日本電気株式会社 | 配線基板、電子装置およびノイズ遮蔽方法 |
US8866024B1 (en) * | 2012-06-22 | 2014-10-21 | Altera Corporation | Transceiver power distribution network |
CN104600433A (zh) * | 2013-10-30 | 2015-05-06 | 深圳光启创新技术有限公司 | 超材料面板及其制造方法、以及天线罩 |
JP6544981B2 (ja) * | 2015-04-20 | 2019-07-17 | ローム株式会社 | プリント配線基板 |
JPWO2017195739A1 (ja) * | 2016-05-11 | 2019-03-14 | 日本電気株式会社 | 構造体および配線基板 |
KR102602697B1 (ko) * | 2018-05-21 | 2023-11-16 | 삼성전자주식회사 | 베이스 기판을 가지는 전자 장치 |
CN111642085B (zh) * | 2020-06-19 | 2021-08-31 | 苏州浪潮智能科技有限公司 | 一种印刷电路板制作方法、系统、设备及计算机存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590030A (en) * | 1989-01-13 | 1996-12-31 | Hitachi, Ltd. | Circuit board capable of efficiently conducting heat through an inside thereof using thermal lands surrounding through-hole connections |
CN1791300A (zh) * | 2004-12-10 | 2006-06-21 | 日立比亚机械股份有限公司 | 多层电路板及其制造方法 |
CN1326431C (zh) * | 2001-04-24 | 2007-07-11 | 日本特殊陶业株式会社 | 布线基板 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262495B1 (en) | 1998-03-30 | 2001-07-17 | The Regents Of The University Of California | Circuit and method for eliminating surface currents on metals |
US7215007B2 (en) * | 2003-06-09 | 2007-05-08 | Wemtec, Inc. | Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards |
US7528473B2 (en) * | 2004-03-19 | 2009-05-05 | Renesas Technology Corp. | Electronic circuit, a semiconductor device and a mounting substrate |
US7157646B2 (en) * | 2004-07-02 | 2007-01-02 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
US7136028B2 (en) * | 2004-08-27 | 2006-11-14 | Freescale Semiconductor, Inc. | Applications of a high impedance surface |
US7394458B2 (en) * | 2004-09-24 | 2008-07-01 | Apple Inc. | Low EMI capacitive trackpad |
JP2006210777A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
JP2006302926A (ja) * | 2005-04-15 | 2006-11-02 | Seiko Epson Corp | レーザスクライブ用シリコン基板及びシリコン基板のダイシング方法 |
JP4676238B2 (ja) | 2005-04-18 | 2011-04-27 | 株式会社日立製作所 | バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム |
CN101292393B (zh) * | 2005-10-18 | 2013-04-17 | 日本电气株式会社 | 垂直信号路径、印刷电路板、半导体封装以及半导体芯片 |
US7457132B2 (en) * | 2005-10-20 | 2008-11-25 | Sanmina-Sci Corporation | Via stub termination structures and methods for making same |
US7446712B2 (en) | 2005-12-21 | 2008-11-04 | The Regents Of The University Of California | Composite right/left-handed transmission line based compact resonant antenna for RF module integration |
KR100851075B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
KR100848848B1 (ko) * | 2007-07-12 | 2008-07-28 | 삼성전기주식회사 | 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법 |
JP5264388B2 (ja) * | 2007-09-26 | 2013-08-14 | キヤノン株式会社 | プログラム及びプリント基板設計支援方法 |
US8354975B2 (en) * | 2007-12-26 | 2013-01-15 | Nec Corporation | Electromagnetic band gap element, and antenna and filter using the same |
KR101176800B1 (ko) * | 2008-12-23 | 2012-08-27 | 한국전자통신연구원 | 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조 |
JP5354231B2 (ja) * | 2009-07-21 | 2013-11-27 | 日本電気株式会社 | 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ |
-
2010
- 2010-10-06 US US13/502,936 patent/US9036365B2/en not_active Expired - Fee Related
- 2010-10-06 WO PCT/JP2010/005990 patent/WO2011048763A1/ja active Application Filing
- 2010-10-06 JP JP2011537116A patent/JP5660044B2/ja not_active Expired - Fee Related
- 2010-10-06 CN CN201080047465.2A patent/CN102598003B/zh not_active Expired - Fee Related
-
2014
- 2014-09-25 JP JP2014195319A patent/JP6015727B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590030A (en) * | 1989-01-13 | 1996-12-31 | Hitachi, Ltd. | Circuit board capable of efficiently conducting heat through an inside thereof using thermal lands surrounding through-hole connections |
CN1326431C (zh) * | 2001-04-24 | 2007-07-11 | 日本特殊陶业株式会社 | 布线基板 |
CN1791300A (zh) * | 2004-12-10 | 2006-06-21 | 日立比亚机械股份有限公司 | 多层电路板及其制造方法 |
Non-Patent Citations (1)
Title |
---|
A Study on Electromagnetic Bandgap(EBG) Structures for Suppression of Power Noise in Electronic Equipment: Novel Inductance-Enhanced EBG Structures;Noriaki ANDO等;《IEICE Technical Report》;20080118;第107卷(第456期);25-30 * |
Also Published As
Publication number | Publication date |
---|---|
JP6015727B2 (ja) | 2016-10-26 |
JP2014239261A (ja) | 2014-12-18 |
US20120261178A1 (en) | 2012-10-18 |
US9036365B2 (en) | 2015-05-19 |
CN102598003A (zh) | 2012-07-18 |
JP5660044B2 (ja) | 2015-01-28 |
WO2011048763A1 (ja) | 2011-04-28 |
JPWO2011048763A1 (ja) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102598003B (zh) | 互连基板设计支持装置、设计互连基板的方法以及互连基板 | |
TWI511632B (zh) | 印刷電路板天線佈置 | |
US6084779A (en) | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips | |
US7973619B2 (en) | Electro-magnetic bandgap structure | |
KR100998720B1 (ko) | 전자기 밴드갭 구조물 및 인쇄회로기판 | |
KR100838244B1 (ko) | 전자기 밴드갭 구조물 및 인쇄회로기판 | |
JP2008541484A (ja) | インピーダンス調整がなされるバイア構造 | |
JP2009100003A (ja) | プリント回路基板用の優先的接地及びビア延出構造 | |
KR100999512B1 (ko) | 전자기 밴드갭 구조물 | |
CN107995341B (zh) | 柔性电路板及移动终端 | |
KR101046716B1 (ko) | 전자기 밴드갭 구조물 및 회로 기판 | |
US20120138338A1 (en) | Printed circuit board having stepped conduction layer | |
KR20110065838A (ko) | 인쇄회로기판 | |
US8035036B2 (en) | Complementary mirror image embedded planar resistor architecture | |
CN100574553C (zh) | 印刷电路板 | |
CN211702540U (zh) | 一种抑制电路板电磁干扰的结构和电路板 | |
CN101188902B (zh) | 印刷电路板 | |
CN201657491U (zh) | 线路板 | |
JP2003163466A (ja) | 多層プリント回路基板およびそれを備えた多層プリント回路基板装置 | |
CN107360663B (zh) | 可选择对应接地层的电路板结构 | |
US20060217909A1 (en) | Method and device for electromagnetic field analysis of circuit board, and circuit board and its design method | |
CN111405747A (zh) | 一种抑制电路板电磁干扰的结构和电路板 | |
CN101179898B (zh) | 互补镜像式内藏平面电阻架构 | |
CN107425269A (zh) | 多频共口径宽带辐射体 | |
CN100364370C (zh) | 布线结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150812 Termination date: 20161006 |
|
CF01 | Termination of patent right due to non-payment of annual fee |