CN211702540U - 一种抑制电路板电磁干扰的结构和电路板 - Google Patents
一种抑制电路板电磁干扰的结构和电路板 Download PDFInfo
- Publication number
- CN211702540U CN211702540U CN202020672756.1U CN202020672756U CN211702540U CN 211702540 U CN211702540 U CN 211702540U CN 202020672756 U CN202020672756 U CN 202020672756U CN 211702540 U CN211702540 U CN 211702540U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- electromagnetic interference
- noise suppression
- power supply
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型涉及电路板技术领域。本实用新型公开了一种抑制电路板电磁干扰的结构，电路板为多层电路板，至少包括一对电源层与地层，电源层与地层之间为基板介质，还包括多个间隔嵌设在基板介质内的噪声抑制单元，噪声抑制单元周期性地分布在基板介质内，所述噪声抑制单元包括高介电常数的薄膜单元和金属柱，所述薄膜单元的第一表面与电源层或地层连接，所述薄膜单元的第二表面与金属柱的第一端面连接，所述金属柱的第二端面与地层或电源层连接。本实用新型构成了一种增强型介质EBG(电磁带隙)结构，增强了EBG介质单元的容性，降低了薄膜单元的介电常数要求，提高了电磁干扰抑制带宽，可有效抑制噪声电磁波在电源层和地层之间的传播。
Description
技术领域
本实用新型属于电路板技术领域，具体地涉及一种抑制电路板电磁干扰的结构和电路板。
背景技术
随着5G技术的快速推广应用，电子信息系统即将进入毫米波时代，集成电路(IC)、高速印刷电路板(PCB)等高速数字系统的高频高速化、高密度化使得电磁干扰问题变得非常重要。在高速多层PCB中，电磁干扰的噪声来源较为广泛，其中同步开关噪声(SSN)起着主导作用，是主要的电磁干扰噪声源。多层PCB的电源分配网络(PDN)一般采用平面结构，即一对相邻的电源平面和地平面。由于电源/地平面是多层PCB中的最大导体，因此也是最容易发射及接收噪声的天线，同时，电源/地平面上承载着最大的电流，会产生严重的SSN。当噪声电磁波的频率达到电源/地平面的谐振频率时，会产生谐振现象，从而加剧串扰、辐射发射等电磁干扰现象，并会导致严重的信号完整性(SI)和电源完整性(PI)问题。电磁干扰不仅会使PCB板的系统性能降级，产生可靠性问题，也会对PCB外部系统产生干扰。因此，必须采取适当的措施抑制PCB板上的电磁干扰，从而满足有关电磁兼容标准要求。
抑制电磁干扰的通常方法是采用分立式去耦去容，包括传统的去耦电容、表面安装(SMT)电容和嵌入式电容器等。由于存在寄生的等效串扰电感(ESL)和等效串联电阻(ESR)，分立式去耦元件容易产生谐振，工作频率并不高，传统的去耦电容仅可达到几十兆赫兹，SMT电容的使用频率可达到几百兆赫兹。嵌入式电容器具有非常小的ESR和ESL，但其上限工作频率一般不高于1GHz。由于寄生效应的影响，分立式元器件无法满足高速、高频PCB板的噪声抑制要求，此外，众多分立式元件会占用大量的空间，对于高密度小型化的PCB板来说难以布置。1GHz以上的去耦可采用分布式电容，如嵌入式电容，嵌入式电容的电源层和地层间距非常小，并用高介电常数的介质填充在电源层和地层之间。尽管嵌入式电容对噪声抑制的频率范围较宽，但是其缺点是需要特定的层堆技术，其腔体结构会引起谐振现象，噪声抑制的隔离度也不够高。
近十多年来，国内外对高阻抗表面(HIS)法、共面型EBG(电磁带隙)结构和介质型EBG结构等基于超材料技术的噪声抑制结构进行了广泛研究，这些结构利用了周期性超材料结构具有频率禁带的特性，从面可实现较高的噪声隔离度。不过，HIS法需要复杂的过孔连接，加工复杂，成本较高，而共面型EBG结构在电源/地平面上蚀刻图案会破坏导体表面的完整性，会引起信号完整性问题。介质型EBG结构是在低K(介电常数)介质中嵌入周期性排列的高K材料，它同时具有电容和EBG的优点，可保证良好的信号完整性，是一种良好的噪声抑制方案。但是，目前所研究的介质型EBG要求电源/地平面之间的间隔非常小，否则需要介质材料具有很高的介电常数，相对介电常数达到甚至大于5000以上，高介电常数材料会导致介质损耗增加。介质型EBG结构存在的另一个问题是某种周期性介质结构的电路板只能适用于抑制特定频率范围的电磁噪声，通用性不高。
发明内容
本实用新型的目的在于提供一种抑制电路板电磁干扰的结构和电路板用以解决上述存在的技术问题。
为实现上述目的，本实用新型采用的技术方案为：一种抑制电路板电磁干扰的结构，所述电路板为多层电路板，至少包括一对电源层与地层，电源层与地层之间为基板介质，还包括多个间隔嵌设在基板介质内的噪声抑制单元，噪声抑制单元周期性地分布在基板介质内，所述噪声抑制单元包括高介电常数的薄膜单元和金属柱，所述薄膜单元的第一表面与电源层或地层连接，所述薄膜单元的第二表面与金属柱的第一端面连接，所述金属柱的第二端面与地层或电源层连接。
进一步的，所述噪声抑制单元等间距、周期性地分布在基板介质内。
进一步的，所述薄膜单元为圆形状或正多边形状。
进一步的，多个噪声抑制单元的薄膜单元均与电源层连接或均与地层连接。
进一步的，多个噪声抑制单元的薄膜单元交替与电源层和地层连接。
进一步的，所述薄膜单元的相对介电常数为50～500。
进一步的，所述金属柱为金属化电镀的盲孔，该盲孔与薄膜单元接触的底面金属化。
进一步的，所述金属柱为实心金属针。
进一步的，所述薄膜单元为圆形状结构，薄膜单元和金属柱的直径均为1～2mm。
进一步的，所述噪声抑制单元内部可以容纳过孔，包括信号过孔、接地过孔或接电源过孔等，过孔直径小于0.25mm。
进一步的，所述噪声抑制单元还均匀地围绕在基板介质的噪声源区域外周围，形成环形结构。
本实用新型还提供了一种电路板，设有上述的抑制电路板电磁干扰的结构。
本实用新型还提供了一种可重构噪声抑制电路板，仅设有上述噪声抑制单元中的周期性的薄膜单元阵列。
本实用新型的有益技术效果：
本实用新型采用高介电常数的薄膜单元和金属柱结构形成了电容值较大的小噪声抑制单元，这些小噪声抑制单元的周期性布置进一步形成了介质型EBG结构，该EBG结构降低了对薄膜单元的介电常数的要求，同时增加了噪声抑制性能。
本实用新型可以预先在电路板上固化有高介电常数的薄膜单元，再根据需要二次加工金属柱，重构制作新周期结构的EBG结构，扩展了应用范围和灵活性。
本实用新型的薄膜单元和金属柱结构布置在信号过孔的周围，提供了良好的低阻抗电流返回路径，可提高过孔转换等互连结构的信号完整性，有效抑制了噪声电磁波的传播且减小了谐振。
本实用新型中的金属柱直径大于过孔直径，从而可将过孔布置在噪声抑制单元内部，避免了噪声抑制单元与过孔的空间冲突，适当选取噪声抑制单元间距，可实现过孔与噪声抑制单元的结构融合。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例一的结构示意图；
图2为本实用新型实施例一的剖视图；
图3为本实用新型实施例二的剖视图；
图4为本实用新型实施例三的结构示意图；
图5为本实用新型实施例三的剖视图；
图6为本实用新型的未设置金属柱的电路板剖视图；
图7为采用介质柱阵列的抑制仿真效果图；
图8为本实用新型的抑制仿真效果图。
具体实施方式
为进一步说明各实施例，本实用新型提供有附图。这些附图为本实用新型公开内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本实用新型的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本实用新型进一步说明。
实施例一
如图1和2所示，一种抑制电路板电磁干扰的结构，所述电路板1为多层电路板，至少包括一对电源层2与地层3，电源层2与地层3之间为基板介质4，还包括多个间隔嵌设在基板介质4内的噪声抑制单元5，噪声抑制单元5周期性地分布在基板介质4内，所述噪声抑制单元5包括高介电常数的薄膜单元51和金属柱52，所述薄膜单元51的第一表面(图2中为下表面)与地层3连接，所述薄膜单元51的第二表面(图2中为上表面)与金属柱52的第一端面(图2中为下端面)连接，所述金属柱52的第二端面(图2中为上端面)与电源层2连接。
多个噪声抑制单元5周期性阵列布置形成了电磁带隙结构，在特定的频率禁带内阻止噪声电磁波的传播，减小电路板1的电源层2和地层3的谐振现象，不仅可有效抑制串扰、辐射发射等电磁干扰，薄膜单元51及金属柱52形成了电容值较大的容性结构单元，同时增加电路板1的整体容性，不仅降低了薄膜单元51的介电常数要求，而且使电路板1同时具有采用电容及电磁带隙结构来抑制电磁干扰的优点。
当然，在其它实施例中，也可以是薄膜单元51的第一表面与电源层连接，薄膜单元51的第二表面与金属柱52的第一端面连接，金属柱52的第二端面与地层2连接。
本具体实施例中，多个噪声抑制单元5等间距、周期性地分布在基板介质4内，使得电感较小，分布更均匀，提高电磁干扰的抑制效果。
本具体实施例中，所述薄膜单元51的形状优选为圆形状，相应地，金属柱52的横截面的形状也为圆形状，易于加工，但并不限于此，在一些实施例中，薄膜单元51的形状也可以是方形、正六边形等正多边形状，或其它任意形状，具体可以根据实际需要进行选择。
在本具体实施例中，所述薄膜单元51的相对介电常数优选为50～500，既可以达到抑制电磁干扰的目的，又避免介电常数太大导致大的介质损耗。但并不限于此，在其它实施例中，薄膜单元51的相对介电常数可以根据实际禁带频率进行选择。
优选的，本实施中，薄膜单元51优选采用陶瓷材质制成，陶瓷材料的介电常数范围很广，电性能良好，当然，在一些实施例中，薄膜单元51的材料也可以是其它高介电常数的材料。
本具体实施例中，金属柱52为实心金属针，可以采用铜等金属材料制成，当然，在其它实施例中，金属柱52也可以为金属化电镀的盲孔，该盲孔与薄膜单元51接触的底面金属化。
本具体实施例中，薄膜单元51和金属柱52的直径可以为1～2mm以容纳必要的过孔，从而避免过孔与金属柱的空间冲突，但并不限于此，在其它实施例中，薄膜单元51和金属柱52的规格大小可以根据实际需要进行选择。
具体的，噪声抑制单元5的数量及相互之间的间距可以根据噪声抑制的频率带宽进行选择，此不再细说。
电路板1可以是现有的各种多层电路板，只要具有电源层2与地层3以及电源层2与地层3之间的基板介质4即可适用。
实施例二
如图3所示，本实施例与实施例一的区别在于：本实施例的多个噪声抑制单元5的薄膜单元51交替与电源层2和地层3连接，即相邻的噪声抑制单元5的薄膜单元51和金属柱52上下交错设置，这样的结构具有更复杂的周期结构，是一种高度非线性结构，可在更宽频带内对电磁结构的性能进行调控。
实施例三
如图4和5所示，本实施例与实施例一的区别在于：噪声抑制单元5还均匀地布置在噪声源区域外周围，形成环形结构。本具体实施例中，噪声源区域为信号过孔6，信号过孔6外周围设有反焊盘7，多个噪声抑制单元5均匀地围绕在反焊盘7的外周围形成环形结构。
多个噪声抑制单元5形成柱坐标下的一维电磁带隙结构，阻止噪声电磁波向径向传播，同时薄膜单元51和金属柱52为信号过孔6的返回电流提供了良好的低阻抗返回路径，增强了信号过孔6的信号完整性。
当然，在其它实施例中，噪声源区域也可以是集成电路等。
本具体实施例中，噪声抑制单元5的数量为4个，但并不限于此，在其它实施例中，噪声抑制单元5的数量可以根据薄膜单元51和金属柱52的大小、信号过孔6的大小等相关参数进行设定。
优选的，本具体实施例中，4个噪声抑制单元5相互等间隔设置，使得电容、电感分布更均匀，提高电磁干扰的抑制效果。
本具体实施例中，信号过孔6为圆形结构，4个噪声抑制单元5构成圆环型结构，即4个噪声抑制单元5均匀分布在以信号过孔6中心为圆心的同一个圆上，与信号过孔6的外周面的形状相适应，进一步提高电磁干扰的抑制效果。但并不限于此，在其它实施例中，环形结构的形状也可以是方形、三角形等其它形状。
本实用新型还提供了一种电路板，设有上述的抑制电路板电磁干扰的结构。
仿真验证：
采用一100mm×60mm的电路板进行仿真对比，电源/地平面厚为0.25mm。EBG结构由9×5阵列的高K介质柱嵌入FR4基板介质中构成，相邻介质柱间隔为10mm，介质柱直径为2mm，FR4的相对介电常数为εr1＝4.4。仿真频率范围为100MHz至5GHz。图7是高K介质柱的相对介电常数分别为εr2＝100和εr2＝500时的S参数仿真结果。由图7的(a)可知，S21小于-40dB的频率范围约为2.38～5GHz。由图7的(b)可知，S21小于-40dB的频率范围约为0.9～5GHz，但在2.5GHz和4.22GHz处有两个明显的谐振点，在谐振点处S21接近-40dB。
采用本实用新型结构，将介质柱用75μm厚的介质薄膜和0.175mm高的金属柱代替。图8是高K介质柱的相对介电常数分别为εr2＝100和εr2＝500时的S参数仿真结果。由图8的(a)可知S21小于-40dB的频率范围约为1.2～5GHz。由图8的(b)可知在0.7～5GHz内S21小于-60dB。
由图7、图8计算结果的对比可知，采用本实用新型显著提高了噪声抑制效果，且降低了高K介质的介电常数要求。
本实用新型的电路板1可以预先在电路板1上固化有高密度的薄膜单元51，如图6所示，再根据需要选取其中部分薄膜单元51，二次加工金属柱，重构制作新周期结构的噪声抑制单元，因为不同的周期结构具有不同的禁带特性，扩展了本实用新型电路板的应用范围和灵活性。
尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。
Claims (10)
1.一种抑制电路板电磁干扰的结构，所述电路板为多层电路板，至少包括一对电源层与地层，电源层与地层之间为基板介质，其特征在于：还包括多个间隔嵌设在基板介质内的噪声抑制单元，噪声抑制单元周期性地分布在基板介质内，所述噪声抑制单元包括高介电常数的薄膜单元和金属柱，所述薄膜单元的第一表面与电源层或地层连接，所述薄膜单元的第二表面与金属柱的第一端面连接，所述金属柱的第二端面与地层或电源层连接。
2.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：所述噪声抑制单元等间距、周期性地分布在基板介质内。
3.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：所述薄膜单元为圆形状或正多边形状。
4.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：多个噪声抑制单元的薄膜单元均与电源层连接或均与地层连接。
5.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：多个噪声抑制单元的薄膜单元交替与电源层和地层连接。
6.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：所述薄膜单元的相对介电常数为50～500。
7.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：所述金属柱为金属化电镀的盲孔，该盲孔与薄膜单元接触的底面金属化。
8.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：所述金属柱为实心金属针。
9.根据权利要求1所述的抑制电路板电磁干扰的结构，其特征在于：所述噪声抑制单元还均匀地围绕在基板介质的噪声源区域外周围，形成环形结构。
10.一种电路板，其特征在于：设有权利要求1-9任意一项所述的抑制电路板电磁干扰的结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020672756.1U CN211702540U (zh) | 2020-04-28 | 2020-04-28 | 一种抑制电路板电磁干扰的结构和电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020672756.1U CN211702540U (zh) | 2020-04-28 | 2020-04-28 | 一种抑制电路板电磁干扰的结构和电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211702540U true CN211702540U (zh) | 2020-10-16 |
Family
ID=72783350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020672756.1U Active CN211702540U (zh) | 2020-04-28 | 2020-04-28 | 一种抑制电路板电磁干扰的结构和电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211702540U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113346239A (zh) * | 2021-04-28 | 2021-09-03 | 荣耀终端有限公司 | 电子设备及通信系统 |
| CN116782492A (zh) * | 2023-08-24 | 2023-09-19 | 安徽大学 | 一种超宽带电磁带隙结构及电路板 |
-
2020
- 2020-04-28 CN CN202020672756.1U patent/CN211702540U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113346239A (zh) * | 2021-04-28 | 2021-09-03 | 荣耀终端有限公司 | 电子设备及通信系统 |
| CN113346239B (zh) * | 2021-04-28 | 2022-07-26 | 荣耀终端有限公司 | 电子设备及通信系统 |
| CN116782492A (zh) * | 2023-08-24 | 2023-09-19 | 安徽大学 | 一种超宽带电磁带隙结构及电路板 |
| CN116782492B (zh) * | 2023-08-24 | 2023-11-24 | 安徽大学 | 一种超宽带电磁带隙结构及电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7679926B2 (en) | Capacitors with insulating layer having embedded dielectric rods | |
| KR100998723B1 (ko) | 전자기 밴드갭 구조물 및 인쇄회로기판 | |
| KR100890128B1 (ko) | 신호 전달 장치 및 배선 기판 형성 방법 | |
| US7889134B2 (en) | Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards | |
| US8309863B2 (en) | Printed wiring board | |
| KR100998720B1 (ko) | 전자기 밴드갭 구조물 및 인쇄회로기판 | |
| US8330048B2 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
| US20050205292A1 (en) | Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures | |
| JP4755209B2 (ja) | 電磁気バンドギャップ構造物及び印刷回路基板 | |
| KR101044203B1 (ko) | 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판 | |
| CN211702540U (zh) | 一种抑制电路板电磁干扰的结构和电路板 | |
| CN102638931B (zh) | 电子组件、使寄生电容最小的方法及电路板结构制造方法 | |
| JP2013232613A (ja) | 配線基板及び電子機器 | |
| KR101046716B1 (ko) | 전자기 밴드갭 구조물 및 회로 기판 | |
| EP3828924A1 (en) | Vertical interconnection structure of a multi-layer substrate | |
| KR101021548B1 (ko) | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 | |
| KR100870380B1 (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
| CN103117440A (zh) | 一种低损耗扁平传输线 | |
| US20050224912A1 (en) | Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice | |
| KR101092590B1 (ko) | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 | |
| CN111405747A (zh) | 一种抑制电路板电磁干扰的结构和电路板 | |
| US20100319980A1 (en) | Printed circuit board | |
| US8399777B2 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
| US8487195B2 (en) | Via structure for multi-gigahertz signaling | |
| US20060082984A1 (en) | Cut via structure for and manufacturing method of connecting separate conductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |