JP5354231B2 - 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ - Google Patents
多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ Download PDFInfo
- Publication number
- JP5354231B2 JP5354231B2 JP2012503557A JP2012503557A JP5354231B2 JP 5354231 B2 JP5354231 B2 JP 5354231B2 JP 2012503557 A JP2012503557 A JP 2012503557A JP 2012503557 A JP2012503557 A JP 2012503557A JP 5354231 B2 JP5354231 B2 JP 5354231B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- resonant element
- conductor layer
- filter
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/04—Coaxial resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
- H01P1/2056—Comb filters or interdigital filters with metallised resonator holes in a dielectric block
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、共振素子、共振器、そして多層基板技術を用いたフィルタに係る。
現代および次世代のネットワークおよびコンピュータシステムが発展する方向として、小型化および費用対効果が鍵となる。チップや、パッケージや、プリント基板などのコンポーネントとして構築された電子機器における主な相互接続技術として、多層基板が役立っている。その他に、相互接続は、受動素子を形成する基でもある。様々な形状および寸法を有する、開放状態または短絡状態にある平面伝送線路セグメントは、スタブや、共振器や、その他の受動的構成素子として機能する。伝送線路がこのような目的で使用されてきた一つの理由としては、その構造が電磁波の導波に適しており、伝搬定数および特性インピーダンスを有する基本モード(例:TEモード、準TEモード、など)を広い周波数帯域で提供できる構造だからである。
信号ヴィアと、グランドヴィアとで構成されるヴィア構造は、多層基板における異なる導体層に配置された平面伝送線路を結ぶ縦方向の相互接続部のみならず、受動素子の構成ブロックにもなり得る。
特願2008−507858号公報(米国特許2008/0093112A1号)には、開放状態および短絡状態の両方のスタブと、その結果、多層基板を用いた小型フィルタ素子との設計で使用可能な、複合ビア構造が開示されている。
しかし、次世代のコンピュータおよびネットワークのシステムでは、フィルタ構造を含む受動素子の、適用時の費用対効果が高い方法によるさらなる小型化が必要である。
また、フィルタの帯域制御に利用可能な方法を取得することも重要である。
しかし、次世代のコンピュータおよびネットワークのシステムでは、フィルタ構造を含む受動素子の、適用時の費用対効果が高い方法によるさらなる小型化が必要である。
また、フィルタの帯域制御に利用可能な方法を取得することも重要である。
本発明の目的は、ヴィア構造を用いた多層基板内の小型共振素子を提供することである。本発明のこの目的において、このような共振素子は、多層基板に特定の同軸伝送線路を形成することで提供される。この特定の同軸伝送線路において、内側および外側の導体境界は、以下のように構築されている。内側の導体境界は、信号ヴィアと、信号ヴィアに接続された導体プレートとを含んでおり、この導体プレートの縁部は波型である。同軸伝送線路の外側の導体境界は、グランドヴィアと、グランドヴィアに接続されたグランド導体プレートとを含んでいる。信号ヴィアと、グランドヴィアとの間の領域に配置されたグランド導体プレートの縁部は、波型である。その結果、同じ導体層に配置された信号プレートおよびグランドプレートは、二重に波型の平面を形成する。ここで、信号部分と、グランド部分とは、絶縁スリットによって分離されている。
信号ヴィアおよびグランドヴィアの間の領域の導体層におけるこのような二重波型形状によって、ボード絶縁材料の比誘電率よりも高い値を有する実効比誘電率が成立する。そして、結果的に、より短いヴィア構造セグメントで共振条件が満たされる。
本発明の他の目的は、本発明の共振素子を用いて、開放状態または短絡状態にある共振スタブ、共振器およびフィルタ素子を提供し、その結果、これらの横方向の寸法を短縮することである。
本発明による複数種類の、共振素子と、短絡状態および開放状態のスタブと、多層基板に配置されたこれらの共振素子に基づいたフィルタとについて、添付図面を参照して詳細に説明する。ただし、この説明が、請求の範囲を狭めるように解釈されてはならないことをよく理解されたい。
図1A〜図1Dは、12枚の導体層を有する基板に内蔵された共振素子に係る一つの実施形態を示す。
この、12枚の導体層を有する基板は、多層基板における一例に過ぎず、導体層の枚数や、充填された材料や、その他の基板パラメータは、必要に応じて異なっても構わないことをよく理解されたい。
本実施形態において、共振素子は、12枚の導体層を有する基板の最上層のパッド104から、同じ基板の最下層のパッド104にかけて、縦方向に配置されている。導体層1L1、1L2、1L3、1L4、1L5、1L6、1L7、1L8、1L9、1L10、1L11および1L12は、誘電体109によって絶縁されている。共振素子は、グランドヴィア102に囲まれた信号ヴィア101と、間隙領域103によって他の導体から絶縁されたパッド104と、二重波型領域110とを含む。この二重波型領域110は、信号ヴィア101と、グランドヴィア102との間の領域に形成されており、信号ヴィア101に接続された波型信号プレート105と、グランドヴィア102に接続された波型グランドプレート107とを含んでいる。信号プレート105は、二重波型領域110の絶縁スリット106によって、グランドプレート107から絶縁されている。
固定された多層基板において、共振周波数は、信号ヴィアおよびグランドヴィアの間の領域における波型信号導体プレートおよび波型グランド導体プレートの両方の寸法と、二重波型領域110が形成された導体層の枚数とに依存する。
本発明の共振素子が基づいている物理的なメカニズムについて考える。もし、信号ヴィアおよびグランドヴィアの間の領域に導体プレートが無かったら、このような構造は、多層基板内に縦方向に配置された同軸伝送線路として機能する。この同軸伝送線路では、内側の導体境界は信号ヴィアである一方で、グランドプレーンに接続されたグランドヴィアが外側の導体境界として機能する。
この伝送線路における内側の導体境界と、外側の導体境界との間の領域に充填された材料の比誘電率εrは、次のように定義される。
εr=C/(2・π・F(a,b)) …(1)
ここで、Cは単位長さあたりの容量であり、F(a,b)は、内側の導体境界における横方向の寸法と、内側の導体境界から外側の導体境界までの距離との関数である。
εr=C/(2・π・F(a,b)) …(1)
ここで、Cは単位長さあたりの容量であり、F(a,b)は、内側の導体境界における横方向の寸法と、内側の導体境界から外側の導体境界までの距離との関数である。
この共振素子を形成するために、同軸伝送線路セグメントの長さl(図1Aを参照)は次の条件を満たす必要がある。
l=(n・π・λ0)/(2√εr) …(2)
ここで、nは整数であり、λ0は自由空間における波長である。
l=(n・π・λ0)/(2√εr) …(2)
ここで、nは整数であり、λ0は自由空間における波長である。
式(2)から結論付けられるように、充填材料の比誘電率が上昇すれば、共振素子の長さの短縮が達成され得る。
本発明において、これは、同軸伝送線路における内側の導体境界および外側の導体境界の間の領域に人工媒体を作成したことによって得られる。この人工媒体は、多層基板の導体層における二重波型領域によって得られる。この二重波型領域によって、内側の導体境界と、外側の導体境界との間の実効容量Ceffが上昇し、その結果、これらの導体境界の間の人工媒体の実効誘電率εeffが上昇する。
得られた効果は、次の式のように表すことが出来る。
εeff=Ceff/(2・π・F(a,b)) …(3)
その結果、二重波型領域の場合における共振素子の長さは、次のように定義される。
l=(n・π・λ0)/2√εeff) …(4)
εeff=Ceff/(2・π・F(a,b)) …(3)
その結果、二重波型領域の場合における共振素子の長さは、次のように定義される。
l=(n・π・λ0)/2√εeff) …(4)
したがって、式(4)から分かるように、同軸伝送線路を充填する媒体の実効誘電率は、共振素子の長さをより短くし、すなわち、その寸法をより小型にする。
本発明による共振素子の利点を示すために、複数の典型的な構成における全波シミュレーションを有限差分時間領域(FDTD)法で行った。
これらの構成は、2種類の関連技術による構成と、本発明による共振素子の構成とを含む。
これらのケースについて詳細に説明する。
図2A〜図2Cは、12枚の導体層を有する基板における長さlの同軸伝送線路を示している。この伝送線路は、信号ヴィア導体201と、グランドプレート207に接続されたグランドヴィア202と、信号ヴィア導体201に接続されたパッド204と、信号導体をグランド導体から絶縁する間隙領域203とを含む。基板中の導体層は、誘電体209によって絶縁されている。
図3A〜図3Cは、他の関連技術による構造体を示す。この構造体は、12枚の導体層を有する基板における長さlの同軸伝送線路を表している。上記関連技術の場合と同様に、この同軸伝送線路は、信号ヴィア導体301と、グランドプレート307に接続されたグランドヴィア302と、信号ヴィア導体301に接続されたパッド304と、信号導体をグランド導体から絶縁する間隙領域303とを含んでいる。ただし、このケースでは、導体層において、追加の導体プレート305が信号ヴィア導体301に接続されている。これらのプレート305は、絶縁スリット306によってグランド導体から絶縁されている。
図4A〜図4Cは、本発明による共振素子を示している。この共振素子は、信号ヴィア導体401と、グランドプレート407に接続されたグランドヴィア402と、信号ヴィア導体401に接続されたパッド404と、信号導体をグランド導体から絶縁する間隙領域403とを含む同軸伝送線路として形成されている。この共振素子において、二重波型領域は、信号ヴィア導体およびグランドヴィアの間の領域に、絶縁スリット406によって分離されている信号波型プレート405およびグランド波型プレート407によって形成されている。
以上3種類の構造体の寸法は、次のとおりである。12枚の導体層を有する基板の厚さは、2.944mmである。銅の導体層の厚さは、0.035mmである。信号ヴィア導体の直径は、0.65mmである。パッドの直径は、00.95mmである。これらの構造体におけるグランドヴィアは、一辺3.32mmの正方形として配置されている。信号ヴィアに接続された導体プレートの形状は、一辺2.8mmの正方形である。これらのプレートをグランド導体から分離する絶縁スリットの幅は、0.1mmである。グランドプレートの波型の形状は、深さが0.8mmで幅が0.3mmの長方形である。信号プレートの波型の形状は、深さが0.8mmで幅が0.3mmの長方形である。
図5および図6は、以上3種類のケースにおける10GHzまでの周波数領域のシミュレーションデータを、それぞれ反射損失および挿入損失として示している。
このように、もし同軸伝送線路だけがあるなら(図2A〜図2Cに示したケース)、その場合に信号は上面のパッドおよび下面のパッドの間を少ない損失で伝搬する。すなわち、この同軸伝送線路セグメントに共振効果は無い(図5および図6に示した「プレート無し」の曲線に対応)。
信号ヴィア導体に接続されたプレートを応用すると、同軸伝送線路セグメントの他の動作につながる。この効果は、図5および図6で「平滑プレート」として示される曲線に表れている。図3A〜図3Cに示された構造体において、約4.7GHzの周波数で、共振効果が現れていることが分かる。
本発明による、図4A〜図4Cに示された共振素子の電気的性能は、図5および図6において、「二重波型」と記された曲線に示されている。この素子において、第1の共振周波数は、約3.7GHzである。
シミュレーションの結果から、二重波型領域を応用することで、共振周波数の位置が、より低い周波数にずれることが分かる。これは、平滑導体プレートと同じ共振条件を満足するためには、二重波型領域の場合により短い長さの同軸伝送線路が必要であることを意味する。
このように、信号ヴィアおよびグランドヴィアの間の領域に二重波型領域を応用することで、より小型の共振素子が得られる。
ここで、本発明の共振素子を含むフィルタの実施形態を、図7A〜図7Dに示す。
このフィルタでは、共振スタブを得るために、本発明の共振素子が用いられている。
図7A〜図7Dにおいて、このフィルタは、同軸伝送線路と、平面伝送線路711と、共振素子712とを含んでおり、この共振素子712は、14枚の導体層を有する基板の中で同軸伝送線路の一部としてのスタブを形成している。
図7A〜図7Dにおいて、このフィルタは、同軸伝送線路と、平面伝送線路711と、14枚の導体層を有する基板の中で同軸伝送線路の一部としてのスタブを形成する共振素子712とを含んでいる。
図7A〜図7Dにおいて、このフィルタは、同軸伝送線路と、平面伝送線路711と、14枚の導体層を有する基板の中で同軸伝送線路の一部としてのスタブを形成する共振素子712とを含んでいる。
この同軸伝送線路は、信号ヴィア導体701と、信号ヴィア導体701に接続されたパッド704と、グランドプレート707に接続されたグランドヴィア702と、信号導体をグランド導体から絶縁する間隙領域703とを含む。
平面伝送線路711は、信号の経路が導体層7L3と同じグランドプレートによってシールドされているコプレーナ導波路として形成されている。平面伝送線路において、一方の端部はパッド704を介して同軸伝送線路に接続されており、他方の端部はフィルタの一つのターミナルである。なお、最上導体層7L1に形成されたパッド704がフィルタのもう一つのターミナルである。
スタブは、平面伝送線路から最下導体層7L14のパッド704にかけて縦方向に配置された同軸伝送線路の一部分から得られる共振素子712で形成されている。この共振素子は、信号ヴィア導体701と、グランドプレート707に接続されたグランドヴィア702と、最下導体層7L14に配置されたパッド704と、信号ヴィア701およびグランドヴィア702の間の領域に配置された二重波型領域701とを含んでいる。この二重波型領域は、絶縁スリット706によって分離されているグランドプレート707および信号プレート705を含んでいる。
なお、二重波型領域における波型の形状は、必要に応じて変更可能である。図7A〜図7Dでは、長方形および台形の両方の特徴を有する波型が用いられている。
図8A〜図8Dは、本発明の共振素子を用いたフィルタの他の実施形態を示す。このフィルタの構造は、図7A〜図7Dに示されたものと同様だが、ただし、共振素子は、導体層8L4、8L5、8L6、8L7、8L8、8L9、8L10、8L11、8L12および8L13に配置された同じ二重波型領域810を含んでいる。グランドプレート807は、長方形の形をした波型を有しており、また、信号プレート805も、長方形の形をした波型を有している。これらのプレートは、絶縁スリット806によって分離されている。
図9および図10は、図8A〜図8Dに示したフィルタの電気的性能を、反射損失および挿入損失としてそれぞれ示している。このフィルタの特性は、「二重波型の層が10枚」として記されている。
周波数応答に係る二重波型領域の数の影響を示すために、別のフィルタのパラメータを演算し、図9および図10に「二重波形の層が5枚」として記している。このフィルタの構造および寸法は、前述のケースと同様であるが、ただし、共振素子で使った10枚の導体層の代わりに、5枚の導体層だけを有している。
また、図9および図10では、信号ヴィアに接続された導体プレートの無い構造体を「プレート無しのスタブ」として記されている。この構造体におけるスタブは、図2A〜図2Cに示した構造と同様である。
スタブを形成する共振素子の中に二重波型領域を用いることは、共振効果を得るために、そしてその結果としてフィルタを得るために、重要な因子である。もし、二重波型領域が無ければ、この構造体はフィルタとしての特性を失う。
また、二重波型領域の数は、周波数領域における共振位置を制御するための、明確な表現によるパラメータである。
なお、このような共振素子を形成するにあたって、異なる種類の多層基板(例えばプリント基板や、半導体パッケージや、インターポーザなど)を用いても良いことは、よく理解されたい。さらに、これらの共振素子は、必要なフィルタ素子を得るために、開放状態のスタブおよび短絡状態のスタブの両方に適用可能である。
本願発明について、幾つかの実施形態に関連付けた説明を行ったが、これらの実施形態の目的は例として説明するためであって、限定を行うためではないことを理解されたい。同様の要素や技術で様々な変更や置き換えを簡単に行えることはこの明細書を読まれる当業者にとっては自明であり、このような変更や置き換えが本願発明の請求の範囲に定義された真の範囲および精神によって行われることも自明である。
Claims (7)
- 誘電体によって絶縁された複数の導体層を含む多層基板と、
前記多層基板を貫通する信号ヴィア導体と、
前記多層基板を貫通し、前記信号ヴィア導体の周囲に配置された複数のグランドヴィアと
を具備し、
前記多層基板は、
第1の導体層と、
第2の導体層と、
前記第1および前記第2の導体層の間に配置された波型導体層と
を具備し、
前記波型導体層は、
前記信号ヴィア導体に接続された波型信号プレートと、
前記複数のグランドヴィアに接続されて、前記誘電体によって前記波型信号プレートから絶縁された波型グランドプレートと
を具備する
共振素子。 - 請求項1に記載の共振素子において、
前記第1の導体層は、
前記信号ヴィア導体に接続された第1のパッドと、
前記第1の導体層に配置された他の導体から前記第1のパッドを分離する第1の間隙領域と
を具備し、
前記第2の導体層は、
前記信号ヴィア導体に接続された第2のパッドと、
前記最後の導体層に配置された他の導体から前記第2のパッドを分離する第2の間隙領域と
を具備する
共振素子。 - 請求項1または2に記載の共振素子において、
前記波型信号プレートは、
長方形の形をした波型
を具備する
共振素子。 - 請求項1または2に記載の共振素子において、
前記波型信号プレートは、
台形の形をした波型
を具備する
共振素子。 - 請求項2に記載の共振素子と、
前記第1の導体層の上に配置されて、前記誘電体によって前記第1の導体層から絶縁された第3の導体層と
を具備し、
前記第1の導体層は、
前記信号ヴィア導体に接続された平面伝送線路と、
前記複数のグランドヴィアに接続されて、前記誘電体によって前記平面伝送線路から絶縁された第2のグランドプレートと
をさらに具備し、
前記第3の導体層は、
前記信号ヴィア導体に接続された第3のパッドと、
前記複数のグランドヴィアに接続された第3のグランドプレートと、
前記第3の導体層に配置された他の導体から前記第3のパッドを分離する第3の間隙領域と
を具備し、
前記共振素子は、前記平面伝送線路および前記第3のバッドの間に接続された共振スタブとして機能する
フィルタ。 - 請求項5に記載のフィルタにおいて、
前記波型信号プレートは、
長方形の形をした波型
を具備する
フィルタ。 - 請求項5に記載のフィルタにおいて、
前記波型信号プレートは、
台形の形をした波型
を具備する
フィルタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/063315 WO2011010393A1 (en) | 2009-07-21 | 2009-07-21 | Resonant elements designed vertically in a multilayer board and filters based on these elements |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012533912A JP2012533912A (ja) | 2012-12-27 |
JP5354231B2 true JP5354231B2 (ja) | 2013-11-27 |
Family
ID=43498877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012503557A Active JP5354231B2 (ja) | 2009-07-21 | 2009-07-21 | 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8994480B2 (ja) |
JP (1) | JP5354231B2 (ja) |
CN (1) | CN102473994B (ja) |
WO (1) | WO2011010393A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11122679B2 (en) | 2020-01-06 | 2021-09-14 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9036365B2 (en) * | 2009-10-20 | 2015-05-19 | Nec Corporation | Interconnection substrate design supporting device, method of designing interconnection substrate, program, and interconnection substrate |
US9583807B2 (en) | 2012-05-15 | 2017-02-28 | Lenovo Innovations Limited (Hong Kong) | Hybrid resonators in multilayer substrates and filters based on these resonators |
WO2016147422A1 (en) * | 2015-03-19 | 2016-09-22 | Nec Corporation | Filter-antennas for radar sensing systems and method for producing a filter-antenna |
US10333214B2 (en) | 2015-03-19 | 2019-06-25 | Nec Corporation | Antenna radiating elements and sparse array antennas and method for producing an antenna radiating element |
US9769926B2 (en) * | 2015-04-23 | 2017-09-19 | Dell Products L.P. | Breakout via system |
US20180145420A1 (en) * | 2015-05-28 | 2018-05-24 | Nec Corporation | Wideband antenna radiating element and method for producing wideband antenna radiating element |
JP6600176B2 (ja) * | 2015-06-19 | 2019-10-30 | ホシデン株式会社 | 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造 |
US10178764B2 (en) | 2017-06-05 | 2019-01-08 | Waymo Llc | PCB optical isolation by nonuniform catch pad stack |
JP7072563B2 (ja) * | 2018-03-09 | 2022-05-20 | 古河電気工業株式会社 | 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器 |
US11564316B2 (en) * | 2018-11-29 | 2023-01-24 | Lockheed Martin Corporation | Apparatus and method for impedance balancing of long radio frequency (RF) via |
SE544108C2 (en) * | 2019-10-18 | 2021-12-28 | Metasum Ab | Multi-layer filter, arrangement, and method for production thereof |
US11818833B2 (en) * | 2021-11-15 | 2023-11-14 | Unimicron Technology Corp. | Circuit board structure |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3464117B2 (ja) * | 1997-04-25 | 2003-11-05 | 京セラ株式会社 | 積層型共振器および積層型フィルタ |
US6091312A (en) * | 1998-06-26 | 2000-07-18 | Industrial Technology Research Institute | Semi-lumped bandstop filter |
JP4012796B2 (ja) * | 2002-09-30 | 2007-11-21 | 京セラ株式会社 | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
US7705695B2 (en) | 2004-07-23 | 2010-04-27 | Nec Corporation | Composite via structures and filters in multilayer printed circuit boards |
US7411474B2 (en) | 2005-10-11 | 2008-08-12 | Andrew Corporation | Printed wiring board assembly with self-compensating ground via and current diverting cutout |
JP4535995B2 (ja) | 2005-12-05 | 2010-09-01 | 日本電気株式会社 | 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ |
US8253029B2 (en) | 2007-04-12 | 2012-08-28 | Nec Corporation | Filter circuit element and electronic circuit device |
US8970327B2 (en) | 2008-12-25 | 2015-03-03 | Nec Corporation | Filter based on a combined via structure |
-
2009
- 2009-07-21 JP JP2012503557A patent/JP5354231B2/ja active Active
- 2009-07-21 WO PCT/JP2009/063315 patent/WO2011010393A1/en active Application Filing
- 2009-07-21 CN CN200980160608.8A patent/CN102473994B/zh not_active Expired - Fee Related
- 2009-07-21 US US13/386,009 patent/US8994480B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11122679B2 (en) | 2020-01-06 | 2021-09-14 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
WO2011010393A1 (en) | 2011-01-27 |
CN102473994A (zh) | 2012-05-23 |
CN102473994B (zh) | 2014-06-25 |
US20120119853A1 (en) | 2012-05-17 |
US8994480B2 (en) | 2015-03-31 |
JP2012533912A (ja) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354231B2 (ja) | 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ | |
US9622358B2 (en) | Method for forming a circuit board via structure for high speed signaling | |
US7459638B2 (en) | Absorbing boundary for a multi-layer circuit board structure | |
JP5088135B2 (ja) | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ | |
JP4652230B2 (ja) | プリント回路基板用コンパクトビア伝送路およびその設計方法 | |
US9107300B2 (en) | Resonant via structures in multilayer substrates and filters based on these via structures | |
JP5354223B2 (ja) | 組み合わせビア構造体に基づくフィルタ | |
KR101136423B1 (ko) | 용량성 결합이 감소된 회로기판 어셈블리 | |
JP2007528589A (ja) | 多層印刷回路基板用バイア伝送線路 | |
WO2014115578A1 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
JP2011071403A (ja) | 信号線路 | |
KR20130024703A (ko) | 전자 회로기판 | |
JP2015056719A (ja) | 多層配線基板 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP2009130453A (ja) | フィルタ機能付き伝送線路 | |
JP4377725B2 (ja) | 高周波用配線基板 | |
JP2016115753A (ja) | プリント基板及び電子装置 | |
WO2013008267A1 (en) | High-pass filters for high-speed data transmission systems | |
JP5341712B2 (ja) | 配線基板 | |
JP2015057865A (ja) | ノイズ抑制構造を有する回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |