JPS61174754A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS61174754A JPS61174754A JP1628785A JP1628785A JPS61174754A JP S61174754 A JPS61174754 A JP S61174754A JP 1628785 A JP1628785 A JP 1628785A JP 1628785 A JP1628785 A JP 1628785A JP S61174754 A JPS61174754 A JP S61174754A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- board
- terminal
- semiconductor package
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体パッケージに係り、特に外囲器の下面か
ら突出したリード端子の改良に関するものである。
ら突出したリード端子の改良に関するものである。
半導体パッケージには種々の形状のものがあるが、プリ
ント配線基板（以下ＰＣ板という）に実装するための半
導体パッケージとしてピングリッドアレイパッケージ（
以下ＰＧΔパッケージという）が知られている。
ント配線基板（以下ＰＣ板という）に実装するための半
導体パッケージとしてピングリッドアレイパッケージ（
以下ＰＧΔパッケージという）が知られている。
添付図面の第３図は従、来のＰＧＡパッケージの一例を
示す側面図である。この種のパッケージは半導体チップ
を収納するための外囲器１と、この外囲器の下面から突
出するリード端子２とにより構成されている。半導体チ
ップを収納後、外囲器１の上面はＭ３により覆われ密閉
される。またリード端子２は、蓋３と反対ｌｌｌηの底
面から必要に応じ、複数本同一形状のものが突出するよ
うに形成されている。
示す側面図である。この種のパッケージは半導体チップ
を収納するための外囲器１と、この外囲器の下面から突
出するリード端子２とにより構成されている。半導体チ
ップを収納後、外囲器１の上面はＭ３により覆われ密閉
される。またリード端子２は、蓋３と反対ｌｌｌηの底
面から必要に応じ、複数本同一形状のものが突出するよ
うに形成されている。
このようなパッケージをＰＣ板に実装する時には、ＰＣ
板の所望の部分にあけられた穴にリード端子２を差し込
みＰＣ板の裏面からハンダディップしてこれをＰＣ板に
固定させている。従って従来の構造では、ＰＣ板の裏面
にリード端子２が突出して盛り上り、ＰＣ板の片面しか
パッケージを実装することができなかった。
板の所望の部分にあけられた穴にリード端子２を差し込
みＰＣ板の裏面からハンダディップしてこれをＰＣ板に
固定させている。従って従来の構造では、ＰＣ板の裏面
にリード端子２が突出して盛り上り、ＰＣ板の片面しか
パッケージを実装することができなかった。
またパッケージをＰＣ板に実装すること自体に多大の労
力がかかり、しかも自動化に適したものとはいえなかっ
た。なぜならば、従来のＰＧＡパッケージのリード端子
は約４．７５ｍの長さがあるため、ＰＣ板へのアセンブ
リ中にリード端子が曲がることが多く、従ってこの端子
の曲がりのためファイナルテスト時にソケットに挿入す
ることが困難になるからである。
力がかかり、しかも自動化に適したものとはいえなかっ
た。なぜならば、従来のＰＧＡパッケージのリード端子
は約４．７５ｍの長さがあるため、ＰＣ板へのアセンブ
リ中にリード端子が曲がることが多く、従ってこの端子
の曲がりのためファイナルテスト時にソケットに挿入す
ることが困難になるからである。
本発明は上述した従来技術の欠点を除去するためになさ
れたもので、ＰＣ板の両面への実装を可能にすると同時
に、ファイナルテストやバッキング等を自動化するに際
して、その作業を容易にするこのできる半導体パッケー
ジを提供することを目的とする。
れたもので、ＰＣ板の両面への実装を可能にすると同時
に、ファイナルテストやバッキング等を自動化するに際
して、その作業を容易にするこのできる半導体パッケー
ジを提供することを目的とする。
上記の目的を達成するため本発明は、半導体チップを収
納する外囲器の下面に設けられるリード端子を、この下
面に密着するほぼ半円形のコンタクト用の端子として形
成するようにした半導体パッケージを提供するものであ
る。
納する外囲器の下面に設けられるリード端子を、この下
面に密着するほぼ半円形のコンタクト用の端子として形
成するようにした半導体パッケージを提供するものであ
る。
第１図は本発明の一実施例を示す半導体パッケージの側
面図である。第３図に示した従来のパッケージと比較し
て、リード端子の形状が著しく異なっている。すなわち
第３図に示すリード端子２を切断し、外囲器１の底面部
に密着するようにほぼ半円形のコンタクト端子４を形成
する。このコンタクト端子４は通常外囲器１の底面周辺
部に形成されるが、中央部に形成することも可能である
。
面図である。第３図に示した従来のパッケージと比較し
て、リード端子の形状が著しく異なっている。すなわち
第３図に示すリード端子２を切断し、外囲器１の底面部
に密着するようにほぼ半円形のコンタクト端子４を形成
する。このコンタクト端子４は通常外囲器１の底面周辺
部に形成されるが、中央部に形成することも可能である
。
またコンタクト部４は従来のリード端子２と同様にコバ
ールを材料として形成してもよいが、後続工程でＰＣ板
に搭載するのに適するようにハンダメッキして構成して
もよい。
ールを材料として形成してもよいが、後続工程でＰＣ板
に搭載するのに適するようにハンダメッキして構成して
もよい。
その形状をほぼ半円形にすることにより、ＰＣ板上のコ
ンタクト部分と密着性が良くなり実装が確実におこなえ
るようになる。
ンタクト部分と密着性が良くなり実装が確実におこなえ
るようになる。
従来のリード端子２ではその長さが４．７５８であった
が、本発明によるコンタクト端子４ではその長さは１履
以下とすることが可能となる。従ってこれをＰＣ板の片
面にコンタクト端子４により実装した場合には、裏面に
端子が突出するという事態はなくなる。このため、裏面
側にもコンタクト配線を設け、裏面側からも第１図に示
すような半導体パッケージを実装するこができる。
が、本発明によるコンタクト端子４ではその長さは１履
以下とすることが可能となる。従ってこれをＰＣ板の片
面にコンタクト端子４により実装した場合には、裏面に
端子が突出するという事態はなくなる。このため、裏面
側にもコンタクト配線を設け、裏面側からも第１図に示
すような半導体パッケージを実装するこができる。
第２図は第１図に示す半導体パッケージをテストするた
めに用いるソケットの一例を示した断面図である。ソケ
ット本体５の表面にはコンタクト端子４に対向する位置
に凹部６が設けられている。
めに用いるソケットの一例を示した断面図である。ソケ
ット本体５の表面にはコンタクト端子４に対向する位置
に凹部６が設けられている。
この凹部６にコンタクト端子４が接触するようにパッケ
ージをソケット本体５の表面に載置し、蓋３の上かられ
ずかな圧力を加える。このようにすれば、コンタクト端
子４がほぼ半円形の形状を有しているため、凹部６とき
わめて良好に接触し、この状態でファイナルテストをお
こなうことができる。従って、従来のようにファイナル
テスト時にソケットにリード端子を挿入する手間が無く
なるため、測定時間が短縮されるとともに自動化も容易
になる。
ージをソケット本体５の表面に載置し、蓋３の上かられ
ずかな圧力を加える。このようにすれば、コンタクト端
子４がほぼ半円形の形状を有しているため、凹部６とき
わめて良好に接触し、この状態でファイナルテストをお
こなうことができる。従って、従来のようにファイナル
テスト時にソケットにリード端子を挿入する手間が無く
なるため、測定時間が短縮されるとともに自動化も容易
になる。
なおソケット本体５の表面に設ける凹部６の形状はコン
タクト端子４と十分な接触が得られるように適宜工夫す
ることができる。また、半導体パッケージをＰＣ板に実
装するに当−ノでは、ＰＣ板上にソケットを設けてもよ
く、ＰＣ板上に金属配線を直接に設けるようにしてもよ
い。
タクト端子４と十分な接触が得られるように適宜工夫す
ることができる。また、半導体パッケージをＰＣ板に実
装するに当−ノでは、ＰＣ板上にソケットを設けてもよ
く、ＰＣ板上に金属配線を直接に設けるようにしてもよ
い。
以上の如く本発明によれば、リード端子部分がほぼ半円
形状のコンタクト子として構成されているため、ＰＣ板
に実装した時に裏面に端子が突出することのない半導体
パッケージが得られる。
形状のコンタクト子として構成されているため、ＰＣ板
に実装した時に裏面に端子が突出することのない半導体
パッケージが得られる。
このためＰＣ板の表面のみならず裏面にも実装が可能と
なり、ＰＣ板の実装密度をあげることができる。
なり、ＰＣ板の実装密度をあげることができる。
さらにファイナルテスト等において半導体パッケージと
ソケットとの接触を極めて簡便かつ短時間で行なうこと
ができるため、テスト工程の自動化に貢献することがで
きる。また、従来のようにリード端子の曲がりに起因す
る作業時間の遅れ等を解消することができる。
ソケットとの接触を極めて簡便かつ短時間で行なうこと
ができるため、テスト工程の自動化に貢献することがで
きる。また、従来のようにリード端子の曲がりに起因す
る作業時間の遅れ等を解消することができる。
第１図は本発明の一実施例の側面図、第２図は本発明に
係る半導体パッケージを試験するために用いるソケット
の一例の所面図、第３図は従来の半導体パッケージの一
例の側面図である。 １・・・外囲器、２・・・リード端子、３・・・蓋、４
・・・コンタクト端子、５・・・ソケット本体、６・・
・凹部。 出願人代理人 猪 股 清 音１０ → 第２図 ６ 第３ｍ
係る半導体パッケージを試験するために用いるソケット
の一例の所面図、第３図は従来の半導体パッケージの一
例の側面図である。 １・・・外囲器、２・・・リード端子、３・・・蓋、４
・・・コンタクト端子、５・・・ソケット本体、６・・
・凹部。 出願人代理人 猪 股 清 音１０ → 第２図 ６ 第３ｍ
Claims (1)
- 半導体チップを収納する外囲器と、この外囲器の下面
から突出するリード端子とを具備する半導体パッケージ
において、前記リード端子を前記外囲器の下面に密着す
るほぼ半円形のコンタクト用の端子として形成すること
を特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1628785A JPS61174754A (ja) | 1985-01-30 | 1985-01-30 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1628785A JPS61174754A (ja) | 1985-01-30 | 1985-01-30 | 半導体パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61174754A true JPS61174754A (ja) | 1986-08-06 |
Family
ID=11912331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1628785A Pending JPS61174754A (ja) | 1985-01-30 | 1985-01-30 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371653A (en) * | 1989-01-13 | 1994-12-06 | Hitachi, Ltd. | Circuit board, electronic circuit chip-mounted circuit board and circuit board apparatus |
-
1985
- 1985-01-30 JP JP1628785A patent/JPS61174754A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371653A (en) * | 1989-01-13 | 1994-12-06 | Hitachi, Ltd. | Circuit board, electronic circuit chip-mounted circuit board and circuit board apparatus |
| US5590030A (en) * | 1989-01-13 | 1996-12-31 | Hitachi, Ltd. | Circuit board capable of efficiently conducting heat through an inside thereof using thermal lands surrounding through-hole connections |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975763A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US3940786A (en) | Device for connecting leadless integrated circuit package to a printed circuit board | |
| US5270492A (en) | Structure of lead terminal of electronic device | |
| KR100270888B1 (ko) | 노운 굿 다이 제조장치 | |
| US4340266A (en) | Connector system | |
| JPH10242360A (ja) | 半導体装置 | |
| JPS59161851A (ja) | 電子部品 | |
| JPS6225262B2 (ja) | ||
| JPS61174754A (ja) | 半導体パツケ−ジ | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| US6124720A (en) | Test socket for surface mount device packages | |
| JP2604969B2 (ja) | 表面実装用ｉｃソケット | |
| JPS6221016Y2 (ja) | ||
| JP2000012756A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JPH0496392A (ja) | 電気部品の実装方法並びに該実装方法に用いるアイレット | |
| JPH02195280A (ja) | フラットモールドパッケージ型集積回路素子 | |
| JPH062150Y2 (ja) | Ｉｃソケツト | |
| JPH03149893A (ja) | 半導体装置 | |
| JPS6365660A (ja) | 半導体集積回路装置 | |
| JP2766142B2 (ja) | Ｉｃソケット | |
| JPS63271945A (ja) | 電子部品実装構体 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPS6127184Y2 (ja) |