JPS6127184Y2 - - Google Patents

Info

Publication number
JPS6127184Y2
JPS6127184Y2 JP18107979U JP18107979U JPS6127184Y2 JP S6127184 Y2 JPS6127184 Y2 JP S6127184Y2 JP 18107979 U JP18107979 U JP 18107979U JP 18107979 U JP18107979 U JP 18107979U JP S6127184 Y2 JPS6127184 Y2 JP S6127184Y2
Authority
JP
Japan
Prior art keywords
package
nail
base part
upper base
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18107979U
Other languages
English (en)
Other versions
JPS5699854U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18107979U priority Critical patent/JPS6127184Y2/ja
Publication of JPS5699854U publication Critical patent/JPS5699854U/ja
Application granted granted Critical
Publication of JPS6127184Y2 publication Critical patent/JPS6127184Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【考案の詳細な説明】 本考案は集積回路装置に係り、特に配線基板に
脱着し易いリードレス・パツケージ型の集積回路
装置の取付構造体に関する。
現在、集積回路装置の進歩にともない、あらゆ
る分野において集積回路化が進められつゝある。
一方、集積回路装置(以後LSIと称す)も大規模
化の傾向に伴ない端子数が増大し100端子を越え
るものが要求されている。このようなLSIの端子
数の増大に対処する1つの手法としてパツケージ
の底面から端子を取り出す方法があるが、この方
法にてはパツケージ端子がパツケージの底面全体
より垂直に出ている為に、配線基板(以後プリン
ト基板と称す)にLSIを装着する際に多くの端子
をプリント基板のスルー・ホールに同時に挿入せ
ねばならず、又各端子と対応するスルホールの位
置設定が極めて困難となる。
又別のLSI多端子手段として、パツケージの周
辺から水平に端子を出すフラツト・リード・パツ
ケージがあるが、このフラツト・リード・パツケ
ージの方式はプリント板の表面で、端子とプリン
ト板配線とを止着せねばならない。そのため一般
的に用いられている集積回路のパツケージである
デユアルインラインパツケージとはプリント板へ
の装着方法が異なり、同一プリント板内での併用
が困難である。
本考案は以上のような従来の問題に鑑みなされ
たものにして、リードレス・パツケージを用い、
プリント基板への脱着の容易なLSIの取付構造体
を提供することを目的とする。
本考案はLSIを収納するリードレス・パツケー
ジである上部基体部と、釘状中空ピンと端子支持
部からなる下部基体部とを備え、前記上部基体部
の下側主面に前記LSIの端子と、上部基体部内に
設けられた内層配線で電気的に接続された接触片
を設けるとともに前記端子支持部の前記接触片に
と相対応する位置に複数の穴を設け、該穴に挿入
した前記釘状中空ピンの頭部と前記接触片とを止
着して前記上部基体部と前記下部基体部を接合し
てなることを特徴とするものである。
以下本考案を実施するのに最も好適な具体的実
施例につき図を用いて詳細に説明する。図は本考
案によるLSIの取付構造体を説明する構成断面図
であり、図において、1はLSIチツプ、2はリー
ドレス・パツケージである上部基体部、3は接触
片、4は凹部、5はふたである。上部基体部2は
下部基体部対向面に接触片3を有し、接触片3は
リードレス・パツケージである上部基体部内に設
けられた内層配線により電気的に接触される。な
お上部基体部2はセラミツク等の耐熱絶縁で作ら
れその中央部位に凹部4を有している。
LSIチツプ1は凹部4に収納され、その端子は
それぞれ接触片3に電気的に接続され、凹部4に
ふた5が被せられている。なお接触片3は半田付
が容易に行われるように表面処理されている。
次に下部基体部6について説明する。下部基体
部6は、端子支持部6′と釘状中空ピン7とを備
え8はプリント基板、9はプリント基板板上の他
の電気部品と電気的に接続するためのスルーホー
ル、10は穴である。但し端子支持部6′は釘状
中空ピン7を挿入しやすくするため漏斗状の複数
個の穴10を有し、更にその穴10の位置はプリ
ント基板8のスルーホール9と、上部基体部2の
接触片3にそれぞれ相対する位置にある。なお端
子支持部6′は上部基体部2と容易に嵌合状態が
得られるよう側方に図のような位置決めリブ11
を備えている。更に前記穴10の間隔等について
はデユアル・インライン・パツケージの寸法と同
等にすると、互換性が生じ得る。
次にプリント基板8にLSIパツケージ1を取付
ける方法について述べる。プリント基板8の所定
位置に端子支持部6′を配置し、スルーホール9
と穴10をそれぞれ合致させ、上部より釘状中空
ピン9を穴10に貫通させてスルーホール9に挿
入する。端子支持部6′が釘状中空ピン7の頭部
によりプリント基板8に固定される。従つてこの
際は一本一本挿入されることになり、若干の位置
ずれも吸収できるし、ピンすべてを同時に挿入す
る必要がないため、垂直挿入もそれ程厳しい精度
は要求されない。即ち、ピンの挿入が容易にかつ
折れ曲がりなど生じることなく行なえる。この下
部基体部6の上から前記上部基体部2を嵌合さ
せ、上部基体部2に押圧を加えながら、プリント
基板8の下面を半田槽に浸し、半田付けする。半
田付けは釘状中空ピン7の外周とスルーホール9
の内面のみならず釘状中空ピン7の中空部を通り
半田は前記ピン頭部に至り接触片3と該ピン頭部
とが半田付けされることになる。また前記ピン7
内を半田が頭部迄容易に上昇出来るように、該ピ
ンの中空部に金属細線からなる半田ぬれ性のよい
撚線又は編線を予め挿入しておくなどの処置を施
こしておく方法もある。以上にてプリント基板8
にLSIパツケージ1の取付けが完了する。LSIを
取りはずす必要が生じた場合は、中空ピン下部を
加熱するだけで、前記ピン頭部と接触片3とが離
し得るので、上部基体部2が容易に取りはずせ
る。またプリント基板の損傷を避けるため上部基
体部を加熱することにより取りはずすことも可能
である。
本考案による取付構体を用うれば集積回路装置
の多端子を配線基板に同時に挿入することもなく
作業性が容易になり配線基板の組立上大なる効果
を発揮する。
【図面の簡単な説明】
図は本考案による集積回路装置の取付構体の構
成を示す断面図である。 1……集積回路装置、2……上部基体部、3…
…接触片、6……下部基体部、6′……端子支持
部、7……釘状中空ピン、10……穴。

Claims (1)

    【実用新案登録請求の範囲】
  1. 集積回路の収納されたリードレスパツケージの
    多数の端子とプリント板の両者を一度の半田デイ
    ツプにより着脱容易とする多数のピンの案内孔を
    有すると共に、上記リードレスパツケージを保持
    する基体から成り、上記ピンはリードレスパツケ
    ージに接合する釘状頭部と溶着用の半田を保持す
    る中空部を有することを特徴とする集積回路装置
    の取付構造体。
JP18107979U 1979-12-26 1979-12-26 Expired JPS6127184Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18107979U JPS6127184Y2 (ja) 1979-12-26 1979-12-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18107979U JPS6127184Y2 (ja) 1979-12-26 1979-12-26

Publications (2)

Publication Number Publication Date
JPS5699854U JPS5699854U (ja) 1981-08-06
JPS6127184Y2 true JPS6127184Y2 (ja) 1986-08-13

Family

ID=29717376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18107979U Expired JPS6127184Y2 (ja) 1979-12-26 1979-12-26

Country Status (1)

Country Link
JP (1) JPS6127184Y2 (ja)

Also Published As

Publication number Publication date
JPS5699854U (ja) 1981-08-06

Similar Documents

Publication Publication Date Title
JP2786862B2 (ja) 接続要素
US3972062A (en) Mounting assemblies for a plurality of transistor integrated circuit chips
US4371912A (en) Method of mounting interrelated components
JPH06302347A (ja) Icソケット及びそのコンタクト
US6625885B1 (en) Method of making an electrical contact device
JPS6127184Y2 (ja)
US5444299A (en) Electronic package with lead wire connections
JPH0415593B2 (ja)
JPH01143389A (ja) ハイブリッド集積回路装置
JPH0383952U (ja)
JPH0120701Y2 (ja)
JPS6244554Y2 (ja)
JPS635248Y2 (ja)
JPH0134311Y2 (ja)
JPH0134291Y2 (ja)
JPS60218900A (ja) 印刷配線板
JPH062150Y2 (ja) Icソケツト
JPH042478Y2 (ja)
JPS58221667A (ja) チツプ部品の半田付方法
JPS6236345Y2 (ja)
JPS62282456A (ja) ハイブリッドicの製造方法
JPS6276539A (ja) 電子部品用ソケツト
JPS6119507Y2 (ja)
JPH0519985B2 (ja)
JPS5914394U (ja) 混成集積回路基板