JPH02195280A - フラットモールドパッケージ型集積回路素子 - Google Patents
フラットモールドパッケージ型集積回路素子Info
- Publication number
- JPH02195280A JPH02195280A JP1015497A JP1549789A JPH02195280A JP H02195280 A JPH02195280 A JP H02195280A JP 1015497 A JP1015497 A JP 1015497A JP 1549789 A JP1549789 A JP 1549789A JP H02195280 A JPH02195280 A JP H02195280A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- holes
- circuit element
- lead
- package type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 238000007789 sealing Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 16
- 239000002184 metal Substances 0.000 abstract description 6
- 238000005452 bending Methods 0.000 abstract description 4
- 238000012216 screening Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路素子に関し、特に、フラットモール
ドパッケージ型集積回路素子に関する。
ドパッケージ型集積回路素子に関する。
従来の技術
従来、フラットパッケージ堅気積回路素子は、これを使
用する装置の軽薄短小化に伴って印刷配線基板への表面
実装用として、特にモールド樹脂を使用したフラットモ
ールドパッケージ型Ｍ ｆｆｆ回路素子は価格が廉価な
ことで広く使用されている。
用する装置の軽薄短小化に伴って印刷配線基板への表面
実装用として、特にモールド樹脂を使用したフラットモ
ールドパッケージ型Ｍ ｆｆｆ回路素子は価格が廉価な
ことで広く使用されている。
第３図ｉａｌ〜（ｄｌに従来のフラットモールドパッケ
ージ型集積回路素子の例を示す、第３図は１６ピンのフ
ラットモールドパッケージ型集積回路素子の一例であり
、同図１ａｌは完成品の外観形状を示す正面図、同図（
ｂｌはリードフレームの形状を示す図、同図（Ｃ１はリ
ードの足曲げ前のリードが切断分離された時の形状を示
す正面図、同図１ｄｌは集積回路素子を試験用ソケット
に搭載した時の断面形状を示す断面図である。
ージ型集積回路素子の例を示す、第３図は１６ピンのフ
ラットモールドパッケージ型集積回路素子の一例であり
、同図１ａｌは完成品の外観形状を示す正面図、同図（
ｂｌはリードフレームの形状を示す図、同図（Ｃ１はリ
ードの足曲げ前のリードが切断分離された時の形状を示
す正面図、同図１ｄｌは集積回路素子を試験用ソケット
に搭載した時の断面形状を示す断面図である。
第３図で示した従来のフラットモールドパッケージ型集
積回路素子は以下に述べるような製造工程を経て製造さ
れる。先が最初に、拡散工程を経て拡散が完了済のウェ
ハが個々のチップ分割される０次に分割されたチップは
同図（ｂｌで示すリードフレームのアイランド２６にマ
ウント固定される。さらにマウントされたチップのパッ
ド部とリードフレームのリード２２がワイヤでボンディ
ングされる。ワイヤボンディングされたリードフレーム
は、モールドの金型に入れられ、そこでモールド樹脂で
封止固められる。モールド樹脂封止時点では各リードは
リードフレームの外枠２５と接続されているので各リー
ドとリード間及び外枠２５とが切断分離される。ここま
でに組立工程がほぼ終了する０組立が終了した後に、回
路特性の選別試験、さらにＢＴ（バイアス試験）スクリ
ーニングが行われ、最後に各リードの足曲げ成形がなさ
れ同図＋りで示す製品となる。
積回路素子は以下に述べるような製造工程を経て製造さ
れる。先が最初に、拡散工程を経て拡散が完了済のウェ
ハが個々のチップ分割される０次に分割されたチップは
同図（ｂｌで示すリードフレームのアイランド２６にマ
ウント固定される。さらにマウントされたチップのパッ
ド部とリードフレームのリード２２がワイヤでボンディ
ングされる。ワイヤボンディングされたリードフレーム
は、モールドの金型に入れられ、そこでモールド樹脂で
封止固められる。モールド樹脂封止時点では各リードは
リードフレームの外枠２５と接続されているので各リー
ドとリード間及び外枠２５とが切断分離される。ここま
でに組立工程がほぼ終了する０組立が終了した後に、回
路特性の選別試験、さらにＢＴ（バイアス試験）スクリ
ーニングが行われ、最後に各リードの足曲げ成形がなさ
れ同図＋りで示す製品となる。
発明が解決しようとする課題
上述した従来のフラットモールドパッケージ型集積回路
素子は、組立後、選別ＢＴスクリーニングが終了するま
ではリードフレームの外枠は同図３１ｃ）で示すように
試験時のソケットの端子とリードとの位置合わせの為に
チップが付加されたままであり、再度組立工程で最終の
リード足曲げ成形で初めて外枠が除去される。即ち、製
造工程が組立工程を２度経ることになるので、無駄な工
数が発生する。
素子は、組立後、選別ＢＴスクリーニングが終了するま
ではリードフレームの外枠は同図３１ｃ）で示すように
試験時のソケットの端子とリードとの位置合わせの為に
チップが付加されたままであり、再度組立工程で最終の
リード足曲げ成形で初めて外枠が除去される。即ち、製
造工程が組立工程を２度経ることになるので、無駄な工
数が発生する。
しかしながら、組立工程を経るのを一度にする為に、組
立終了時点で外枠を取り除き、リードの足曲げ成形を行
うと、選別工程での試験時に試験用ソケットへの各リー
ドの位置合わせが非常に難しくなり、多大の工数を費や
すことになってしまうという欠点がある。
立終了時点で外枠を取り除き、リードの足曲げ成形を行
うと、選別工程での試験時に試験用ソケットへの各リー
ドの位置合わせが非常に難しくなり、多大の工数を費や
すことになってしまうという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な集積回路素子を提
供することにある。
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な集積回路素子を提
供することにある。
発明の従来技術に対する相違点
上述した従来のフラットモールドパッケージ型集積回路
素子に対し、本発明によるフラットモールドパッケージ
型集積回路素子は、リードフレームのアイランドの吊り
ピン上に孔を設けることによりモールド樹脂部に樹脂部
を貫通する形状の異なる２つ以上の孔を設けて、この孔
を前記集積回路素子を試験するソケットに搭載する時の
リードとソケットの金属端子との位置決め用として利用
するという相違点を有する。
素子に対し、本発明によるフラットモールドパッケージ
型集積回路素子は、リードフレームのアイランドの吊り
ピン上に孔を設けることによりモールド樹脂部に樹脂部
を貫通する形状の異なる２つ以上の孔を設けて、この孔
を前記集積回路素子を試験するソケットに搭載する時の
リードとソケットの金属端子との位置決め用として利用
するという相違点を有する。
課題を解決するための手段
上記目的を達成する為に、本発明（こ係るフラットモー
ルドパッケージ型集積回路素子は、前記集積回路素子を
構成するリードフレームのアイランドの吊りピン上に２
つ以上の互いに形状の異なる孔を有し、この孔をモール
ド樹脂封止する際にモールド樹脂で塞がないようにして
樹脂部に該樹脂部の表面より裏面に貫通する孔を設けて
構成される。
ルドパッケージ型集積回路素子は、前記集積回路素子を
構成するリードフレームのアイランドの吊りピン上に２
つ以上の互いに形状の異なる孔を有し、この孔をモール
ド樹脂封止する際にモールド樹脂で塞がないようにして
樹脂部に該樹脂部の表面より裏面に貫通する孔を設けて
構成される。
実施例
次に、本発明をその好ましい各実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図１８１〜ｌｃｌは本発明による第１の実施例を示
し、そのうち１、第１図ｔａ）はフラットモールドパッ
ケージ型集積回路素子の外観形状を示す正面図、同図１
ｂ）はリードフレームの形状を示す正面図、同図（Ｃ１
は前記Ｊ［回路素子を試験用ソケットに搭載した時の断
面形状を示す断面図である。
し、そのうち１、第１図ｔａ）はフラットモールドパッ
ケージ型集積回路素子の外観形状を示す正面図、同図１
ｂ）はリードフレームの形状を示す正面図、同図（Ｃ１
は前記Ｊ［回路素子を試験用ソケットに搭載した時の断
面形状を示す断面図である。
第１図１ｂ）に示すように、本発明のフラットモールド
パッケージ型集積回路素子を構成するリードフレームに
は、リードフレームの外枠５上に設けられた組立時の位
置決め用の孔８．９以外にアイランド６の吊りピン部７
に互いに異なる形状の孔１０．１１が形成されている。
パッケージ型集積回路素子を構成するリードフレームに
は、リードフレームの外枠５上に設けられた組立時の位
置決め用の孔８．９以外にアイランド６の吊りピン部７
に互いに異なる形状の孔１０．１１が形成されている。
これらの孔をモールド樹脂で塞がないようにしてモール
ド樹脂封止を行うと、第１図（ａｌに示すようにモール
ド樹脂部１にその表面より裏面に貫通する孔１Ｏ１１１
に対応した互いに形状の異なる孔３．４が形成さされる
。孔３．４はモールド樹脂部に設けられている為に、本
フラットモールドパ・ツケージ型集積回路素子を印刷配
線基板に搭載する際に邪魔にならない。
ド樹脂封止を行うと、第１図（ａｌに示すようにモール
ド樹脂部１にその表面より裏面に貫通する孔１Ｏ１１１
に対応した互いに形状の異なる孔３．４が形成さされる
。孔３．４はモールド樹脂部に設けられている為に、本
フラットモールドパ・ツケージ型集積回路素子を印刷配
線基板に搭載する際に邪魔にならない。
第１図（ＣＩに示すように、試験用ソケット１００に前
記孔３．４に嵌合する突起１０１．１０２を設けておく
と、集積回路素子は２箇所で固定されるので、リード２
の１が決定され、リード２と試験用金属端子２００が確
実に接触される。前述のように孔３．４が互いに異なっ
た形状である為に、遂にすると前記孔と前記突起は嵌合
しないので、これにより前記集積回路素子を試験用ソケ
ット１００に搭載する時の塔載方向が決定される。この
ようにリードの足曲げ成形が終わった完成品の状態で試
験用ソケットに搭載し、容易に前記リード２の金属端子
２００との位置決めができる。従って、従来例で示した
ように組立工程を２度通ることなく、組立工程で外枠の
除去、リードの足曲げ成形を行った後に、選別、ＢＴス
クリーニング工程を終了すると製品となる。これにより
組立工程を２度通ることによる無駄な工数を費やすこと
はなくなる。
記孔３．４に嵌合する突起１０１．１０２を設けておく
と、集積回路素子は２箇所で固定されるので、リード２
の１が決定され、リード２と試験用金属端子２００が確
実に接触される。前述のように孔３．４が互いに異なっ
た形状である為に、遂にすると前記孔と前記突起は嵌合
しないので、これにより前記集積回路素子を試験用ソケ
ット１００に搭載する時の塔載方向が決定される。この
ようにリードの足曲げ成形が終わった完成品の状態で試
験用ソケットに搭載し、容易に前記リード２の金属端子
２００との位置決めができる。従って、従来例で示した
ように組立工程を２度通ることなく、組立工程で外枠の
除去、リードの足曲げ成形を行った後に、選別、ＢＴス
クリーニング工程を終了すると製品となる。これにより
組立工程を２度通ることによる無駄な工数を費やすこと
はなくなる。
以上は１６ピンのフラットモールドパッケージの場合に
ついて説明したが、本発明はこれに限ることなく他のピ
ン数や４方向にリードを持つ場合についても同様に適用
することができる。
ついて説明したが、本発明はこれに限ることなく他のピ
ン数や４方向にリードを持つ場合についても同様に適用
することができる。
第２図１ａｌ ｔｂ）は本発明による第２の実施例で
あり、そのうち同図（ａ）はフラットモールドパッケー
ジ型集積回路素子の外観形状を示す正面図、同図１ｂ）
は前記集積回路素子を試験用ソケットに搭載した時の断
面形状を示す断面図である。
あり、そのうち同図（ａ）はフラットモールドパッケー
ジ型集積回路素子の外観形状を示す正面図、同図１ｂ）
は前記集積回路素子を試験用ソケットに搭載した時の断
面形状を示す断面図である。
第２図（ａｌ 、 ｌｂ）を参照するに、第１図に示し
た第１の実施例と異なるのは、リードフレームのアイラ
ンドの孔を設けた吊りピンの孔１０．１１の部分がモー
ルド樹脂で覆われておらず露出している点である。この
ように吊りピンの孔１０．１１が外部に露出していると
試験用ソケットに設けた突起１０１．１０２と前記孔１
０．１１との嵌合が容易になるという利点がある。その
他の点では前記第１の実施例と同じである。
た第１の実施例と異なるのは、リードフレームのアイラ
ンドの孔を設けた吊りピンの孔１０．１１の部分がモー
ルド樹脂で覆われておらず露出している点である。この
ように吊りピンの孔１０．１１が外部に露出していると
試験用ソケットに設けた突起１０１．１０２と前記孔１
０．１１との嵌合が容易になるという利点がある。その
他の点では前記第１の実施例と同じである。
発明の詳細
な説明したように、本発明に係るフラットモールドパッ
ケージ堅気積回路素子によれば、前記集積回路素子のモ
ールド樹脂部に樹脂部の表面より裏面に貫通する２つ以
上の互いに形状の異なる孔を設けて、試験時に搭載する
ソケットの一部に前記孔にそれぞれ嵌合する突起を設け
ることにより、集積回路素子をソケットに搭載する時の
ソケットの金属端子へのリードの位置決めがリードフレ
ームの外枠を使用しなくても可能であり、従来のように
組立工程を２度経ることもなくなる為にその際に発生す
る無駄な時間が省略でき、作業効率をアップすることが
できるという効果が得られる。又、位置決め用の孔がパ
ッケージ本体内部に設けている為に印刷配線基板へ搭載
しても従来と同様に余分に場所をとることはない。
ケージ堅気積回路素子によれば、前記集積回路素子のモ
ールド樹脂部に樹脂部の表面より裏面に貫通する２つ以
上の互いに形状の異なる孔を設けて、試験時に搭載する
ソケットの一部に前記孔にそれぞれ嵌合する突起を設け
ることにより、集積回路素子をソケットに搭載する時の
ソケットの金属端子へのリードの位置決めがリードフレ
ームの外枠を使用しなくても可能であり、従来のように
組立工程を２度経ることもなくなる為にその際に発生す
る無駄な時間が省略でき、作業効率をアップすることが
できるという効果が得られる。又、位置決め用の孔がパ
ッケージ本体内部に設けている為に印刷配線基板へ搭載
しても従来と同様に余分に場所をとることはない。
第１図１ａ）は本発明に係るフラットモールドパッケー
ジ型集積回路素子の第１の実施例を示す正面図、第１図
（ｂ）は第１図１ａ）を構成するリードフレームの正面
図、第１図１０）は第１図（ａ）に示した集積回路素子
を試験用のソケットに搭載した時の断面図、第２図１ｍ
）は本発明に係るフラットモールドパッケージ型集積回
路素子の第２の実施例を示す正面図、第２図（ｂ）は第
２図（ａｌに示した集積回路素子を試験用ソケットに搭
載した時の断面図、第３図（ａ）は従来のフラットモー
ルドパッケージ型集積回路素子の正面図、第３図１ｂ＋
は第３図（ａ）を構成するリードフレームの正面図、第
３図（Ｃ）はリードフレームの外枠が付いてリードが切
断分離された状態のフラットモールドパッケージ型集積
回路素子の正面図、第３図（ｄｌは第３図１ｃ）に示し
た集積回路素子を試験用ソケットに搭載した時の断面図
である。 １．２１・・・モールド樹脂部、２．２２・・・リード
、３．４・・・モールド樹脂部に設けた孔、５．２５・
・・リードフレームの外枠、６．２６・・・リードフレ
ームのアイランド、７，２７・・・アイランドの吊りピ
ン部、８ 、９．２８．２９・・・外枠に設けた孔、１
０．１１・・・吊りピン部に設けた孔、１００．１００
′・・・試験用ソケット、１０１，１０１°、 １０２
、１０２°・・・ソケットに設けた突起、２００．２
００’・・・ソケットの試験用金属端子特許出願人
日本電気株式会社 代 理 人 弁理士 熊谷雄太部 ［ｂｌ 第 図 （ｂｌ 第 図 （Ｃ） 第 図 ｂｌ 第 図
ジ型集積回路素子の第１の実施例を示す正面図、第１図
（ｂ）は第１図１ａ）を構成するリードフレームの正面
図、第１図１０）は第１図（ａ）に示した集積回路素子
を試験用のソケットに搭載した時の断面図、第２図１ｍ
）は本発明に係るフラットモールドパッケージ型集積回
路素子の第２の実施例を示す正面図、第２図（ｂ）は第
２図（ａｌに示した集積回路素子を試験用ソケットに搭
載した時の断面図、第３図（ａ）は従来のフラットモー
ルドパッケージ型集積回路素子の正面図、第３図１ｂ＋
は第３図（ａ）を構成するリードフレームの正面図、第
３図（Ｃ）はリードフレームの外枠が付いてリードが切
断分離された状態のフラットモールドパッケージ型集積
回路素子の正面図、第３図（ｄｌは第３図１ｃ）に示し
た集積回路素子を試験用ソケットに搭載した時の断面図
である。 １．２１・・・モールド樹脂部、２．２２・・・リード
、３．４・・・モールド樹脂部に設けた孔、５．２５・
・・リードフレームの外枠、６．２６・・・リードフレ
ームのアイランド、７，２７・・・アイランドの吊りピ
ン部、８ 、９．２８．２９・・・外枠に設けた孔、１
０．１１・・・吊りピン部に設けた孔、１００．１００
′・・・試験用ソケット、１０１，１０１°、 １０２
、１０２°・・・ソケットに設けた突起、２００．２
００’・・・ソケットの試験用金属端子特許出願人
日本電気株式会社 代 理 人 弁理士 熊谷雄太部 ［ｂｌ 第 図 （ｂｌ 第 図 （Ｃ） 第 図 ｂｌ 第 図
Claims (1)
- フラットモールドパッケージ型集積回路素子において、
前記フラットモールドパッケージ型集積回路素子のリー
ドフレームのアイランド部の吊りピン上に２つ以上の互
いに異なる形状の孔を設け、前記孔を前記リードフレー
ムをモールド樹脂で封止する時にモールド樹脂で塞がな
いようにし、前記封止後のモールド樹脂に該モールド樹
脂の表面より裏面に貫く孔を設けたことを特徴とするフ
ラットモールドパッケージ型集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015497A JPH02195280A (ja) | 1989-01-24 | 1989-01-24 | フラットモールドパッケージ型集積回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015497A JPH02195280A (ja) | 1989-01-24 | 1989-01-24 | フラットモールドパッケージ型集積回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02195280A true JPH02195280A (ja) | 1990-08-01 |
Family
ID=11890446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015497A Pending JPH02195280A (ja) | 1989-01-24 | 1989-01-24 | フラットモールドパッケージ型集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02195280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254773A (ja) * | 1991-02-06 | 1992-09-10 | Nec Kyushu Ltd | コンタクタ |
| CN103430031A (zh) * | 2011-03-14 | 2013-12-04 | 李诺工业有限公司 | 半导体装置的检查设备 |
-
1989
- 1989-01-24 JP JP1015497A patent/JPH02195280A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254773A (ja) * | 1991-02-06 | 1992-09-10 | Nec Kyushu Ltd | コンタクタ |
| CN103430031A (zh) * | 2011-03-14 | 2013-12-04 | 李诺工业有限公司 | 半导体装置的检查设备 |
| CN103430031B (zh) * | 2011-03-14 | 2015-07-15 | 李诺工业有限公司 | 半导体装置的检查设备 |
| US9201093B2 (en) | 2011-03-14 | 2015-12-01 | Leeno Industrial Inc. | Inspection apparatus for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834429B2 (en) | Lead frame and method of manufacturing the same and semiconductor device | |
| US6529022B2 (en) | Wafer testing interposer for a conventional package | |
| JPH0621173A (ja) | 試験専用接点を有する半導体デバイスの製造方法 | |
| US20070077732A1 (en) | Semiconductor device and a manufacturing method of the same | |
| JPH02195280A (ja) | フラットモールドパッケージ型集積回路素子 | |
| WO2006022520A1 (en) | Carrier and also test board for semiconductor device test | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JPH0738050A (ja) | 半導体装置及びその製造方法 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JPH06291230A (ja) | 複合半導体装置の製造方法 | |
| JPH0228966A (ja) | 半導体装置 | |
| JPH021829Y2 (ja) | ||
| JP2870115B2 (ja) | ピングリッドアレイパッケージ型半導体装置 | |
| JPS61174754A (ja) | 半導体パツケ−ジ | |
| JPH05226414A (ja) | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JP3181935B2 (ja) | Ｉｃカード | |
| JPS6333853A (ja) | 集積回路パツケ−ジ | |
| JPS6224645A (ja) | 半導体装置 | |
| JPH05242940A (ja) | Ｉｃソケット | |
| JPH04127450A (ja) | リードフレームと半導体装置の製造方法 | |
| JPH11163243A (ja) | 半導体装置の製造方法 | |
| JPH02105447A (ja) | Ｉｃ外部リード曲げ成形金型 | |
| KR100439575B1 (ko) | 칩성능시험용 세라믹 패키지 |