JPH02288396A - 多層回路カード構造 - Google Patents

多層回路カード構造

Info

Publication number
JPH02288396A
JPH02288396A JP2099448A JP9944890A JPH02288396A JP H02288396 A JPH02288396 A JP H02288396A JP 2099448 A JP2099448 A JP 2099448A JP 9944890 A JP9944890 A JP 9944890A JP H02288396 A JPH02288396 A JP H02288396A
Authority
JP
Japan
Prior art keywords
substrates
substrate
major surface
core
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2099448A
Other languages
English (en)
Inventor
Mark Fielding Bregman
マーク・フイールデイング・ブレグマン
Stephen Leslie Buchwalter
ステイブン・レスリイ・ブチワルター
Karl Hermann
カール・ハーマン
Caroline Ann Kovac
キヤロリン・アン・コバツク
Paige Adams Poore
ペイジ・アダムズ・プーレ
Alfred Viehbeck
アルフレツド・ビイーベツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02288396A publication Critical patent/JPH02288396A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0314Elastomeric connector or conductor, e.g. rubber with metallic filler
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1438Treating holes after another process, e.g. coating holes after coating the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、電子デバイスを搭載させるための多層回路カ
ード構造に関する。さらに、特に本発明は、熱的及び/
又は電気的に伝導性あるコアを有する複数の基板から形
成された多層回路カード構造に関し、上記伝導性あるコ
アは、−緒に取りつけることができるか、若しくは冷媒
手段が中を通れるように隣接した基板を離隔保持する導
体によって電気的に相互接続することができる。
B、従来の技術及び発明が解決しようとする課題電子計
算機において、電子デバイス若しくはモジュールハウジ
ング電子デバイスは、電子デバイスとモジュールを電気
的に相互接続する回路カード上に搭載される。多層回路
カードは、従来から各々の側上に銅からなる回路を有す
る多数の基板(すなわち、エポキシ/ガラス繊維)とと
もに積層状にすることによって製造されている。次に、
上記多層構造は、各眉間の相互接続のための多数のバイ
アを形成するために穴開けされる。導体コアの配置は、
その位置ずれが回路カードを使用不能にしてしまうので
非常に精密でなければならない。
回路カードの電気的性能は、多くの制約に依存している
。重要な要因の1つは、エポキシ/ガラス繊維の誘電率
である。多層カードの温度性能は、エポキシ/ガラス繊
維の熱導電度が非常に低いために悪い。そのため、動作
中に大量の熱を放出する半導体チップは、エポキシ/ガ
ラス繊維カードに直接取りつけることができない。した
がって、集積回路からの過剰熱は、パッケージング、チ
ップキャリア若しくはモジュールの他の層で消散させな
ければならない。
小型機用回路カードにおいて放出される熱の消散は、電
子部品の集積化が進むにつれてより太きな問題となって
いる。誘電体としてエポキシ樹脂若しくは他の有機材料
を用いた従来の回路カードは熱特性が悪く、そのため、
熱はシステムの外に十分に伝導することができない。こ
のことは、カード上に置くことができるチップの数若し
くは電力のいづれか一方を制限する。この問題に対する
一つの解決策は、高熱導電度を持つ材料からカードを作
ることである。しかしながら、例えばベリリウム酸化物
等のような高熱導電度を持つ絶縁材料は、高価である。
代りの手段は、比較的薄い絶縁材料の層で被覆された熱
的に伝導性のある材料を使用することである。
米国特許第3606677号には、導電パターン間で金
属被覆されていないようにした絶縁体基板を積層化する
ことによって形成された多層構造が開示されている。
米国特許第3795047号には、隣接した層間のエポ
キシ樹脂に埋めこまれた均一な球形の微粒子粉によって
電気的に相互接続された小組立て部品を積層化すること
によって形成された多層構造が開示されている。
米国特許第4683653号には、回路をその上に有す
る誘電体ベース板を積層することにより形成された多層
回路基板が開示されている。
米国特許第3436819号には、回路化された絶縁体
基板を積層化して形成された多層回路基板が開示されて
いる。
米国特許第4496793号には、上記積層体の熱膨張
係数を調節するための1つ若しくはそれ以上の金属安定
化シートを含んでいる多層回路基板を開示している。
本発明の構造と違って、従来技術の構造は、絶縁体材料
で被覆された熱的及び/又は電気的に伝導性のあるコア
から形成された基板から作り上げられるものではない。
上記コアは、各基板に対する構造的安定を与える。その
ため、複数のこれら基板から作り上げられる本発明の構
造は、構造的安定性が向上している。上記コアは、電気
的に伝導性がある場合、当該コアは接地レベル若しくは
出力レベルとして使用することができ、それにょって接
地レベル若しくは出力レベルとして導体層若しくはシー
トを別々に含ませる必要がない。上記コアが熱的に伝導
している場合、各基板はコアを持っているので、それ自
体の構造は、その上に据え付けられる電子デバイスによ
って放出される熱を消散するために、ヒートシンクとし
ての機能を果たすことができる。
本発明の目的は、集積回路電子デバイスを搭載すること
ができる構造を提供するものであり、その構造は、熱的
及び/又は電気的に伝導性のあるコアを有している複数
の基板から製造された多層回路カード構造を提供するこ
とにある。
本発明の別の目的は、集積回路電子デバイスを搭載する
ことができる構造を提供するものであり、その構造は、
電子デバイスによって放出された熱の消散手段を提供す
るものである。
本発明のさらに別の目的は、低誘電率を持つ材料を用い
、また多層回路カードを構成する基板相互間に空隙を設
けて基板相互間に基板の電気的相互接続手段を配置し、
これによっても隣接した基板相互間を離隔させるように
した低誘電率回路カードを提供することにある。
C0課題を解決するための手段 本発明を最も広い側面からとらえると、本発明は各々第
1及び第2の主表面を持つ複数の基板を有する構造であ
る。該基板は誘電性材料で被覆された少なくとも1つの
熱的及び/又は電気的伝導性のあるコアから形成されて
いる。電気的導体パターンは、各基板の主表面上に選択
的に形成され得る。
本発明を1つの特定の側面からとらえると、本発明は複
数の基板のうちの1つの主表面が当該構造における隣接
した基板の主表面に面して置かれている。隣接した基板
間には複数のコネクタが存在する。複数のコネクタの少
なくとも一部分が隣接した基板の主表面上の導体パター
ンの少なくとも一部分に電気的に相互接続する。当該コ
ネクタは隣接した基板の主表面間に空間を保持させる。
本発明を別の特定の側面からとらえると、本発明は、本
構造において複数の基板のうちの1っの主要表面が、隣
接した基板の主要表面に対向して付着している。本構造
の外部主要表面の少なくとも1つの上に導体パターンが
存在している。導電性のスルーホールは末端主要表面上
の導体パターンからなる集合体の少なくとも2つ及び本
構造の少なくとも1つの電気的に伝導性のあるコアとの
間を電気的に接続させる。
さらに本発明を別の特定の側面がらとらえると、本発明
は、本構造は複数のコネクタによって電気的に相互接続
され、一定の間隔が置かれたmhの組立体を含んでいる
。各組立体は複数の基板を含んでいる。
上記基板のうちの1つの主要表面は、本構造における隣
接した基板の主表面に対向して付着している。上記組立
体の外部主要表面の少なくとも1つの主表面上に導体パ
ターンが存在している。
導電性のスルーホールは外部主表面上の導体パターンか
らなる集合体の少なくとも2つ及び本構造の少なくとも
1つの電気的に伝導性のあるコアとの間を電気的に接続
させる。
さらに本発明を別の特定の側面からとらえると、電子デ
バイスは多層構造上に電気的に搭載される。
さらに本発明を別の特定の側面からとらえると、両主要
表面上に導体パターンを有している複数の基板は、本構
造におけるスルーホールを電気的に伝導させることによ
って電気的に相互接続される。
D、実施例 第1図は、基板4.6.8及び10から形成された多層
回路カード構造2を示している。各基板は熱的に伝導性
のあるコア12を備えている。熱的に伝導性のあるコア
12は、例えば金属のような高熱伝導材料で作られるの
が好ましいが、それに限定されるものではない。一般的
な金属は、銅、アルミニウム、鉄、銅−インパール(i
nvar)−銅及び同種のものである。一般的に、上記
コアは約2.54xlO−’cmから約1.01 ex
 10−”cm、好ましくは、約2.54.xlO−’
cmから約2.54XIO−”cm、最も好ましくは、
約2.54xlO−’cmから約1.27xlo−2c
mまでの厚さを有している。第1図に示した構造2上に
搭載した電子デバイスが製造される材料の熱膨脹係数に
厳密に整合する熱膨脹係数を基板に与えるために金属コ
アを選択することができる。一般的に、電子デバイスは
、シリコン若しくはガリウム砒素のような材料から作ら
れる。シリコン電子デバイスの場合、シリコンの熱膨脹
係数に厳密に整合する熱膨脹係数を備えている金属コア
12の例は、銅−インパール(invar)−銅及びモ
リブデンである。上記コアはまた、銅、アルミニウム及
びどのような他の金属であってもよい。搭載された電子
デバイスに厳密に整合する熱膨脹係数を持つコア12は
、電子デバイスと回路カード間の熱的不整合から来る信
頼性の懸念なしに製作されるデバイスを、直かに回路カ
ードに取りつけさせることができる。
各基板4.6.8及び10は、絶縁材料18で被覆され
る。該絶縁材料はポリマー、セラミック及び他のいかな
る絶縁材料であってもよい。ポリマー材料の例は、ポリ
イミド、マイラー(商標)、ポリエーテルイミド、ポリ
テトラフルオロエチレン、エポキシ(FR4)及びビス
マルイミド(bismaleia+1de)樹脂である
。最も好適な材料はポリイミドである。ポリマー材料を
混ぜることもできるし、混ぜないこともできる。
適したポリイミドの例は、デュポン社のポリイミドのバ
イラリン(Pyral in)シリーズ、チバガイギー
社のプロピミド(Probimidas)、ロジャース
社のドウリミド(Durimid)を含んでいる。化学
・科学技術百科辞典(The encyclopedi
a ofchemical Techn。
1ogy)第3版、18巻、704頁乃至719頁にお
ける°ポリイミド゛と題する記述の中に、ホノポリマー
(honopo lymers )を含んでいる種々の
ポリイミドについて記載されている。
各基板は、第1主要表面及び第2主要表面を持っている
。基板4は、主要表面18及び主要表面20を有するよ
うに示されている。基板6は、主要表面22及び主要表
面24を有するように示されている。基板8は、主要表
面26及び主要表面28を有するように示されている。
基板10は、主要表面30及び32を有するように示さ
れている。
基板4は、主要表面18上に金属パターン34及び主要
表面20上に金属パターン36を有するように示されて
いる。基板4.6及び10は、各主要表面に電気的導体
パターンを有するように示されている。多層回路カード
構造2の適用によって、各基板は、各主要表面上に導体
パターンを備える必要がない。基板4の主要表面18上
のパターンは、電気的に導電しているスルーホール40
によって主要表面20上の導体パターン36に電気的に
接続されている。
第1図は、各主要表面上の導体パターンを電気的に相互
接続しているスルーホールを有する各基板4.6.8、
及び10を示している。基板4は電気的コネクタ42に
よって基板6と電気的に相互接続されている。電気的コ
ネクタ42は、基板4の主要表面20上の導体パターン
36の一部と基板6の主要表面22上の導体パターンと
の間に接着されている。電気的コネクタ42は、はんだ
山、伝導性エポキシ構成若しくは伝導性エラストマー構
成から形成され得る。電気的コネクタ42は、約2.5
4x10−3cm乃至約2.54xlO−2cmの寸法
を持つはんだ山であるのが好ましい。
電気的コネクタ42は、多層回路カード構造2の各基板
に空間46を形成する。
電気的コネクタ42は、電気的に伝導する基板コアに電
気的に接続され得る。当該コアは、接地面若しくは出力
面として用いられ得る。電気的コネクタ42°は、基板
4上の導体36°と基板6上の導体44°とを電気的に
接続する。導体36゛は、基板4上の絶縁層20におけ
る穴を介してコア12に電気的に接続される。導体44
゛は、絶縁層13の穴を介して基板6の電気的に伝導性
あるコアに電気的に接続される。あるいは、以下に述べ
ているように、導体44°はスルーホールの側壁に沿っ
て電気的伝導性コアに電気的に接続され得る。
好ましい実施例において、バイア40は、熱的に伝導性
あるコア12を貫いて延びている穴49で形成される。
穴49の側壁50は、好ましくは主要表面18と同じ材
料である絶縁材料で被覆される。電気的に伝導する材料
52は、側壁5oを被覆する絶縁材料51上に堆積され
る。第1図に示すように、−殻内に穴49の中心に空間
54が存在する。電気的伝導バイア40は、側壁導体5
2から形成される。好ましい実施例において、バイア4
0の側壁導体52は、基板4.6.8及び10の主表面
上の金属化居(導体パターン)と同じ伝導材料から形成
される。
第2図は、第1図の構造の遠近図を示している。
第1図及び第2図に示した全ての部材は、同じ特徴を表
している。第2図では、基板4の主要表面18上に搭載
された電子デバイス60が示されている。電子デバイス
60の活性面62は、主要表面18から離れて向かい合
うようにして置かれている。電子デバイス60の背面6
4は、絶縁層18の穴を介してコア12の表面17に対
して万がれている。電子デバイス6oの背面64は、絶
縁層18上に、若しくは従来がら普通に用いられている
方法によって絶縁層18の穴を介してコア表面17に、
熱的に据えられる。熱的な取り付は技術は含んでいるが
、次のもの、即ち背面64と表面18間に熱グリースを
用いたり、金属層や、表面18上の金属層に金属層を接
着するはんだで背面64を覆ったりすることに水足され
ない。電子デバイス60の活性面62は、その上に複数
の接点パッド66を備えている。複数のビームリード6
8は、基板4ρ主要表面18上の金属化パターン34に
接点パッド66を相互接続させる。ビームリード68の
内側エンド70は、従来がら普通に用いられている技術
、例えば、はんだボンディング及び熱圧着ボンディング
のような手段によって電子デバイス60上の接点バッド
66に電気的に接続され得る。ビームリード68の外側
エンド70は、従来から普通に用いられている技術、例
えば、はんだボンディング及び熱圧着ボンディングのよ
うな手段によって基板4の主要表面18上の導体パター
ン34に電気的に接続され得る。
電子デバイス60を表面18に電気的に接続させるため
の他の技術が用いられ得る。例えば、電子デバイス60
は、電子デバイス60の活性面62と表面18との間の
複数のはんだ山を持つ表面18上のフリップ・チップ構
成(普通、C4sのように言われる)内に据えられ得る
。電子デバイス60は、さらに電子デバイス60上の接
点バッド66と導体パターン34上の対応する位置との
間に、電気的ワイヤを、ワイヤ結合することによって表
面18上の導体パターン34に電気的に接続され得る。
電子デバイス60は、さらに電子デバイス60に電気的
に接続されるビンを有する普通に使われるチップキャリ
ヤ上に搭載され得る。上記ビンは、基板4若しくは基板
10におけるバイア40の配列の穴54内に挿入され得
る。
好ましい実施例において、電子デバイスの背面は、基板
4の主要表面18に熱的に据えられる。
電子デバイスの動作中、熱が発生し、その熱は電子デバ
イスの背面から基板4へ伝わる。この熱は、容易に基板
4の薄い絶縁P318を通過する。基板4は高熱伝導材
料のコア12を有しているので、基板4中くまなく伝わ
る。熱は、コネクタ42を介して他の基板6.8、及び
10に伝わる。隣接した基板間にある空間46は、熱対
流によって基板4.6.8及び10から空間46内に熱
が逃げ込むのを許容する。本構造2の熱消散特性を高め
るために、例えば、空気若しくはその他の気体又は液体
のような流体は、電子デバイス60によって発生させら
れた熱をより十分に取り除くために空間46内を通過さ
せることができる。そのため、本構造2は、電子デバイ
スへの接続手段及び電子デバイス60によって発生させ
られた熱消散手段として作用する。空気は低い誘電率を
持っているので、空間46は、隣接した基板上の導体パ
ターン間に低い誘電率を持つ媒体を備えていることにな
る。
第2図は、本構造2上に据えられた1つの電子デバイス
を示している。複数の電子デバイスを本構造2上に搭載
することができる。本構造2を形成している複数の基板
の各主表面上の導体パターンは、複数の電子デバイス間
を電気的に相互接続するために用いられる。第2図の構
造は、図示していないが、電子計算機を形成するために
複数の基板2間を電気的に相互接続するフレームに、本
構造2とその上の電子デバイスとを電気的に接続するた
めに、−殻内に本構造2の縁に複数のコネクタを備えて
いる。
第1図及び第2図の構造は、現在使われる技術と比較す
ると4つの重要なメリットを持っている。
、、かなり高い製造合格率をもたらすであろう製造方法
2、回路間の絶1体の効果的な低誘電率。
3、チップ直接取り付けの適合性によりパッケージング
工程を少なくすること。
4、回路カードにシステムの熱荷重の全てとまでは行か
なくとも多くの熱を吸収させることができる熱消散能力
5、鰺理若しくは設計変更が可能な回路構成。
これら4つのメリットは、第1図及び第2図の構造に本
来備わっているものである。第1に、複数の基板は、別
々に製造され、検査され、他の基板に接続される前にテ
ストされる。したがって、不良基板は、廃棄されるか全
体の合格率にあまり影雷を与えないで作り直すことがで
きる。さらに、相互接続は、現在の技術における、基板
の積層化及び穴開けと違ったやり直し可能な工程であり
得る。したがって、相互接続の欠点は直され若しくは取
り除かれることができる。
第2に、空気は、1.0の誘電率を持ち、そしてそのた
め、第1図及び第2図の構造における絶縁体の有効な誘
電率は、空気の誘電率と基板の熱的に伝導性のあるコア
を覆っている誘電性絶縁体の誘電率の加重平均である。
第3に、各基板上の熱伝導コアは、第1図の構造上に搭
載された電子デバイスの熱膨張率にぴったり一致する熱
膨張率を与えるように選択することができる。電子デバ
イスがシリコンチップである場合、銅−インパール(−
invar)−銅若しくはモリブデンによると、チ・ン
ブとカード間の熱的不整合から来る信頼性の懸念なしに
すませられるように、カードにチップを直かに取りつけ
ることができる。
第4に、各基板における金属の出力/接地面の熱導電度
は、カードの上部表面に搭載された集積回路によって発
生させられた熱を効果的に消散させることができる。当
甚熱は、基板相互接続の上部表面のポリマー膜を介して
他の金属面に伝達される。各基板の金属面は、冷却材を
循環させるためにカードの一端に接続され得る。低電力
を印加した場合、基板間の空間における空気の循環は、
熱を消散させるために十分である。
第1図及び第2図の構造2の製造方法が、第3図乃至第
7図に示されている。清浄で、十分平面的な熱的に伝導
性のあるコア80が第3図に示されている。当該コア8
0は、例えば、銅、アルミニウム、銅−インパール(i
nvar)−銅、モリブデン、黄胴、ステンレス鋼のよ
うな金属で作るのが好ましいが、金属に限定されない。
好ましい金属は、銅若しくはアルミニウムである。金属
コアの厚みは、約2.54xlO−3cm乃至約1.0
1 ex 10−’cmである。好ましい厚みは、5.
08xlO−3am乃至約2.54xlO−”  cm
である。
コア80における穴パターン82を穿孔し、ドリル穴開
けし若しくはエツチングする。穴パターンを穿孔し、ド
リル穴開けし、エツチングする技術は、従来から通常知
られている。
基板が金属コア80に対する電気的接続を持つべき場合
には、レジスト材料がコアに塗布され、露光され、レジ
スト材料を選択的に取り除くために、現像される。この
フォトリソグラフィ方法は従来技術において通常行なわ
れている。基板が金属コア80と電気的接続を行わない
ならば、この工程は行なわれない。
主要表面86及びコア80の主要表面88を被覆するた
め及び絶縁材料を付着させたスルーホール82の側壁8
4を被覆するためにポリマー材料を堆積する。好ましい
絶縁材料は、ポリマー材料である。最も好ましい材料は
ポリイミドである。
ポリマー材料は、電気泳動堆積によって規則的にコア8
0を被覆するために堆積され得る。ポリイミドの電気泳
動技術について、S、 L、 Buchwalte「に
よって1978年1月2日に出願された、米国特許出願
第000278号に記載されている。
本出願に係る発明の名称は、「電気泳動におけるポリイ
ミド反応生成物と使用」である。
上記Bucl+walLer特許出願において、水溶性
乳状液は、アミンが加減されたポリイミドの重量が約1
%乃至約10%及び水の重量が約99%乃至90%を含
むように作られる。アミンが加減されたポリイミドは、
有機溶解性ポリイミドとポリアミンの反応生成物である
。採用されたポリアミンは、第2次/第3次のポリアミ
ン及び/又は第1次/第3次のポリアミン及び/又は守
られた第1次/第2次のポリアミンである。採用された
ポリアミンは、反応に利用できるただ1つだけのの第2
次アミノ基、若しくはただ1つだけの第1次アミノ基を
含んでいる。これは、電気泳動堆積を行うのに有害であ
るポリイミドの交差連鎖(cross−I inkin
g)を防ぐ。
コア80は、上記のような乳状液内に浸漬される。コア
80は、その上にポリイミドが電気泳動で堆積されるカ
ソードとして作用する。その堆積はカソード上に生じ、
アノードとしては、炭素棒、例えばアルミニウム、銅、
ステンレス鋼等の金属の基板の如きに被覆される電気的
導電性基板が用いられ、また上記乳状液を含んでいる容
器にそのようなアノードを備えたりすることができる。
アノードとカソードは、約50ボルトから約400ボル
ト、好ましくは約50ボルトから約400ボルト、最も
好ましくは約50ボルトから約100ボルトの一定電圧
を供給するDC電源に接続される。被覆は、−殻内に約
1分乃至約5分で終了し、約5ミクロン乃至約30ミク
ロン、好ましくは約10ミクロン乃至約30ミクロンの
被膜ができる。
被覆されたコアが乳状液から取り出され、水ですすがれ
た後、調整されたポリイミドは、組1及中に残っている
水及び揮発性有機物を取り除くため及び膜の合体及び流
動を増進させるためにかポスト・ベーキングが必要とさ
れる。加えて、ポスト・ベーキングは、ポリイミドにお
けるイオン基を形成するために用いられるポリアミンを
取り除くために作用する。従って、ポスト・ベーキング
の後、ポリイミドは、もしあるとしても残りのポリアミ
ン及び酸の存在はほとんどみえない。このことは、ポリ
イミド膜の熱的/電気的特性の低下を予防するために望
まれる。しかしながら、例えば、ポリアミンの10%ま
でのわずかな量が膜中に残っている。ポリイミドは、粘
性の無い状態まで、十分なフォトレジストの除去に耐え
られる得る点まで、約1時間、約100”c乃至約20
0°Cの温度で硬化される。次の電気泳動堆積の場合、
レジスト材料は除去される。それから、ポリイミドは、
3時間乃至6時間にわたって約400°Cまで温度を上
げ、そして約1時間約400” cに保つことによって
十分に硬化される。第5図は、ポリイミド層86により
下地に沿って被覆されたコア80を示している。ポリミ
ド層は、約2.54xlO−’cmから約1.27x 
10−2cm、好ましくは、1.27x10−3cmか
ら約6.35xlO−3cmの厚みを持っている。この
ような配置は、ポリイミドの電気波動堆積中、レジスト
材料によって覆われていた。
ポリイミドの全表面は、適切な種材料、例えば、プラチ
ナ、パラジウム、ニッケル及び同種の材料がまかれてい
る。好ましい極材料は、パラジウムである。1988年
12月23日に、v 1ebbeckその他、により出
願された米国特許出願第290486号、発明の名称「
有機ポリマー材料を条件付けるための方法」は、ポリマ
ー材料、特に、パラジウムのような極材料を持つポリイ
ミド材料を種まきするための電気化学及び化学方法を開
示している。v 1ehbeck eLal、  によ
るプロセスは、別の形式で電子や逆イオンを運ぶことが
できる有機ポリマー材料の少なくとの1つの表面で条件
付ける方法である。当該プロセスは、電解液から同時に
発生する逆イオンを吸収するポリマー材料の拠点、即ち
、還元及び酸化を受けることができる拠点で酸化還元反
応を起こすために電子を加えることを含んでいる。それ
から、還元されたポリマー材料は、有機ポリマー材料内
に拡散し、酸化還元反応を起こす拠点に接触する金属の
陽イオン含む水溶液を用いて接点内に充填される。それ
によって、酸化還元反応拠点は、酸化還元反応拠点がら
電子を受は取るようにエネルギ的に配向された陽イオン
の方に電子を運び、これにより陽イオンを非酸化状態の
金属原子に還元する。そのような方法による金属堆積は
、ポリマーからのm続する電子の移動を仲介することが
でき、前に堆積した金属の近くに更に金属が堆積するこ
とになる。次に、第2金属が無酸化状態金属上に無電解
めっき浴から堆積される。
カソードに印加される電位がポリマーの還元電位と等し
いか、負である、電気化学回路におけるカソード手段、
又は還元物質の酸化電位は、ポリマーの還元電位に関し
て負である、好ましくは還元物質及び溶液の手段のいづ
れか一方の手段によって電子は、電気化学回路における
ポリマー材料の酸化還元反応拠点に供給される。さもな
ければ、テトラキス(teLrakis) (ジメチル
アミノ)エチレンを有するポリマー材料に接触すること
によってポリマー材料の酸化還元反応拠点に、電子が供
給され得る。還元物質は、帯電した状態若しくは中性の
形態で存在し得る。ポリマーは、還元電位が金属イオン
の還元電位に関して負である化学的機能性を有していな
ければならない。ポリマー表面を条件付けるための適切
な還元物質は、電解液としてテトラブチルアンモニアフ
ルオロホウ酸塩を含んでいるアセトニトリル中のベンゾ
フェノン基の陰イオンである。これは、好適例であって
、これに限定されない。他のいくつかの例は、上記v 
1ehbeckその他、による特許出願明細書中に見つ
けることができる。従来から知られている他のシーディ
ング技術もまた用いることができる。
従来から一般に知られている手段によって、別の金属が
めつき基部を形成するために、種層上に無電解堆積され
る。例えば、銅、金、パラジウム、銀、二・νケル及び
同種のもののような金属が種層上に無電解堆積され得る
。無電解堆積された金属の厚みは、約0.05乃至約3
5ミクロン、好ましくは約0.1ミクロン乃至約8ミク
ロン、さらにもっと好ましいのは、約0.1ミクロン乃
至約2ミクロンである。
めっき基部の堆積に引き続き、従来から一般に知られて
いる手段による電気めっき、即ち、露光されためっき基
部上に金属線をめっき仕上げするために、露光され、無
電気的に堆積されためっき基部層上に、銅、金、銀、コ
バルト、ニッケル、及び同種のもののような金属をめっ
きする前に、フォトレジストを塗布し、露光し、現像す
ることによって所望のパターンが製造され得る。めっき
仕上げされた金属線は、約1.27xlO−3cm乃至
約2.54x10−2cm、好ましくは、l、27xl
o−3cm乃至約1.27x10−2cm、最も好まし
いのは、2.54xlO−3cm乃至約7.62xlo
−3cmの厚みを持っている。めっき仕上げされた金属
線は、第6図における電気的導体90を形成し、その導
体は、絶縁材料86の表面上に配置されている。さらに
、電気的に伝導性のあるバイア100を形成するために
、スルーホール82のポリマー側壁94上に配置されて
いるめっき基部を、電気めっきされた金属83が覆う。
金属線102は、第6図に示すように、コア80に電気
的に接続するポリマー材料の開口88における種材斜上
に堆積されためっき基部上に電気めっきされている。
余分なめっきフォトレジストは、従来一般に知られてい
る手段によって除去される。電気めっきされた導体90
.83及び102の下になっていない余分なめっき基部
や極材料は、従来一般に知られている方法によって除去
される。めっき基部が銅である場合、めっき基部は、例
えば過硫酸塩アンモニウム若しくは塩化第二鉄のような
胴のエッチャントによって除去され得る。余分な極材料
、例えば、パラジウムは大いに拡散され、除去される必
要はないが、もしも除去を望むならば、硝酸により除去
され得る。これらは好適例であるが、これらに限定され
ない。上記工程は、第1図及び第2図の構造を製造する
ために用いられる各基板に関して繰り返される。基板が
コア80への電気的接続を要求しない場合、ポリマー材
料86における88のような開口は必要とされないので
、レジストのような材料の最初の堆積は除かれる。それ
から、各基板は、第1図及び第2図の構造に組み立てる
前に、物理的及び電気的に試験される。
第1図及び第2図の構造の1実施例において、第7図の
基板104.106は、第7図に示すようにはんだ山1
08によって物理的及び電気的に相互接続される。はん
だ山は、約2.54xlO−3cm乃至約2.54x1
0−2cm、好ましくは、5゜08 x 10−3cm
乃至約2.032x10−2crn、最も好ましいのは
、7.62xl Oo−3a乃至約2゜032xl(l
”cmの直径を持っている。隣接した基板104及び1
06間の空間は用いられるはんだ山の直径におおよそ一
致している。
はんだ山を用いて基板104と106を電気的に相互接
続する技術は、はんだリフローで調整される圧潰による
チップ接続法として従来一般に知られている。本件出願
人に譲渡されたLouisF。
Millerの米国特許第3401126号及び第34
29040号は、キャリヤへの半導体チップの下向き結
合の上記へこみチップ接続技術について詳細に記述して
いる。上記Miller特許に記述された技術は、電気
的に接続している基板104及び106に直接的に適用
することかできる。一般に、これらの特許に記述されて
いるのは、チップキャリヤの導体上の半導体デバイスの
接点位置及びはんだ接合可能位置上の金属はんだの可鍛
性パッドの形成である。上記デバイスのキャリヤはんだ
接合可能位置は、はんだ付けできない防壁によって囲ま
れている半導体デバイス接点位置上のはんだが融解する
とき、表面張力がキャリヤの上方に、自由に動くように
取り付けられた半導体デバイスを保持する。
はんだ山lO8が電気的に接続される基板104上の導
体パターン114の表面110は、はんだぬれ性を持つ
材料、例えば金、銀、ニッケル、コバルト及び銅から形
成される。はんだ山108が接着される基板106上の
導体パターン116の表面112は、さらに、はんだぬ
れ性を持つ同じ種類の材料から形成される。はんだ山1
08が接着される領域110及び112のそれぞれを取
り囲んでいる導体パターン114及び106の表面は、
はんだぬれ性を持たない材料、例えば、はんだぬれ性を
持つ材料の酸化物がら形成される。
はんだ山が領域110及び112に電気的接続をもたら
すために融解されるとき、はんだ山は、はんだぬれ性の
ある表面110及び112上をじ吟ずつなぎになるが、
領域110及び112を取り囲んでいるぬれ性を持たな
いはんだ領域上に流れ出さない。それによって、溶融は
んだ山の一般的な球形状を維持している。第6図に示さ
れているような種類の第3基板は、第7図に示された構
造120の表面122若しくは124のいずれかの上に
、はんだ山を用いて据えることができる。多くの基板は
、第1図及び第2図に示すように、多層基板構造を形成
するために、電気的及び物理的に相互接続され得る。は
んだ山なので、溶融したはんだぬれ性を持つ表面110
及び112上にじゆずつなざになり、そして一般に球形
状を維持するとき、基板104及び106は、基板10
4と106間のギヤ・ンプ118を残して物理的に一定
の間隔を持って離れて置かれている。
第8図は、本発明に従った他の回路カード構造を示して
いる。第8図は、物理的及び電気的に相互接続された2
つの基板140及び142を有している回路カード構造
を示している。基板140は、熱的及び/又は電気的に
伝導性のあるコア144を備えている。基板140は、
主要表面146及び主要表面148を備えている。基板
142は、熱的及び/又は電気的に伝導性のあるコア1
50及び主要表面152と主要表面154を備えている
。基板140の主要表面148は、基板142の主要表
面154に物理的に取りつけられる。
主要表面148は、粘着性材料、例えば、ポリイミド、
例えば、ロジャーズドウリミド(Rogers Du 
rimidはロジャーズ コーポレーションの商標)に
よって主要表面154に取りつけることができる。
仮に、表面148と154とが直接的に相互に粘着する
ならば、粘着性材料は必要としない。基板140のコア
144は、絶縁材料156により被覆される。基板14
2は、類似する絶縁材料158により被覆される。絶縁
材料は、セラミック若しくはポリマー材料、好ましくは
ポリマー材料、最も好ましいのはポリイミド材料である
。基板140は、複数のスルーホール162.164及
び200を有している。基板142は、複数のスルーホ
ール168及び170を有している。第8図の基板14
0及び142におけるスルーホールの組合せは、好適例
であるが、これに限定されない。
スルーホールの側壁は、伝導性のある材料172により
被覆される。基板140におけるスルーホール162は
、第8図の構造を通してスルーホール182を形成する
ために基板142におけるスルーホール168と一致さ
せる。スルーホール162は、側壁を被覆している絶縁
材料178を有している。スルーホール168は、側壁
を被覆している絶縁材料180を有している。絶縁材料
178及び180は、絶縁材料156と同じものである
。絶縁波1178及び180は、表面152上の伝導リ
ードパターンに、表面14B上の伝導リードパターン1
74を電気的に接続するバイアを形成するために伝導材
料172により一列に並べられる。そのため、スルーホ
ール162及び168によって形成されたバイア182
は、基板140の導体コア144及び基板142の導体
コア150から電気的に絶縁される。
バイア184は、バイア182に類似しているが、同一
ではない。基板142のスルーホール170は、基板1
40のスルーホール164と整合している。絶縁材料1
56と同じである絶縁材料190は、スルーホール16
4の側壁を被覆する。
基板142におけるスルーホール170の側壁192を
被覆している絶縁材料は存在しない。電気的に伝導性の
ある材料194は、スルーホール164の絶縁材料19
0の表面である側壁191を被覆する。電気的に伝導性
のある材料194は、スルーホール184におけるコア
が絶縁材料により被覆されないために、基板142及び
スルーホール184の電気的に伝導性のあるコア150
上に直接配設される。電気的に伝導性のある材料194
は、基板140の表面146上の電気的に伝導性のある
材料196に電気的に接続され、基板142の表面15
2上の電気的に伝導性のある材料198に電気的に接続
される。そのため、電気的に伝導性のある材料は、導体
196と導体198との間に、電気的に伝導性のあるバ
イアを形成し、さらに、基板142の電気的に伝導性の
あるコア150に電気的接続を形成する。
電気的に伝導性のあるバイアは、外部表面146及び1
52上の導体パターン及び各基板の伝導コアに電気的に
接続することができる。1つの基板のコアは、他の基板
の1つ若しくはそれ以上のコアに接続され得る。1つの
外部主表面上の導体パターンは、1つ若しくはそれ以上
のコアに接続され得る。複数の外部主表面上の複数の導
体パターンは接続され得る。
基板140のスルーホール200は、基板142のスル
ーホールに整合している。基板140の電気的に伝導す
るコア144中を通るスルーホール200の一部は、絶
縁材料により被覆されない。
スルーホール200の側壁202は、表面14.6上の
電気的導体206に電気的に接続される電気的導体20
4により被覆される。そのため、電気的導体204及び
スルーホール200は、コア144に導体206を電気
的に接続している電気的に伝導性のあるバイアを形成す
る。
電子デバイスが第2図の構造の表面16上に搭載される
のと類似の方法で、電子デバイスは、第8図の構造の表
面146若しくは表面152上に搭載され得る。電気的
に伝導性のするコア144及び150は、第8図の構造
の接地及び出力面としての機能を果たすことができる。
熱的に伝導性のあるコアは、電子デバイスによって発生
させられる出力の消散のための熱のたまり場となる。第
8図の構造は、第8図の構造を形成している2つの基板
140及び142を示しているけれども、多くの基板が
第8図の基板140及び142間に、第5図に示すよう
な基板を配設することによって第8図の多層基板構造を
作成するために用いられ得るということは、当業者にお
いて明らかである。
第8図の構造の各基板は、第1図及び第2図の基板に類
似するやり方で作りあげられ得る。第4図、第5図及び
第6図に関して示され、記述されたようなプロセス工程
は、スルーホールにおいてコアに接触させるためにレジ
スト工程を経る必要がないということを除き同じである
第1図及び第8図の構造は、結合させることができる。
第1図の基板4.6.8及びlOの1つ若しくはそれ以
上は、離れて一定の間隔を置いていない基板組立て第8
図の構造によって置換可能である。その結果できた構造
は、各々少なくとも1つの基板を含んでおり、電気的に
相互接続する複数のコネクタを有し、基板組立てから離
れて一定の間隔を置いている複数の組立体を含んでいる
第9図を参照すると、電気的に伝導性あるコア210は
、絶縁材料212により被覆されている。
スルーホール216の側壁214は、絶縁材料218に
より被覆される。絶縁材料により被覆された側壁を持た
ないスルーホールを形成するために、スルーホールは、
ポリマー材料212がコア210上に堆積された後、第
9図の基板220に穿孔され、エツチングされ、若しく
はドリル穴開けされる。この型のスルーホールは、第9
図において符合221として示されている。その後、絶
縁物で被覆されたスルーホール216若しくは、非絶縁
物で被覆されたスルーホール221のいずれかに伝導バ
イアを形成するためにスルーホールの側壁を被覆してい
る伝導材料を形成するための金属化工程は、第6図に関
して記述し、図示したのと同じである。コアは、例えば
、銅、金、銀、コバルトのような材料及びめっき基部と
なるような他の材料から作られるのが好ましい。なかで
も好ましい材料は、銅である。
第8図の構造を製造するために、第9図に示すような個
々の基板は、一致させた対応するスルーホールを持つい
る隣接した基板の主要面に押し付けて置かれた主要面と
同じ方向に配設されている。
その後、金属化工程が、第8図の主要表面146及び1
52上の伝導バイア材及び伝導材を形成するために行な
われる。
基板のスルーホールの側壁上に絶縁物を形成するための
代りの方法は、導体コアの両主要表面上に液体ポリマー
材料を堆積することである。ポリマー材料は、導体コア
上に液体ポリマーをロール被覆することによって堆積さ
せることができ、このことは、従来から一般に用いられ
ている技術である。その後、スルーホールは、ポリマー
材料及び導体コアを貫いて穿孔され、ドリル穴開けされ
るか若しくはエツチングされる。それから、スルーホー
ルを備えた導体コアは、後で絶m材料の被覆をスルーホ
ールの側壁上に堆積するためにポリマー材料の希釈溶液
中に浸漬される。基板は、側壁の絶縁材料の厚みを形成
するために液体ポリマー中に浸漬される。次に、液体ポ
リマー材料は、硬化されるか、若しくは液体ポリマー材
料は、希釈液体ポリマー溶液中にそれぞれ浸漬した後、
硬化され得る。スルーホールの側壁に沿った液体ポリマ
ー材料の保持力を高めるために、伝導コアは、スルーホ
ールのいずれか一方の側止にポリマー材料230ののオ
ーバーハングを残すために第10図に示すようにエッチ
パックされる。オーバーハングは、わかりやすくするた
めに誇張したものである。オーバーハングは、基板23
4が液体ボリマー材料の希釈溶液中に浸漬されるとき、
液体ポリマー材料を捕える隙間232を形成する。これ
によって側壁は、より大きな均一性のある厚みを備える
ことになる。隙間232とオーバーハングにより、基板
234は、より少ない時間液体ポリマー溶液中に浸漬さ
れなければならない。液体ポリマー溶液の例は、デュポ
ン社のバイラリン(pyral in)ポリイミド前駆
物質溶液、チバーガイギー社のプロピミド(probi
mide)溶液及びナショナルスターチアンドケミカル
社のサーミド(Thermid)溶液である。これらの
溶液は、例えば、N−メチルピロリジン(methyl
pyrrol 1dinone)、ジメチルアセトアミ
ド、若しくはジエチレングリコールジメチルエーテルの
ような適した溶媒により適切な濃度に希釈される。適切
な濃度は、目方で約1%乃至約25%のポリマー、好ま
しくは、約3%乃至約15%である。電気的に伝導性あ
るコアに電気的接続を与える第8図の型200の電気的
に伝導性あるバイアは、第1図及び第2図の構造におい
て用いられ得る。
基板におけるスルーホールの側壁上の絶縁材料を付着さ
せる他の代りの方法は、基板におけるスルーホール若し
くはめくら穴内に材料を押し付ける方法である。上記絶
縁材料は基板表面上に配置される。ガラスの転移温度若
しくはそれ以上に材料を加熱することによって材料が流
れ出すような雰囲気が与えられる。その後、材料の流れ
を引き起こすような圧力を加え、最初に穴の側壁を被覆
し、その圧力を連続して加えると、材料は完全に穴を満
たすために流れる。その結果、基板は、絶縁材料により
被覆され若しくは絶縁材料により完全に満たされた内縁
部を持つ穴を有している十分子な表面を持つことができ
る。材料は、好ましくは、ポリイミド及び過ふっ化ポリ
マーのような熱可塑性ポリマー材料である。
第3図に示すような基板80は、熱可塑性ポリマーであ
るデュポン社のバイラリン(pyralin)PI25
25のような絶縁層を持っている両側面上に被覆される
。スルーホールは第9図において符号221で示されて
いる。仮に、穴が開けられるならば、基板材料は、穿孔
機の移動方向に塗りつけられる。塗りつけられた材料は
、第1O図に示すように基板におけるスルーホールに付
着しているポリマーを残しておくためにエツチングによ
って除去され得る。次に、基板は2つのプラテン間に置
かれ、ポリマーは、ガラスの転移温度若しくはそれ以上
に加熱され、上記プラテンは、スルーホールに押し込み
ながらポリマー層上に圧力をかけて一緒に押し付けられ
る。ポリマーは最初に側壁を被覆する。十分な時間経過
後、スルーホールは完全に満たされる。絶縁被覆された
スルーホールは、側壁が被覆されるとき、圧力をかける
のを停止するか、若しくは上記のような同じ方法によっ
て、基板のスルーホールを満たすポリマーを貫通して穴
を形成するか、いずれかによって形成され得る。次の例
は、スルーホール側壁を被覆するこの方法を用いた例及
びスルーホールを満たした例である。
(例1) 熱可塑性ポリマーであるデュポン社のバイラリン(py
ralin) P I 2525は、約7.82xlO
−3cmの調筋上に浸液による被覆が行なわれた。各浸
液からおおよそ1.27xlo−3cmのポリマーの厚
みが得られた。複合的な浸液が銅箔の両側上に2.54
xlO−3cm及び5.08x 10−3crnの最終
のポリマーの厚みを達成するために用いられた。両サン
プルは、200°Cで5分間、各浸液層間でベークされ
、その後、最後の被覆が完了する。1.27x10−2
cmの直径を有するスルーホールは、各サンプルを貫通
して機械的に穴開けされた。これらスルーホールは、ス
ルーホールの内側の銅のコアを露出させた。銅のコアは
、50°Cの塩化第二鉄中に4分間上記サンプルを浸漬
することによってエッチバックされた。次に、サンプル
は、脱イオン水により洗浄され、それから乾燥される。
サンプルは、Tg310’C以上で加熱され、2つのプ
ラテン間で押し付けられる。
2.54xlO−3cmのポリマーの厚みを持つサンプ
ルの場合、15秒間、350°Cで5000プシ一粒子
(psi)が使用された。5.08xlO−3cmのポ
リマーの厚みを持つサンプルの場合、10秒間、340
″Cで5000ブシ一粒子(psi)が使用された。
(例2) デウボン社によって製造されたデイツプコートポリアミ
ック酸(Dip coaLpolyamic acid
) 6811Dは、予め穴開けされた約28gの銅−イ
ンバールー銅のコア上のBPDA−PDAのポリイミド
前駆物質である。当芯コアはスパッタされたクロム表面
を有している。被覆されたコアは、85°Cの温度で1
時間ベークされる。次に、コアは、125’Cの温度で
45分間750プシ一粒子(psi)で押し付けられ、
次に、穴開けされた穴をポリマーで満たすために250
°Cの温度で1時間、750ブシ一粒子(psi)で押
し付けられる。
要約すると、本発明は、電子回路カードとして有用な多
層構造である。電子回路カードは、複数の基板から作ら
れ、各基板は、絶縁材料の薄層によって取り囲まれた電
気的及び/又は熱的に伝導性あるコアを有している。1
実施例において、基板は、その基板から離れて置かれて
いるコネクタによって電気的に接続されている。それに
よって、本構造における電子デバイスによって発生させ
られる余分な熱を、冷却流動体が伝えることができる空
間を設けている。本発明の他の実施例において、各基板
は、互いに押し付けられるようにして配置されている。
電気的に伝導性あるコアは、構造に対する安定性を備え
、構造に対する接地面及び出力面を備えている。本発明
の他の実施例において、複数の組立体は、電気的に相互
接続され、及び複数のコネクタによって離れて配置され
ている。当該組立体は、互いに押し付けられて配置され
た1以上の基板を備えている。
E0発明の効果 本発明によると、多層回路カードの構造的な安定性を向
上させることができ、電気的に伝導性のあるコアを用い
ることによって、当該コアは接地若しくは出力レベルと
して使用することができ、それによって接地若しくは出
力レベルとして導体層若しくはシートを別々に含ませる
必要がない。
上記コアが熱的に伝導している場合、各基板はコアを持
っているので、それ自体の構造は、その上に据え付けら
れる電子デバイスによって放出される熱を消散するため
に、ヒートシンクとしての機能を果たすことができる。
【図面の簡単な説明】
第1図は、隣接した基板が電気的に相互接続され、複数
のコネクタによって離れて一定の間隔を置かれた本発明
に係る多層構造の概略図である。 第2図は、第1図の構造上に電子デバイスを振え付けた
多層構造の概略図である。 第3図乃至第7図は、本発明の好適な実施例において使
用された金属コア基板の製造方法を示す概略図である。 第8図は、隣接した基板が粘着して一緒に配置される本
発明に係る多層構造の概略図である。 第9図は、第1図、第2図及び第9図の構造において設
けられるスルーホールを示した概略図である。 第10図は、第9図のスルーホールのさらに別の実施例
を示した概略図である。 2・・・多層回路カード構造、4.6.8.10・・・
基板、18.20.22.24.26.28.30.3
2・・・主要表面、12・・・伝導性のあるコア、34
.36・・・導体パターン、40・・・スルーホール(
バイア)、42・・・電気的コネクタ、46・・・空間
、60・・・電子デバイス。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション

Claims (4)

    【特許請求の範囲】
  1. (1)第1及び第2の主要表面をそれぞれ有している複
    数の基板であって、前記各々の基板が少なくとも1つの
    伝導性のあるコアを有しており、前記少なくとも1つの
    コアの少なくとも一部が絶縁性材料で被覆されているも
    のと、各々の前記基板の少なくとも1つの前記主要表面
    上の導体パターンと、隣接した基板の主要表面に面して
    いる前記複数の基板のうち1つの主要表面と、隣接した
    基板間及び基板から一定の間隔をおいて配置された複数
    のコネクタと、前記隣接した基板の前記主要表面上の前
    記導体パターンの一部と電気的に接続している前記複数
    のコネクタの少なくとも一部とを含んでいる多層回路カ
    ード構造。
  2. (2)第1及び第2の主要表面をそれぞれ有している複
    数の基板と、前記基板の各々は電気的及び熱的に伝導性
    のあるコアを少なくとも1つ有しており、前記コアの少
    なくとも一部がポリマー材で被覆されていることと、前
    記各々の基板の前記主要表面少なくとも1つの上の導体
    パターンと、隣接した基板の主要表面に面している前記
    複数の基板のうちの1つの主要表面と、隣接した基板間
    及び基板からて一定の間隔をおいて配置された複数のは
    んだ山と、前記隣接した基板の前記主要表面上の前記導
    体パターンの一部と電気的に接続している前記複数のは
    んだ山の少なくとも一部と、その上に接点位置を有して
    いる活性面と前記構造の外部主表面の1つに熱伝達関係
    に設けられた背面とを有している電子デバイスと、前記
    外部主要表面上の導体パターンに前記接点位置を電気的
    に接続している伝導リードとを含んでいる多層回路カー
    ド構造。
  3. (3)第1及び第2の主要表面をそれぞれ有している複
    数の基板と、前記基板の各々は少なくとも1つの電気的
    及び熱的に伝導性のあるコアを有しており、前記少なく
    とも1つのコアの少なくとも一部が絶縁性材料で被覆さ
    れていることと、前記基板の少なくとも1つにある絶縁
    性被覆された主要表面は隣接する基板の絶縁性被覆され
    た主要表面に面してこれに付着していることと、前記構
    造の外部主要表面の少なくとも1つの上の導体パターン
    とを含んでいる多段階回路カード構造。
  4. (4)第1及び第2の主要表面をそれぞれ有している複
    数の基板と、前記基板の各々は電気的及び熱的に伝導性
    のあるコアを少なくとも1つ有し、前記コアの少なくと
    も一部が絶縁性材料で被覆されており、前記基板の1つ
    にある絶縁性被覆された主要表面は隣接した基板の絶縁
    性被覆された主要表面に面しており隣接する基板の絶縁
    性被覆の間に粘着性物質が存在することと、、前記構造
    の外側主要表面の少なくとも1つの上にある導体パター
    ンと、前記少なくとも1つの外側主要表面上の前記導体
    パターンのグループの少なくとも一構成要素と前記複数
    の基板の電気的に伝導性のあるコアとの間に電気的な接
    続を与える伝導バイアと、その上に接点位置を有してい
    る活性面と外側主要表面の1つに熱伝達関係をなすよう
    に取り付けられた背面とを有している電子デバイスと、
    前記少なくとも1つの外側主要表面上の導体パターンに
    前記接点場所を電気的に接続している伝導リードとを含
    んでいる多層回路カード構造。
JP2099448A 1989-04-17 1990-04-17 多層回路カード構造 Pending JPH02288396A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33933489A 1989-04-17 1989-04-17
US339334 1989-04-17

Publications (1)

Publication Number Publication Date
JPH02288396A true JPH02288396A (ja) 1990-11-28

Family

ID=23328537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2099448A Pending JPH02288396A (ja) 1989-04-17 1990-04-17 多層回路カード構造

Country Status (4)

Country Link
US (1) US5786986A (ja)
EP (1) EP0399161B1 (ja)
JP (1) JPH02288396A (ja)
DE (1) DE69015878T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232561A (ja) * 1992-12-23 1994-08-19 Internatl Business Mach Corp <Ibm> 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ
JP2010272836A (ja) * 2009-05-21 2010-12-02 Samsung Electro-Mechanics Co Ltd 放熱基板およびその製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0393381B1 (en) * 1989-04-17 1995-11-08 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
DE4129835A1 (de) * 1991-09-07 1993-03-11 Bosch Gmbh Robert Leistungselektroniksubstrat und verfahren zu dessen herstellung
US5401838A (en) * 1992-06-22 1995-03-28 Eli Lilly And Company Stereoselective fusion glycosylation process for preparing 2'-deoxy-2',2'-difluoronucleosides and 2'-deoxy-2'-fluoronucleosides
FR2694139B1 (fr) * 1992-07-21 1994-10-14 Aerospatiale Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
EP0713358A3 (en) * 1994-11-21 1997-11-05 International Business Machines Corporation Circuit board
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
KR0156622B1 (ko) * 1995-04-27 1998-10-15 문정환 반도체 패키지,리드프레임 및 제조방법
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
JP2993494B1 (ja) * 1998-06-05 1999-12-20 株式会社移動体通信先端技術研究所 超伝導回路の実装構造
JPH11354684A (ja) * 1998-06-09 1999-12-24 Nitto Denko Corp 低熱膨張配線基板および多層配線基板
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6154370A (en) * 1998-07-21 2000-11-28 Lucent Technologies Inc. Recessed flip-chip package
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
US6738251B2 (en) * 2000-01-28 2004-05-18 Tdk Corporation Conductive pattern incorporated in a multilayered substrate, multilayered substrate incorporating a conductive pattern, and a method of fabricating a multilayered substrate
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6707145B2 (en) * 2000-12-29 2004-03-16 Intel Corporation Efficient multiple power and ground distribution of SMT IC packages
US6653572B2 (en) 2001-02-07 2003-11-25 The Furukawa Electric Co., Ltd. Multilayer circuit board
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
JP4605930B2 (ja) * 2001-03-29 2011-01-05 京セラ株式会社 高周波半導体素子収納用パッケージ
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
JP4448702B2 (ja) * 2004-01-30 2010-04-14 日東電工株式会社 回路付サスペンション基板の製造方法
DE102004006533A1 (de) * 2004-02-11 2005-09-01 Conti Temic Microelectronic Gmbh Elektrisch leitfähiger Kontaktstift zum Einpressen in eine Öffnung einer Leiterplatte sowie elektrische Baugruppe mit einem solchen Kontaktstift
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20070007983A1 (en) * 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
US20070023889A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Copper substrate with feedthroughs and interconnection circuits
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
US7586747B2 (en) * 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
US7304860B2 (en) * 2006-01-17 2007-12-04 Huo-Lu Tsai Printed circuit board with thin film switches for a keyboard
US7280369B2 (en) * 2006-01-17 2007-10-09 Huo-Lu Tsai Multi-layer printed circuit board for a keyboard
DE102006004322A1 (de) * 2006-01-31 2007-08-16 Häusermann GmbH Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung
US7629680B2 (en) * 2006-03-22 2009-12-08 Intel Corporation Direct power delivery into an electronic package
US7557049B2 (en) * 2006-10-30 2009-07-07 Nitto Denko Corporation Producing method of wired circuit board
TWI342172B (en) * 2007-01-02 2011-05-11 Advanced Semiconductor Eng Circuit board and method for manufacturing the same
TW200833202A (en) * 2007-01-26 2008-08-01 Advanced Semiconductor Eng Method for manufacturing a circuit board
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US8498125B2 (en) * 2008-06-09 2013-07-30 Schlumberger Technology Corporation Instrumentation package in a downhole tool string component
KR101077359B1 (ko) * 2009-09-23 2011-10-26 삼성전기주식회사 방열회로기판 및 그 제조방법
WO2011140438A2 (en) 2010-05-07 2011-11-10 Amphenol Corporation High performance cable connector
FR2969897B1 (fr) * 2010-12-23 2013-02-08 Thales Sa Circuit imprime multicouches et procede d'etablissement d'interconnexions dans ledit circuit
US9084382B2 (en) * 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
DE102016125348B4 (de) * 2016-12-22 2020-06-25 Rogers Germany Gmbh Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats
CN208862209U (zh) 2018-09-26 2019-05-14 安费诺东亚电子科技(深圳)有限公司 一种连接器及其应用的pcb板
EP3868183A1 (en) * 2018-10-17 2021-08-25 Lumileds Holding B.V. Circuit assembly
US10555424B1 (en) * 2019-02-26 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit board, semiconductor device including the same, and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630791A (en) * 1979-08-22 1981-03-27 Fujitsu Ltd Multilayer printed board
JPS5650598A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Multilayer board connected with molten solder
JPS58143559A (ja) * 1982-02-19 1983-08-26 Matsushita Electric Ind Co Ltd 多層構造半導体集積回路装置およびその製造方法
JPS598396A (ja) * 1982-07-07 1984-01-17 株式会社日立製作所 多層配線基板
JPS6158297A (ja) * 1984-08-29 1986-03-25 沖電気工業株式会社 多層印刷配線板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3165672A (en) * 1959-06-15 1965-01-12 Burroughs Corp Printed circuit baseboard
US3436819A (en) * 1965-09-22 1969-04-08 Litton Systems Inc Multilayer laminate
GB1136753A (en) * 1965-10-26 1968-12-18 English Electric Computers Ltd Improvements relating to electrical connecting arrangements
US3606677A (en) * 1967-12-26 1971-09-21 Rca Corp Multilayer circuit board techniques
US3514538A (en) * 1968-11-01 1970-05-26 Intern Electronics Research Co Thermal dissipating metal core printed circuit board
US3705332A (en) * 1970-06-25 1972-12-05 Howard L Parks Electrical circuit packaging structure and method of fabrication thereof
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
AT332926B (de) * 1973-02-21 1976-10-25 Electrovac Anordnung zur verbindung von einander gegenuberliegenden elektrischen leitern und verfahren zu deren herstellung
US4076356A (en) * 1976-10-18 1978-02-28 Bell Telephone Laboratories, Incorporated Interconnection pin for multilayer printed circuit boards
US4249302A (en) * 1978-12-28 1981-02-10 Ncr Corporation Multilayer printed circuit board
US4283754A (en) * 1979-03-26 1981-08-11 Bunker Ramo Corporation Cooling system for multiwafer high density circuit
JPS55156395A (en) * 1979-05-24 1980-12-05 Fujitsu Ltd Method of fabricating hollow multilayer printed board
US4496793A (en) * 1980-06-25 1985-01-29 General Electric Company Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
DE3301197A1 (de) * 1983-01-15 1984-07-19 Akzo Gmbh, 5600 Wuppertal Polyimid-laminate mit hoher schaelfestigkeit
GB2137422B (en) * 1983-03-30 1986-10-29 Ferranti Plc Printed circuit board
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
DE3429588A1 (de) * 1984-08-10 1986-02-13 Endress U. Hauser Gmbh U. Co, 7867 Maulburg Ueberzug zur elektrischen isolierung von metallsubstraten und verfahren zu seiner herstellung
US4591220A (en) * 1984-10-12 1986-05-27 Rollin Mettler Injection molded multi-layer circuit board and method of making same
JPS61159793A (ja) * 1984-12-31 1986-07-19 株式会社 アサヒ化学研究所 基板に導電回路を形成する方法
EP0229850B1 (en) * 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
US4711822A (en) * 1986-01-15 1987-12-08 Westinghouse Electric Corp. Metal core printed circuit boards
US4803450A (en) * 1987-12-14 1989-02-07 General Electric Company Multilayer circuit board fabricated from silicon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630791A (en) * 1979-08-22 1981-03-27 Fujitsu Ltd Multilayer printed board
JPS5650598A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Multilayer board connected with molten solder
JPS58143559A (ja) * 1982-02-19 1983-08-26 Matsushita Electric Ind Co Ltd 多層構造半導体集積回路装置およびその製造方法
JPS598396A (ja) * 1982-07-07 1984-01-17 株式会社日立製作所 多層配線基板
JPS6158297A (ja) * 1984-08-29 1986-03-25 沖電気工業株式会社 多層印刷配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232561A (ja) * 1992-12-23 1994-08-19 Internatl Business Mach Corp <Ibm> 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ
JP2010272836A (ja) * 2009-05-21 2010-12-02 Samsung Electro-Mechanics Co Ltd 放熱基板およびその製造方法

Also Published As

Publication number Publication date
DE69015878T2 (de) 1995-07-13
EP0399161A3 (en) 1991-01-16
US5786986A (en) 1998-07-28
EP0399161A2 (en) 1990-11-28
EP0399161B1 (en) 1995-01-11
DE69015878D1 (de) 1995-02-23

Similar Documents

Publication Publication Date Title
JPH02288396A (ja) 多層回路カード構造
US5121299A (en) Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5440805A (en) Method of manufacturing a multilayer circuit
US4993148A (en) Method of manufacturing a circuit board
US5401913A (en) Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
CN1765161B (zh) 刚挠性电路板
US5454161A (en) Through hole interconnect substrate fabrication process
US5438223A (en) Anisotropic electrically conductive adhesive film and connection structure using the same
US6555762B2 (en) Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
KR20000053243A (ko) 프린트배선판 및 그 제조방법
JP2637870B2 (ja) マイクロ電子回路パッケージの製造方法
US20120152605A1 (en) Circuitized substrate with dielectric interposer assembly and method
US7342183B2 (en) Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
US5432998A (en) Method of solder bonding processor package
US20010009273A1 (en) Printed wiring board conductive via hole filler having metal oxide reducing capability
US7629559B2 (en) Method of improving electrical connections in circuitized substrates
US6165596A (en) Multi-layer insulated metal substrate printed wiring board having improved thermal coupling of components
JP3592129B2 (ja) 多層配線基板の製造方法
US5374344A (en) Method and apparatus for electrodeposition of a metallurgically bondable circuitized flexible substrate
KR20050114188A (ko) 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
JP2003243783A (ja) 配線基板およびその製造方法
US5763060A (en) Printed wiring board
JP2011014571A (ja) 回路基板の製造方法及び半田塊
JP2003282617A (ja) 半導体装置およびその製造方法
KR20080108820A (ko) 반도체 장치용 인쇄회로기판 및 그 제조방법