JP4459360B2 - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP4459360B2 JP4459360B2 JP2000030922A JP2000030922A JP4459360B2 JP 4459360 B2 JP4459360 B2 JP 4459360B2 JP 2000030922 A JP2000030922 A JP 2000030922A JP 2000030922 A JP2000030922 A JP 2000030922A JP 4459360 B2 JP4459360 B2 JP 4459360B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- copper
- layer
- tin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 45
- 239000010949 copper Substances 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 30
- 238000007747 plating Methods 0.000 claims description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 21
- 239000011889 copper foil Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 10
- -1 polytetrafluoroethylene Polymers 0.000 claims description 9
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 42
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000005259 measurement Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007751 thermal spraying Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波電流に対応した電気・電子機器に搭載するための回路基板に関するものである。
【０００２】
【従来の技術】
一般的な回路基板としては、絶縁性に優れた合成樹脂製の絶縁基板上に、導電性の回路を形成したものが知られている。かかる回路基板においては、導電性の回路は、導電性（電気伝導性）に優れた銅をベースとして形成されるが、銅は耐食性に劣るため、銅からなる層の上に、導電性が高く耐腐食性に優れた材料を積層することが必要とされる。そのような材料としては、金を好適に用いることができるが、金が銅の中に拡散するため、通常、銅の表面にニッケルのやや厚め（約４〜５μｍ）のアンカー層が積層され、そのアンカー層の上に、金が積層される。したがって、従来の一般的な回路基板としては、図５の如く、絶縁基板１６の上に銅からなる層１２が積層され、その銅からなる層１２の上にニッケルメッキ層１４が積層され、さらに、そのニッケルメッキ層１４の上に金メッキ層１５が積層されたものが知られている。なお、金は、高価であるため、通常、約０．１μｍ以下のきわめて薄い厚みにメッキされる。
【０００３】
【発明が解決しようとする課題】
一般的に、導電体内を高周波電流が流れる場合には、電流が回路の表面層に局限されて内部に入らない、という表皮効果が発生する。したがって、上記の如き回路基板１１を、たとえば高性能アンプ（増幅器）やコンバータの如き高周波電流に対応した電気・電子機器に使用した場合には、２０ＧＨｚ前後の非常に高い周波数の電流が回路内を流れるため、理論上では、表面から約０．４５μｍの深さの部分を電流が流れることになる。それゆえ、回路基板１１においては、電流の多くがニッケルからなる層１４を流れることになるため、導電損失が大きくなってしまい、使用された高性能アンプやコンバータの雑音指数が増大する等のトラブルが発生してしまう。
【０００４】
本発明の目的は、上記回路基板１１の如き従来の回路基板が有する問題点を解消し、高周波電流に対応した電気・電子機器に搭載した場合でも、導電損失が小さく、電気・電子機器にトラブルを発生させない回路基板を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の発明者らは、回路基板の回路部分において、２０ＧＨｚ前後の周波数の電流が流れる表面から約０．４５μｍの深さの部分に、導電性の高い材料を高い比率で配設することにより、高周波電流用の回路基板の導電損失を低減できることを見出し、本発明を案出するに至った。かかる本発明の構成のうち、請求項１に記載された発明の構成は、ポリ四フッ化エチレン（ｄｕ Ｐｏｎｔ社製テフロン等）製の絶縁基板上に、導電性の回路を形成した回路基板であって、前記導電性の回路が、銅からなる層の上に錫からなる層を積層したものであり、錫からなる層が、０．４５μｍ未満の厚みを有していることにある。請求項２に記載された発明の構成は、請求項１に記載の回路基板を製造するための製造方法であって、ポリ四フッ化エチレン製の絶縁基板上に、銅箔を形成した後に、その銅箔層の上に銅メッキを施し、しかる後に、錫メッキを錫の厚みが０．４５μｍ未満となるように施す回路基板の製造方法にある。
【０００６】
【発明の実施の形態】
以下、本発明の回路基板の一実施形態を、図面に基づいて詳細に説明する。
【０００７】
［実施例の回路基板の製造］
ポリ四フッ化エチレン（テフロン）製の絶縁基板上に、所定のマイクロ波ストリップ回路を形成した後、その銅箔の上に、約１８μｍの厚みとなるように銅メッキを施した。しかる後に、その銅メッキ部分の上に、約０．３μｍの厚みとなるように錫メッキを施すことによって、実施例の回路基板を得た。得られた回路基板を図１に示す。回路基板１は、絶縁基板５の上に、銅箔層２、銅メッキ層３、錫メッキ層４が順に積層された状態になっている。
【０００８】
［比較例の回路基板の製造］
ポリ四フッ化エチレン製の基板上に、実施例と同じ回路状に、約１８μｍの銅箔で回路を形成した後、その銅箔の上に、約１８μｍの厚みとなるように銅メッキを施した。しかる後に、その銅メッキ部分の上に、約４μｍの厚みとなるようにニッケルメッキを施し、さらに、そのニッケルメッキ部分の上に、約０．０３μｍの厚みとなるように金メッキを施すことによって、比較例の回路基板を得た。得られた回路基板は、図５と同様の構造を有している。
【０００９】
そして、得られた実施例および比較例の回路基板を用い、１７〜２２ＧＨｚの高周波電流を流した場合における導電損失（通過損失およびリターンロス）を測定した。なお、測定の際には、図４に示したフィルター（ｐａｒａｌｌｅｌ−ｃｏｕｐｌｅｄ−ｒｅａｓｏｎａｔｏｒ ｆｉｌｔｅｒ）を使用した。通過損失、リターンロスの測定結果を、それぞれ、図２、図３に示す。図２から、実施例の回路基板の２０ＧＨｚ付近における通過損失は、比較例の回路基板の通過損失よりも小さいことが分かる（実施例の回路基板の２０ＧＨｚにおける通過損失は約２．０ｄＢ、比較例の回路基板の２０ＧＨｚにおける通過損失は約２．８ｄＢ）。一方、図３から、実施例の回路基板の２０ＧＨｚ付近におけるリターンロスは、比較例の回路基板のリターンロスよりも大きいことが分かる（実施例の回路基板の２０ＧＨｚにおけるリターンロスは約２０ｄＢ、比較例の回路基板の２０ＧＨｚにおけるリターンロスは約１５ｄＢ）。したがって、２０ＧＨｚ付近においては、実施例の回路基板の方が、比較例の回路基板より、電流が流れ易いことが分かる。
【００１０】
実施例の回路基板１は、上述の如く、導電性の回路が、銅からなる層の上に錫からなる層を積層したものであるため、高周波電流が流れる場合における導電損失が非常に小さい。それゆえ、高周波電流に対応した高性能アンプ等に使用した場合の雑音指数が低い。
【００１１】
また、回路基板１は、錫からなる層が、０．４５μｍ未満の厚みを有しており、２０ＧＨｚ前後の高周波電流が流れる場合には、電流がきわめて高い割合で銅からなる層を流れるため、２０ＧＨｚ前後の高周波電流が流れるローノイズアンプ等に使用した場合に、雑音指数を非常に低く抑えることができる。
【００１２】
さらに、回路基板１の製造方法は、上述の如く、ポリ四フッ化エチレン製の絶縁基板上に、銅箔で回路を形成した後に、その銅箔層の上に銅メッキを施し、しかる後に、錫メッキを施すものであるため、従来の回路基板の製造方法の如く、高価な金を積層しないので、安価に製造することができる。加えて、銅からなる層の上に直接的に錫からなる層を積層することが可能であり、アンカー層を必要としないので、非常に容易に製造することができる。
【００１３】
なお、本発明の回路基板およびその製造方法の構成は、上記した各実施例の態様に何ら限定されるものではなく、絶縁基板、回路等の構成を、本発明の趣旨を逸脱しない範囲で、必要に応じて適宜変更できる。たとえば、銅からなる層は、銅箔に銅メッキ層を積層したものに限定されず、単なる銅箔からなる銅でも良いし、単なる銅メッキ層でも良い。さらに、メッキの方法は、化学メッキ、電気メッキに限定されず、蒸着、スパッタ、イオンメッキ、溶射等の方法を用いることも可能である。また、絶縁基板は、ポリ四フッ化エチレンによって形成されたものに限定されず、その他の絶縁性の合成樹脂によって形成されたものでも良い。なお、ポリ四フッ化エチレンは、特に高周波電流に対する絶縁性能に優れているので、本発明の回路基板に好適に用いることができる。また、銅からなる層、錫からなる層の厚みは、回路基板が使用される周波数に応じて適宜変更することができる。
【００１４】
【発明の効果】
請求項１に記載された回路基板は、導電性の回路が、銅からなる層の上に錫からなる層を積層したものであるため、高周波電流が流れる場合における導電損失が非常に小さい。また、高周波電流に対応した高性能アンプ等に使用した場合の雑音指数が低い。
【００１５】
また、請求項１に記載された回路基板は、錫からなる層が、０．４５μｍ未満の厚みを有しており、２０ＧＨｚ前後の高周波電流が流れる場合には、電流がきわめて高い割合で銅からなる層を流れるため、２０ＧＨｚ前後の高周波電流が流れるローノイズアンプ等に使用した場合に、雑音指数を非常に低く抑えることができる。
【００１６】
請求項２に記載された回路基板の製造方法は、請求項１に記載の回路基板を製造するための製造方法であって、ポリ四フッ化エチレン製の絶縁基板上に、銅箔を積層した後に、その銅箔層の上に銅メッキを施し、しかる後に、錫メッキを錫の厚みが０．４５μｍ未満となるように施すものであるため、従来の回路基板の製造方法の如く、高価な金を積層しないので、安価に製造することができる。加えて、銅からなる層の上に直接的に錫からなる層を積層することが可能であり、アンカー層を必要としないので、非常に容易に製造することができる。
【図面の簡単な説明】
【図１】回路基板の断面を示す説明図である。
【図２】導電損失（通過損失）の測定結果を示す説明図である。
【図３】導電損失（リターンロス）の測定結果を示す説明図である。
【図４】導電損失測定時に使用したフィルターを示す説明図である。
【図５】従来の回路基板の断面を示す説明図である。
【符号の説明】
１・・回路基板、２・・銅箔層、３・・銅メッキ層、４・・錫メッキ層、５・・絶縁基板、１１・・回路基板、１２・・銅からなる層、１４・・ニッケルメッキ層、１５・・金メッキ層、１６・・絶縁基板。
【発明の属する技術分野】
本発明は、高周波電流に対応した電気・電子機器に搭載するための回路基板に関するものである。
【０００２】
【従来の技術】
一般的な回路基板としては、絶縁性に優れた合成樹脂製の絶縁基板上に、導電性の回路を形成したものが知られている。かかる回路基板においては、導電性の回路は、導電性（電気伝導性）に優れた銅をベースとして形成されるが、銅は耐食性に劣るため、銅からなる層の上に、導電性が高く耐腐食性に優れた材料を積層することが必要とされる。そのような材料としては、金を好適に用いることができるが、金が銅の中に拡散するため、通常、銅の表面にニッケルのやや厚め（約４〜５μｍ）のアンカー層が積層され、そのアンカー層の上に、金が積層される。したがって、従来の一般的な回路基板としては、図５の如く、絶縁基板１６の上に銅からなる層１２が積層され、その銅からなる層１２の上にニッケルメッキ層１４が積層され、さらに、そのニッケルメッキ層１４の上に金メッキ層１５が積層されたものが知られている。なお、金は、高価であるため、通常、約０．１μｍ以下のきわめて薄い厚みにメッキされる。
【０００３】
【発明が解決しようとする課題】
一般的に、導電体内を高周波電流が流れる場合には、電流が回路の表面層に局限されて内部に入らない、という表皮効果が発生する。したがって、上記の如き回路基板１１を、たとえば高性能アンプ（増幅器）やコンバータの如き高周波電流に対応した電気・電子機器に使用した場合には、２０ＧＨｚ前後の非常に高い周波数の電流が回路内を流れるため、理論上では、表面から約０．４５μｍの深さの部分を電流が流れることになる。それゆえ、回路基板１１においては、電流の多くがニッケルからなる層１４を流れることになるため、導電損失が大きくなってしまい、使用された高性能アンプやコンバータの雑音指数が増大する等のトラブルが発生してしまう。
【０００４】
本発明の目的は、上記回路基板１１の如き従来の回路基板が有する問題点を解消し、高周波電流に対応した電気・電子機器に搭載した場合でも、導電損失が小さく、電気・電子機器にトラブルを発生させない回路基板を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の発明者らは、回路基板の回路部分において、２０ＧＨｚ前後の周波数の電流が流れる表面から約０．４５μｍの深さの部分に、導電性の高い材料を高い比率で配設することにより、高周波電流用の回路基板の導電損失を低減できることを見出し、本発明を案出するに至った。かかる本発明の構成のうち、請求項１に記載された発明の構成は、ポリ四フッ化エチレン（ｄｕ Ｐｏｎｔ社製テフロン等）製の絶縁基板上に、導電性の回路を形成した回路基板であって、前記導電性の回路が、銅からなる層の上に錫からなる層を積層したものであり、錫からなる層が、０．４５μｍ未満の厚みを有していることにある。請求項２に記載された発明の構成は、請求項１に記載の回路基板を製造するための製造方法であって、ポリ四フッ化エチレン製の絶縁基板上に、銅箔を形成した後に、その銅箔層の上に銅メッキを施し、しかる後に、錫メッキを錫の厚みが０．４５μｍ未満となるように施す回路基板の製造方法にある。
【０００６】
【発明の実施の形態】
以下、本発明の回路基板の一実施形態を、図面に基づいて詳細に説明する。
【０００７】
［実施例の回路基板の製造］
ポリ四フッ化エチレン（テフロン）製の絶縁基板上に、所定のマイクロ波ストリップ回路を形成した後、その銅箔の上に、約１８μｍの厚みとなるように銅メッキを施した。しかる後に、その銅メッキ部分の上に、約０．３μｍの厚みとなるように錫メッキを施すことによって、実施例の回路基板を得た。得られた回路基板を図１に示す。回路基板１は、絶縁基板５の上に、銅箔層２、銅メッキ層３、錫メッキ層４が順に積層された状態になっている。
【０００８】
［比較例の回路基板の製造］
ポリ四フッ化エチレン製の基板上に、実施例と同じ回路状に、約１８μｍの銅箔で回路を形成した後、その銅箔の上に、約１８μｍの厚みとなるように銅メッキを施した。しかる後に、その銅メッキ部分の上に、約４μｍの厚みとなるようにニッケルメッキを施し、さらに、そのニッケルメッキ部分の上に、約０．０３μｍの厚みとなるように金メッキを施すことによって、比較例の回路基板を得た。得られた回路基板は、図５と同様の構造を有している。
【０００９】
そして、得られた実施例および比較例の回路基板を用い、１７〜２２ＧＨｚの高周波電流を流した場合における導電損失（通過損失およびリターンロス）を測定した。なお、測定の際には、図４に示したフィルター（ｐａｒａｌｌｅｌ−ｃｏｕｐｌｅｄ−ｒｅａｓｏｎａｔｏｒ ｆｉｌｔｅｒ）を使用した。通過損失、リターンロスの測定結果を、それぞれ、図２、図３に示す。図２から、実施例の回路基板の２０ＧＨｚ付近における通過損失は、比較例の回路基板の通過損失よりも小さいことが分かる（実施例の回路基板の２０ＧＨｚにおける通過損失は約２．０ｄＢ、比較例の回路基板の２０ＧＨｚにおける通過損失は約２．８ｄＢ）。一方、図３から、実施例の回路基板の２０ＧＨｚ付近におけるリターンロスは、比較例の回路基板のリターンロスよりも大きいことが分かる（実施例の回路基板の２０ＧＨｚにおけるリターンロスは約２０ｄＢ、比較例の回路基板の２０ＧＨｚにおけるリターンロスは約１５ｄＢ）。したがって、２０ＧＨｚ付近においては、実施例の回路基板の方が、比較例の回路基板より、電流が流れ易いことが分かる。
【００１０】
実施例の回路基板１は、上述の如く、導電性の回路が、銅からなる層の上に錫からなる層を積層したものであるため、高周波電流が流れる場合における導電損失が非常に小さい。それゆえ、高周波電流に対応した高性能アンプ等に使用した場合の雑音指数が低い。
【００１１】
また、回路基板１は、錫からなる層が、０．４５μｍ未満の厚みを有しており、２０ＧＨｚ前後の高周波電流が流れる場合には、電流がきわめて高い割合で銅からなる層を流れるため、２０ＧＨｚ前後の高周波電流が流れるローノイズアンプ等に使用した場合に、雑音指数を非常に低く抑えることができる。
【００１２】
さらに、回路基板１の製造方法は、上述の如く、ポリ四フッ化エチレン製の絶縁基板上に、銅箔で回路を形成した後に、その銅箔層の上に銅メッキを施し、しかる後に、錫メッキを施すものであるため、従来の回路基板の製造方法の如く、高価な金を積層しないので、安価に製造することができる。加えて、銅からなる層の上に直接的に錫からなる層を積層することが可能であり、アンカー層を必要としないので、非常に容易に製造することができる。
【００１３】
なお、本発明の回路基板およびその製造方法の構成は、上記した各実施例の態様に何ら限定されるものではなく、絶縁基板、回路等の構成を、本発明の趣旨を逸脱しない範囲で、必要に応じて適宜変更できる。たとえば、銅からなる層は、銅箔に銅メッキ層を積層したものに限定されず、単なる銅箔からなる銅でも良いし、単なる銅メッキ層でも良い。さらに、メッキの方法は、化学メッキ、電気メッキに限定されず、蒸着、スパッタ、イオンメッキ、溶射等の方法を用いることも可能である。また、絶縁基板は、ポリ四フッ化エチレンによって形成されたものに限定されず、その他の絶縁性の合成樹脂によって形成されたものでも良い。なお、ポリ四フッ化エチレンは、特に高周波電流に対する絶縁性能に優れているので、本発明の回路基板に好適に用いることができる。また、銅からなる層、錫からなる層の厚みは、回路基板が使用される周波数に応じて適宜変更することができる。
【００１４】
【発明の効果】
請求項１に記載された回路基板は、導電性の回路が、銅からなる層の上に錫からなる層を積層したものであるため、高周波電流が流れる場合における導電損失が非常に小さい。また、高周波電流に対応した高性能アンプ等に使用した場合の雑音指数が低い。
【００１５】
また、請求項１に記載された回路基板は、錫からなる層が、０．４５μｍ未満の厚みを有しており、２０ＧＨｚ前後の高周波電流が流れる場合には、電流がきわめて高い割合で銅からなる層を流れるため、２０ＧＨｚ前後の高周波電流が流れるローノイズアンプ等に使用した場合に、雑音指数を非常に低く抑えることができる。
【００１６】
請求項２に記載された回路基板の製造方法は、請求項１に記載の回路基板を製造するための製造方法であって、ポリ四フッ化エチレン製の絶縁基板上に、銅箔を積層した後に、その銅箔層の上に銅メッキを施し、しかる後に、錫メッキを錫の厚みが０．４５μｍ未満となるように施すものであるため、従来の回路基板の製造方法の如く、高価な金を積層しないので、安価に製造することができる。加えて、銅からなる層の上に直接的に錫からなる層を積層することが可能であり、アンカー層を必要としないので、非常に容易に製造することができる。
【図面の簡単な説明】
【図１】回路基板の断面を示す説明図である。
【図２】導電損失（通過損失）の測定結果を示す説明図である。
【図３】導電損失（リターンロス）の測定結果を示す説明図である。
【図４】導電損失測定時に使用したフィルターを示す説明図である。
【図５】従来の回路基板の断面を示す説明図である。
【符号の説明】
１・・回路基板、２・・銅箔層、３・・銅メッキ層、４・・錫メッキ層、５・・絶縁基板、１１・・回路基板、１２・・銅からなる層、１４・・ニッケルメッキ層、１５・・金メッキ層、１６・・絶縁基板。
Claims (2)
- ポリ四フッ化エチレン製の絶縁基板上に、導電性の回路を形成した回路基板であって、前記導電性の回路が、銅からなる層の上に錫からなる層を積層したものであり、
錫からなる層が、０．４５μｍ未満の厚みを有していることを特徴とする回路基板。 - 請求項１に記載の回路基板を製造するための製造方法であって、
ポリ四フッ化エチレン製の絶縁基板上に、銅箔を形成した後に、その銅箔層の上に銅メッキを施し、しかる後に、錫メッキを錫の厚みが０．４５μｍ未満となるように施すことを特徴とする回路基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000030922A JP4459360B2 (ja) | 2000-02-08 | 2000-02-08 | 回路基板およびその製造方法 |
| US09/778,425 US6498309B2 (en) | 2000-02-08 | 2001-02-07 | Circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000030922A JP4459360B2 (ja) | 2000-02-08 | 2000-02-08 | 回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223451A JP2001223451A (ja) | 2001-08-17 |
| JP4459360B2 true JP4459360B2 (ja) | 2010-04-28 |
Family
ID=18555866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000030922A Expired - Fee Related JP4459360B2 (ja) | 2000-02-08 | 2000-02-08 | 回路基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6498309B2 (ja) |
| JP (1) | JP4459360B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003201596A (ja) * | 2002-01-10 | 2003-07-18 | Nitto Denko Corp | 金属層の形成方法および金属箔積層体 |
| AU2003291798A1 (en) * | 2002-12-10 | 2004-06-30 | Omid Aval | Even dissipation of particles' transfer |
| US7930814B2 (en) * | 2006-07-26 | 2011-04-26 | Raytheon Company | Manufacturing method for a septum polarizer |
| US20110036617A1 (en) * | 2007-08-03 | 2011-02-17 | Leonid Kokurin | Compensating Conductive Circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2134136B (en) * | 1983-01-19 | 1986-03-26 | Shell Int Research | An electronic conduit and a method of manufacturing it |
| JP3218542B2 (ja) * | 1991-07-02 | 2001-10-15 | ジャパンゴアテックス株式会社 | 電子回路基板及び半導体チップキャリヤー用シート |
| US5311406A (en) * | 1991-10-30 | 1994-05-10 | Honeywell Inc. | Microstrip printed wiring board and a method for making same |
| JPH07122850A (ja) * | 1993-10-22 | 1995-05-12 | Totoku Electric Co Ltd | 低誘電率プリント基板の製造方法 |
| US5552210A (en) * | 1994-11-07 | 1996-09-03 | Rogers Corporation | Ceramic filled composite polymeric electrical substrate material exhibiting high dielectric constant and low thermal coefficient of dielectric constant |
| US5916695A (en) * | 1995-12-18 | 1999-06-29 | Olin Corporation | Tin coated electrical connector |
| US6218015B1 (en) * | 1998-02-13 | 2001-04-17 | World Properties, Inc. | Casting mixtures comprising granular and dispersion fluoropolymers |
| US6183886B1 (en) * | 1998-04-03 | 2001-02-06 | Olin Corporation | Tin coatings incorporating selected elemental additions to reduce discoloration |
| JPH11354684A (ja) * | 1998-06-09 | 1999-12-24 | Nitto Denko Corp | 低熱膨張配線基板および多層配線基板 |
| US6296949B1 (en) * | 1999-09-16 | 2001-10-02 | Ga-Tek Inc. | Copper coated polyimide with metallic protective layer |
-
2000
- 2000-02-08 JP JP2000030922A patent/JP4459360B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-07 US US09/778,425 patent/US6498309B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010025726A1 (en) | 2001-10-04 |
| US6498309B2 (en) | 2002-12-24 |
| JP2001223451A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102138887B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| JP4459360B2 (ja) | 回路基板およびその製造方法 | |
| US20230354505A1 (en) | Integrating graphene into the skin depth region of high speed communications signals for a printed circuit board | |
| JP2003273525A (ja) | 配線基板 | |
| JP2002329959A (ja) | プリント配線板およびその製造方法 | |
| US7342804B2 (en) | Ball grid array resistor capacitor network | |
| US5763060A (en) | Printed wiring board | |
| JP2003198146A (ja) | 多層配線基板およびこれを用いた電子装置 | |
| JPH0246076Y2 (ja) | ||
| JP2844584B2 (ja) | 電磁シールドされた回路基板 | |
| JP2009146926A (ja) | 多層配線板及びその製造方法 | |
| JP2004063929A (ja) | 配線基板およびこれを用いた電子装置 | |
| US11924965B2 (en) | Package component and forming method thereof | |
| JP4328196B2 (ja) | 配線基板及びその製造方法並びに電気装置 | |
| JP4328195B2 (ja) | 配線基板及びその製造方法並びに電気装置 | |
| JPH04335596A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPS6126171B2 (ja) | ||
| Sato et al. | The study of Nano anchoring copper foil for PWB | |
| JP2022039457A (ja) | 回路基板及びその製造方法 | |
| JP2004241496A (ja) | 配線基板およびこれを用いた電子装置 | |
| JPH0427188A (ja) | フレキシブル回路基板およびその製法 | |
| JP3006482U (ja) | 銅張積層板およびそれを用いた両面プリント配線板 | |
| JPH11121926A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2004063531A (ja) | 配線基板およびこれを用いた電子装置 | |
| JPH03254181A (ja) | 配線板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |