TW448709B - Low-thermal expansion circuit board and multilayer circuit board - Google Patents

Low-thermal expansion circuit board and multilayer circuit board Download PDF

Info

Publication number
TW448709B
TW448709B TW088109501A TW88109501A TW448709B TW 448709 B TW448709 B TW 448709B TW 088109501 A TW088109501 A TW 088109501A TW 88109501 A TW88109501 A TW 88109501A TW 448709 B TW448709 B TW 448709B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
thermal expansion
double
copper
Prior art date
Application number
TW088109501A
Other languages
English (en)
Inventor
Megumu Nagasawa
Masakazu Sugimoto
Yasushi Inoue
Kei Nakamura
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Application granted granted Critical
Publication of TW448709B publication Critical patent/TW448709B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

448709 五、發明說明（1) 發明之領域 本發明係關於一種低熱膨脹電路板，及一種供裸晶片安 裝之低熱膨脹多層電路板，其具有小熱膨脹係數，並因此為 高度可靠。 ” 發明之背景 隨電子設備具有較小尺寸及較高性能之最近趨勢，人們 要求構成電子設備之半導體裝置及供安裝裝置之印刷電路 板具有縮小之尺寸及厚度，較高之性能及較高之可靠性。 為滿足此等要求，接腳插入框架被表面框架所代替，並且在 最近幾年，一種稱為裸晶片樞架之表面框架技術已在研究 中，其中非封裝（裸）半導體元件予以直接安裝在印刷電路 然而，在裸晶片安裝，因為具有熱膨脹係數3至^^㈣/。〇 ，矽晶片予以直接安裝在具有熱膨脹係數1〇至2〇卯“乞之 :刷電路板，由於熱膨脹上之差異產生應力，而損害可靠 '丄應力在例如倒裝晶片黏結導致接合處斷裂，其將會導 致有缺點之電連接。 入ί丨了枯減輕熱應力’人們曾實施以一種名為底層填料之黏 二真滿在安裝之半導體元件與印刷電路板間之間隙，藉 力刀人們加曾至拿接義合處右之前應庙力:為了由印刷電路板本身吸收應 路及收層之多層印刷電路板在電 紐-A + 297560號）。然而，藉此步漸變（凊 “足。獲得進一步改進之可靠性，以減低印刷電：板
第5頁 448709 五、發明說明（2) 本身之熱膨脹係數，為必不可少。在此一方面Jp_A_61 — 212096號闡示一種多層電路板，包含一有絕緣層及配線導 體交替形成在其上，並立如果希望，有焊料墊片藉光蝕刻形 成在其頂層之Fe〜Ni合金基材，基材，絕緣層及配線導體在 熱下，藉壓力黏結予以結合成為一整體疊片。所揭示之技 術具有下列缺點。在使用銅作為配線導體之情形，難以減 低整個電路板之熱膨脹係數至矽之水準，因為銅之彈性模 ，遠大於使用作為絕緣層之聚醯亞胺樹脂者。配線導體係 藉薄金屬膜形成技術，諸如真空積著及濺射所形成其具有 ，生產力，並招致增加之成本。藉積著後隨光蝕刻形成焊 料墊片，需要複雜之步驟。 ，另一方面，增加予以安裝之半導體之1/〇接腳計數，曾 ^加層壓許乡t路板之必純。聚方法，&含在基材 :或兩面’交替集聚光敏樹脂之絕緣層及藉鍵敷或積著 所：成之導體層’可產生多層電路板。集聚方法具有缺點 夕因為生產方法複雜，並包括报多步驟，生產量低，並需要报 JP~A-8-288649號建議一箱祉# β〜 h人社 種供產生多層電路板之方法， 包含藉一分配器等，在單面鈿4廉a Ψ ώ ^ * n 办钔包覆％氧/玻璃疊片之銅側面 t成導電膏之凸起部，將—力 ^ , ^ a L ^ 黏s劑片及銅箔對其壓緊，並重 複此等步驟。此技術在電遠垃 入/叫& ^ < 迷接之可靠性，連接電阻率等不 7人滿思，並且很幾乎不應用批☆ 虹趣* 广时 碟用於細微電路。而且，其為一種 耗費時間方法，壓緊之步驟必炫工 郑必須予以重複與層數一樣多
448 70 9 五、發明說明（3) 本發明之發明人等發現，與習知技術關聯之 丄 3^問者黃 及聚酿亞胺樹脂，以及作為配線材料之鋼之熱膨 ^月旨 於半導體元件者所導致。常使用作為配線導二極 曰七丄此咖π „一 ^ ^ . . .. .. i 之銅，不僅 主要由板，更特別是構成絕緣層之有機材料，諸如产& ’ !聚酼 K ffifc 招J· Bfe IV H Ah ^ TS.-, Li, J.J. j!,-l A fli 樹 端大 具有大熱膨脹係數，而且具有大彈性模數，而增加埶勝 應力。雖然，銅為一種優良導電材料，並且…％脹之 所必不可少 I馮配線材料 發明之概沭 本發明之目的為提供一種低熱膨脹電 脹多層電路板’其具有小熱膨脹係數，及優 ^ ^低熱膨 以上目的係藉一低熱膨脹電路板，包含〜一。罪丨生。 物作成，在其上有配線導體供裸晶片安 :^機聚合 其中配線導體包含一鐵_鎳~基合金層在甘所達成， 層。 ，在至少其一側有銅 該目 板整體 在本 置在所 通孔在 且通孔 導體藉 由於 層所構 在至少 的也係藉一多層 処低熟膨脹電路 層壓所達成。 發明之實施’多層電路板有許多 有相鄰電路板間之黏合劑層整體面電2與-插 連接相鄰上及下雙面雷路描之f層壓’黏合劑層有 内含一以焊料作成之導體，相鄰 之位置，並 其予以電連接。 ^面電路板之配線 廣泛之研究，發明人等使用一種 成之複合配㈣料，有低㈣一 H鎳-基合金 合金層之-側，籍以發展成功— S’广告銅層提供 種咼度可靠低熱膨
448709
五、發明說明（4) 脹電路板。為電路板之大熱膨脹之主要原因 适己 以直接形成在一有低熱膨服係數之鐵-錄—基合金居， 低對配線導體之熱膨脹之應力。因此，可抑制電起 $ 之熱膨脹，藉以在裸晶片安裝後導致黏結之改 ' 為電路板之大熱膨脹之另一原因之絕緣層之妖1 陡 數，可藉使用一種自苯均四酸雙酐（pyromeU L服係 dianhydride，在下文略作ρημ)，nt-聯 p 笨胺 kacid (m-t〇lidine，在下文略作m_TLD)，及有小熱膨 _ 氨基聯苯醚（diaminodiphenyl ether,在下文略^之一 之聚醯亞胺樹脂予以減低。因此可更增強電π斤 。在以一種有機聚合物作成之絕緣層含有 11 -鎳-基合金戈一 麻二 以一種鐵 ^ A 禋网无材枓作成之心層情形可、 低絕緣層之熱膨脹係數。 A 了進一步減 =壓本發明之低熱膨脹電路板，提供一 優點之多層電路板。 '有上述諸多 單說明 之Γ備至6各提供剖面圖’示根據本發明之低熱膨脹電路板 為根據本發明之低熱膨脹多層電路板其— 面圖。 "例之 圖8為—三層片之剖面圖。 =為圖8之三層片之剖面圖，有一通孔作成在 。 為圊g之三層片之剖面圖，通孔予以鍍敷銅° 為圖ίο之三層片之剖面圖，有—電路圖案形成在
第8頁 48 70 9 五、發明說明（5) 兩面，亦即一雙面電路板。 圖12為圖11之雙面電路板之剖面圖，有—黏合劑片暫時 對其黏附。 圖13為圖12之雙面電路板之剖面圖，有—焊塊形成在黏 合劑片之通孔。 發明之詳細說明 在本發明預計之低熱膨脹電路板，意為一有熱膨脹係數 低於熱膨脹係數10至20ppm/t之電路板。 可使用於本發明之鐵-鎳-基合金，不僅包括一種鐵-鎳二 元合金，只要保持低熱膨脹係數，而且包括含有其他元素， 諸如姑之鐵-錦合金。在fe-Ni二元合金之較佳Ni含量，以 重量計，範圍自·31至5 0 % »超出此範圍，合金便有增加之熱 膨脹係數，會具有減低之黏結可靠性F e _ N i - c 〇合金包括 具有 Ni/Co/Fe 重量比29/16/55，32/8/60 及 36/4/60 者，其 係由 Sumitomo Special Metals Co., Ltd·分別以商名 KV-2，KV-25 及Superinvar 所供銷。 (諸）鐵-鎳-基合金層之總厚度，在電路板之總厚度宜為 10%或更多，並為大於（諸）銅層之總厚度。藉較薄鐵-鎳—基 合金層，電路板將會具有增加之熱膨脹係數及減低之可靠 性。電路板之厚度較佳為200微米或較小/配線導體，以供 達成高密度安裝。 可使用作為絕緣層之有機聚合物，係適當選自在此項技 藝上所熟知者，諸如笨酚樹脂，環氧樹脂，聚酯樹脂，聚孤類 樹脂，聚謎-亞胺樹脂，聚醚曱酮樹脂，及聚醯亞胺樹脂。
88109501.ptd 第 9 頁 448709 五、發明說明（6) 如果希望，有機聚合物材料可配合紙，玻璃布，玻璃墊，玻璃 非織造織物，K e v 1 a r纖維，及類似者使用以形成一複合絕 緣層。 以一種自PHDA，m-TLD，及DDE製備之聚醯亞胺樹脂所作成 之絕緣層，因為其小熱膨脹係數而為較佳。雖然以及 DDE對PHD A之克分子比範圍自〇至1〇〇克分子％，可獲得具有 小熱膨脹係數之聚醯亞胺，但熱膨脹係數隨m-TLD之比例之 增加而減少。特別是，在m-TLD之比例為50至100克分子％ 時，聚醯亞胺樹脂具有1 0 p p m / °C或更小之熱膨脹係數，並 這適合完成一種具有熱膨脹係數10至20ppm/。(：或更小之電 路板。 可使用作為絕緣層之心層之陶瓷材料，係適當選自具有 低熱膨脹係數者，諸如氧化鋁，富鋁紅柱石，堇青石，碳化 矽，氮化矽，氮化鋁，及氧化锆。 產生根據本發明之低熱膨脹（多層）電路板之方法，將參 照附圖予以例示。 如下製備一有銅層在其一侧面之電路板先質，亦即一單 面銅包覆疊片。在圖1中所示之第一方法，包含藉積著，無 電鍍敷，電鍍等之適當組合，使一有機聚合物層（絕緣層）i 金屬化，以形成一鐵-錄-基合金層2及一銅層3。在圖2及3 中所示之第二方法，包含藉積著，鍍敷，包覆等，在—鐵-鎮一 基合金箔5之兩面形成一銅層6，以預先形成一多層金屬绪7 作為配線導體，及藉例如鑄製，在多層金屬箔7之表面形成 一有機聚合物層1。在圖4中所示之第三方法，包含藉例如
448709 五 ^、發明說明（7) 績 '及熱及壓力黏結圖2中所示之多層金屬箔7至黏合劑 層8二而在有機聚合物層1形成一黏合劑層8。在圖5中所示 '’包含藉例如鑄製以及熱及壓力黏結一有機聚 ζί^Π 1 至 4 j_ », 黏合劑層8,對圖2中所示之多層金屬箔7提供一 fit，8 °在圖6中所示之第五方法，包含製備一有機聚 二曰人圖2中所示之多層金屬箔7,及一黏合劑片9,以及 ;蚀田—則片9熱及壓力黏結有機聚合物層1及多層金屬绪 黏合劑，包括五方法，作為黏合劑層8或黏合劑片9之 酚樹脂，聚酿亞胺斯樹脂及熱塑性樹脂，諸如環氧樹脂，苯 可根據製備單面樹：，及聚醯胺樹脂。 ίίΓ:電路板先質，亦即雙面銅包復叠ϊ f : f铸製黏合劑層或黏合劑片，將—對：::以- ΐϊί合。、經由勘合劑層或黏合劑片，層ΐ: Λ覆叠 !層_7在單面銅包覆疊…機聚=中所示之 措，雙面鋼包覆疊片。在使用第“第物五層側面，也可 ^早面銅包覆疊片製備雙面銅包覆疊片之’所獲得 行熱及壓力黏結二步驟。作為第一方法之一葙，"5時進 聚合物層1可在其兩面予以金屬化以製備 有機 片β w雙面銅包覆疊 除了以熱及壓力，經由鑄製黏合劑層或黏合劑# ^ ^ 有機聚合物層至心層之每一側所製備之複八姐4 .( 0絕緣層，代巷 有機聚合物層1外，可以如以上所說明之相同方々 > 7工、，永備一" 有一心層在其絕緣層之銅包覆疊）ΐ ^所包括之壓力黏奸步
44β 709 五、發明說明（8) 驟，可予以同時完成。一有心層在其絕緣層之銅包覆疊片， 可藉熱及壓力黏結，鑄製，以及金屬化之任何其他組合予以 製備。 藉一種習知減法過程，在單面或雙面銅包覆疊片形成一 電路圖案。可作成通孔通過雙面鋼包覆疊片。在作成通孔 通過一有導電材料（例如金屬）作為心層之雙面銅包覆疊片 之情形，必須避免在通孔與金屬心層間之電連接。亦即，預 先作成通孔通過一金属心層，並在有金屬心層之複合絕緣 層之兩面提供配線導體，作成小於金屬心層者之通孔，與 金屬心廣之通孔同心通過銅包覆叠片。而且，在形成通孔 後，電路板之兩表面及通孔之内壁可予以鍍敷銅。 現將解釋產生本發明之多層電路板之方法。如以上所 述，以已知多層電路板結構及已知方法，難以產生滿足方法 簡單及經濟，在電路層當中之連接之可靠性，及縮小間距之 所有要求。本發明正針對此點。不同於習知之集聚方法， 在本發明’層壓步驟之簡化及經濟性之改進，係藉在熱及壓 力下，同時一起黏結許多雙面電路板所達成。在電路層當 中之電連接，係藉一以焊料作成之導體，以獲得可靠性高"於 藉導電膏之習知連接所達成。層壓可藉暫時將一有通孔之 黏合劑月在正確位置黏附至雙面電路板，形成在黏合 之通孔焊塊，暫時將另一雙面電路板在正確位 合劑片，及最後在熱及壓力下，將疊片黏結成為J整體所# 施。 適合使用於製備多層電路板之黏合劑片，包括一片熱固
五、發明說明（9) 性或熱塑性樹脂，諸如環氧樹脂，苯酚樹脂f聚醯亞胺樹月t 及聚醯胺樹脂。聚醯亞胺樹脂因為其可靠性而為較佳。曰在 黏合劑片含有一種熱固性組份之情形，其應該予以在和制 之狀況下，暫時黏附至雙面電路板，以便在隨後壓力黏^至 多層電路板時，固化可不進行至致使喪失重新黏合性之°程 度。黏合劑片之厚度較佳為1 〇微米或較大，以供獲得可工 作性及供調平電路之不均勾性，並且較佳為2〇〇微米或較 小，以供減低多層電路板之總厚度。通孔可藉已知技術，諸 如鑽孔及衝孔作成。焊塊可藉電鍍或印刷以焊膏形成j焊 膏印刷因為其簡單性而為較佳。焊膏中之焊球之尺寸為 100微米或較小，較佳為50微米或較小，更較佳為2〇微米或 較小。根據絕緣層之種類及在安裝上之必要性，焊料成份 予以設計為具有適當熔點。只要黏合劑片可表明足夠黏刀合 性（ 5 00克/厘米或較大），壓力黏結溫度可高於或低於焊料 之熔點。在溫度高於焊料之熔點，形成一金屬接合處。甚 至在溫度低於焊料之熔點，在電路層之間也獲得令人 之電連接。 " 圖7示本發明之多層電路板之實施例。圖號1 1為以一絕 緣層1 2所構成之雙面電路板，該層係以一種聚醯亞胺樹脂 ^ ，金屬v自（配線導體）1 3形成在其兩面所作成，雙金屬 法1 3係=—鐵-鎳~基合金箔14及銅箔1 5作為外層所構成 在此特定實施例，二雙面電路板予以層壓，以提供一有4電 路層之夕層電路板。每一雙面電路板丨1有一通孔1丨a鍍敷 銅’以提供—鍍敷通孔16,在兩面之雙金屬箔13藉其予以電 443709 五、發明說明（10) 連接。一雙面電路板丨丨經由一聚醯亞胺黏合劑層17予以接 合，並藉一以焊料作成之導體18彼此電連接。 .如下產生圖7之多層電路板予以。將一種聚醯亞胺先質 清漆施加至一鐵-鎳_基合金馆14，乾燥，並轉至一聚醯亞胺 層1 2，以製備一二層片。將二二層片在熱下，經由一黏合劑 片與聚醯亞胺層〗2壓力黏結彼此面對，以獲得圖8所示之三 層片20。在三層片20在預定位置鑽一通孔Ua，並且通孔 11a及合金箔14在兩面藉無電鍍敷及電鍍予以鍍敷銅。以 獲付圖ίο中所示之雙面鋼包覆疊片21，其中圖號15指示藉 銅鍵敷所形成之銅落。在雙金屬落13(以合金溶14及銅结 15所構成則作成—電路圖案，卩製備圖n中所示之 電路板11。一先前有—通孔17a作成在預定位置之黏 。劑片17,予以在熱下麼力黏結至雙面電路板丨丨之―側， :通孔1 7a如在圖1 2中所示，予以準確定位。圖i 2中之黏合 知片^7對應於圖7中之黏合劑層17。如圖13中所示，通孔
Li:板印刷，通過一以焊塊18形成之金屬掩模，予以填 n妙:—翠獨製備’有—通孔在預定位置之雙面電路板 在定位時，予以熱及壓力黏結至另一有焊塊丨8之雙 ^板11’藉以獲得圖7中所示之整體4層電路板，其中二 雙面電路板1 1經由接焊塊丨8予以電連。 Μ =處上述實施例，配線導體，亦即以鐵υ合金馆1 4及 =5組成之雙金屬们3，具有小熱膨脹係數，致使多層電 路：具有優異可靠十生。而且，以方法簡單並且經濟。 本發明現將參照實例更詳細予以例示，但請予暸解，本發
第14頁 ιϋ 70 9 五、發明說明（11) 明不視為限於此等實例° 實例1 將一種聚醯亞胺先質清漆（使ρ-苯二胺及3, 31，4, 41-聯 苯聯苯四叛酸雙酐在Ν -甲基甲基11比咯院酮反應所製備之 ρ ο 1 y a m i c酸清漆）施加至—以—種錦—鐵（以重量計，4 2 / 58%)合金（熱膨脹係數：5ppm/°C)作成之10微米厚金屬箔， 乾燥，並在400 °C，在一種氮大氣處置1小時，以形成聚醯亞
胺10微米厚。所產生之二層片予以在2〇〇。〇黏結至另一同 樣以聚醯亞胺層彼此面對，經由一 3 5微米厚聚醯亞胺黏合 劑片（Nippon Steel Chemical Co.，Ltd,生產之SPB-035A )所製備之二層片，同時施加4 〇公斤/平方厘米之壓力1小 j製備一三層片。然後藉無電鍍敷及電鍍將銅在合金 白ί著在二層片之每一侧，以一積著9微米之厚度，以製備 一雙面銅包覆疊片。 實例2 除了改變金\ (熱膨脹係數：1 1 口。金成伤至以重量計鎳/鐵=36/ 64% 例1之相同方式戶斤制ppm/ C )外，雙面銅包覆疊片係以與在實 實例3 製備。 除了改變金屬人 、 /8/60%(熱膨脹伤5金成份至以重量計為鎳/钴/鐵=32 以與在實例1之相.1 0ppm/㈠外，雙面鋼包覆疊片係 ^4 之相同方式所製備。 除了使用一聚破：Π·
胺黏合劑片，包含PMDA，m-TLD及DDE
第15頁 448709 五、發明說明（12) 在克分子比5 0 / 4 0 / 1 〇外，雙面銅包覆疊片係以與在實例1之 相同方式所製備。 實例5 除了以一 30微米厚鎳/鐵（以重量計42/58%)合金層，在其 兩側有一35微米厚聚醯亞胺黏合劑片（spB —〇35A)，代替聚 醯亞胺黏合劑片外，雙面銅包覆疊片係以與在實例1之相同 方式所製備。 實例6 除了以一50微米厚鎳/鐵（3 6/6 4%以重量計）合金層，在其 兩側有一35微米厚聚醯亞胺厚聚醯亞胺黏合劑片（3{^_ 0 3 5 A )，代替聚醯亞胺黏合劑片外，雙面銅包覆疊片係以與 在實例2之相同方式所製備。 實例7 除了以一2〇〇微米厚氮化鋁片（熱膨脹係數：4.3口0〇1/。(：）， 在其兩侧有一35微米厚聚醯亞胺黏合劑片（SPB-035A)，代 替聚醯亞胺黏合劑片外，雙面銅包覆疊片係以與在實例1之 相同方式所製備。 實例8 除了通孔在預定位置（請見圖9 )有一直徑〇. 2毫米予以鑽 孔通過三層片（在鋼鍍敷前）外，圖1〇中所示，有通孔之雙面 銅包覆疊片係以與在實例1之相同方式所製備。在銅箔在 每一側形成一電路圖案，以製備圖11中所示之雙面電路 板。將一先前在預定位置作成，有0. 2毫米直徑通孔之聚醯 亞胺黏合劑(SPB-035A),在180 °C在30公斤/平方厘米下，
第16頁 448709 五、發明說明（13) ' 壓緊至雙面電路板之一侧30分鐘，同時如圖12中所示準確 定位。將焊膏（Nippon Sper ior K. K.所生產之SnBRA、 -3 A M Q ;惊點：2 6 0 C )通過一金屬掩模網板印刷在黏合劑 片，而以焊膏填滿通孔。在2 9 0 °C軟熔後，將助焊劑洗掉，以 形成如圖13所示之焊塊。所產生之有焊塊之板與另一單獨 製備之有通孔雙面電路板予以壓力黏結，同時在2〇〇 °c及3〇 公斤/平方厘米定位1小時，以獲得一4層電路板，二雙面電 路板在其經由焊塊予以電連接。 比較性营例1 將一種聚酿亞胺先質清漆（使p-苯二胺及3, 31，4, 41-聯 苯聯苯四羧酸雙酐在N-曱基曱基吡咯烷酮反應所製備之 polyamic酸清漆）施加至18微米厚軋製銅箔，乾燥，並在4〇〇 °C，在一種氮大氣處置1小時，以形成一有1〇微米厚度之聚 酿亞胺層。所產生之二層片予以在2〇(TC，在4〇公斤/平方 厘米之壓力下黏結至另—同樣以聚醯亞胺層彼此面對，經 由一35微米厚聚醯亞胺黏合劑片（SPB_〇35A)所製備之二層 片1小時，以製備一雙面銅包覆疊片。 比較性眚你丨2 除了環氧-銀焊膏予以網板印刷代替焊膏，並予以熱固化 外’ 4層電路板係以與在實例8之相同方式所製備。 在實例1至7及比較性實例1所製備之雙面銅包覆曼片之 熱膨脹係數，在溫度範圍自室溫（2 5 t)直到2 0 0 = t予以測 量。所獲得之結果示於以下之表1。 表1
8810950].ptd 第17頁 a 48 70 9 五、發明說明（14) 熱膨脹 係數（ppm/ °C ) 實例1 7. 0 實例2 4.2 實例3 3.5 實例4 5.8 實例5 5.5 實例6 3.0 實例7 5.0 比較性 實例1 17.0 如自表1明白，根據本發明之電路板具有極小熱膨脹係 數，證明適合裸晶片安裝。 在實例8及比較性實例1所獲得之多層電路板予以經歷熱 循環測試，以評量塊連接之可靠性。因此，在二樣本1 00%之 塊接合處，緊接在熱及壓力黏結後，均示令人滿意之導電。 在給定125°〇乂30分鐘至-50它乂30分鐘之500次熱循環後， 貫例8中1 0 0 %之塊接合處達成導電，而比較性實例2中1 〇 %之 塊接合處示有缺點之電連接。本發明之多層電路板現在 經證明在可靠性優異。 、 雖然在實例8，藉網板印刷實施以焊膏填滿黏合劑片1 7 之通孔1 7a，但其可藉分配器施加或轉移施加予以完成。 雖然本發明業經詳細並參照其特定實例予以說明但 於此項技藝者將會明白，其中可作成各種變化及修改，而不
4 48 7 0 9 案號88109501_年月 a 修正 五、發明說明（15) 偏離其精神及範圍。 元件編號說明 1 有機聚合物層 2 鐵-鎳-基合金層 3 銅層 5 鐵-鎳-基合金箔 6 銅層 7 多層金屬箔 8 黏合劑層 9 黏合劑片 11 雙面電路板 11a 通孔 12 絕緣層 13 雙金屬箔 14 鐵-鎳-基合金箔 15 銅络 16 鍍敷通孔 17 黏合劑片 17a 通孔 18 焊塊 20 三層片 21 雙面銅包覆疊片
\\326\2d-\90-03\88I09501.ptc 第 19 頁 ί# τ· 修正頁

Claims (1)

  1. ^48709 六、申請專利範圍 1. 一種低熱膨脹電路板，包含，一以一種有機聚合物作 成之絕緣層，在其上有一配線導體供裸晶片安裝，其中該 配線導體為一種具有一銅層在其至少一側之鐵-鎳-基合金 層。 2. 如申請專利範圍第1項之低熱膨脹電路板，其中該絕緣 層係以一種自苯均四酸雙酐，m-聯甲苯胺，及二氨基聯苯醚 製備之聚醯亞胺樹脂所作成。 3. 如申請專利範圍第1項之低熱膨服電路板，其中該絕緣 層有一以一種鐵-鎮-基合金或一種陶竟材料作成之心潛。 4. 一種多層電路板，有許多低熱膨脹電路板，各包含一以 一種有機聚合物作成之絕緣層，在其上有一配線導體供裸 晶片安裝，其中該配線導體為一種具有一銅層在其至少一 側之鐵-錄-基合金層。 5. 如申請專利範圍第4項之多層電路板，其中許多雙面電 路板予以與一插置在所有相鄰電路板間之黏合劑層整體層 壓，黏合劑層有通孔在連接相鄰上及下雙面電路板之配線 導體之位置，並且通孔内含一以焊料作成之導體，相鄰雙面 電路板之配線導體藉其予以電連接。
    第20頁
TW088109501A 1998-06-09 1999-06-08 Low-thermal expansion circuit board and multilayer circuit board TW448709B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10161108A JPH11354684A (ja) 1998-06-09 1998-06-09 低熱膨張配線基板および多層配線基板

Publications (1)

Publication Number Publication Date
TW448709B true TW448709B (en) 2001-08-01

Family

ID=15728767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088109501A TW448709B (en) 1998-06-09 1999-06-08 Low-thermal expansion circuit board and multilayer circuit board

Country Status (6)

Country Link
US (1) US6258449B1 (zh)
EP (1) EP0964605A3 (zh)
JP (1) JPH11354684A (zh)
KR (1) KR20000006037A (zh)
CN (1) CN1239863A (zh)
TW (1) TW448709B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927499B2 (en) 2006-08-18 2011-04-19 Advanced Semiconductor Engineering, Inc. Substrate having blind hole and method for forming blind hole

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060802A (ja) * 1999-08-19 2001-03-06 Sony Corp 回路素子基板と半導体装置及びその製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP4459360B2 (ja) * 2000-02-08 2010-04-28 マスプロ電工株式会社 回路基板およびその製造方法
US6660406B2 (en) * 2000-07-07 2003-12-09 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing printed wiring board comprising electrodeposited copper foil with carrier and resistor circuit; and printed wiring board comprising resistor circuit
JP3866058B2 (ja) 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
CN101024315A (zh) * 2001-07-06 2007-08-29 钟渊化学工业株式会社 层压体及其制造方法
KR100726059B1 (ko) * 2002-01-23 2007-06-08 피닉스 프리시젼 테크날로지 코포레이션 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
JP2003347742A (ja) 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
TWI243751B (en) * 2003-10-21 2005-11-21 Park Electrochemical Corp Laminates having a low dielectric, low dissipation factor bond core and method of making same
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
DE102004058335A1 (de) * 2004-11-29 2006-06-14 Schulz-Harder, Jürgen, Dr.-Ing. Substrat
DE102005042554B4 (de) * 2005-08-10 2008-04-30 Curamik Electronics Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
JP2007245393A (ja) * 2006-03-14 2007-09-27 Toyobo Co Ltd 金属樹脂積層体
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US20080131709A1 (en) * 2006-09-28 2008-06-05 Aculon Inc. Composite structure with organophosphonate adherent layer and method of preparing
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
CN102342186A (zh) * 2009-03-09 2012-02-01 株式会社村田制作所 柔性基板
JP5287976B2 (ja) * 2009-03-09 2013-09-11 株式会社村田製作所 樹脂配線基板
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101089959B1 (ko) 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
CN102420203B (zh) * 2011-11-16 2014-07-30 中国科学院金属研究所 微电子封装中焊料凸点/金属化层连接结构体及其应用
US9308709B2 (en) * 2013-06-06 2016-04-12 Fenwal, Inc. Bonding apparatus and method
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP6717238B2 (ja) * 2017-03-07 2020-07-01 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
KR102335537B1 (ko) * 2019-06-28 2021-12-07 주식회사 아모그린텍 박막 포일 및 박막 포일 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898595A (en) * 1970-11-02 1975-08-05 Cunningham Corp Magnetic printed circuit
US3786172A (en) * 1972-12-07 1974-01-15 Accra Point Arrays Corp Printed circuit board method and apparatus
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
JPS6167234A (ja) * 1984-09-10 1986-04-07 Matsushita Electric Ind Co Ltd 混成集積回路のリ−ド線の接続方法
JPS61212096A (ja) 1985-03-18 1986-09-20 株式会社日立製作所 多層配線板
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US5322976A (en) * 1987-02-24 1994-06-21 Polyonics Corporation Process for forming polyimide-metal laminates
JPS6416836A (en) 1987-07-13 1989-01-20 Kanegafuchi Chemical Ind Novel polyimide copolymer and polyamic acid copolymer and production thereof
US5120573A (en) * 1988-09-28 1992-06-09 Hitachi, Ltd. Process for producing metal/polyimide composite article
DE69015878T2 (de) * 1989-04-17 1995-07-13 Ibm Mehrschichtleiterplattenstruktur.
JPH031552A (ja) * 1989-05-29 1991-01-08 Nippon Steel Corp Ｔａｂ用テープ
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JP3149070B2 (ja) * 1993-01-29 2001-03-26 電気化学工業株式会社 配線基板
JPH07297560A (ja) 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JPH085664A (ja) * 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法
JP3705370B2 (ja) 1995-04-11 2005-10-12 日立化成工業株式会社 多層プリント配線板の製造方法
JP3523952B2 (ja) * 1995-12-26 2004-04-26 日東電工株式会社 ポリイミド−金属箔複合フィルム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927499B2 (en) 2006-08-18 2011-04-19 Advanced Semiconductor Engineering, Inc. Substrate having blind hole and method for forming blind hole

Also Published As

Publication number Publication date
CN1239863A (zh) 1999-12-29
JPH11354684A (ja) 1999-12-24
US6258449B1 (en) 2001-07-10
KR20000006037A (ko) 2000-01-25
EP0964605A2 (en) 1999-12-15
EP0964605A3 (en) 2001-08-22

Similar Documents

Publication Publication Date Title
TW448709B (en) Low-thermal expansion circuit board and multilayer circuit board
KR100517009B1 (ko) 다층배선기판및이의제조방법
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
TW201021636A (en) Wiring substrate with reinforcement
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP4201436B2 (ja) 多層配線基板の製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
EP0981268A1 (en) Circuit board with an electronic component mounted thereon and multi-layer board
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP2004311598A (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
US11963310B2 (en) Component carrier having component covered with ultra-thin transition layer
KR101378052B1 (ko) Ｃｏｆ용 적층판, ｃｏｆ 필름 캐리어 테이프 및 전자장치
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JPH11163522A (ja) 多層配線基板およびその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2004214271A (ja) 片面積層配線基板及びその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JPH0653684A (ja) 薄膜多層配線基板とそれを用いたモジュール
JP4770095B2 (ja) 多層配線基板の製造方法
JP2005159201A (ja) 配線基板およびその製造方法
JPS6180896A (ja) 多層配線基板
JP2004214273A (ja) 片面積層配線基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent