CN1239863A - 低热膨胀电路板和多层电路板 - Google Patents

低热膨胀电路板和多层电路板 Download PDF

Info

Publication number
CN1239863A
CN1239863A CN99107199A CN99107199A CN1239863A CN 1239863 A CN1239863 A CN 1239863A CN 99107199 A CN99107199 A CN 99107199A CN 99107199 A CN99107199 A CN 99107199A CN 1239863 A CN1239863 A CN 1239863A
Authority
CN
China
Prior art keywords
circuit board
expansion
layer
low
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99107199A
Other languages
English (en)
Inventor
长泽德
杉本正和
中村圭
井上泰史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Chemical Industry Co Ltd
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1239863A publication Critical patent/CN1239863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

一种低热膨胀电路板包括一个在其上具有用于裸露芯片安装的电线导体的用有机聚合物制成的绝缘层，其中的电线导体是在其至少一侧具有铜层的铁镍基合金；一个借助于粘结剂层的具有多个低热膨胀电路板的低热膨胀多层电路板，此粘结剂层具有用焊料填充的用以连接电路层的通孔。

Description

低热膨胀电路板和多层电路板
本发明涉及用于裸露芯片安装的一种低热膨胀电路板和一种低热膨胀多层电路板，它们具有小热膨胀系数，因而具有高度的可靠性。
由于最近电子设备的趋势是具有更小的尺寸和更高的性能，这要求构成电子设备的半导体器件和安装这些器件的印刷电路板具有更小的尺寸和厚度、更高的性能和更高的可靠性。为达到这些要求，引线插入安装正在被表面安装代替，在最近几年里，被称为裸露芯片安装的表面安装技术正被研究，其中非封装(裸露)半导体元件被直接安装在印刷电路板上。
然而，在裸露芯片安装时，由于具有3～4ppm/℃热膨胀系数的硅芯片被直接安装到具有10～20ppm/℃热膨胀系数的印刷电路板上，由于热膨胀的不同而产生的应力会损害可靠性。例如，应力会引起倒装焊接中的焊点断裂，这将导致电路连接故障。
为了缓解热应力，实践过用一种被称为底层填料的粘结剂填充到安装的半导体元件和印刷电路板之间的缝隙中，以消除加在焊点上的应力。为了使应力能够被印刷电路板自身吸收，提出了一种在电路层之间具有吸收剪切应力层的多层印刷电路板(见JP-A-7-297560)，它在其厚度方向上具有逐步梯度的热膨胀系数。然而，这些技术仍不能得到足够的可靠性。必须减小印刷电路板自身的热膨胀系数确保可靠性有更进一步的提高。
在这种连接中，JP-A-61-212096给出了关于一种多层电路板的教导，包括在其上有交替生成的绝缘层的铁镍合金基片，和在其顶层上用光刻生成的有焊接垫板的电线导体，如果可取的话。基片、绝缘层和电线导体在热作用下的压力焊接，整个做成一集成薄层。被说明的这种技术具有如下的缺点，在用铜作为电线导体的地方，难以将整个电路板的热膨胀系数减小到硅的水平，因为铜的弹性模量远大于用作绝缘层的聚酰亚胺树脂的弹性模量。金属导体是用薄金属膜生成技术制成的，例如真空蒸发沉积和喷镀，这带来低的生产率并造成增加的成本。采用蒸发沉积并随后使用光刻生成焊接垫板需要复杂的工序。
另一方面，将要被安装的半导体的I/O管脚数量的增加使多个电路板分层的必要性增加了。多层电路板可以用叠加的方法生产，包括在基片的一侧或双侧交替地叠加光敏树脂的绝缘层和用电镀或蒸发沉积生成的导体层。叠加方法的缺点在于生产过程的复杂和涉及多个工序，产量低，并需要大量时间。
JP-A-8-288649提出了一种生产多层电路板的方法，包括在单面包铜的环氧树脂/玻璃薄层的铜侧之上用调配器等方法生成导电胶的突出物，向其上压粘结剂薄层和薄铜片，然后重复这些工序。这种技术在电路连接的可靠性和连接稳定性等方面不能令人满意，并几乎不能用于精细电路。而且，它是一种耗时的方法，压的工序必须有与层的数目一样多的次数。
本发明的发明者发现了上述与传统技术相联系的问题，其主要是由板的过大的热膨胀造成的，更特别的是，构成绝缘层的有机材料，例如环氧树脂和聚酰亚胺树脂和作为电线材料的铜，它们比半导体元件的膨胀要大。铜作为常用的电线导体，不仅有大的热膨胀系数，而且有大的弹性模量，增大了热膨胀应力。尽管如此，铜是一种优良的导电材料，将会成为不可缺少的电线材料。
本发明的目标是提供一种低热膨胀系数电路板和一种低热膨胀多层电路板，其具有较小的热膨胀系数和优良的可靠性。
上面的目标是由一种低热膨胀电路板达到的，其构成为：在其上具有一用于裸露芯片安装的电线导体的用有机聚合物制成的一绝缘层，其中电线导体包括一个在至少一侧具有铜层的铁镍基合金层。
这个目标也可由一种具有多个上述低热膨胀电路板的整体上层合为多层电路板达到。
在本发明的实际使用中，多层电路板具有多个在每个相邻电路板之间插入有粘结剂层的整体上层合的双面电路板，粘结剂层在连接相邻的上、下双面电路板的地方具有通孔，通孔含有用焊料制的导体，通过它相邻双面电路板的电线导体实现电路连接。
作为一项扩展研究的成果，本发明者通过使用一种由具有低热膨胀系数的铁镍基合金层和至少在合金层一侧提供的铜层构成的复合电线材料，开发了一种高度可靠的低热膨胀电路板。由于导致电路板大热膨胀的主要原因的铜电线被直接制作在具有低热膨胀系数的铁镍基合金层上，电线导体热膨胀的应力可以被减小。结果电路板作为一个整体，其热膨胀可以减少，这样裸露芯片安装后焊接的可靠性提高了。
作为电路板的大热膨胀的另一个原因的绝缘层的热膨胀系数，可通过使用由具有小膨胀系数的1，2，4，5-苯四酸二酐(以下简称为PMDA)、m-联甲苯胺(以下简称为m-TLD)和二氨基二苯基醚(以下简称为DDE)制备的聚酰亚胺树脂来得到降低。这样电路板的可靠性可得到进一步的提高。
在由有机聚合物制成的绝缘层处含有一个由铁镍基合金或陶瓷材料制成的内核，绝缘层的热膨胀系数可被进一步地降低。
本发明的层合的低热膨胀电路板提供具有上述优点的多层电路板。
图1～图6分别是说明根据本发明制备的低热膨胀电路板的横截面示意图。
图7是根据本发明的低热膨胀多层电路板的一个例子的横截面示意图。
图8是一个三层薄片的横截面示意图。
图9是其内带有一个通孔的图8中的三层薄片的横截面示意图。
图10是其内带有用铜涂覆的通孔的图9中的三层薄片的横截面示意图。
图11是在其两侧生成有电路图模式即双面电路板的图10中的三层薄片的横截面示意图。
图12是具有一临时粘结在其上的粘结剂薄层的图11中的双面电路板的横截面示意图。
图13是在粘结剂薄层的通孔中带有一焊接凸块的图12中的双面电路板的横截面示意图。
本发明预期的低热膨胀电路板是指热膨胀系数低于10～20ppm/℃的电路板。
用于本发明的铁镍基合金不仅包括铁镍双元素合金，而且包括含有其它元素例如钴的铁镍合金，只要保持低热膨胀系数即可。优选铁镍双元素合金中镍的含量应在31～50％wt之间。超出这个范围，合金的热膨胀系数会增加，导致焊接可靠性的降低。铁镍钴合金包括那些Ni/Co/Fe的重量比为29/16/55、32/8/60和36/4/60的合金，它们可以由商业途径获得商标分别为KV-2，KV-25和Superinvar的Sumitomo Special Metals Co.，Ltd的产品。
铁镍基合金层的全部厚度为电路板全部厚度的10％或更大，并比铜层的全部厚度要大，这是可取的。当铁镍基合金层较薄时，电路板热膨胀系数会增加，可靠性会减小。优选每个电线导体电路板的厚度为200um或更小，以实现高密度安装。
可被用作绝缘层的有机聚合物最好从本工艺中熟知的聚合物中选取，例如酚醛树脂、环氧树脂、聚酯树脂、聚砜树脂、聚醚酰亚胺树脂(polyether-imide resins)、聚醚酮树脂和聚酰亚胺树脂。如果可行的话，有机聚合材料可与纸、玻璃布、玻璃席、玻璃非织造布、Kevlar纤维等联合使用生成一复合绝缘层。
最好使用由PMDA、m-TLD和DDE制备的聚酰亚胺树脂制成的绝缘层是由于它具有小热膨胀系数。当m-TLD和DDE对PMDA的摩尔比在0～100mol％之间可获得具有低热膨胀系数的聚酰亚胺，热膨胀系数随着m-TLD比例的增加而降低。特别地，当m-TLD的比例为50～100mol％时，聚酰亚胺树脂的热膨胀系数为10ppm/℃或更小，这适合于使电路板实现具有10～20ppm/℃或更小的热膨胀系数。
被用作绝缘层内核的陶瓷材料最好从那些具有低热膨胀系数的材料中选取，例如氧化铝、麻来石、堇青石、金刚砂、四氮化三硅、铝氮化物和氧化锆。
生产根据本发明的低热膨胀(多层)电路板的过程将参照附图进行说明。
在其一侧具有铜层的电路板前身即单侧包铜片按如下过程制备。在图1中说明的起始过程包括恰当地联合使用蒸发沉积、化学沉积、电镀等方法使有机聚合物层(绝缘层)金属化以形成铁镍基合金层2和铜层3。在图2和图3中说明的第二个过程包括通过蒸发沉积、电镀、包覆等方法在铁镍基合金片5的两侧形成一铜层6，以预先形成多层金属片7作为电线导体，并通过比如浇塑的方法在多层金属片7的表面形成一有机聚合物层1。在图4中说明的第三个过程包括通过例如将图2所示的多层金属片7浇塑加热加压粘合到粘结剂层8上，在有机聚合物层1上形成粘结剂层8。在图5中说明的第四个过程包括通过例如将有机聚合物层1浇塑和加热加压粘合到粘结剂层8上给图2所示的多层金属片7提供一粘结剂层8。在图6中说明的第五个过程包括制备有机聚合物层1、图2中所示的多层金属片7和粘结剂薄层9并通过粘结剂薄层9加热加压粘合有机聚合物层1和多层金属片7。
在第三到第五个过程中作为粘结剂层8或粘结剂薄层9的粘结剂包括热固性树脂和热塑性树脂，例如环氧树脂、酚醛树脂、聚酰亚胺树脂和聚酰胺树脂。
在其两侧具有铜层的电路板前身，即双面包铜薄片，可以用与上述制备单面包铜薄片的过程一样的过程来制备。也就是说，一对单面包铜薄片用其间的浇塑粘结剂层或粘结剂薄层彼此连接在一起。双面包铜薄片也可通过粘结剂层或粘结剂薄层将图2所示的多层金属片7在单面包铜片的有机聚合物层侧上进行层合来制备。在使用通过第三到第五个过程获得的单侧包铜薄片制备双面包铜薄片的地方，可以同时进行加热和加压粘合这两步工序。作为第一个过程的修正，它的双面有机聚合物层1可以金属化用以制备双面包铜薄片。
在其绝缘层内具有一内核的包铜薄片可用与上述相同的方法来制备，除了用通过浇塑粘结剂层或粘结剂薄层采用加热加压粘合将有机聚合物层加到内核的每一面上制备的复合绝缘层来代替有机聚合物层1。涉及的加压粘合工序可被同时影响。在其绝缘层内具有内核的包铜薄片可通过任何其它的加热加压粘合、浇塑和金属化处理综合来制备。
用传统的精制过程(subtractive process)在单面或双面包铜薄片上形成一电路图模式。穿过双面包铜薄层制成通孔。在穿过具有导电材料(例如金属)作为内核的双面包铜薄片的地方，必须避免通孔和金属内核之间的电路连接。也就是说，先制作穿过金属内核的通孔，在金属导体被提供到具有金属内核的复合绝缘层的双面上后，制成与金属内核的通孔同心的穿过包铜薄片并比金属内核的通孔要小的通孔，进一步地，通孔形成之后，电路板的表面和通孔的内壁都可以用铜进行电镀。
现在将说明生产本发明的多层电路板的过程。如上所述，用目前所知的多层电路板结构和生产过程难以满足过程的简单经济、电路层间的可靠连接和减少节距所有的这些要求。满足所有这些要求正是本发明的目的所在。在本发明中，层合工序的简化和经济性的提高的获得是通过在同时的加热和加压下粘合多个双面电路板，这与传统的制造方法不同。用焊料制成的导体来达到电路层间的电路连接可以确保比用导电胶的传统连接有更高的可靠性。层合过程如下：通过暂时将具有通孔的粘结剂层在正确的位置粘结到双面电路板，在粘结剂薄层的通孔内形成焊料凸块，暂时将另一双面电路板在正确位置粘结到粘结剂薄层，最后在加热加压下将薄片粘合成一整体。
在制备多层电路板中恰当使用的粘结剂薄层包括一层热固性或热塑性树脂，例如环氧树脂、酚醛树脂、聚酰亚胺树脂和聚酰胺树脂。根据可靠性最好用聚酰亚胺树脂。在粘结剂薄层含有热固性成分的地方，应将其在控制条件下暂时粘结到双面电路板上，以便固化，不会进行到随后的形成多层电路板的压力粘合中失去再粘结性的程度。粘结剂薄层的厚度最好为10um或更大，以确保工作可靠性和矫正电路的不均匀性，并最好为200um或更小，以减小多层电路板的整个厚度。可通过现有的技术，例如钻孔和冲孔，来制造通孔。
焊料凸块可对焊接胶采用电镀或印制形成。用焊接胶印制由于其简单性更为可取。焊接胶中焊点的大小为100um或更小，优选为50um或更小，更优选为20um或更小。设计焊料的组成以与绝缘层的种类和安装必要性相一致具有恰当的熔点。压力粘合温度可比焊料的熔点高或低，只要粘结薄层表现出足够的粘性(500g/cm或更大)。在温度高于焊料的熔点时，会形成一金属的焊点。即使在温度低于焊料的熔点时，也可确保电路层之间有满意的电路连接。
图7说明了本发明的多层电路板的一个实施例。数字11是一个双面电路板，其由用聚酰亚胺树脂制成的具有在它的双面上形成的双金属片(电线导体)13的一个绝缘层12，由铁镍基合金片14和作为外层的铜片15构成的双金属片13构成。在这个特定实施例中，层合双面电路板以提供一个具有四个电路层的多层电路板。每个双面电路板11具有镀铜的通孔11a，以提供一个电镀过的通孔16，通过它双金属片13在两侧都可进行电路连接。双面电路板11通过聚酰亚胺粘结层17被连接，并通过用焊料制的导体18相互间进行电路连接。
图7中的多层电路板的生产过程如下。一种聚酰亚胺的前身漆被用于铁镍基合金片14，干燥后转化为聚酰亚胺层12以制备一个双层的薄片。两个双层薄片在聚酰亚胺层12彼此相对情况下，在加热情况下通过粘结剂薄层加压粘合得到如图8所示的一个三层薄片。在三层薄片20的预定位置钻有通孔11a，通孔11a和合金片14的双面用化学淀积和电镀方法镀上铜，得到如图10所示的双面包铜薄片21，其中数字15指用铜电镀形成的铜片。在双金属片13(由合金片14和铜片15构成)的每一面上制成一电路图模式，以制备如图11所示的双面电路板11。原先具有一在预定点处制成的通孔17a的粘结剂薄层17在热作用下加压粘合到带有如图12所示精确位置的通孔17a的双面电路板11的一侧。图12中的粘结剂薄层17与图7中的粘结层17相当。通孔17a填充有焊接胶，通过一金属掩模进行丝网印制形成如图13所示的焊料凸块18。分开制备的在预定点处有一通孔的双面电路板11被加热加压粘合到具有定位焊料凸块18的另一个双面电路板11上，这样得到如图7所示的整体上有四层的电路板，其中双面电路板11通过焊料18进行电路连接。
根据上述的实施例，电线导体，例如用铁镍基合金片14和铜片15制成的双金属片13，具有小热膨胀系数，这样多层电路板具有优良的可靠性。而且生产过程简单经济。
现在将参照例子对本发明进行非常详细的说明，但必须知道不能认为本发明限定在上述实施例。
                        实施例1
一种聚酰亚胺的前身涂漆(一种用对苯二胺和3，3，4，4-二苯四羧酸二酐在N-甲基吡咯烷酮中反应得的polyamic acid漆)被用于由镍铁(42/58％重量比)合金(热膨胀系数为5ppm/℃)制成的10um厚的金属片，干燥后，在氮气氛围下400℃温度处理一小时，形成10um厚的聚酰亚胺。得到的双层薄片被粘合到类似方法制备的另一双层薄片，聚酰亚胺层彼此相对，通过一个35um厚的聚酰亚胺粘结剂薄层(SPB-035A，由Nippon Steel Chemical Co.，Ltd生产)在200℃温度下作用40Kg/cm2的压力一小时，这样制备了一个三层薄片，然后用化学淀积和电镀方法将铜沉积到此三层薄片中每一面的合金片上直到沉积厚度为9um，这样制备了一个双面的包铜片。
                       实施例2
用与实施例1相同的方法制备一双面包铜片，除了改变金属片的合金成分为镍/铁为36/64％重量比(热膨胀系数为1.5ppm/℃)。
                       实施例3
用与实施例1相同的方法制备一双面包铜片，除了改变金属片的合金成分为镍/钴/铁为32/8/60％重量比(热膨胀系数为1.0ppm/℃)。
                       实施例4
用与实施例1相同的方法制备一双面包铜片，除了所用的聚酰亚胺粘结剂薄层包含摩尔比为50/40/10 PMDA、m-TLD和DDE。
                       实施例5
用与实施例1相同的方法制备一双面包铜片，除了所用的聚酰亚胺粘结剂薄层被30um厚的在其双面上具有一层35um厚的聚酰亚胺粘结剂薄层(SPB-035A)的镍/铁(42/58％重量比)合金层代替。
                       实施例6
用与实施例2相同的方法制备一双面包铜片，除了所用的聚酰亚胺粘结剂薄层被50um厚的在其双面上具有一层35um厚的聚酰亚胺粘结剂薄层(SPB-035A)的镍/铁(36/64％重量比)合金层代替。
                       实施例7
用与实施例1相同的方法制备一双面包铜片，除了所用的聚酰亚胺粘结剂薄层被200um厚的在其双面上具有一层35um厚的聚酰亚胺粘结剂薄层(SPB-035A)的氮化铝薄层(热膨胀系数为4.3ppm/℃)代替。
                       实施例8
用与实施例1相同的方法制备的具有如图10所示通孔的一个双面包铜片，除了具有0.2mm直径的通孔是穿过此三层薄片(在镀铜之前)在预定位置(见图9)钻的。在每一面上的铜片上形成一电路图模式以制备一如图11所示的双面电路板。具有事先在预定位置制造的直径为0.2mm通孔的一聚酰亚胺粘结剂薄层(SPB-035A)在180℃温度下加压30Kg/cm230分钟被压到此双面电路板的一侧，准确定位见图12。焊接胶(Sn8RA-3AMQ，由Nippon Sperior K.K生产，熔点为260℃)在粘结剂薄层上通过一金属掩模被丝网印制，并用焊接胶来填充通孔。在290℃温度下回流(reflow)之后，焊剂被冲洗掉形成如图13所示的焊接凸块。得到的带有焊接凸块的板与另一分开制备的具有定位通孔的双面电路板在200℃温度下，30Kg/cm2加压粘合一小时，得到一个四层电路板，其双面电路板通过焊接凸块电路连接。
对比例1：一种聚酰亚胺的前身漆(一种用对苯二胺和3，3，4，4-二苯四羧酸二酐在N-甲基吡咯烷酮中反应得的polyamic acid漆)被用于18um厚的轧制铜片，干燥后，在氮气氛围下400℃温度处理一小时，形成10um厚的聚酰亚胺层。得到的双层薄片被粘接到类似方法制备的另一双层薄片，聚酰亚胺层彼此相对，通过一个35um厚的聚酰亚胺粘结剂薄层(SPB-035A)在200℃温度下作用40Kg/cm2的压力一小时，这样制备了一个双面的包铜片。
对比例2：用与例8相同的方法制备的一个四层电路板，除了用环氧银胶代替焊接胶被丝网印制，并进行热固化形成凸块。
在实施例1到实施例7和对比例1中制备的双面包铜薄片的热膨胀系数在从室温(25℃)到200℃的温度范围内进行了测量。得到的结果见下表1。
表1：
热膨胀系数(PPM/℃)
    实施例1     7.0
    实施例2     4.2
    实施例3     3.5
    实施例4     5.8
    实施例5     5.5
    实施例6     3.0
    实施例7     5.0
    对比例1     17.0
从表1可明显看出，本发明的电路板具有非常小的热膨胀系数，证明适合于裸露芯片安装。
对实施例8和对比例1中得到的多层电路板进行热循环测试，以评价凸块连接的可靠性。结果，两个实施例中100％的凸块焊点在加热和加压粘合之后立即表现出满意的电路连接。在经过给定的从125℃×30分钟到-50℃×30分钟的500次热循环，实施例8中的100％的凸块焊点获得了电路连接，同时对比例2中10％的凸块焊点表现出电路连接故障。本发明的多层电路板现在被证明具有优良的可靠性。
当实施例8中对带有焊接胶的粘结薄层17的通孔17a的填充是用丝网印制进行时，它可能被调配器应用(dispenser application)或传输应用(transfer application)影响。
尽管本发明被详细的说明并参照了它的具体实施例，显然对于本领域技术人员，可在不背离本发明的精神和范围下做出不同的改变和修改。

Claims (5)

1.一种低热膨胀电路板，包括：一个在其上具有用于裸露芯片安装的电线导体的用有机聚合物制成的绝缘层，其中所说的电线导体是一在其上至少一侧具有铜层的铁镍基合金层。
2.如权利要求1所述的低热膨胀电路板，其中所说的绝缘层是用1，2，4，5-苯四酸二酐、m-联甲苯胺和二氨基二苯基醚制备的聚酰亚胺树脂所制。
3.如权利要求1所述的低热膨胀电路板，其中所说的绝缘层具有一用铁镍基合金或陶瓷材料制成的内核。
4.一种具有多个低热膨胀电路板的多层电路板，每个低热膨胀电路板包括一用有机聚合物制成的在其上具有用于裸露芯片安装的电线导体的绝缘层，其中所说的电线导体是一在其上至少一侧具有铜层的铁镍基合金层。
5.如权利要求4所述的多层电路板，其中多个的双面电路板是整体上层合的，粘结剂层被插在每个相邻电路板之间，粘结剂层在连接相邻上、下双面电路板的电线导体处具有通孔，通孔含有一用焊料制的导体，通过它相邻双面电路板的电线导体进行电路连接。
CN99107199A 1998-06-09 1999-06-09 低热膨胀电路板和多层电路板 Pending CN1239863A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10161108A JPH11354684A (ja) 1998-06-09 1998-06-09 低熱膨張配線基板および多層配線基板
JP161108/98 1998-06-09

Publications (1)

Publication Number Publication Date
CN1239863A true CN1239863A (zh) 1999-12-29

Family

ID=15728767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99107199A Pending CN1239863A (zh) 1998-06-09 1999-06-09 低热膨胀电路板和多层电路板

Country Status (6)

Country Link
US (1) US6258449B1 (zh)
EP (1) EP0964605A3 (zh)
JP (1) JPH11354684A (zh)
KR (1) KR20000006037A (zh)
CN (1) CN1239863A (zh)
TW (1) TW448709B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437988C (zh) * 2002-05-27 2008-11-26 株式会社日立制作所 多层电路板、多层电路板的制造工艺、用于多层电路的板以及电子装置
CN102342186A (zh) * 2009-03-09 2012-02-01 株式会社村田制作所 柔性基板
CN102349359A (zh) * 2009-03-09 2012-02-08 株式会社村田制作所 树脂布线基板
CN102420203A (zh) * 2011-11-16 2012-04-18 中国科学院金属研究所 微电子封装中焊料凸点/金属化层连接结构体及其应用

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060802A (ja) * 1999-08-19 2001-03-06 Sony Corp 回路素子基板と半導体装置及びその製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP4459360B2 (ja) * 2000-02-08 2010-04-28 マスプロ電工株式会社 回路基板およびその製造方法
US6660406B2 (en) * 2000-07-07 2003-12-09 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing printed wiring board comprising electrodeposited copper foil with carrier and resistor circuit; and printed wiring board comprising resistor circuit
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
US20040231141A1 (en) * 2001-07-06 2004-11-25 Masaru Nishinaka Laminate and its producing method
KR100726059B1 (ko) * 2002-01-23 2007-06-08 피닉스 프리시젼 테크날로지 코포레이션 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
TWI243751B (en) * 2003-10-21 2005-11-21 Park Electrochemical Corp Laminates having a low dielectric, low dissipation factor bond core and method of making same
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
DE102004058335A1 (de) * 2004-11-29 2006-06-14 Schulz-Harder, Jürgen, Dr.-Ing. Substrat
DE102005042554B4 (de) * 2005-08-10 2008-04-30 Curamik Electronics Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
JP2007245393A (ja) * 2006-03-14 2007-09-27 Toyobo Co Ltd 金属樹脂積層体
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
TWI333817B (en) 2006-08-18 2010-11-21 Advanced Semiconductor Eng A substrate having blind hole and the method for forming the blind hole
US20080131709A1 (en) * 2006-09-28 2008-06-05 Aculon Inc. Composite structure with organophosphonate adherent layer and method of preparing
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101089959B1 (ko) * 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
US9308709B2 (en) * 2013-06-06 2016-04-12 Fenwal, Inc. Bonding apparatus and method
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP6717238B2 (ja) * 2017-03-07 2020-07-01 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
KR102335537B1 (ko) * 2019-06-28 2021-12-07 주식회사 아모그린텍 박막 포일 및 박막 포일 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898595A (en) * 1970-11-02 1975-08-05 Cunningham Corp Magnetic printed circuit
US3786172A (en) * 1972-12-07 1974-01-15 Accra Point Arrays Corp Printed circuit board method and apparatus
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
JPS6167234A (ja) * 1984-09-10 1986-04-07 Matsushita Electric Ind Co Ltd 混成集積回路のリ−ド線の接続方法
JPS61212096A (ja) 1985-03-18 1986-09-20 株式会社日立製作所 多層配線板
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US5322976A (en) * 1987-02-24 1994-06-21 Polyonics Corporation Process for forming polyimide-metal laminates
JPS6416836A (en) 1987-07-13 1989-01-20 Kanegafuchi Chemical Ind Novel polyimide copolymer and polyamic acid copolymer and production thereof
US5120573A (en) * 1988-09-28 1992-06-09 Hitachi, Ltd. Process for producing metal/polyimide composite article
EP0399161B1 (en) * 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
JPH031552A (ja) * 1989-05-29 1991-01-08 Nippon Steel Corp Ｔａｂ用テープ
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JP3149070B2 (ja) * 1993-01-29 2001-03-26 電気化学工業株式会社 配線基板
JPH07297560A (ja) 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JPH085664A (ja) * 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法
JP3705370B2 (ja) 1995-04-11 2005-10-12 日立化成工業株式会社 多層プリント配線板の製造方法
JP3523952B2 (ja) * 1995-12-26 2004-04-26 日東電工株式会社 ポリイミド−金属箔複合フィルム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437988C (zh) * 2002-05-27 2008-11-26 株式会社日立制作所 多层电路板、多层电路板的制造工艺、用于多层电路的板以及电子装置
CN102342186A (zh) * 2009-03-09 2012-02-01 株式会社村田制作所 柔性基板
CN102349359A (zh) * 2009-03-09 2012-02-08 株式会社村田制作所 树脂布线基板
CN102349359B (zh) * 2009-03-09 2014-01-22 株式会社村田制作所 树脂布线基板
CN102420203A (zh) * 2011-11-16 2012-04-18 中国科学院金属研究所 微电子封装中焊料凸点/金属化层连接结构体及其应用
CN102420203B (zh) * 2011-11-16 2014-07-30 中国科学院金属研究所 微电子封装中焊料凸点/金属化层连接结构体及其应用

Also Published As

Publication number Publication date
EP0964605A2 (en) 1999-12-15
US6258449B1 (en) 2001-07-10
KR20000006037A (ko) 2000-01-25
TW448709B (en) 2001-08-01
EP0964605A3 (en) 2001-08-22
JPH11354684A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
CN1239863A (zh) 低热膨胀电路板和多层电路板
US6939738B2 (en) Component built-in module and method for producing the same
CN1282403C (zh) 多层布线板
KR100517009B1 (ko) 다층배선기판및이의제조방법
CA2053448C (en) Multilayer printed wiring board and process for manufacturing the same
US6323436B1 (en) High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
KR100276747B1 (ko) 접착층용 내열성 수지를 이용한 회로판
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
US6190493B1 (en) Thin-film multilayer wiring board and production thereof
US8044304B2 (en) Multilayer printed circuit board
KR20090127427A (ko) 다층 회로 기판 및 반도체 장치
KR20070084635A (ko) 다층 프린트 배선 기판 및 그 제조 방법
TW201233260A (en) Insulating substrate, metal clad laminate, printed wiring board and semiconductor device
US6042685A (en) Multiple wire printed circuit board and process for making the same
EP0981268A1 (en) Circuit board with an electronic component mounted thereon and multi-layer board
WO2004010751A1 (ja) 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置
JP2007258541A (ja) 配線基板の製造方法
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
JPH1187869A (ja) プリント配線板及びその製造方法
JP3071764B2 (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
TWI419636B (zh) 多層電路基板及半導體裝置
JPH11163525A (ja) 多層配線基板の製造方法
JP3600295B2 (ja) 印刷配線板の製造方法
KR20090065762A (ko) 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
JP2004214271A (ja) 片面積層配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication