WO2004010751A1 - 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置 - Google Patents

多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置 Download PDF

Info

Publication number
WO2004010751A1
WO2004010751A1 PCT/JP2003/006860 JP0306860W WO2004010751A1 WO 2004010751 A1 WO2004010751 A1 WO 2004010751A1 JP 0306860 W JP0306860 W JP 0306860W WO 2004010751 A1 WO2004010751 A1 WO 2004010751A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
multilayer wiring
dielectric constant
high dielectric
conductor
Prior art date
Application number
PCT/JP2003/006860
Other languages
English (en)
French (fr)
Inventor
Yasushi Shimada
Yoshitaka Hirata
Hiroyuki Kuriya
Kazuhisa Otsuka
Masanori Yamaguchi
Yuichi Shimayama
Ken Madarame
Etsuo Mizushima
Yuusuke Kondou
Kazunori Yamamoto
Original Assignee
Hitachi Chemical Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002259291A external-priority patent/JP4248827B2/ja
Priority claimed from JP2002259284A external-priority patent/JP3832406B2/ja
Priority claimed from JP2002324238A external-priority patent/JP2004158713A/ja
Application filed by Hitachi Chemical Co., Ltd. filed Critical Hitachi Chemical Co., Ltd.
Priority to AU2003242008A priority Critical patent/AU2003242008A1/en
Priority to US10/521,470 priority patent/US7239013B2/en
Publication of WO2004010751A1 publication Critical patent/WO2004010751A1/ja
Priority to US11/653,417 priority patent/US7592250B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • Patent application title MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE AND WIRELESS ELECTRONIC DEVICE Technical Field
  • the present invention relates to a multilayer wiring board having a capacitor, a method of manufacturing the same, and a semiconductor device having a semiconductor chip mounted on the multilayer wiring board and a wireless electronic device having the semiconductor device mounted thereon.
  • a multilayer wiring board using the technology of forming a dielectric layer by combining a high dielectric constant inorganic material and a resin material is economically superior because it does not have a high temperature sintering process or sputtering process.
  • a number of composite materials of resin with high dielectric constant have been proposed for multilayer wiring board applications using resin (for example, Journal 1 of Materials Science: Materiall E 1 ectronics No. 1 1 2 See pages 5 to 26).
  • the method of manufacturing a capacitor in a multilayer wiring board changes with forms of the material to be used,
  • the manufacturing method of the conventional multilayer wiring board Embedded CircuitCorporationFinalReport3-1 to 1 6 (refer to Nationala 1 C enterfor manufacturing sciences) and a method of manufacturing a multilayer wiring board using a high dielectric constant material having photosensitivity ("I. ow D i Electric Constant Materials ", Electronic Co nt and ech nology Kon ference (1 9 9 7) 7 3 9 to 7 4 4)
  • I. ow D i Electric Constant Materials Electronic Co nt and ech nology Kon ference (1 9 9 7) 7 3 9 to 7 4 .
  • a multilayer wiring board incorporating a capacitor using a resin composite material in which a high dielectric constant filler is highly filled as a high dielectric constant material in the case where capacitors are stacked as a core layer and the layer configuration is symmetrical, the core Although both sides of the layer must be patterned, capacitors using the above-mentioned resin composite material are prone to problems in breaking strength and processability, so it is necessary to pattern and laminate one side of the core layer, The cost is higher than the production of multilayer wiring boards. Further, in the above multilayer wiring board, when the insulating layer is a core layer, the warpage is small when the high dielectric constant material is laminated symmetrically with respect to the core layer, but the warpage is small when it is laminated asymmetrically.
  • capacitance which is an important characteristic of a capacitor, is proportional to the dielectric constant of the capacitor dielectric and inversely proportional to the dielectric thickness. That is, in order to increase the capacity of the capacitor with the same material, it is necessary to reduce the thickness of the high dielectric constant material. In the conventional method as shown in the above-mentioned document, when the high dielectric constant material is made thinner, the handleability is reduced and the manufacturing yield is poor. There is also a method of casting a high dielectric constant material onto a copper foil and using a copper foil with an adhesive, which is a build-up substrate material, but the inner layer circuit pattern filling property when laminated and integrated with the inner layer circuit board And thickness control was a major problem.
  • the capacitance which is an important characteristic of a capacitor, is also proportional to the counter electrode area of the capacitor. That is, in order to suppress the variation in capacity during manufacturing, it is necessary to reduce the variation in counter electrode area.
  • the metal foil covering the insulating layer is etched away in a desired pattern to face the previously formed electrode.
  • the area of the opposite electrode of the capacitor changes due to the etching variation of the metal foil, and the variation of the capacitor capacity occurs.
  • the variation in capacitor capacity due to the displacement of the opposite electrode has also been a problem.
  • the multilayer wiring board of the present invention comprises at least one insulating layer, a plurality of conductive layers, a nonconductive through hole electrically connecting the plurality of conductive layers, and at least one insulating layer containing a high dielectric constant material.
  • the first feature is that the thickness is 0. 1 to 30 m.
  • the multilayer wiring board of the present invention having the first feature, by thinning the high dielectric constant material layer to be the dielectric of the capacitor, regardless of the symmetry or asymmetry of the layer configuration, the warping of the multilayer wiring board can be obtained. This can be reduced, and further, since the capacitor can be incorporated in any layer except the core layer, the design freedom can be greatly improved. In addition, the cost can be reduced because only the minimum necessary capacitors are required. In addition, since the thickness of the high dielectric constant material is reduced, the capacitor capacity which is in inverse proportion to the thickness of the dielectric can be increased.
  • the multilayer wiring board of the present invention comprises at least one of a plurality of insulating layers, a plurality of conductor layers, a nonconductive through hole electrically connecting the plurality of conductor layers, and a high dielectric constant material.
  • a second feature is that the pattern surface and the filled insulating material surface are planarized.
  • the recesses between the conductor patterns are filled in advance with the insulating resin, and the high dielectric material layer is formed.
  • the high dielectric material layer can be thin and accurate in thickness, and the variation in capacitance of the capacitor can be reduced.
  • a capacitor comprising a high dielectric constant material of 20 to 100 at 25 ° C. and 1 MHz and forming an electrode on the upper and lower surfaces of the insulating layer;
  • a third feature is that the thickness of at least one side of the opposing electrodes is in the range of 1 to 18 ⁇ m.
  • the multilayer wiring board of the present invention having the third feature, by limiting the thickness of the conductor layer, the accuracy of the patterning can be improved, and the etching variation can be reduced. It also makes it possible to suppress dimensional variations.
  • a method of manufacturing a multilayer wiring board having capacitors formed by forming electrodes on the upper and lower surfaces of the insulating layer comprising the steps of: forming a conductor pattern including one of the electrodes; Filling and curing an insulating material different from the high dielectric constant material, flattening the surface of the conductor pattern and the recess between the conductor patterns by polishing, flattening the surface of the insulating material cured, semi-curing
  • a method of manufacturing a multilayer wiring board comprising the steps of: heating and laminating a metal foil provided with the high dielectric constant material in a state; and at least including:
  • the dielectric constant of a plurality of insulating layers, a plurality of conductor layers, a conductive hole electrically connecting the plurality of conductor layers, and at least one of the insulating layers is provided.
  • a capacitor comprising a high dielectric constant material of 20 to 100 at 25.degree. C. and 1 MHz and forming an electrode on the upper and lower surfaces of the insulating layer;
  • a manufacturing method wherein a pattern exposure area of a photosensitive resist is set to 1 to 250 cm 2 / time at the time of forming a conductor pattern, and the same substrate is exposed a plurality of times. Provide a way.
  • the present invention is manufactured by the above multilayer wiring board or the above manufacturing method.
  • the present invention provides a semiconductor device characterized in that a semiconductor chip is mounted on the multilayer wiring board.
  • the present invention also provides a wireless electronic device characterized in that the above-mentioned semiconductor device is mounted.
  • FIG. 1 is a cross-sectional view showing an embodiment of a multilayer wiring board of the present invention.
  • FIG. 2F is a cross-sectional view showing an example of a method of manufacturing a multilayer wiring board according to the present invention.
  • FIG. Fig. 3 Schematic diagram of the circuit board showing L, 1, and h required to obtain the curvature ⁇ .
  • FIG. 4 is a cross-sectional view showing the structure of a capacitor electrode produced according to Fig. 4 Examples 10 and 16 to 19.
  • FIG. 4 is a cross-sectional view showing the structure of a capacitor electrode produced according to Fig. 4 Examples 10 and 16 to 19.
  • FIG. 5 is a cross-sectional view showing the structure of a capacitor electrode produced according to Fig. 5 Example 1 1.
  • FIG. 5 is a cross-sectional view showing the structure of a capacitor electrode produced according to Fig. 5 Example 1 1.
  • FIG. 1 Sectional drawing which shows the structure of the capacitor electrode produced according to Fig. 6 Example 12.
  • FIG. 1 Sectional drawing which shows the structure of the capacitor electrode produced according to Fig. 6 Example 12.
  • FIG. 7 is a cross-sectional view showing a structure of a capacitor electrode manufactured according to Fig. 7 Example 13.
  • FIG. 7 is a cross-sectional view showing a structure of a capacitor electrode manufactured according to Fig. 7 Example 13.
  • FIG. 8 is a cross-sectional view showing a structure of a capacitor electrode manufactured according to Fig. 8 Example 14.
  • FIG. 8 is a cross-sectional view showing a structure of a capacitor electrode manufactured according to Fig. 8 Example 14.
  • FIG. 10 is a cross-sectional view showing the structure of a capacitor electrode manufactured according to Fig. 9 Example 15;
  • the schematic diagram which shows the horizontal distance which becomes shortest with each side surface of a capacitor electrode which has thickness of Fig.111-18 micrometers, and each side surface of the capacitor electrode which opposes this.
  • Fig. 3 is a schematic view showing a portion (hatched portion) which is not considered as the shortest horizontal distance of F i g. 1 3 F i g. 1 1; Preferred Embodiment for Carrying Out the Invention
  • the high dielectric constant material used for the capacitor of the multilayer wiring board of the present invention is a resin composition containing at least an insulating resin and a high dielectric constant filler.
  • the insulating resin is not particularly limited, but it is preferable to use an epoxy resin which can be used in a semi-cured state and which can provide a high dielectric constant material excellent in insulation after curing.
  • any epoxy resin may be used as long as it cures and exhibits an adhesive action, but an epoxy resin having a molecular weight of less than 5 000, more preferably less than 3 000, is preferably used.
  • the bifunctional epoxy resin include bisphenol A type or bisphenol F type resin and the like.
  • Bisphenol A type or Bisphenol F type liquid resin is commercially available from Yuka Shell Epoxy Co., Ltd. under the trade names of Epi coat 807, Epi coat 8 2 7 and Epi coat 8 28.
  • Dow Chemical Japan Ltd. is marketed under the trade names D.E.R.330, D.E.R.310, and D.E.R.361.
  • it is commercially available from Tohto Kasei Co., Ltd. under the trade names of YD 81 25 and YDF 8 170.
  • a polyfunctional epoxy resin may be added for the purpose of increasing the Tg, and examples thereof include a pheno / lenopolac epoxy resin, a cresol nopolac epoxy resin, and the like.
  • Phenol novolak epoxy resin Is commercially available from Nippon Kayaku Co., Ltd. under the trade name EP PN-201.
  • Creso 1 novolac epoxy resin is commercially available from Sumitomo Chemical Co., Ltd. under the trade names ES CN- 1 90 and ES CN- 1 5 5.
  • EOCN 1022 EOCN 1 025 EOCN 1 027.
  • a curing agent for curing the above-mentioned epoxy resin those which are usually used can be used, and it is not particularly limited.
  • hamamin, polyamide, acid anhydride, polysulfide, trifluoride examples thereof include bisphenyl, bisphenol F and bisphenol S which are compounds having two or more boron and hydroxyl hydroxyl groups in one molecule.
  • phenol nopolac resin which is phenol resin, bisphenol nopolac resin, taresol nopolac resin, or the like, because they are excellent in electrolytic resistance at the time of moisture absorption.
  • Preferred curing agents are Dainippon Ink and Chemicals, Inc., under the trade names Preofen LF 2882, Phenolite TD-2090, Phenolite TD-2 149, Phenolite VH 4 150, and Phenolite VH 4.1 70. It is commercially available.
  • the curing accelerator various imidazoles are preferably used.
  • the imidazole include 2-methylimidazole, 2-ethylimidazole 2-methylimidazole, 1-cyanoethyl-2-phenylimidazole, 1-cyanoethyl-2-phenylimidazolium trimelylate and the like.
  • Such imidazoles are commercially available from Shikoku Kasei Kogyo Co., Ltd. under the trade names of 2E4MZ, 2PZ-CN, and 2PZ-CNS.
  • high dielectric constant filler for example, barium titanate, strontium titanate, calcium titanate, magnesium titanate, lead titanate, titanium dioxide, barium zirconate, calcium zirconate, Lead zirconate and the like can be mentioned, and these may be used alone or in combination of two or more. In particular, it is preferable to use one having a relative dielectric constant of 50 or more. Preferably, one or more of the above-mentioned high dielectric constant fillers are blended in a weight ratio of 300 to 300 with respect to the insulating resin 100.
  • a weight average molecular weight having at least one functional group such as an epoxy group, an amide group, a carboxyl group, a cyanate group, and a hydroxy group. It is preferable to mix
  • blend high molecular weight resin which is 10,000 to 800,000.
  • the weight average molecular weight is 10,000 or more, the tackiness of the high dielectric constant material in the B-stage can be reduced and the flexibility upon curing can be improved.
  • the weight average molecular weight exceeds 800,000, it becomes difficult to uniformly disperse the high dielectric constant filler.
  • high molecular weight resin for example, phenoxy resin, high molecular weight epoxy resin, ultra high molecular weight epoxy resin, polyamide resin, functional group-containing reactive rubber and the like can be mentioned.
  • the above phenoxy resin is commercially available from Tohto Kasei Co., Ltd. under the trade name of Hinoto YP-40 and Hinoto YP-50. It is also marketed by Phoenix Associates under the product names PKHC, PKHH, and PKHJ.
  • the high molecular weight epoxy resin is a high molecular weight epoxy resin having a weight average molecular weight of 30,000 to 80,000, and an ultra high molecular weight epoxy resin having a weight average molecular weight of more than 80,000 (Japanese Patent Publication 7-5 6 1 No.
  • the above-mentioned polyamide resin is commercially available from Hitachi Chemical Co., Ltd. under the trade name KS 900 series.
  • C As the above-mentioned functional group-containing reactive rubber, a carboxyl group-containing acrylic resin is known as Imperial Chemical Industry Co., Ltd. Epoxy group-containing acrylic rubber is commercially available under the trade name HTR- 8 6 0 P under the trade name HTR- 8 6 0 P-3.
  • a dispersant may be added to the high dielectric constant material used in the present invention.
  • the dispersing agent that can be used, conventionally known non-silicone dispersing agents such as commercially available ones can be used without particular limitation.
  • the compounding amount may be appropriately determined by experiment.
  • the high dielectric constant material having the above composition is mixed with an organic solvent such as methyl ethyl ketone to form a varnish, which is applied to a metal foil, dried and formed into a B-staged sheet for use.
  • an organic solvent such as methyl ethyl ketone
  • the metal foil used here include copper and aluminum, and the thickness thereof is preferably in the range of 1 to 35 ⁇ m, and more preferably in the range of 1 to 12 ⁇ .
  • the thickness of at least one side of the metal foil to be a conductor pattern including opposing capacitor electrodes is in the range of 1 to 18 ⁇ m. Further, by not subjecting the metal foil to metal plating, it is possible to suppress an increase in thickness of the metal foil.
  • the melt viscosity at 120 ° C. of the B-stage state of the high dielectric constant material is preferably 100 to 200 Pa ⁇ S. If the minimum melt viscosity is lower than 100 Pa ⁇ S., The flow will be large, and the thickness variation will be large, and if it is higher than 20 0 Pa * S, the adhesiveness will be reduced.
  • the insulating resin to be used for the insulating layer in the portion other than the insulating layer containing the high dielectric constant material is not particularly limited, but it is preferable to use an insulating resin different from the high dielectric constant material. It is preferable that the resin be sequestered and that an inorganic filler be added to the resin. By reinforcing with the glass substrate, even if the thickness of the insulating layer is 150 m or more, the thickness control is easier than in the case where the glass substrate is not present. In addition, the addition of the inorganic filler can reduce the waviness of the surface due to the influence of the glass substrate, and can provide a multilayer wiring board having a smooth surface excellent in high frequency characteristics.
  • glass base materials to which a holding strength is added and to which an inorganic filler is added are MCL-E-679F and MCL-BE-67G (H) (The above, Hitachi Chemical Co., Ltd.) Ltd., product name) or CS— 3 35 5 S, C S- 33 5 7 S (The above, Copper-clad laminates such as those manufactured by Toshisho Kogyo Co., Ltd., GE A-679 F, GE A- 6 7 BE (H) (all manufactured by Hitachi Chemical Co., Ltd., trade name) ES-3 It is possible to use an interlayer adhesion insulating material such as 30 5 S (trade name, manufactured by Toshisho Kogyo Co., Ltd.).
  • the multilayer wiring board of the present invention can also have an inductor in combination with a capacitor.
  • the inductor is formed by etching the conductor layer, and is preferably formed on any one of the conductor patterns including the electrodes of the capacitor. Further, since the smaller the in-width of the conductor pattern, the higher the inductance density, the thickness of the inductor is preferably smaller than that of the other conductor layers, and the thickness is preferably 1 to 12 m.
  • the multilayer wiring board of the present invention may have a non-through hole which simultaneously penetrates at least one insulating layer containing a high dielectric constant material and an insulating layer adjacent thereto.
  • a conductor pattern having a line width of 300 ⁇ m or more is provided in the outermost conductor layer, and the thickness of the insulating layer adjacent to the outermost conductor layer is 150 ⁇ m or more. Is preferred.
  • the thickness of the high dielectric constant material layer in the multilayer wiring board of the present invention having the first feature is in the range of 0.1 to 30 m. This range is also effective for the multilayer wiring board of the present invention having the second and third features.
  • the multilayer wiring board of the present invention having the first feature may have an asymmetric layer structure having a capacitor in any layer except the core layer, but even in this case, the warp of the multilayer wiring board has a curvature at room temperature.
  • . is preferably 0 X 1 0- ram- 1 or less, 2. more preferably 4 X 1 O- mm- 1 or less, that 1. is 4 X 1 0- 4 mni- 1 below Particularly preferred.
  • the curvature ⁇ is the reciprocal of the radius when the wiring board 16 as shown in FIG.
  • the wiring board warps with a constant curvature, and the curvature on both sides is the same.
  • the longest length L of the wiring board represents the length of its diagonal, and in Equation 1, the linear distance 1 is used as its approximate value.
  • the amount of warp h represents the distance between the surface of the multilayer wiring board and the bottom surface of the end of the multilayer wiring board when the multilayer wiring board is placed on the horizontal surface of the table with the concave surface upward, and the value is l mm or less. It is preferable that it is 0.6 mm or less, more preferably 0.3 mm or less.
  • the concave portions between the conductor patterns of the multilayer wiring board of the present invention having the second feature are filled with an insulating resin, and the substrate surface on which the high dielectric constant material layer is formed is made flat beforehand.
  • the planarization is also effective for the multilayer wiring board of the present invention having the first and third features.
  • a conductor pattern including at least one electrode is in contact with three different insulating materials including a high dielectric constant material. That is, by using a third insulating material different from the insulating resin used for the insulating layer of the base material and the high dielectric constant material as the insulating material to be filled between the conductive patterns, a better capacitor can be obtained. it can. Furthermore, it is preferable to have a capacitor in any layer except for the core layer, and the variation in capacitance of the capacitor is less than 5% of the soil.
  • the method for manufacturing a multilayer wiring board according to the present invention having the second feature comprises the steps of: forming a conductor pattern including one of the electrodes of a capacitor; and filling the recess between the conductor pattern with an insulating material different from the high dielectric constant material; Curing, filling the surface of the conductor pattern by polishing and the space between the conductor patterns, curing It is characterized in that it comprises at least a step of flattening the surface of the insulating material and a step of heating and laminating a metal foil provided with a high dielectric constant material in a semi-cured state.
  • the method may further include the steps of: etching the metal foil to form a conductor pattern including the other of the electrodes of the capacitor; and forming an inductor on at least one conductor layer.
  • the thickness of at least one side of the opposing capacitor electrodes is 1 to 18 m. Due to possible positional deviation, the area of the opposing electrode in which the opposing electrodes overlap is reduced, and the electrode having a thickness of 1 to 18 ⁇ m opposes this in order to suppress the decrease in capacitance of the capacitor. It is preferable to be inside the outer periphery of the electrode. In other words, by making one of the electrodes larger than the range in which one of the electrodes can be displaced in the process, it is possible to eliminate the capacitance fluctuation due to the displacement.
  • the shortest horizontal distance between each side surface of the capacitor electrode having a thickness of 1 to 18 m and each side surface of the electrode opposed thereto is in the range of 50 to 100 ⁇ m. Is preferred. If the above horizontal distance is less than 50 ⁇ m, the possibility of reduction in the counter electrode area due to displacement of the electrode increases, and if it exceeds 100 ⁇ m, the size of the capacitor electrode becomes large. It is uneconomical because it leads to an increase in the size of the substrate. Note that
  • each side surface of the capacitor electrode 17 having a thickness of 1 to 18 ⁇ m in F ig .11 and each side surface of the capacitor electrode 18 opposite thereto is shown as a to (!
  • the wiring portion extending from one capacitor electrode and overlapping the opposing capacitor electrode is ignored.
  • the horizontal direction is the shortest between each side surface of the capacitor electrode having a thickness of 1 to 18 m and the outer peripheral portion of the conductive hole provided on the electrode for electrically connecting any conductor layers. It is preferable that the distances are respectively 100 ⁇ m or more. 1 to 1 8 when the horizontal distance is less than 100 ⁇ m.
  • the positional deviation between the electrode having a thickness of ⁇ m and the hole electrically connecting an arbitrary conductor layer increases the probability of occurrence of connection failure.
  • each of the side surfaces of the capacitor electrode 17 having a thickness of 1 to 18 ⁇ m in FIG. 12 is electrically connected to any conductor layer provided on the electrode.
  • Horizontal distance with the outer peripheral part of hole 1 9 is the shortest e ⁇ ! ! It is shown as.
  • an electrode having a thickness of 1 to 18 ⁇ m is formed by etching away an unnecessary portion of the conductor layer.
  • the capacitor electrode of the present invention can be formed by the additive method using plating or the semi-additive method, it is economically advantageous to form using the subtract method using etching. If this is the case, suppression of dimensional variations etc. can also be expected.
  • the pattern exposure area of the photosensitive resist is set to 1 to 250 cm 2 / time, and exposure is performed multiple times in the same substrate. It is characterized by
  • the exposure area per one time is less than 1 cm 2 , the number of exposures is increased, the manufacturing tactic becomes longer, and the cost increases.
  • the exposure area per one time exceeds 250 cm 2 , it becomes difficult to reduce the positional deviation of the pattern.
  • the exposure area is particularly preferable to set the exposure area at one time to 50 to 150 cm 2, and it is possible to obtain an optimum effect for reducing positional deviation and suppressing manufacturing tactics.
  • the divided exposure method in which the exposure area is reduced once and a plurality of exposures are performed, a pattern generated due to the expansion and contraction of the substrate is used in a large substrate used in the manufacture of a general multilayer wiring board. It becomes possible to reduce the positional deviation of the conductor pattern generated at the time of exposure to the positional deviation.
  • the method may further include the step of etching away unnecessary portions of the conductor layer to form a conductor pattern including a capacitor electrode.
  • the present invention further provides a semiconductor device in which a semiconductor chip is mounted on the multilayer wiring board described above.
  • a capacitor having a small variation in capacitance or a multilayer wiring board having a capacitor having a small variation in capacitance and an inductor having a high inductance density in the substrate it is possible to obtain a semiconductor device achieving both size reduction and weight reduction simultaneously.
  • a conductor pattern having a line width of 300 ⁇ m or more is provided in the outermost conductor layer
  • a multilayer wiring board is used in which the thickness of the insulating layer adjacent to the outermost conductor layer is 15 0 ⁇ m or more
  • the present invention further provides a wireless electronic device mounted with the aforementioned semiconductor device.
  • a wireless electronic device mounted with the aforementioned semiconductor device.
  • Bisphenol A type epoxy resin (YD- 8125 manufactured by Tohto Kasei Co., Ltd.) is used as an epoxy resin 6 6 parts by weight Cresol novolac epoxy resin (manufactured by Tohto Kasei Co., Ltd. YDCN- 7 0 3 3) 4 parts by weight, phenol nopolac resin as curing agent for epoxy resin (using Praiorban LF 2 8 8 2 manufactured by Dainippon Ink and Chemicals, Inc.) 6 3 parts by weight, phenoxy resin as high molecular weight resin (weight Average molecular weight 50,000, using Fueno Toto YP-50 manufactured by Toto Kasei Co., Ltd.) 24 parts by weight Curing accelerator 1-cyano-ethyl-2-fluoroimidazole (using Cuazole 2 PZ-CN) as a hardening accelerator 0.6 parts by weight, average particle diameter 1.5 ⁇ m as a high dielectric constant filler Barium Titania Filtrate (using B T 1 00 PR manufactured by Fuji Titanium
  • Bisphenol A type epoxy resin as epoxy resin (YD- 8 125 manufactured by Tohto Kasei Co., Ltd.) 6 6 parts by weight Cresol Nopolak type epoxy resin (YD CN manufactured by Tohto Kasei Co., Ltd.) Use 70 3)
  • Phenol novolak resin as a curing agent for epoxy resin (using LF 288 2 manufactured by Dainippon Ink and Chemicals, Inc.) 6 3 parts by weight, as a high molecular weight resin, polyamide polyimide represented by the following general formula 24 parts by weight of de-resin (weight average molecular weight 70,000), one
  • Curing accelerator 1 Curing accelerator 1Cyanoethyl-2-fluorodimethylimidazole (using Cuazole 2 PZ—CN) 0.6 parts by weight, high dielectric constant Barium titanate having an average particle diameter of 1.5 m as filler Filler (use BT-100 PR manufactured by Fuji Titanium Industry Co., Ltd.) 1 300 parts by weight and barium titanate filler with an average particle diameter of 0.6 ⁇ m (HP B T_1 manufactured by Fuji Titan Co., Ltd.) ) A mixture consisting of 400 parts by weight of a non-silicone dispersant (using B YK- W9010 manufactured by Bick Chemie Japan Co., Ltd.) 1 1.
  • melt viscosity of this B-stage high dielectric constant material sheet 2 at 120 ° C was measured using a Shimadzu flow tester CFT- 100 (trade name of Shimadzu Corporation), and the nozzle diameter of 2 mm ⁇ was fixed. It was 2 OOP a * S when measured with a tool. Also, with regard to a cured product cured at 170 ° C. for 1 hour, L CR meter YHP 4 225 A (Yokogawa Hyuret To Packard Co., Ltd., trade name) is used, at 25 ° C. and 1 MH Z As a result of calculating the dielectric constant from the impedance characteristic, it was 45.
  • Bisphenol A type epoxy resin (YD- 8125 manufactured by Tohto Kasei Co., Ltd.) is used as an epoxy resin 6 6 parts by weight, Cresol Nopolak type epoxy resin (YD CN- 703 manufactured by Tohto Kasei Co., Ltd.) use) 34 parts by weight, Phenolnopolak resin (using Priofen LF 28 82 manufactured by Dainippon Ink and Chemicals, Inc.) 6 as a curing agent for epoxy resin 6 3 parts by weight Phenoxy resin as a high molecular weight resin (weight average molecular weight 50,000, Toho 24 parts by weight of Futo Toto YP-50 manufactured by Kasei Co., Ltd., Hardening accelerator 1-cyanoethyl-2-phenylimidazole (using Cuazoyl 2 PZ- CN) as a curing accelerator 0.6 parts by weight, High A barium titanate titanate with an average particle diameter of 1.5 m (using BT-100 PR manufactured by Fuji Titanium Industry Co., Ltd
  • melt viscosity of this B-stage high dielectric constant material sheet 3 at 120 ° C was measured using a Shimadzu flow tester CFT- 100 type (brand name of Shimadzu Corporation) and a jig with a nozzle diameter of 2 mm. It was 1 50 Pa ⁇ S when it measured by. Also, for cured products cured at 170 ° C for 1 hour, impedance at 25 ° C and 1 MHz using L CR meter YHP 42 75A (Yokogawa Hyuretto Packard Co., product name) As a result of calculating the dielectric constant from the characteristics, it was 45.
  • Hardening accelerator 1-cyano-ethyl-2-fluoroimidazole using Cuazole 2 PZ-CN as a hardening accelerator 0.6 parts by weight, titanium with an average particle size of 1.5 m as a high dielectric constant filler Bulium titanate (Using B T _ 1 00 PR manufactured by Fuji Titanium Industry Co., Ltd.) 1 900 parts by weight Barium Titania Fila ichi (with an average particle diameter of 0.6 ⁇ m) HP manufactured by Fuji Titanium Industry Co., Ltd.
  • a methyl ethyl ketone is added to a composition comprising 550 parts by weight of BT-1 and a non-silicone dispersing agent (by using BYK-W9010 manufactured by BIC Chemie Japan Co., Ltd.) as a dispersant.
  • a non-silicone dispersing agent by using BYK-W9010 manufactured by BIC Chemie Japan Co., Ltd.
  • the mixture was stirred and mixed at 1 000 rpm for 1 hour using a bead mill, filtered through a 200 mesh cloth, and then vacuum degassed.
  • This resin varnish is applied onto a 12 ⁇ m thick electrodeposited copper foil (using GT S — 1 2 made by Furukawa Sirtox Oil Co., Ltd.) and dried by heating at 140 ° C. for 5 minutes.
  • a B-stage coated film of 25 ⁇ m was formed to prepare a high dielectric constant material sheet 4 provided with a copper foil.
  • melt viscosity of this B-stage high dielectric constant material sheet 4 at 120 ° C was measured using a Shimadzu flow tester CF T-100 type (trade name of Shimadzu Corporation), and the nozzle diameter of 2 mm ⁇ was fixed. It was 2 OOP a ⁇ S when measured with a tool.
  • impedance characteristics at 25 ° C and 1 MHz using L CR meter YHP 4 2 5 5 5 A (Yokogawa Hyuretsu Top Packard Co., Ltd., trade name) As a result of calculating the dielectric constant from the above, it was 70.
  • Bisphenol A type epoxy resin (YD- 8125 manufactured by Tohto Kasei Co., Ltd.) is used as an epoxy resin 6 6 parts by weight Cresol novolac epoxy resin (YD CN- 70 3 manufactured by Tohto Kasei Co., Ltd.) use)
  • Phenol novolak resin as curing agent for epoxy resin (Pliofen LF 28 8 2 manufactured by Dainippon Ink and Chemicals, Inc. 6) 3 parts by weight, high molecular weight resin, phenoxy resin (weight average molecular weight 50,000, using Tohto Kasei Co., Ltd., Pheno Toto YP-50), 24 parts by weight, hardening accelerator as curing accelerator 1-cyano-ethyl 2- 0.6 part by weight of phenylimidazole (using Cuazole 2 PZ—CN), barium titanate filler having an average particle diameter of 1.5 ⁇ m as a high dielectric constant filler (BT—1 00, manufactured by Fuji Titanium Industries Co., Ltd.) Using PR) 86 parts by weight, non-silicone dispersing agent (using B YK-W 900 1 made by Bick Chemie's Japan Co., Ltd.) as the dispersing agent 5.
  • the melt viscosity of the B-stage high dielectric constant material sheet 5 at 120 ° C. was measured using a Shimadzu flow tester CF T-100 type (brand name of Shimadzu Corporation) and a jig with a nozzle diameter of 2 mm. It was 100 P a ⁇ S when measured by. Also, with regard to a cured product cured at 170 ° C. for 1 hour, L CR meter YHP 42 75 A (Yokogawa Hyuretto Packard Co., trade name) is used, and at 25 ° C. and 1 MHz. As a result of calculating the dielectric constant from the impedance characteristic, it was 20.
  • thermosetting insulating material HRP-700 BA (Solar Ink Manufacturing Co., Ltd., trade name) 4 is filled in the drill holes of this substrate by screen printing, and heat treated at 170 ° C. for 60 minutes. Cured (F i g. 2 (d)). After polishing the substrate surface with a puff brush to remove excess insulating material, apply catalyst to this substrate, promote adhesion after promoting electroless copper plating, and approximately 15 / zm electroless copper plating on the substrate surface. Layer 5 was formed (F ig. 2 (e)).
  • photosensitive dry film H-9040 manufactured by Hitachi Chemical Co., Ltd., trade name
  • a conductor pattern etching resister including capacitor electrodes is formed on the surface of the substrate. It exposed by the make made EXM-1 350 B type automatic parallel exposure machine.
  • This substrate is developed with an aqueous solution of sodium carbonate, and then unnecessary tines are removed by etching with a ferric chloride solution, and the resist is peeled off with an aqueous solution of sodium hydroxide to form an inner layer having a circuit pattern including the lower electrode of the capacitor.
  • a circuit board was produced (F i g. 2 (f)).
  • the above-mentioned high dielectric constant material sheet 1 including the insulating layer 8 containing the high dielectric constant material and the copper foil 7 on one side of this circuit board is heated to 170 ° C. at a pressure of 1.5 MP a. Laminated and integrated under pressing conditions for 60 minutes (F ig. 2 (h)). After polishing this laminate with a puff brush, photosensitive dry film H -90 4 0 (Hitachi Chemical Industry Co., Ltd., trade name) is laminated on the copper foil of high dielectric constant material sheet 1, and the etching resist of the conductor pattern including the capacitor electrode is made on the surface of this substrate. It exposed with the Mfg. EXM-1 350 B-type automatic parallel exposure machine.
  • This substrate was developed with an aqueous solution of sodium carbonate, and then unnecessary copper was removed by etching with a ferric chloride solution, and the resist was peeled away with an aqueous solution of sodium hydroxide to form a conductor pattern including the upper electrode of the capacitor. (F ig. 2 (i)).
  • the circuit surface of this circuit board is subjected to a roughening treatment by a blackening treatment mainly composed of sodium hypochlorite and a reduction treatment mainly composed of dimethylaminopolan, (1) 3 5 ⁇ m Carrier Copper foil with thickness 3 ⁇ copper foil MT 3 5 S 3 (Mitsui Mining & Mining Co., Ltd., trade name) 9, (2) Thickness 80 0 ⁇ Filled with glass epoxy pre-predator GEA- 6 7 9 F (made by Hitachi Chemical Co., Ltd., trade name) Two 10 sheets, (3) Fig.
  • etching resist is formed in the necessary places such as pads and circuit patterns on the surface of the substrate, and unnecessary copper is added to the aqueous solution of ferric chloride. Removed by etching was used to form the outer circuit (F i g .2 (m) ).
  • Solder resist PSR-4000 AU S 5 (Solar Ink Mfg. Co., Ltd., trade name) was applied to the surface of this substrate for 30 m with a roll coater, dried and then exposed and developed to form solder resist 15 at the desired location.
  • a multilayer wiring board was obtained by the same process as in Example 1 except that the high dielectric constant material sheet 2 was used instead of the high dielectric constant material sheet 1.
  • a multilayer wiring board was obtained by the same process as in Example 1 except that the high dielectric constant material sheet 3 was used instead of the high dielectric constant material sheet 1.
  • a multilayer wiring board was obtained by the same process as in Example 1 except that the high dielectric constant material sheet 4 was used instead of the high dielectric constant material sheet 1.
  • a copper foil with an epoxy resin having a thickness of 80 ⁇ m of a dielectric material layer was used as the high dielectric material sheet, except that MC F 6 000 E (trade name, manufactured by Hitachi Chemical Co., Ltd.) was used.
  • a multilayer wiring board was obtained.
  • the multilayer wiring boards obtained in the above Examples 1 to 5 and Comparative Example 1 were cut into a size of 100 m ⁇ 10 10 mm to prepare test samples, and the amount of warpage was measured. Furthermore, the curvature was determined using the above-mentioned equation 1. Table the results Shown in 1.
  • the dielectric constant of the cured product of the high dielectric constant material is 20 to 1: 100 at 25 ° C. 1 MHz and the thickness is 0.1. It is a multilayer wiring board with built-in capacitors of 3 0 ⁇ m, and all the curvatures are less than 4.0 X 10 -4 mm- 1 , and the amount of warpage is also as small as l mm or less. On the other hand, in Comparative Example 1, Shimare , warpage curvature exceeds a 4. 0 X 1 0- 4 mm- 1 because the thickness of a 8 0 mu m high dielectric constant material be greater than 1 mm Oops.
  • Example 1 With respect to the multilayer wiring board obtained in Example 1, the variation in capacitor capacity and the formability were evaluated.
  • the method of measuring the capacitance of the capacitor and the method of evaluating its formability are as follows. '
  • impedance impedance analyzer 4 2 9 1 B (Agilent Technology Co., Ltd., trade name) 50 ⁇ coaxial cable SUCOFLEX 1 0 4/1 0 0 (S UHN ER, trade name)
  • the measurement system connected to the high-frequency signal measurement probe MICROPROBEACP 50 (GSG 250 type, trade name, manufactured by CAScade, Inc.) via) was used.
  • the electrode size of the capacitor was l mm x l mm, and the capacity of 1 GHz was measured.
  • the measurements are made at five power stations at the four corners and the center of the substrate. The capacity of the condenser was measured.
  • the formability was determined by cutting the produced multilayer wiring board into 10 mm x 30 mm, casting it with epoxy resin, polishing the cross section of the substrate, and evaluating whether there is any etc. in the multilayer wiring board. did. The case where there was no boyd was considered good, and the case where there was a boyd etc. was considered bad.
  • Example 2 With respect to the multilayer wiring board obtained in Example 2, the variation in capacitor capacity and the formability were evaluated in the same manner as in Example 6.
  • Example 3 With respect to the multilayer wiring board obtained in Example 3, the capacitor capacity variation and the formability were evaluated in the same manner as in Example 6.
  • Example 4 With respect to the multilayer wiring board obtained in Example 4, the capacitor capacity variation and the formability were evaluated in the same manner as in Example 6.
  • Example 5 With respect to the multilayer wiring board obtained in Example 5, the capacitor capacity variation and the formability were evaluated in the same manner as in Example 6.
  • multilayer wiring boards using the following high dielectric constant material sheets 6 to 10 are produced as in Examples 10 to 19 and Comparative Example 4 below, and displacement of capacitor electrodes of these multilayer wiring boards, dimensions Variation and variation in volume were evaluated.
  • Bisphenol A type epoxy resin (YD- 8125 manufactured by Tohto Kasei Co., Ltd.) is used as an epoxy resin 6 6 parts by weight, Cresol Nopolac type epoxy resin (YDCN- 7 0 3 manufactured by Tohto Kasei Co., Ltd.) 3) 4 parts by weight, phenol novolak resin as hardener for epoxy resin (Pliofen LF 2 8 8 2 manufactured by Dainippon Ink and Chemicals, Inc.) 6 3 parts by weight, phenoxy resin as high molecular weight resin ( Molecular weight 50,000, using Fueno Tote YP-50 manufactured by Toto Kasei Co., Ltd.) 2 4 Weight Part, Hardening accelerator 1-Sianoethyl- 2 -phenylyl midazole (using Cuazole 2 PZ-CN) as a curing accelerator 0.6 part by weight, high dielectric constant film as an average particle diameter of 1.5 ⁇ m 1 (Uses BT-1 00 PR made by Fuji Titanium Industry Co., Ltd.) 1 300 weight
  • the cured product obtained by curing this B-stage adhesive film at 170 ° C. for 1 hour was measured using a LCR meter YHP 4 2 75 A (Yokogawa Hewlett-Packard Co., Ltd., trade name) at 25 ° C., 1 MH
  • LCR meter YHP 4 2 75 A Yamagawa Hewlett-Packard Co., Ltd., trade name
  • a high dielectric constant material sheet 7 was obtained by the same process as 6).
  • the cured product obtained by curing this B-stage adhesive film at 170 ° C. for 1 hour was measured at 25 ° C., 1 MHB using LCR meter YH P 4 2 75 A (Yokogawa Hewlett Packard Co., trade name). As a result of calculating the dielectric constant from the impedance characteristic at z, it was 45.
  • the electrodeposited copper foil coated with adhesive varnish has a thickness of 18 ⁇ m.
  • a high dielectric constant material sheet 9 was obtained by the same process as the high dielectric constant material sheet 6 except that it was replaced with GT S-18 (manufactured by Foil Co., Ltd.).
  • the cured product obtained by curing this B-stage adhesive film at 170 ° C. for 1 hour was measured at 25 ° C. using LCR meter YH P 4 2 5 5 A (Yokogawa Hewlett-Packard Co., Ltd., trade name). As a result of calculating the dielectric constant from the impedance characteristic at 1 MHz, it was 45.
  • the cured product obtained by curing this B-stage adhesive film at 1 ° C for 1 hour is measured at 25 ° C using LCR meter YH P 4 2 5 5 A (Yokogawa Hewlett-Packard Co., Ltd., trade name). As a result of calculating the dielectric constant from the impedance characteristic at 1 MHz, it was 45.
  • the high dielectric constant material sheet 6 is used instead of the high dielectric constant material sheet 1 and the exposure when forming the upper electrode of the capacitor is replaced with the EXM-1 350 B type automatic parallel exposure machine made by Oak Manufacturing Co., Ltd. It was divided into 10 cm square patterns using a soda glass-based photomask using a UX-500 SC division projection exposure machine manufactured by SUSHI ELECTRIC CO., LTD. Both the upper and lower electrodes of A multilayer wiring board was obtained in the same manner as in Example 1 except that it was formed as 0 ⁇ 0.75 mm.
  • a sectional view of the capacitor 12 in the embodiment 10 is shown in FIG.
  • a multilayer wiring board was obtained in the same manner as in Example 10 except that the electrode size of the capacitor was formed to be upper electrode 1.0 ⁇ 0.75 mm and lower electrode 1.05 ⁇ 0.75 5 mm.
  • the A cross-sectional view of the capacitor 12 in Example 11 is shown in FIG.
  • a multilayer wiring board was obtained in the same manner as in Example 10 except that the electrode size of the capacitor was formed as upper electrode 1.0 ⁇ 0.75 mm and lower electrode 1.1 ⁇ 0.85 mm. .
  • a cross-sectional view of capacitor 12 in Example 12 is shown in FIG.
  • a multilayer wiring board was obtained in the same manner as in Example 10 except that the electrode size of the capacitor was formed as upper electrode 1.0 ⁇ 0.75 mm and lower electrode 1.2 ⁇ 0.95 mm. .
  • a cross-sectional view of the capacitor 12 in Example 13 is shown in FIG.
  • a multilayer wiring board was obtained in the same manner as in Example 10 except that the electrode size of the capacitor was formed to be upper electrode 1.0 ⁇ 0.75 mm and lower electrode 1.4 ⁇ 1.15 mm. .
  • a cross-sectional view of capacitor 12 in Example 14 is shown in FIG.
  • a multilayer wiring board was obtained in the same manner as in Example 10 except that the pattern was divided into 5 cm square and exposed when using the divided projection exposure apparatus.
  • a cross sectional view of the capacitor 12 in the embodiment 16 is shown in FIG.
  • a multilayer wiring board was obtained in the same manner as in Example 10, except that the pattern was divided into 15 cm square and exposed when using the divided projection exposure apparatus.
  • a cross-sectional view of capacitor 12 in Example 17 is shown in FIG. Example 1 8
  • a multilayer wiring board was obtained in the same manner as in Example 10 except that the high dielectric constant material sheet 8 was used instead of the high dielectric constant material sheet 6.
  • a cross sectional view of the capacitor 12 in the embodiment 18 is shown in FIG.
  • a multilayer wiring board was obtained in the same manner as Example 10 except that the high dielectric constant material sheet 9 was used instead of the high dielectric constant material sheet 6.
  • a cross sectional view of the capacitor 12 in the embodiment 19 is shown in FIG.
  • each capacitor portion was cut out and cast with an epoxy resin, and the cross section of the substrate was polished. Then, using a microscope with a scaler function (MX 50 made by OLYMPUS), the amount of displacement between the opposing electrodes of the capacitor and the area of the upper electrode are determined from the cross section. It was measured. The number of measurement samples is 12 for each multilayer wiring board. The results are shown in Table 3 and Table 4.
  • the multilayer wiring board of the present invention by thinning the high dielectric constant material layer to be the dielectric part of the capacitor, regardless of the asymmetry or asymmetry of the layer configuration, the warpage of the multilayer wiring board As a result, it is possible to reduce the design factor, and furthermore, since the capacitor can be built in any layer except the core layer, the design freedom can be greatly improved. Also, Costs can be reduced because only the minimum necessary capacitors are needed. In addition, since the thickness of the high dielectric constant material is reduced, the capacitance of the capacitor, which is inversely proportional to the thickness of the dielectric, can be increased.

Abstract

本発明は、容量ばらつきが小さなコンデンサを有し、かつ成型性の優れた多層配線板、該多層配線板の製造方法、該多層配線板に半導体チップを搭載した半導体装置、および該半導体装置を搭載した無線電子装置を提供する。

Description

明 細 書 多層配線板、 およびその製造方法、 ならびに半導体装置および無線電 子装置 技術分野
本発明は、 コンデンサを有する多層配線板おょぴその製造方法、 な らびに該多層配線板に半導体チップを搭載した半導体装置およぴ該半 導体装置を搭載した無線電子装置に関する。 背景技術
近年、 電子機器の発達にともない、 電子部品の高性能化に加えて、 小型化と軽量化の要求がますます厳しくなっている。 特に携帯電話に 代表される携帯無線電子機器においてはその利便性の追求からその要 求が顕著である。 このような背景から、 半導体チップや受動素子を効 率良く搭載するために、 多層配線板が用いられてきた。 これまでは、 配線ライン幅の細線化等の高密度配線化が主流であつたが、 実装する 部品点数を低減するためにコンデンサに代表される受動部品内蔵が求 められてきている。
多層配線板にコンデンサを内蔵化する技術としては、 高誘電率無機 材料を焼成して誘電体層を形成する技術、 高誘電率無機材料と樹脂材 料を複合化させて誘電体層を形成する技術 （例えば、 米国特許第 5 1 6 2 9 7 7号）、スパッタなどのプロセスを用いて薄膜の誘電体層を形 成する技術などが公知となっている。
高誘電率無機材料を焼成して誘電体層を形成する技術としては、 基 板絶縁材料と同時焼成するのに適した高誘電率材料を用いる例 （日本 国特許公開 5— 5 5 0 7 9号、 エレク トロ二タス実装学会誌第 4卷第 2号 1 4 5〜 1 4 9頁参照） があり、 また、 薄膜の誘電体層を形成す る技術としては、 半導体スパッタ技術を応用して樹脂基板中にコンデ ンサを内蔵化した例 （エレク トロ二タス実装学会誌第 4卷第 7号 5 9 6860
2
0〜 5 9 6頁参照） がある。
高誘電率無機材料と樹脂材料を複合化させて誘電体層を形成する技 術を用いた多層配線板は、 高温焼結工程やスパッタエ程がなく、 経済 的に優れている。 樹脂を用いた多層配線板用途に数多くの高誘電率無 機材料と樹脂との複合材料が提案されている （例えば、 J o u r n a 1 o f M a t e r i a l s S c i e n c e ： M a t e r l a l s i n E 1 e c t r o n i c s第 1 1卷 2 5 3〜 2 6 8頁参照）。 また、 コンデンサを多層配線板内に製造する方法は、 使用する材料の 形態によって異なるが、 例えば、 従来の多層配線板の製造法 （Emb e d d e d D e c o u p l i n g C a p a c i t a n c e P r o j e c t F i n a l R e p o r t 3— 1〜 6 (N a t i o n a 1 C e n t e r f o r M a n u f a c t u r i n g S c i e n c e s ) 参照） や感光性を有する高誘電率材料を用いた多層配線 板の製造法 （" I n t e g r a t i o n o f T h i n F i l m P a s s i v e C i r c u i t s U s i g H i g h/L o w D i e l e c t r i c C o n s t a n t Ma t e r i a l s ", E l e c t r o n i c C o mp o n e t s a n d T e c h n o l o g y C o n f e r e n c e ( 1 9 9 7 ) 7 3 9〜 7 4 4頁参 照） が挙げられる。
高誘電率材料として高誘電率フィラーを高充填した樹脂コンポジッ ト材を用いたコンデンサを内蔵してなる多層配線板において、 コンデ ンサをコア層として積層し、 その層構成を対称とした場合、 コア層の 両面をパターユングしなければならないが、 上記樹脂コンポジット材 を用いたコンデンサは破断強度および加工性に問題が生じ易いため、 コア層の片側ずつパターニングして積層しなければならず、 通常の多 層配線板の製造よりもコスト高となっていた。 また、 上記多層配線板 において、 絶縁層をコア層とした場合、 コア層に対して対称に高誘電 率材料を積層した場合にはその反りが小さいが、 非対称に積層した場 合には反りが大きくなつてしまうという問題があった。 すなわち、 コ ァ層を除く任意の層にコンデンサを配置して、 反り量の小さな多層配 線板を得ることは極めて困難なことであり、 したがって、 従来、 この 問題に対してはコンデンサをコア層に対して対称となるように設け、 その反りを小さくせざるを得なかった。
しかしながら、 高価な材料であるコンデンサを対称に配置、 積層し て反りを小さくする方法では、 余分にコンデンサが必要となり、 経済 的に好ましくない上、 多層配線板の設計自由度が制限される。
また、 コンデンサの重要な特性である容量は、 コンデンサの誘電体 の比誘電率に比例し、 誘電体厚みに反比例する。 すなわち、 同じ材料 でコンデンサの容量を大きくするためには、 高誘電率材料の厚みを薄 くする必要性が生じる。 上記文献で示されたような従来の方法では、 高誘電率材料を薄くすると取り扱い性が低下し、 製造歩留まりが悪か つた。 また、 ビルドアップ基板材料である接着剤付き銅箔のように、 高誘電率材料を銅箔にキャスティングして用いる方法もあるが、 内層 回路基板と積層一体化する際の内層回路パターンの充填性と厚み制御 が大きな問題であった。
また、 コンデンサの重要な特性である容量は、 コンデンサの対向電 極面積にも比例する。 すなわち、 製造時の容量ばらつきを抑制するた めには、 対向電極面積のばらつきを小さくすることが必要となる。 し かし、 高誘電率材料を含むものからなる絶縁層に対向するコンデンサ 電極の形成において、 該絶縁層を覆った金属箔を所望のパターンにェ ツチング除去して、 あらかじめ形成した電極と対向するコンデンサ電 極を形成する方法では、 金属箔のエッチングばらつきにより、 コンデ ンサの対向電極面積が変化し、 コンデンサ容量にばらつきが発生して しまうというが問題ある。 また、 対向電極のずれによるコンデンサ容 量のばらつきも問題となっていた。
さらに、受動素子を多用する高周波回路向け多層配線板においては、 コンデンサ以外の受動素子としてィンダクタを基板に効率良く内蔵す る技術も求められている。 さらに、 高周波回路向け多層配線板では、 伝送損失の低減も併せて求められている。 発明の開示
本発明の多層配線板は、 複数の絶縁層と、 複数の導体層と、 複数の 導体層を電気的に接続する導体化された非貫通穴と、 高誘電率材料を 含む少なく とも 1つの絶縁層の上下面に電極を形成してなるコンデン サと、を有する多層配線板であって、高誘電率材料硬化物の、 2 5 °C、 1 MH zにおける比誘電率が 2 0〜 1 0 0、 厚みが 0 . 1〜 3 0 m であることを第 1の特徴とするものである。
第 1の特徴を有する本発明の多層配線板によれば、 コンデンサの誘 電体となる高誘電率材料層を薄くすることで、 層構成の対称、 非対称 にかかわらず、 多層配線板の反りを低減することが可能であり、 さら には、 コア層を除く任意の層にコンデンサを内蔵させることができる ため設計自由度の大きな改善を図ることができる。 また、 必要最低限 のコンデンサのみで済むため、 コストを低減させることができる。 ま た、 高誘電率材料の厚みを薄くしたため、 誘電体厚みに反比例するコ ンデンサ容量を大きくすることができる。
また、 本発明の多層配線板は、 複数の絶縁層と、 複数の導体層と、 複数の導体層を電気的に接続する導体化された非貫通穴と、 高誘電率 材料を含む少なく とも 1つの絶縁層の上下面に電極を形成してなるコ ンデンサと、 を有する多層配線板であって、 電極を含む導体パターン 間の M部に高誘電率材料と異なる絶縁材料が充填され、 該導体パター ン表面と充填された絶縁材料表面とが平坦化されていることを第 2の 特徴とするものである。
従来のコンデンサ内蔵多層配線板においては、 導体パターン間の凹 部に絶縁樹脂を充填していないため、 高弾性である高誘電材料層の厚 みが厚くなり、 その結果、 コンデンサの容量ばらつきが大きくなる傾 向であったのに対して、 第 2の特徴を有する本発明の多層配線板によ れば、 上述のように導体パターン間の凹部をあらかじめ絶縁樹脂で充 填し、 高誘電材料層が形成される基板表面を平坦化するため、 高誘電 材料層を薄く、 かつ厚み精度良く設けることができ、 コンデンサの容 量ばらつきを小さくすることが可能となる。 また、 本発明の多層配線板は、 複数の絶縁層と、 複数の導体層と、 複数の導体層を電気的に接続する導体化された穴と、 少なく とも 1層 の絶縁層の比誘電率が 2 5 °C、 1 M H zにおいて 2 0〜 1 0 0の高誘 電率材料を含むものからなり、 該絶縁層の上下面に電極を形成してな るコンデンサと、 を有する多層配線板であって、 対向する電極の少な く とも片側の厚みが 1〜 1 8 μ mの範囲であることを第 3の特徴とす るものである。
第 3の特徴を有する本発明の多層配線板によれば、 導体層厚みを限 定することでパターユングの精度が向上し、 エッチングばらつきを低 減することができ、 さらには容量ばらつき、 位置ずれや寸法ばらつき をも抑制することが可能となる。
また、 本発明は、 複数の絶縁層と、 複数の導体層と、 前記複数の導 体層を電気的に接続する導体化された非貫通穴と、 高誘電率材料を含 む少なく とも 1つの前記絶縁層の上下面に電極を形成してなるコンデ ンサとを有する多層配線板の製造方法であって、 前記電極の一方を含 む導体パターンを形成する工程と、 前記導体パターン間の凹部に前記 高誘電率材料と異なる絶縁材料を充填、 硬化する工程と、 研磨により 前記導体パターンの表面と該導体パターン間の凹部に充填、 硬化ざれ た絶縁材料表面とを平坦にする工程と、 半硬化状態の前記高誘電率材 料を備えた金属箔を加熱積層する工程と、 を少なく とも含むことを特 徴とする多層配線板の製造方法を提供する。
また、 本発明は、 複数の絶縁層と、 複数の導体層と、 前記複数の導 体層を電気的に接続する導体化された穴と、 少なく とも 1層の前記絶 縁層の比誘電率が 2 5 °C、 1 M H zにおいて 2 0〜 1 0 0の高誘電率 材料を含むものからなり、 該絶縁層の上下面に電極を形成してなるコ ンデンサと、 を有する多層配線板の製造方法であって、 導体パターン 形成時、 感光性レジス トのパターン露光面積を l〜 2 5 0 c m 2 /回 として、—同一基板内に複数回露光することを特徴とする多層配線板の 製造方法を提供する。
また、 本発明は、 上記多層配線板または上記の製造方法により製造 された多層配線板に半導体チップが搭載されていることを特徴とする 半導体装置を提供する。
また、 本発明は、 上記半導体装置が搭載されたことを特徴とする無 線電子装置を提供する。
本出願は、 同出願人により先にされた日本国特許出願、 すなわち、
2 0 0 2— 2 0 9 6 3 9号（出願日 2 0 0 2年 7月 1 8日）、 2 0 0 2 一 2 0 9 6 5 0号（出願日 2 0 0 2年 7月 1 8日）、 2 0 0 2— 2 5 9 2 8 4号（出願日 2 0 0 2年 9月 4日）、 2 0 0 2— 2 5 9 2 9 1号（出 願日 2 0 0 2年 9月 4日）、 2 0 0 2— 3 2 4 2 3 8号（出願日 2 0 0 .2年 1 1月 7日） に基づく優先権主張を伴うものであって、 これらの 明細書を参照のためにここに組み込むものとする。 図面の簡単な説明
F i g . 1 本発明の多層配線板の一形態を示す断面図。
F i g . 2 本発明の多層配線板の製造方法の一例を示す断面図。 F i g . 3 曲率 κを求めるために必要な L、 1、 hを示す配線板 の模式図。
F i g . 4 実施例 1 0および 1 6〜 1 9により作製されたコンデ ンサ電極の構造を示す断面図。
F i g . 5 実施例 1 1により作製されたコンデンサ電極の構造を 示す断面図。
F i g . 6 実施例 1 2により作製されたコンデンサ電極の構造を 示す断面図。
F i g . 7 実施例 1 3により作製されたコンデンサ電極の構造を 示す断面図。
F i g . 8 実施例 1 4により作製されたコンデンサ電極の構造を 示す断面図。
F i g . 9 実施例 1 5により作製されたコンデンサ電極の構造を 示す断面図。
F i g . 1 0 比較例 4により作製されたコンデンサ電極の構造を 示す断面図。
F i g. 1 1 1〜 1 8 μ mの厚みを有するコンデンサ電極の各側 面と、 これに対向するコンデンサ電極の各側面との最短となる水平距 離を示す模式図。
F i g. 1 2 1〜 1 8 mの厚みを有するコンデンサ電極の各側 面と、 該電極上に設けられた穴の外周部との最短となる水平距離を示 す模式図。
F i g. 1 3 F i g. 1 1の最短となる水平距離として考慮しな い部分 （斜線部） を示す模式図。 発明を実施するための好ましい形態
本発明の多層配線板のコンデンサに用いる高誘電率材料は、 少なく とも絶縁樹脂および高誘電率充填材を含む樹脂組成物である。 該絶縁 樹脂としては、 特に限定されないが、 半硬化状態で用いることが可能 であり、 かつ硬化後には絶縁性の優れた高誘電率材料を提供すること ができるエポキシ樹脂を用いることが好ましい。
エポキシ樹脂としては、 硬化して接着作用を呈するものであればよ いが、 好ましくは二官能以上で、 分子量が 5 000未満、 より好まし くは 3 000未満のエポキシ樹脂を使用する。 二官能エポキシ樹脂と しては、 ビスフエノール A型またはビスフヱノール F型樹脂等が例示 される。 ビスフエノール A型またはビスフエノール F型液状樹脂は、 油化シェルエポキシ株式会社から、 ェピコート 80 7、 ェピコート 8 2 7、 ェピコート 8 28という商品名で市販されている。 また、 ダウ ケミカル日本株式会社からは、 D. E . R. 3 30、 D. E . R. 3 3 1、 D . E. R. 36 1 という商品名で市販されている。 さらに、 東都化成株式会社から、 YD 81 2 5、 YDF 8 1 70という商品名 で市販されている。
また、 高 T g化を目的に多官能エポキシ樹脂を加えてもよく、 例え ば、 フエノー/レノポラック型エポキシ樹脂、 クレゾールノポラック型 エポキシ樹脂等が例示される。 フエノールノボラック型エポキシ樹脂 は、 日本化薬株式会社から、 E P PN— 201 という商品名で市販さ れている。 クレゾ一ルノボラック型エポキシ樹脂は、 住友化学工業株 式会社から、 E S CN— 1 9 0、 E S CN— 1 9 5という商品名で巿 販されている。また、前記日本化薬株式会社から、 EOCN 1 01 2、 EOCN 1 025 EOCN 1 027という商品名で市販されている。 さらに、 前記東都化成株式会社から、 YDCN 701、 YD CN 70 2、YD CN 703、YDCN 704という商品名で市販されている。 また、 上記エポキシ樹脂を硬化させるための硬化剤としては、 通常 用いられているものを使用することができ、特に限定されず、例えば、 ァミン、 ポリアミ ド、 酸無水物、 ポリスルフイツ ド、 三弗化硼素及び フヱノール性水酸基を 1分子中に 2個以上有する化合物であるビスフ ェノ一ル八、 ビスフエノール F、 ビスフエノール S等が挙げられる。 特に吸湿時の耐電食性に優れるためフエノール樹脂であるフエノール ノポラック樹脂、 ビスフエノールノポラック樹脂またはタレゾールノ ポラック樹脂等を用いるのが好ましい。 好ましいとした硬化剤は、 大 日本インキ化学工業株式会社から、 プライォーフェン LF 2882、 フエノライ ト TD— 2090、 フエノライ ト TD— 2 1 49、 フエノ ライ ト VH4 150、 フエノライ ト VH4.1 70という商品名で市販 されている。
さらに、硬化剤とともに従来公知の硬化促進剤を用いることができ、 該硬化促進剤としては、各種ィミダゾール類を用いることが好ましい。 イミダゾールとしては、 例えば、 2—メチルイミダゾール、 2—ェチ ルー 4ーメチルイ ミダゾール、 1一シァノェチルー 2—フエ二ルイ ミ ダゾール、 1ーシァノエチルー 2—フエ-ルイミダゾリ ゥム トリメ リ テート等が挙げられる。 このようなイミダゾール類は、 四国化成工業 株式会社から、 2 E 4MZ、 2 P Z— CN、 2 P Z— CNSという商 品名で市販されている。
高誘電率充填材と しては、 例えば、 チタン酸バリ ウム、 チタン酸ス トロンチウム、 チタン酸カルシウム、 チタン酸マグネシウム、 チタン 酸鉛、 二酸化チタン、 ジルコン酸バリ ウム、 ジルコン酸カルシウム、 ジルコン酸鉛等を挙げることができ、 これらは単独でも二種以上併用 して用いてもよい。 特に比誘電率が 5 0以上のものを用いることが好 ましい。 また、 上記のような高誘電率充填材の一種以上を重量比で絶 縁樹脂 1 0 0に対して 3 0 0〜 3 0 0 0配合することが好ましい。
また、 本発明で用いる高誘電率材料の取り扱い性を向上させるため に、 エポキシ基、 アミ ド基、 カルボキシル基、 シァネート基、 ヒ ドロ キシ基等の少なく とも一種類の官能基を有する重量平均分子量が 1万 〜 8 0万である高分子量樹脂を配合することが好ましい。 重量平均分 子量が 1万以上であると Bステージにおける高誘電率材料のタック性 の低減や硬化時の可撓性を向上させることができる。 また、 重量平均 分子量が 8 0万を超えると高誘電率充填材を均一に分散することが困 難となる。 このような高分子量樹脂としては、 例えば、 フエノキシ樹 脂、 高分子量エポキシ樹脂、 超高分子量エポキシ樹脂、 ポリアミ ドィ ミ ド樹脂、 官能基含有反応性ゴムなどが挙げられる。 上記フエノキシ 樹脂は、 東都化成株式会社から、 フヱノ トー ト Y P— 4 0、 フヱノ ト ート Y P— 5 0という商品名で市販されている。 また、 フエノキシァ ソシエート社から、 P KHC、 P KHH、 P KH Jいう商品名で巿販 されている。 上記高分子量エポキシ樹脂は、 重量平均分子量が 3万〜 8万の高分子量エポキシ樹脂、 さらには、 重量平均分子量が 8万を超 える超高分子量エポキシ樹脂 （日本国特許公告 7— 5 9 6 1 7号、 日 本国特許公告 7— 5 9 6 1 8号、 日本国特許公告 7— 5 9 6 1 9号、 日本国特許公告 7— 5 9 6 2 0号、日本国特許公告 7— 6 4 9 1 1号、 日本国特許公告 7— 6 8 3 2 7号参照） があり、 何れも日立化成工業 株式会社で製造している。 上記ポリアミ ドイミ ド樹脂は、 日立化成ェ 業株式会社から K S 9 0 0 0シリーズという商品名で市販されている c 上記官能基含有反応性ゴムとしては、 カルボキシル基含有ァクリルゴ ムが帝国化学産業株式会社から、 HTR— 8 6 0 Pという商品名で、 エポキシ基含有ァクリルゴムが HTR— 8 6 0 P - 3という商品名で 市販されている。
さらに、 本発明で用いる高誘電率材料に分散剤を加えても良い。 用 いることのできる分散剤としては、 市販されている非シリコーン系の 分散剤など従来公知のものを用いることができ、 特に限定されない。 また、 その配合量は、 実験により適宜決定すればよい。
上記のような組成よりなる高誘電率材料は、 メチルェチルケトン等 の有機溶剤と混合してワニス状とし、 これを金属箔に塗布、 乾燥し、 Bステージ状態のシート状にして使用に供することが好ましい。 ここ で用いる金属箔としては、 例えば、 銅、 アルミなどが挙げられ、 その 厚さは、 1〜 3 5 μ mの範囲であることが好ましく、 1〜 1 2 μπιの 範囲であることがより好ましい。 ただし、 第 3の特徴を有する本発明 の多層配線板においては、 対抗するコンデンサ電極を含む導体パター ンとなる金属箔の、 少なく とも片側の厚みを 1〜 1 8 μ mの範囲とす る。 また、 該金属箔に金属めつきを施さないことにより、 金属箔厚み の増加を抑制することが可能となる。
また、 上記高誘電率材料の Bステージ状態の 1 20°Cにおける溶融 粘度は 1 00〜 2 00 P a · Sであることが好ましい。 最低溶融粘度 が 1 00 P a · S.よりも低い場合にはフローが大きいため厚みのばら つきが大きくなり、 20 0 P a * Sよりも高い場合には接着性が低下 する。
本発明において、 上記高誘電率材料を含む絶縁層以外の箇所の絶縁 層に用いる絶縁樹脂としては、 特 制限されないが、 高誘電率材料と 異なる絶縁樹脂を用いることが好ましく、 さらにはガラス基材で捕強 され、 かつ樹脂中に無機フィラーが添加されているものが好ましい。 ガラス基材で補強されることにより、 絶縁層の厚みが 1 5 0 m以上 であっても、 ガラス基材がない場合に比べて、 その厚み制御が容易で ある。 また、 無機フィラーが添加されることにより、 ガラス基材の影 響による表面のうねりが低減され、 高周波特性に優れた平滑な表面を 有する多層配線板を得ることができる。 ガラス基材で捕強され、 かつ 無機フィラーが添加されたものとしては、 市販のものとして、 MC L -E- 6 79 F, MCL-B E- 6 7 G (H) (以上、 日立化成工業株 式会社製、 商品名） や C S— 3 35 5 S、 C S- 33 5 7 S (以上、 利昌工業株式会社製、商品名）などの銅張積層板や GE A— 6 7 9 F、 GE A- 6 7 B E (H) (以上、 日立化成工業株式会社製、 商品名）、 E S - 3 30 5 S (利昌工業株式会社製、 商品名） などの層間接着絶 縁材料を使用できる。
また、 本発明の多層配線板は、 コンデンサと併せてインダクタをも 有しうる。 インダクタは導体層をエッチング処理して形成され、 好ま しくはコンデンサの電極を含む導体パターンのうちいずれか一方に形 成される。 また、 該インダクタは導体パターンの イン幅が細い方が インダクタンス密度が高くなるため、 他の導体層よりも厚みが薄く、 かつその厚みが 1〜 1 2 mであることが好ましい。
また、 本発明の多層配線板は、 高誘電率材料を含む少なく とも 1つ の絶縁層とこれに隣接する絶縁層とを同時に貫く非貫通穴を有してい てもよい。
また、 本発明の多層配線板は、 3 00 μ m以上のライン幅を有する 導体パターンを最外層導体層に備え、 さらに該最外導体層に隣接する 絶縁層の厚みが 1 50 μ m以上であることが好ましい。 ライン幅を 3 00 μ m以上にすることにより高周波回路において信号減衰を抑制す ることができ、 かつ絶縁層の厚みを 1 5 0 μ m以上にすることにより 特性インピーダンス低下を抑制することができる。
また、 第 1の特徴を有する本発明の多層配線板における高誘電率材 料層の厚みは、 0. 1〜 30 mの範囲とする。 当該範囲とすること は第 2および第 3の特徴を有する本発明の多層配線板に対しても有効 である。
第 1の特徴を有する本発明の多層配線板は、 コア層を除く任意の層 にコンデンサを有する非対称の層構成を有しうるが、 この場合におい ても多層配線板の反りは室温において曲率 4. 0 X 1 0— ram—1以下 であることが好ましく、 2. 4 X 1 O— mm—1以下であることがより 好ましく、 1. 4 X 1 0— 4mni— 1以下であることが特に好ましい。 ここで、 曲率 κは、 F i g. 3に示すような配線板 1 6を円弧の一 部とみなした場合の半径の逆数であり、 配線板の最長の長さ Lおよび 反り量 hから、 下記で表される関係式 （金沢工業大学 材料システム 研究所編「材料システム」第 20卷（200 2)、 p l 31 - p l 3 6) を用いて求めた値である。
8h
L2 ( ^ 12) + 4h
なお、 配線板は一定の曲率で反り、 その両側の曲率が同一であるも のと仮定する。 また、 配線板の最長の長さ Lは、 例えば、 四角形の配 線板であればその対角線の長さを表し、 式 1においては、 直線距離 1 をその近似値として用いる。 さらに、 反り量 hは、 多層配線板を水平 な台表面に凹面が上になるように置いたときの台表面と多層配線板端 部底面との距離を表し、 その値は l mm以下であることが好ましく、 0. 6 mm以下であることがより好ましく、 0. 3 5mm以下である ことが特に好ましい。
また、 第 2の特徴を有する本発明の多層配線板の導体パターン間の 凹部は、 絶縁樹脂で充填し、 あらかじめ高誘電率材料層が形成される 基板表面を平坦にしておく。 当該平坦化は第 1および第 3の特徴を有 する本発明の多層配線板に対しても有効である。
また、 少なく とも 1つの電極を含む導体パターンが高誘電率材料を 含む 3種類の異なる絶縁材料に接するようにすることが好ましい。 つ まり、 導体パターン間に充填する絶縁材料として、 基材の絶縁層およ び高誘電率材料に用いる絶縁樹脂と異なる第 3の絶縁材料を用いるこ とで、 より優れたコンデンサを得ることができる。 さらに、 コア層を 除く任意の層にコンデンサを有し、 かつコンデンサの容量ばらつきが 土 5 %未満であることが好ましい。
第 2の特徴を有する本発明の多層配線板の製造方法は、 コンデンサ の電極の一方を含む導体パターンを形成する工程と、 該導体パターン 間の凹部に高誘電率材料と異なる絶縁材料を充填、 硬化する工程と、 研磨により導体パターンの表面および該導体パターン間に充填、 硬化 された絶縁材料の表面を平坦にする工程と、 半硬化状態の高誘電率材 科を備えた金属箔を加熱積層する工程と、 を少なく とも含むことを特 徴としている。
また、 上記金属箔をエッチングして、 コンデンサの電極の他方を含 む導体パターンを形成する工程、 さらに、 少なく とも 1つの導体層に インダクタを形成する工程を含みうる。
さらに、 第 3の特徴の特徴を有する本発明の多層配線板では、 前述 の通り、 対抗するコンデンサ電極の少なく とも片側の厚みを 1〜 1 8 mとするが、 感光レジストのパターン露光時に発生しうる位置ずれ により、 対向する両電極が重なり合う部分である対向電極面積が減少 し、 コンデンサの容量が低下することを抑制するために、 1〜 1 8 μ mの厚みを有する電極がこれに対向する電極の外周より内側にあるこ とが好ましい。 つまり、 片側の電極を一方の電極が工程上位置ずれ得' る範囲よりも大きくすることで、 位置ずれによる容量変動を排除する ことが可能となる。
また、 1〜 1 8 mの厚みを有するコンデンサ電極の各側面と、 こ れに対向する電極の各側面との最短となる水平距離が、 それぞれ 5 0 〜 1 0 0 μ mの範囲であることが好ましい。 上記水平距離が 5 0 μ m 未満の場合、 電極の位置ずれによる対向電極面積の減少が発生する可 能性が高くなり、 また、 1 0 0 μ mを超える場合はコンデンサ電極の サイズが大きくなり、 基板の大型化を招くため不経済である。 なお、
F i g . 1 1に 1〜 1 8 ^ mの厚みを有するコンデンサ電極 1 7の各 側面と、 これに対向するコンデンサ電極 1 8の各側面との最短となる 水平距離が a〜（！として示されている。 ただし、 F i g . 1 3の配線 2 0の斜線部に示すような、 一方のコンデンサ電極から延びて、 対向 するコンデンサ電極と重なる配線部分については無視する。
また、 1〜 1 8 mの厚みを有するコンデンサ電極の各側面と、 該 電極上に設けられた、 任意の導体層間を電気的に接続する導体化され た穴の外周部との最短となる水平距離が、 それぞれ 1 0 0 μ m以上で あることが好ましい。 上記水平距離が 1 0 0 μ m未満では、 1 ~ 1 8 β mの厚みを有する電極と任意の導体層を電気的に接続する穴との位 置ずれにより、 接続不良が発生する確率が高くなる。 なお、 F i g . 1 2に 1〜 1 8 μ mの厚みを有するコンデンサ電極 1 7の各側面と、 該電極上に設けられた、 任意の導体層間を電気的に接続する導体化さ れた穴 1 9の外周部との最短となる水平距離が e〜！！として示されて いる。
. また、 1〜 1 8 μ mの厚みを有する電極が、 導体層の不要部分をェ ツチング除去することにより形成されることが好ましい。 勿論、 本発 明のコンデンサ電極は、 めっきを用いるアディティブ工法ゃセミアデ ィティブ工法によっても形成することが可能であるが、 エッチングを 用いるサブトラク ト工法で形成する方が経済的に有利であり、 位置ず れゃ寸法ばらつき等の抑制をも期待することができる。
また、 本発明の多層配線板を製造する方法として、 導体パターン形 成時、 感光性レジス トのパターン露光面積を 1〜 2 5 0 c m 2 /回と して、 同一基板内に複数回露光することを特徴とする。
特に、 前述の 1〜 1 8 μ mの厚みを有するコンデンサ電極を含む導 体パターンを形成する時には、 上記複数回の露光を行うことが好まし い。 1回の露光面積を 1 c m 2未満とすると露光回数が增加し、 製造 タク トが長くなつてコストが増加する。 一方、 1回の露光面積が 2 5 0 c m 2を超えるとパターンの位置ずれ低減が困難となる。 また、 1 回の露光面積を 1 0〜 2 0 0 c m 2とすることがより好ましく、 これ により位置ずれ低減と製造タク ト抑制の両立が容易となる。 さらに、 1回の露光面積を 5 0〜 1 5 0 c m 2とすることが特に好ましく、 位 置ずれ低減および製造タク ト抑制に対して最適な効果を得ることがで きる。 このように 1回の露光面積を小さく して複数回露光を行う分割 露光方式を用いることにより、 通常の多層配線板製造で用いる大型基 板において、 基板の伸縮などに起因して発生するパターンの位置ずれ に対し、 露光時に発生する導体パターンの位置ずれを低減させること が可能となる。
また、上記製造方法において、感光性レジストのパターン露光時に、 ソーダガラスなどの無機物を基材とするフォ トマスクを使用すること が好ましい。 これにより感光性レジス トの露光 .現像後パターン精度 が向上し、 コンデンサ電極を含む導体パターン精度を向上するもので ある。
さらに、 導体層の不要部分をエッチング除去してコンデンサ電極を 含む導体パターンを形成する工程をも含みうる。
本発明は、 これまで述べてきた多層配線板に半導体チップを搭載し た半導体装置をさらに提供する。 容量ばらつきの小さなコンデンサ、 または容量ばらつきの小さなコンデンサとィンダクタンス密度の高い インダクタを基板内に有する多層配線板を用いることにより、 小型化 と軽量化を同時に達成した半導体装置を得ることができる。 また、 3 0 0 μ m以上のライン幅を有する導体パターンを最外層導体層に備え. さらに該最外導体層に隣接する絶縁層の厚みが 1 5 0 μ m以上である 多層配線板を用いることにより、 高周波減衰が小さく、 特性インピー ダンス不整合による反射ノイズも小さい半導体装置を得られる。
本発明は、 前述の半導体装置を搭載した無線電子装置をさらに提供 する。 小型軽量な半導体装置を用いることにより、 無線電子装置の小 型軽量化が図られる。 また、 高周波特性に優れた無線電子装置を得る ことも可能となる。
以下、 本発明の多層配線板おょぴその製造方法について、 実施例を 参照してより詳細に説明するが、 本発明はこれに限定されるものでは ない。
高誘電率材料シート 1
エポキシ樹脂としてビスフエノール A型エポキシ樹脂 （東都化成株 式会社製の Y D— 8 1 2 5を使用） 6 6重量部、 クレゾールノボラッ ク型エポキシ樹脂 （東都化成株式会社製の Y D C N— 7 0 3を使用） 3 4重量部、 エポキシ樹脂の硬化剤としてフエノールノポラック樹脂 (大日本インキ化学工業株式会社製のプライオーブヱン L F 2 8 8 2 を使用） 6 3重量部、 高分子量樹脂としてフエノキシ樹脂 （重量平均 分子量 5万、 東都化成株式会社製のフエノ トート Y P— 5 0を使用） 24重量部、 硬化促進剤として硬化促進剤 1ーシァノエチルー 2—フ ヱ-ルイミダゾール （キュアゾール 2 P Z— CNを使用） 0. 6重量 部、 高誘電率充填材として平均粒径 1. 5 μ mのチタン酸バリウムフ イラ一 （富士チタン工業株式会社製の B T_ 1 00 PRを使用） 8 6 0重量部、 分散剤として非シリ コーン系分散剤 （ビックケミー ·ジャ パン株式会社製の B YK— W 90 1 0を使用） 5. 4重量部からなる 組成物に、 メチルェチルケトンを加えてビーズミルを用いて 1 000 回転/分で 1時間撹拌混合し、 200メ ッシュのナイロン布でろ過し た後に真空脱気した。 この樹脂ワニスを、厚さ 1 2 μ mの電解銅箔（古 河サーキットフオイル株式会社製の G T S _ 1 2を使用）上に塗布し、 140°Cで 5分間加熱乾燥して、 膜厚が 5 μ mの Βステージ状態の塗 膜を形成し、 銅箔を備えた高誘電率材料シート 1を作製した。
この Bステージ状態の高誘電率材料シー ト 1の 1 20°Cの溶融粘度 を島津フローテスター CFT_ 1 00型 （株式会社島津製作所、 商品 名） を用い、 2 mm φのノズル径の治具で測定したところ、 1 00 P a · Sであった。また、 1 70°Cで 1時間硬化させた硬化物について、 L CRメータ YHP 42 7 5 A (横河ヒユーレツ トパッカード株式会 社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピーダンス特性 から誘電率を算出した結果、 20であった。
高誘電率材料シート 2
エポキシ樹脂としてビスフエノール A型エポ^シ樹脂 （東都化成株 式会社製の YD— 8 1 2 5を使用） 6 6重量部、 クレゾールノポラッ ク型エポキシ樹脂 （東都化成株式会社製の YD CN— 70 3を使用）
34重量部、 エポキシ樹脂の硬化剤としてフエノールノボラック榭脂 (大日本ィンキ化学工業株式会社製のプライォーフヱン L F 288 2 を使用） 6 3重量部、 高分子量樹脂として、 下記の一般式に示される ポリアミ ドイミ ド樹脂 （重量平均分子量 7万） 24重量部、 一
ゝ II
硬化促進剤として硬化促進剤 1一シァノエチルー 2—フヱ二ルイ ミダ ゾール （キュアゾール 2 P Z— C Nを使用） 0. 6重量部、 高誘電率 充填材として平均粒径 1. 5 mのチタン酸バリウムフィラー （富士 チタン工業株式会社製の BT— 1 00 PRを使用） 1 300重量部お よび平均粒径 0. 6 μ mのチタン酸バリウムフィラー （富士チタンェ 業株式会社製の HP B T_ 1を使用） 40 0重量部、 分散剤として非 シリコーン系分散剤 （ビックケミー · ジャパン株式会社製の B YK— W90 1 0を使用） 1 1. 2重量部からなる組成物に、 メチルェチル ケトンを加えて小型攪拌脱泡装置を用いて 1 0分攪拌脱泡した後に 2 0 0メッシュのナイ口ン布でろ過した。 この樹脂ワニスを、 厚さ 1 2 μ mの電解銅箔 （古河サーキットフオイル株式会社製の GT S - 1 2 を使用） 上に塗布し、 1 40°Cで 5分間加熱乾燥して、 膜厚が 1 0 μ mの Βステージ状態の塗膜を形成し、 銅箔を備えた高誘電率材料シー ト 2を作製した。
この Bステージ状態の高誘電率材料シー ト 2の 1 2 0°Cの溶融粘度 を島津フローテスター C F T— 1 00型 （株式会社島津製作所、 商品 名） を用い、 2 mm φのノズル径の治具で測定したところ、 2 O O P a * Sであった。また、 1 70°Cで 1時間硬化させた硬化物について、 L CRメータ YHP 4 2 7 5 A (横河ヒユーレツ トパッカード株式会 社、 商品名） を用い、 2 5°C、 1 MH Zにおけるインピーダンス特性 から誘電率を算出した結果、 45であった。
高誘電率材料シート 3
エポキシ樹脂としてビスフエノール A型エポキシ樹脂 （東都化成株 式会社製の YD— 8 1 2 5を使用） 6 6重量部、 クレゾールノポラッ ク型エポキシ樹脂 （東都化成株式会社製の YD CN— 703を使用） 34重量部、 エポキシ樹脂の硬化剤としてフエノールノポラック樹脂 (大日本インキ化学工業株式会社製のプライォーフェン LF 28 82 を使用） 6 3重量部、 高分子量樹脂としてフエノキシ樹脂 （重量平均 分子量 5万、 東都化成株式会社製のフヱノ トート YP— 5 0を使用） 24重量部、 硬化促進剤として硬化促進剤 1ーシァノエチルー 2—フ ェニルイミダゾール （キュアゾ一ル 2 P Z— CNを使用） 0. 6重量 部、 高誘電率充填材として平均粒径 1. 5 mのチタン酸バリ ウムフ イラ一 （富士チタン工業株式会社製の B T— 1 00 PRを使用） 1 3 00重量部および平均粒径 0. 6 μ πιのチタン酸バリゥムフイラ一（富 士チタン工業株式会社製の HP B T— 1を使用） 40 0重量部、 分散 剤として非シリコーン系分散剤 （ビックケミー ' ジャパン株式会社製 の B YK— W 90 1 0を使用） 1 1. 2重量部からなる組成物に、 メ チルェチルケトンを加えてビーズミルを用いて 1 00 0回転 Z分で 1 時間撹拌混合し、 200メッシュのナイ口ン布でろ過した後に真空脱 気した。 この樹脂ワニスを、 厚さ 1 2 μ inの電解銅箔 （古河サーキッ トフオイル株式会社製の GT S— 1 2を使用） 上に塗布し、 140°C で 5分間加熱乾燥して、 膜厚が 1 0 μ mの Bステージ状態の塗膜を形 成し、 銅箔を備えた高誘電率材料シート 3を作製した。
この Bステージ状態の高誘電率材料シート 3の 1 2 0°Cの溶融粘度 を島津フローテスター C F T— 1 00型 （株式会社島津製作所、 商品 名） を用い、 2 mm φのノズル径の治具で測定したところ、 1 5 0 P a · Sであった。また、 1 70°Cで 1時間硬化させた硬化物について、 L CRメータ YHP 42 7 5A (横河ヒユーレツトパッカード株式会 社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピーダンス特性 から誘電率を算出した結果、 45であった。
高誘電率材料シート 4
エポキシ樹脂としてビスフエノール A型エポキシ樹脂 （東都化成株 式会社製の YD— 8 1 2 5を使用） 66重量部、 クレゾールノボラッ ク型エポキシ樹脂 （東都化成株式会社製の YD CN— 703を使用） 34重量部、 エポキシ樹脂の硬化剤としてフヱノールノポラック樹脂 (大日本ィンキ化学工業株式会社製のプライォーフェン L F 28 8 2 を使用） 6 3重量部、 高分子量樹脂としてフエノキシ榭脂 （重量平均 分子量 5万、 東都化成株式会社製のフ ノ トート YP— 50を使用）
24重量部、 硬化促進剤として硬化促進剤 1ーシァノエチルー 2—フ ヱ-ルイミダゾール （キュアゾール 2 P Z— CNを使用） 0. 6重量 部、 高誘電率充填材として平均粒径 1. 5 mのチタン酸バリ ウムフ イラ一 （富士チタン工業株式会社製の B T_ 1 00 P Rを使用） 1 9 00重量部おょぴ平均粒径 0.6 μ mのチタン酸バリウムフイラ一（富 士チタン工業株式会社製の HP B T— 1を使用） 550重量部、 分散 剤として非シリコーン系分散剤 （ビックケミー . ジャパン株式会社製 の B YK— W90 1 0を使用） 1 5. 9重量部からなる組成物に、 メ チルェチルケトンを加えてビーズミルを用いて 1 000回転/分で 1 時間撹拌混合し、 200メッシュのナイ口ン布でろ過した後に真空脱 気した。 この樹脂ワニスを、 厚さ 1 2 μ mの電解銅箔 （古河サーキッ トフオイル株式会社製の GT S _ 1 2を使用） 上に塗布し、 1 40°C で 5分間加熱乾燥して、 膜厚が 2 5 μ mの Bステージ状態の塗膜を形 成し、 銅箔を備えた高誘電率材料シート 4を作製した。
この； Bステージ状態の高誘電率材料シート 4の 1 20°Cの溶融粘度 を島津フローテスター CF T— 1 00型 （株式会社島津製作所、 商品 名） を用い、 2 mm φのノズル径の治具で測定したところ、 2 O O P a · Sであった。また、 1 70°Cで 1時間硬化させた硬化物について、 L CRメータ YHP 427 5 A (横河ヒユーレツ トパッカード株式会 社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピーダンス特性 から誘電率を算出した結果、 70であった。
高誘電率材料シート 5
エポキシ樹脂としてビスフヱノール A型エポキシ樹脂 （東都化成株 式会社製の YD— 8 1 2 5を使用） 6 6重量部、 クレゾールノボラッ ク型エポキシ樹脂 （東都化成株式会社製の YD CN— 70 3を使用）
34重量部、 エポキシ樹脂の硬化剤としてフエノールノボラック樹脂 (大日本ィンキ化学工業株式会社製のプライォーフェン L F 28 8 2 を使用） 6 3重量部、 高分子量樹脂としてフエノキシ樹脂 （重量平均 分子量 5万、 東都化成株式会社製のフエノ トート YP— 50を使用） 24重量部、 硬化促進剤として硬化促進剤 1ーシァノエチルー 2—フ ェニルイミダゾール （キュアゾール 2 P Z—CNを使用） 0. 6重量 部、 高誘電率充填材として平均粒径 1. 5 μ mのチタン酸バリウムフ イラ一 （富士チタン工業株式会社製の B T— 1 00 PRを使用） 8 6 0重量部、 分散剤として非シリ コーン系分散剤 （ビックケミー ' ジャ パン株式会社製の B YK—W 9 0 1 0を使用） 5. 4重量部からなる 糸且成物に、 メチルェチルケトンを加えてビーズミルを用いて 1 000 回転/分で 1時間撹拌混合し、 200メ ッシュのナイロン布でろ過し た後に真空脱気した。 この樹脂ワニスを、厚さ 1 2 μ mの電解銅箔（古 河サーキッ トフオイル株式会社製の GT S - 1 2を使用）上に塗布し、 1 40°Cで 5分間加熱乾燥して、 膜厚が 3 0 mの Bステージ状態の 塗膜を形成し、 銅箔を備えた高誘電率材料シート 5を作製した。
この Bステージ状態の高誘電率材料シート 5の 1 20 °Cの溶融粘度 を島津フローテスター CF T— 1 00型 （株式会社島津製作所、 商品 名） を用い、 2 mm φのノズル径の治具で測定したところ、 1 00 P a · Sであった。また、 1 70°Cで 1時間硬化させた硬化物について、 L CRメータ YHP 42 7 5 A (横河ヒユーレツトパッカード株式会 社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピーダンス特性 から誘電率を算出した結果、 20であった。
実施例 1
F i g. 2 (a) に示すような基材 1の両面に厚み 3 mの銅箔 2 が積層された板厚 0. 2mm、 基板サイズ 500 X 3 3 3 c mの両面 銅箔張ガラスエポキシ積層板 MC L— E— 6 79 F (日立化成工業株 式会社製、商品名）に所望のドリル穴明けを行った（F i g. 2 (b))0 超音波洗浄とアル力リ過マンガン酸液で炭化した樹脂カスを除去後、 この基板に触媒を付与して、 密着促進化後無電解銅めつきを行い、 ド リル穴内壁と銅箔表面に約 1 5 μ mの無電解銅めつき層 3を形成した (F i g. 2 (c))。 この基板表面に次亜塩素酸ナトリウムを主成分 とする黒化処理と、 ジメチルァミノポランを主成分とする還元処理に よって、 粗化処理を行った。 この基板のドリル穴内にスク リーン印刷 によりペース トタイプの熱硬化型絶縁材料 HR P - 7 00 B A (太陽 インキ製造株式会社、 商品名） 4を充填し、 1 70°Cで 6 0分間の熱 処理により硬化させた （F i g. 2 (d))。 基板表面をパフブラシに より研磨し、 余分な絶縁材料を除去した後、 この基板に触媒付与、 密 着促進化後無電解銅めつきを行い、 基板表面に約 1 5 /zmの無電解銅 めっき層 5を形成した （F i g. 2 (e))。 この基板をパフブラシで 研磨後、 感光性ドライフィルム H— 9040 (日立化成工業株式会社 製、 商品名） をラミネートし、 この基板表面にコンデンサ電極を含む 導体パターンのエッチングレジス トを、 株式会社オーク製作所製 E X M— 1 3 50 B型自動平行露光機にて露光した。 この基板を炭酸ナト リゥム水溶液にて現像した後、 塩化第二鉄液にて不要な錮をエツチン グ除去し、 水酸化ナトリゥム水溶液にてレジスト剥離してコンデンサ の下部電極を含む回路パターンを有する内層回路板を作製した （F i g. 2 ( f ))。
次に、 この内層回路板表面にロールコータを用いてペース トタイプ の熱硬化型絶縁材料 HRP— 700 B A (太陽インキ製造株式会社、 商品名） 6を基板絶縁層表面から約 40 μ m、 導体パターン表面から 約 5 111塗布し、 1 70°Cで 60分間の熱処理により硬化させた。 こ の基板をパフブラシにより導体パターン表面が現れるまで研磨し、 余 分な絶縁材料を除去して内層回路板の平坦化を行った （F i g . 2 (g))。 内層回路板表面の凹凸は 3 m以下であった。 その後、 この 回路板の回路表面に次亜塩素酸ナトリゥムを主成分とする黒化処理と、 ジメチルァミノボランを主成分とする還元処理によって、 粗化処理を 行った。
次に、 この回路板の片面に高誘電率材料を含む絶縁層 8と銅箔 7を 備える前述の高誘電率材料シート 1を温度 1 70°C、 圧力 1. 5 MP a、 加熱加圧時間 6 0分のプレス条件で積層一体化した （F i g . 2 (h))。 この積層体をパフブラシで研磨後、 感光性ドライフィルム H - 9 0 4 0 (日立化成工業株式会社製、 商品名） を高誘電率材料シー ト 1の銅箔上にラミネートし、 この基板表面にコンデンサ電極を含む 導体パターンのエッチングレジストを、 株式会社オーク製作所製 E X M— 1 3 5 0 B型自動平行露光機にて露光した。 この基板を炭酸ナト リウム水溶液にて現像した後、 塩化第二鉄液にて不要な銅をエツチン グ除去し、 水酸化ナトリゥム水溶液にてレジスト剥離してコンデンサ の上部電極を含む導体パターンを形成した （F i g . 2 ( i ))。
次に、 この回路板の回路表面に、 次亜塩素酸ナトリウムを主成分と する黒化処理と、 ジメチルァミノポランを主成分とする還元処理によ つて、 粗化処理を行い、 （ 1 ) 3 5 ^ mキャリア銅箔付き厚み 3 μ πιの 銅箔 MT 3 5 S 3 (三井金属鉱業株式会社製、 商品名） 9、 （ 2 ) 厚み 8 0 πιのフイラ一入りガラスエポキシプリ プレダ G E A— 6 7 9 F (日立化成工業株式会社製、商品名） 1 0を 2枚、（3 ) F i g . 2 ( i ) の回路板、 （4 )厚み 8 0 μ mのフイラ一入りガラスエポキシプリプレ グ G E A— 6 7 9 Fを 2枚、 （5 ) 3 5 μ πιキヤリァ銅箔付き厚み 3 μ mの銅箔 ΜΤ 3 5 S 3 (三井金属鉱業株式会社製、 商品名） の順に重 ね、 温度 1 7 0 °C、 圧力 1 . 5 MP a、 加熱加圧時間 6 0分のプレス 条件で積層一体化した （F i g . 2 ( j ))。 キャリア銅箔を剥がし、 不要な基板端部を切断後、 この基板の表面に所望のエッチングレジス トを形成し、 不要な銅箔を塩化第 2鉄水溶液を用いてエッチング除去 して、 所望の箇所に φ θ . 1 5 mmの窓穴を形成した。
この基板表面に設けた窓穴の箇所に三菱電機株式会社製 ML 5 0 5 G T型炭酸ガスレーザを用いて、 出力パワー 2 6 m J、 パルス幅 1 0 0 μ s、 ショ ッ ト数 6回の条件でレーザ穴あけを行った （F i g . 2 ( k))。 超音波洗浄とアルカ リ過マンガン酸液で炭化した樹脂カスを 除去後、 洗浄、 触媒付与、 密着促進化後、 C U S T— 3 0 0 0 (日立 化成工業 （株） 製、 商品名） を用いて無電解銅めつきを行い、 レーザ 穴内壁と銅箔表面に約 2 0 μ mの無電解銅めつき層 1 1を形成した ( F i g . 2 ( 1 ))。 この基板表面のパッドや回路パターンなど必要 な箇所にエッチングレジス トを形成し、 不要な銅を塩化第 2鉄水溶液 を用いてエッチング除去して、外層回路を形成した（F i g .2 (m))。 この基板表面にソルダーレジス ト P S R— 4000 AU S 5 (太陽 インキ製造株式会社、 商品名） をロールコータで 30 m塗布、 乾燥 後に露光 ·現像して所望の箇所にソルダーレジスト 1 5を形成した。 その後、 N I P S 1 00 (日立化成工業 （株） 製、 商品名） を用いて 3 μ mの無電解二ッケルめっき層 1 3と HG S 200 0 (日立化成ェ 業 （株） 製、 商品名） を用いて 0. 1 μπιの無電解金めつき層 1 4を 外層回路パターン露出部表面層に形成して、 F i g . 1に示すような コンデンサ 1 2を内蔵する 5層構造の多層配線板を得た。
実施例 2
高誘電率材料シート 1に替えて高誘電率材料シート 2を用いた以外 は実施例 1 と同様な工程により多層配線板を得た。
実施例 3
高誘電率材料シート 1に替えて高誘電率材料シート 3を用いた以外 は実施例 1 と同様な工程により多層配線板を得た。
実施例 4
高誘電率材料シート 1に替えて高誘電率材料シート 4を用いた以外 は実施例 1 と同様な工程により多層配線板を得た。
実施例 5
F i g . 2 (g) に示されるような樹脂充填による内層回路板の平 坦化を行わず、 また、 高誘電率材料シート 1に替えて高誘電率材料シ ート 5を用いた以外は、 実施例 1 と同様な工程により多層配線板を得 た。
比較例 1
高誘電材料シートとして、 誘電材層の厚みが 80 μ mのエポキシ系 樹脂付き銅箔 MC F 6 000 E (日立化成工業製、 商品名） を用いた 以外は、 実施例 5と同様な工程により多層配線板を得た。
上記実施例 1〜 5および比較例 1で得られた多層配線板を 1 00m mX l O Ommの大きさに切断して試験サンプルを作成し、 その反り 量を測定した。 さらに、 前述の式 1を用いて曲率を求めた。 結果を表 1に示す。
【表 1 】
Figure imgf000026_0001
実施例 1 5の多層配線板は、 いずれも、 高誘電率材料硬化物の比 誘電率が 2 5 °C 1 MH zにおいて 2 0〜： 1 0 0であり、 かつその厚 みが 0. 1 3 0 ^ mであるコンデンサ内蔵型の多層配線板であり、 その曲率はすべて 4. 0 X 1 0—4mm-1以下であり、反り量もすベて l mm以下と小さい。 一方、 比較例 1では、 高誘電率材料の厚みが 8 0 μ mであるためその曲率が 4. 0 X 1 0— 4 mm— 1を超えてしまレ、、 反り量も 1 mmを超えてしまった。
実施例 6
実施例 1で得た多層配線板について、 コンデンサ容量ばらつきと成 型性を評価した。 なお、 コンデンサ容量の測定方法および成型性の評 価方法は以下の通りである。 '
(コンデンサ容量）
コンデンサ容量の測定には、 ィンピーダンスアナライザ 4 2 9 1 B (アジレン トテクノロジー株式会社製、 商品名） に 5 0 Ω同軸ケープ ル S U C O F L E X 1 0 4 / 1 0 0 ( S UHN E R社製、 商品名） を 介して高周波信号測定プローブ M I C R O P R O B E A C P 5 0 (G S G 2 5 0型、 C a s c a d e社、 商品名） に接続した測定シス テムを用いた。 コンデンサの電極サイズは l mm X l mmとし 1 GH zの容量を測定した。 測定は基板の四隅と中央部の 5力所に設けたコ ンデンサの容量を測定した。
(成型性）
成型性は、 作製した多層配線板を 1 0 m m X 3 0 m mに切断後、 ェ ポキシ樹脂で注型し、 基板断面を研磨して、 多層配線板の中にポイ ド 等があるかを評価した。 ボイ ド等がない場合を良好、 ボイ ド等がある 場合を不良とした。
実施例 7
実施例 2で得た多層配線板ついて、 実施例 6と同様にコンデンサ容 量ばらつきと成型性を評価した。
実施例 8
実施例 3で得た多層配線板ついて、 実施例 6と同様にコンデンサ容 量ばらつきと成型性を評価した。
実施例 9
実施例 4で得た多層配線板ついて、 実施例 6と同様にコンデンサ容 量ばらつきと成型性を評価した。
比較例 2
F i g . 2 ( g ) に示されるような樹脂充填による内層回路板の平 坦化を行わなかった以外は実施例 3と同様に作製された多層配線板に ついて、 実施例 6と同様にコンデンサ容量ばらつきと成型性を評価し た。
比較例 3
実施例 5で得た多層配線板ついて、 実施例 6と同様にコンデンサ容 量ばらつきと成型性を評価した。
実施例 6〜 9、 比較例 2および 3の結果を表 2に示す。 【表 2】
Figure imgf000028_0001
実施例 6〜 9は、 いずれもコンデンサ電極間の凹部に基板材料と高 誘電率材料とは異なる第 3の熱硬化型絶縁材料が充填され、 平坦化さ れているため、 コンデンサ容量のばらつきは ± 5 %未満と小さく、 成 型性も良好であった。 一方、 比較例 2は、 コンデンサ電極の間にボイ ドがあったため成型性が不良であった。 比較例 3は、 コンデンサの容 量のばらつきが 1 0 %を超えていた。 断面観察の結果から、 その原因 は高誘電率材料を含む絶縁層の厚みが 3〜 6 mの範囲で大きくばら ついていたためであることがわかった。
次に、 下記高誘電率材料シート 6〜 1 0を用いた多層配線板を下記 実施例 1 0 ~ 1 9および比較例 4の通りに作製し、 これら多層配線板 のコンデンサ電極の位置ずれ、 寸法ばらつきおよび容量ばらつきを評 価した。
高誘電率材料シート 6
エポキシ樹脂としてビスフエノール A型エポキシ樹脂 （東都化成株 式会社製の Y D— 8 1 2 5を使用） 6 6重量部、 クレゾールノポラッ ク型エポキシ樹脂 （東都化成株式会社製の Y D C N— 7 0 3を使用） 3 4重量部、 ェポキシ樹脂の硬化剤としてフヱノールノボラック樹脂 (大日本インキ化学工業株式会社製のプライォーフェン L F 2 8 8 2 を使用） 6 3重量部、 高分子量樹脂としてフエノキシ樹脂 （分子量 5 万、 東都化成株式会社製のフエノ トート Y P— 5 0を使用） 2 4重量 部、 硬化促進剤として硬化促進剤 1—シァノエチルー 2—フヱニルイ ミダゾール （キュアゾール 2 P Z— CNを使用） 0. 6重量部、 高誘 電率フイラ一として平均粒径 1. 5 μ mのチタン酸パリゥムフイラ一 (富士チタン工業株式会社製の B T— 1 00 PRを使用） 1 300重 量部および平均粒径 0. 6 mのチタン酸バリウムブイラ一 （富士チ タン工業株式会社製の HP BT— 1を使用） 400重量部、 分散剤と して非シリコーン系分散剤 （ビックケミー · ジャパン株式会社製の B YK— W 90 1 0を使用） 1 1. 2重量部からなる組成物に、 メチル ェチルケトンを加えてビーズミルを用いて 1 000回転ノ分で 1時間 撹拌混合し、 200メ ッシュのナイロン布でろ過した後に真空脱気し た。 この接着剤ワニスを、 厚さ 1 2 の電解銅箔 （古河サーキッ ト フオイル株式会社製の GT S— 1 2を使用） 上に塗布し、 1 40°Cで 5分間加熱乾燥して、 膜厚が 1 0 μ mの Βステージ状態の塗膜を形成 し、 高誘電率材料シート 6を作製した。
この Bステージ接着フィルムを 1 70 °Cで 1時間硬化させた硬化物 について、 LCRメータ YHP 4 2 75 A (横河ヒューレッ トパッカ ード株式会社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピー ダンス特性から誘電率を算出した結果、 45であった。
高誘電率材料シー ト 7
接着剤ワニスを塗布する電解銅箔を 3 5 mキヤリァ銅箔付き厚み 3 / mの銅箔 （三井金属鉱業株式会社製の MT 3 5 S 3を使用） に替 えた以外は高誘電率材料シート 6 と同様な工程により高誘電率材料シ ート 7を得た。
この Bステージ接着フィルムを 1 70°Cで 1時間硬化させた硬化物 について、 L C Rメータ YH P 4 2 75 A (横河ヒューレッ トパッカ ード株式会社、 商品名） を用い、 2 5°C、 1MH zにおけるインピー ダンス特性から誘電率を算出した結果、 45であった。
高誘電率材料シー ト 8
接着剤ワニスを塗布する電解銅箔を厚み 9 μπιの電解銅箔 （古河サ 一キッ トフオイル株式会社製の G T S— 9を使用） に替えた以外は高 誘電率材料シート 6 と同様な工程により高誘電率材料シート 8を得た c この Bステージ接着フィルムを 1 7 0°Cで 1時間硬化させた硬化物 について、 L C Rメータ YH P 4 2 7 5 A (横河ヒューレッ トパッカ ード株式会社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピー ダンス特性から誘電率を算出した結果、 4 5であった。
高誘電率材料シー ト 9
接着剤ワニスを塗布する電解銅箔を厚み 1 8 μ mの電解銅箔 （古河 サーキッ
フオイル株式会社製の GT S - 1 8を使用） に替えた以外は高誘電率 材料シート 6と同様な工程により高誘電率材料シート 9を得た。
この Bステージ接着フィルムを 1 7 0°Cで 1時間硬化させた硬化物 について、 L C Rメータ YH P 4 2 7 5 A (横河ヒューレッ トパッカ ード株式会社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピー ダンス特性から誘電率を算出した結果、 4 5であった。
高誘電率材料シート 1 0
接着剤ワニスを塗布する電解銅箔を厚み 3 5 μ mの電解銅箔 （古河 サーキットフオイル株式会社製の GT S - 3 5を使用） に替えた以外 は高誘電率材料シート 6と同様な工程により高誘電率材料シート 1 0 を得た。
この Bステージ接着フィルムを 1 Ί 0°Cで 1時間硬化させた硬化物 について、 L C Rメータ YH P 4 2 7 5 A (横河ヒューレッ トパッカ ード株式会社、 商品名） を用い、 2 5°C、 1 MH zにおけるインピー ダンス特性から誘電率を算出した結果、 4 5であった。
実施例 1 0
高誘電率材料シート 1の替わりに高誘電率材料シート 6を用いたこ と、 コンデンサの上部電極形成時の露光を、 株式会社オーク製作所製 EXM— 1 3 5 0 B型自動平行露光機の替わりにゥシォ電機株式会社 製 UX— 5 0 3 8 S C型分割投影露光機を用いて、 ソーダガラスを基 材とするフォトマスクを使用して 1 0 c m四方のパターンに分割して 行ったこと、およびコンデンサの上部電極と下部電極サイズを共に 1. 0 X 0. 7 5 mmとして形成したこと以外は、 実施例 1 と同様に多層 配線板を得た。 なお、 実施例 1 0におけるコンデンサ 1 2の断面図を F i g . 4に示す。
実施例 1 1
コンデンサの電極サイズを上部電極 1. 0 X 0. 7 5 mm, 下部電 極 1. 0 5 X 0. 7 5 5 mmとして形成したこと以外は、 実施例 1 0 と同様に多層配線板を得た。 なお、 実施例 1 1におけるコンデンサ 1 2の断面図を F i g . 5に示す。
実施例 1 2
コンデンサの電極サイズを上部電極 1. 0 X 0. 7 5 mm、 下部電 極 1. 1 X 0. 8 5 mmとして形成したこと以外は、 実施例 1 0と同 様に多層配線板を得た。 なお、 実施例 1 2におけるコンデンサ 1 2の 断面図を F i g . 6に示す。
実施例 1 3
コンデンサの電極サイズを上部電極 1. 0 X 0. 7 5 mm、 下部電 極 1. 2 X 0. 9 5 mmとして形成したこと以外は、 実施例 1 0と同 様に多層配線板を得た。 なお、 実施例 1 3におけるコンデンサ 1 2の 断面図を F i g . 7に示す。
実施例 1 4
コンデンサの電極サイズを上部電極 1. 0 X 0. 7 5 mm、 下部電 極 1. 4 X 1. 1 5 mmとして形成したこと以外は、 実施例 1 0と同 様に多層配線板を得た。 なお、 実施例 1 4におけるコンデンサ 1 2の 断面図を F i g . 8に示す。
実施例 1 5
高誘電率材料シート 6の替わりに高誘電率材料シート 7を用いたこ と、 高誘電率材料シート 7の銅箔上に約 1 5 ^ mの電解銅めつき層を 形成し、 めっきレジス ト剥離後、 硫酸 ·過酸化水素混合溶液で下地銅 をエッチング除去してコンデンサの上部電極を形成したこと、 および コンデンサの上部電極サイズを 1. 0 X 0. 7 5 mm、 下部電極サイ ズを 1. 1 X 0. 8 5 mmとしたこと以外は、 実施例 1 0と同様に多 層配線板を得た。 なお、 実施 l 5におけるコンデンサ 1 2の断面図 を F i g · 9に示す。
実施例 1 6
分割投影露光機の使用に際して、 パターンを 5 c m四方に分割して 露光したこと以外は実施例 1 0と同様に多層配線板を得た。 なお、 実 施例 1 6におけるコンデンサ 1 2の断面図を F i g . 4に示す。
実施例 1 7
分割投影露光機の使用に際して、 パターンを 1 5 c m四方に分割し て露光したこと以外は実施例 1 0と同様に多層配線板を得た。 なお、 実施例 1 7におけるコンデンサ 1 2の断面図を F i g · 4に示す。 実施例 1 8
高誘電率材料シート 6の替わりに高誘電率材料シート 8を用いたこ と以外は、 実施例 1 0と同様に多層配線板を得た。 なお、 実施例 1 8 におけるコンデンサ 1 2の断面図を F i g . 4に示す。
実施例 1 9
高誘電率材料シ一ト 6の替わりに高誘電率材料シート 9を用いたこ と以外は、 実施例 1 0と同様に多層配線板を得た。 なお、 実施例 1 9 におけるコンデンサ 1 2の断面図を F i g . 4に示す。
比較例 4
高誘電率材料シート 6の替わりに高誘電率材料シート 1 0を用いた こと、 およびコンデンサの上部電極形成時の露光を、 ゥシォ電機株式 会社製 U X— 5 0 3 8 S C型分割投影露光機の替わりに株式会社ォー ク製作所製 E X M— 1 3 5 0 B型自動平行露光機を用いて、 ポリエス テルを基材とするフォトマスクを使用して一括露光により行ったこと 以外は、 実施例 1 0と同様に多層配線板を得た。 なお、 比較例 4にお けるコンデンサ 1 2の断面図を F i g . 1 0に示す。
上記のように作製した各多層配線板ついて、 それぞれのコンデンサ 部分を切り出してエポキシ樹脂で注型し、 基板断面を研磨した。 そし て、 スケーラー機能付顕微鏡 （O L Y M P U S製 M X 5 0 ) を用いて 該断面よりコンデンサの対向電極同士の位置ずれ量と上部電極面積を 測定した。 測定サンプル数は各多層配線板とも 1 2サンプルとした < 結果を表 3および表 4に示す。
【表 3】
Figure imgf000033_0001
【表 4】
Figure imgf000033_0002
表 3において、対向電極パターン同士の位置ずれ量は、実施例 1 0、 1 6および 1 7において 5 0 m未満であつたが、 比較例 4では 8 0 μ πι以上となった。 また、 表 4においャ、 上部電極のばらつきは、 実 施例 1 0、 1 8および 1 9では ± 1 %前後であつたが、 比較例 4では ばらつきが大きく ± 2 . 6 %となった。 この結果は、 実施例 1 0〜 1 9の多層配線板製造時、 コンデンサ電極の厚みを薄く し、 エッチング ばらつきを低減したこと、 およびガラス基材の高精度フォトマスクを 用い、 分割露光方式により露光し、 導体パターン形成を行ったことに よる。
次に、 表 3および表 4の結果を用い、 計算によりコンデンサの容量 ばらつきを算出した。 結果を表 5に示す。 【表 5】
Figure imgf000034_0001
表 5から、 実施例 1 0〜 1 9のコンデンサの容量ばらつきは、 いず れも比較例 4のそれより小さいことがわかる。 また、 実施例 1 2〜 1 4の中で有意差が見られないことから、 感光性レジスト露光時の位置 ばらつきを考慮した上で、 下部電極面積を最小に設計してコンデンサ 部の占有面積を小さくすることが可能であり、 好ましいということが わかる。 また、 サブトラク ト工法を用いた実施例 1 2とセミアディテ ィブ工法を用いた実施例 1 5の比較において有意差が見られないこと から、 経済的に有利なサブトラク ト工法によってコンデンサ電極を含 む導体パターンを形成することが可能であり、 好ましいということが わかる。
以上説明したように、 本発明の多層配線板によれば、 コンデンサの 誘電体部となる高誘電率材料層を薄くすることによって、 層構成の対 称、 非対称にかかわらず、 多層配線板の反りを低減することが可能で あり、 さらには、 コア層を除く任意の層にコンデンサを内蔵させるこ とができるため設計自由度の大きな改善を図ることができる。 また、 必要最小限のコンデンサのみで済むため、 コストを低減させることが できる。 また、 高誘電率材料の厚みを薄く したため、 誘電体厚みに反 比例するコンデンサ容量を大きくすることができる。
また、 高誘電率材料の厚みが薄く、 容量ばらつきの小さなコンデン サを有し、 かつ成型性に問題のない多層配線板およびその製造方法を 提供することが可能となる。
さらに、 上記のような特徴を有する多層配線板に半導体チップを搭 載した半導体装置、 および該半導体装置を搭載した無線電子装置を提 供することが可能となる。
前述したところが、 この発明の好ましい実施態様であること、 多く の変更及び修正をこの発明の精神と範囲とにそむくことなく実行でき ることは当業者によって了承されよう。

Claims

請 求 の 範 囲
1 . 複数の絶縁層と、 複数の導体層と、 前記複数の導体層を電気的に 接続する導体化された非貫通穴と、 高誘電率材料を含む少なく とも 1 つの前記絶縁層の上下面に電極を形成してなるコンデンサと、 を有す る多層配線板であって、 前記高誘電率材料硬化物の、 2 5 °C、 1 M H zにおける比誘電率が 2 0〜 1 0 0、 厚みが 0 . 1〜 3 0 μ mである ことを特徴とする多層配線板。
2 . コア層を除く任意の層に前記コンデンサを有する非対称の層構成 を有し、 その反りが室温において曲率 4 . 0 X 1 0— 4 m m— 1以下であ ることを特徴とする請求項 1に記載の多層配線板。
3 . コア層を除く任意の層に前記コンデンサを有する非対称の層構成 を有し、 その反り量が 1 m m以下であることを特徴とする請求項 1ま たは 2に記載の多層配線板。
4 . 複数の絶縁層と、 複数の導体層と、 前記複数の導体層を電気的に 接続する導体化された非貫通穴と、 高誘電率材料を含む少なく とも 1 つの前記絶縁層の上下面に電極を形成してなるコンデンサと、 を有す る多層配線板であって、 前記電極を含む導体パターン間の囬部に前記 高誘電率材料と異なる絶縁材料が充填され、 該導体パターン表面と充 填された絶縁材料表面とが平坦化されていることを特徴とする多層配 線板。
5 . 少なく とも 1つの前記電極を含む導体パターンが前記高誘電率材 料を含む 3種類の異なる絶縁材料に接していることを特徴 する請求 項 4に記載の多層配線板。
6 . 複数の絶縁層と、 複数の導体層と、 前記複数の導体層を電気的に 接続する導体化された穴と、 少なく とも 1層の前記絶縁層の比誘電率 が 2 5 °C、 1 M H zにおいて 2 0〜 1 0 0の高誘電率材料を含むもの からなり、 該絶縁層の上下面に電極を形成してなるコンデンサと、 を 有する多層配線板であって、 対向する前記電極の少なく とも片側の厚 みが 1〜 1 8 mの範囲であることを特徴とする多層配線板。
7 . 前記 1〜 1 8 mの厚みを有する電極が、 これに対向する電極の 外周より内側にあることを特徴とする請求項 6に記載の多層配線板。 8 . 前記 1〜 1 8 mの厚みを有する電極の各側面と、 これに対向す る電極の各側面との最短となる水平距離が、 それぞれ 5 0〜 1 0 0 μ mの範囲であることを特徴とする請求項 6または 7に記載の多層配線 板。 9 . 前記 1〜 1 8 mの厚みを有する電極の各側面と、 該電極上に設 けられた、 任意の導体層間を電気的に接続する導体化された穴の外周 部との最短となる水平距離が、 それぞれ 1 0 0 μ m以上であることを 特徴とする請求項 6〜 8のいずれかに記載の多層配線板。 1 0 . 前記 1〜 1 8 μ mの厚みを有する電極が、 導体層の不要部分を ェツチング除去することにより形成されることを特徴とする請求項 6 〜 9のいずれかに記載の多層配線板。
1 1 . コア層を除く任意の層に前記コンデンサを有し、 かつコンデン サの容量ばらつきが ± 5 %未満であることを特徴とする請求項 4〜 1 0のいずれかに記載の多層配線板。
1 2 . 少なく とも 1つの導体層をパターン形成してなるインダクタを 有することを特徴とする請求項 1〜 1 1のいずれかに記載の多層配線 板。
1 3. 前記インダクタを形成した導体層の厚みが他の導体層の厚みよ りも薄く、 かつその厚みが 1〜 1 2 μ mであることを特徴とする請求 項 1 2に記載の多層配線板。
1 4. 前記インダクタは、 前記絶縁層の上下面に形成された前記電極 のうち、 いずれか一方に作製されることを特徴とする請求項 1 2また は 1 3に記載の多層配線板。 1 5. 前記高誘電率材料を含む少なく とも 1つの前記絶縁層とこれに 隣接する絶縁層とを同時に貫く非貫通穴を有することを特徴とする請 求項 1〜 14のいずれかに記載の多層配線板。
1 6. 前記高誘電率材料が、 エポキシ樹脂、 その硬化剤、 およぴ高誘 電率充填材を含むことを特徴とする請求項 1〜 1 5のいずれかに記載 の多層配線板。
1 7. 前記高誘電率材料が、 エポキシ樹脂、 その硬化剤、 高誘電率充 填材、 および少なく とも一種類の官能基を有する重量平均分子量が 1 万〜 8 0万である高分子量樹脂を含むことを特徴とする請求項 1〜 1 6のいずれかに記載の多層配線板。
1 8. 前記高誘電率材料の Bステージ状態の 1 20°Cにおける溶融粘 度が 1 00〜200 P a * Sであることを特徴とする請求項 1〜 1 7 のいずれかに記載の多層配線板。
1 9. 前記高誘電率充填材が、 チタン酸バリゥム、 チタン酸ス トロン チウム、 チタン酸カルシウム、 チタン酸マグネシウム、 チタン酸鉛、 二酸ィ匕チタン、 ジルコン酸バリ ウム、 ジルコン酸カルシウム、 ジノレコ ン酸鉛からなる群から選ばれる 1種以上であることを特徴とする請求 項 1 6〜 1 8のいずれかに記載の多層配線板。
2 0 . 前記高誘電率充填材が、 重量比として、 前記エポキシ樹脂 1 0 0に対して 3 0 0〜 3 0 0 0配合されることを特徴とする請求項 1 6 〜 1 9のいずれかに記載の多層配線板。
2 1 . 最外導体層として、 3 0 0 m以上の幅を有する導体パターン が少なく とも 1本形成され、 さらに該最外導体層に隣接する絶縁層の 厚みが 1 5 0 μ m以上であることを特徴とする請求項 1〜 2 0のいず れかに記載の多層配線板。
2 2 . 前記高誘電率材料を含む少なく とも 1つの前記絶縁層以外の絶 縁層が、 ガラス基材で捕強され、 かつ無機フィラーを含むことを特徴 とする請求項 1〜 2 1のいずれかに記載の多層配線板。
2 3 . 前記絶縁層の上下面に形成された電極が、 該絶縁層の片面もし くは両面の全てを覆わないように形成されていることを特徴とする請 求項 1〜 2 2のいずれかに記載の多層配線板。
2 4 . 複数の絶縁層と、 複数の導体層と、 前記複数の導体層を電気的 に接続する導体化された非貫通穴と、 高誘電率材料を含む少なく とも 1つの前記絶縁層の上下面に電極を形成してなるコンデンサとを有す る多層配線板の製造方法であって、
前記電極の一方を含む導体パターンを形成する工程と、
前記導体パターン間の凹部に前記高誘電率材料と異なる絶縁材料を 充填、 硬化する工程と、
研磨により前記導体パターンの表面と該導体パターン間の凹部に充 填、 硬化された絶縁材料表面とを平坦にする工程と、
半硬化状態の前記高誘電率材料を備えた金属箔を加熱積層する工程 と、 を少なく とも含むことを特徴とする多層配線板の製造方法。
2 5 . さらに、 前記金属箔をエッチングすることにより、 前記電極の 他方を含む導体パターンを形成する工程を含む請求項 2 4に記載の多 層配線板の製造方法。
2 6 . 複数の絶縁層と、 複数の導体層と、 前記複数の導体層を電気的 に接続する導体化された穴と、 少なく とも 1層の前記絶縁層の比誘電 率が 2 5 °C、 1 M H zにおいて 2 0〜 1 0 0の高誘電率材料を含むも のからなり、 該絶縁層の上下面に電極を形成してなるコンデンサと、 を有する多層配線板の製造方法であって、 導体パター：；/形成時、 感光 性レジス トのパターン露光面積を l〜 2 5 0 c m 2 Z回として、 同一 基板内に複数回露光することを特徴とする多層配線板の製造方法。 2 7 . 前記電極が 1〜 1 8 μ mの厚みを有し、 該電極を含.む導体パタ ーン形成時に前記複数回の露光を行うことを特徴とする請求項 2 6に 記載の多層配線板の製造方法。
2 8 . 感光性レジス トのパターン露光時に無機物からなるフォ トマス クを使用することを特徴とする請求項 2 6または 2 7に記載の多層配 線板の製造方法。
2 9 . 前記電極を含む導体パターンを導体層の不要部分をエッチング 除去して形成することを特徴とする請求項 2 6〜 2 8のいずれかに記 載の多層配線板の製造方法。
3 0 . さらに、 少なくとも 1つの導体層にインダクタを形成する工程 を含む請求項 2 4〜 2 9のいずれかに記載の多層配線板の製造方法。 3 1 . 請求項 1〜 2 3のいずれかに記載の多層配線板、 または請求項 2 4〜 3 0のいずれかに記載の製造方法により製造された多層配線板 に半導体チップが搭載されていることを特徴とする半導体装置。
3 2 . 請求項 3 1に記載の半導体装置が搭載されたことを特徴とする 無線電子装置。
PCT/JP2003/006860 2002-07-18 2003-05-30 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置 WO2004010751A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU2003242008A AU2003242008A1 (en) 2002-07-18 2003-05-30 Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
US10/521,470 US7239013B2 (en) 2002-07-18 2003-05-30 Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
US11/653,417 US7592250B2 (en) 2002-07-18 2007-01-16 Multilayer wiring board, manufacturing method thereof, semiconductor device, and wireless electronic device

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2002209650 2002-07-18
JP2002209639 2002-07-18
JP2002/209639 2002-07-18
JP2002/209650 2002-07-18
JP2002/259284 2002-09-04
JP2002259291A JP4248827B2 (ja) 2002-07-18 2002-09-04 多層配線板およびその製造方法
JP2002259284A JP3832406B2 (ja) 2002-07-18 2002-09-04 多層配線板、半導体装置、および無線電子装置
JP2002/259291 2002-09-04
JP2002/324238 2002-11-07
JP2002324238A JP2004158713A (ja) 2002-11-07 2002-11-07 多層配線板およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10521470 A-371-Of-International 2003-05-30
US11/653,417 Division US7592250B2 (en) 2002-07-18 2007-01-16 Multilayer wiring board, manufacturing method thereof, semiconductor device, and wireless electronic device

Publications (1)

Publication Number Publication Date
WO2004010751A1 true WO2004010751A1 (ja) 2004-01-29

Family

ID=30773718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/006860 WO2004010751A1 (ja) 2002-07-18 2003-05-30 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置

Country Status (5)

Country Link
US (2) US7239013B2 (ja)
CN (1) CN100413383C (ja)
AU (1) AU2003242008A1 (ja)
TW (1) TWI225380B (ja)
WO (1) WO2004010751A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128309A (ja) * 2004-10-27 2006-05-18 Shinko Electric Ind Co Ltd キャパシタ装置及びその製造方法
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
US20070016056A1 (en) * 2005-07-15 2007-01-18 Scott Kerwin Methods and systems for providing control components in an ultrasound system
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US7897877B2 (en) * 2006-05-23 2011-03-01 Endicott Interconnect Technologies, Inc. Capacitive substrate
TW200919676A (en) * 2007-10-17 2009-05-01 Phoenix Prec Technology Corp Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
DE102008004470A1 (de) 2007-12-05 2009-06-10 Rohde & Schwarz Gmbh & Co. Kg Elektrische Schaltungsanordnung mit konzentrierten Elementen in Mehrlagensubstraten
US7921403B2 (en) * 2008-04-11 2011-04-05 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US8549444B2 (en) * 2008-04-11 2013-10-01 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US8863046B2 (en) * 2008-04-11 2014-10-14 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US20100200949A1 (en) 2009-02-12 2010-08-12 International Business Machines Corporation Method for tuning the threshold voltage of a metal gate and high-k device
JP5831096B2 (ja) 2011-02-08 2015-12-09 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP6061369B2 (ja) * 2012-01-30 2017-01-18 凸版印刷株式会社 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
CN105277110A (zh) * 2015-11-06 2016-01-27 高德（江苏）电子科技有限公司 监控多层印刷线路板内层层间偏移的测试片
US10108753B2 (en) * 2016-06-07 2018-10-23 International Business Machines Corporation Laminate substrate thermal warpage prediction for designing a laminate substrate
JP2018157150A (ja) 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体装置
CN110128137B (zh) * 2019-05-27 2022-01-25 太原师范学院 一种光敏陶瓷介质材料及其制备方法
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189999A (ja) * 1988-01-26 1989-07-31 Matsushita Electric Works Ltd ポリフェニレンオキサイド樹脂系ｌｃｒ多層板
JPH0685462A (ja) * 1992-07-14 1994-03-25 Nippon Cement Co Ltd セラミック多層基板の製造方法
JPH07183665A (ja) * 1993-12-22 1995-07-21 Murata Mfg Co Ltd 積層セラミック部品
JPH09148746A (ja) * 1995-11-20 1997-06-06 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ
JPH1013036A (ja) * 1996-06-24 1998-01-16 Kyocera Corp 多層配線基板
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
US6265090B1 (en) * 1998-06-05 2001-07-24 Murata Maufacturing Co., Ltd. Electrically conductive paste ceramic multi-layered substrate

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53149673A (en) 1977-06-01 1978-12-27 Matsushita Electric Ind Co Ltd Printed circuit board and method of producing same
JPS6089912A (ja) 1983-10-21 1985-05-20 松下電器産業株式会社 多層基板内蔵コンデンサ
JPS6141151A (ja) 1984-08-02 1986-02-27 Hitachi Chem Co Ltd レジストパタ−ンの形成法
US4775573A (en) 1987-04-03 1988-10-04 West-Tronics, Inc. Multilayer PC board using polymer thick films
US5010641A (en) 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5155655A (en) 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5161086A (en) 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JP2931448B2 (ja) 1991-08-23 1999-08-09 京セラ株式会社 コンデンサー内蔵複合回路基板
US5162977A (en) 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
JP3372050B2 (ja) 1992-04-02 2003-01-27 ティーディーケイ株式会社 多層配線基板およびその製造方法
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
JP3413876B2 (ja) * 1992-07-08 2003-06-09 セイコーエプソン株式会社 半導体装置
JP3170092B2 (ja) 1992-07-16 2001-05-28 富士写真フイルム株式会社 写真プリンタの液晶パネルモニタ
JPH0652716A (ja) * 1992-07-28 1994-02-25 Matsushita Electric Works Ltd 複合誘電体および回路用基板
JP2823436B2 (ja) 1992-08-03 1998-11-11 シャープ株式会社 平面型表示装置
JPH06164150A (ja) 1992-11-18 1994-06-10 Murata Mfg Co Ltd セラミック多層基板
JPH06232005A (ja) 1993-02-01 1994-08-19 Tdk Corp Ｌｃ複合部品
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH0722725A (ja) 1993-06-22 1995-01-24 Shinko Electric Ind Co Ltd 薄膜コンデンサ付回路基板及びその製造方法
JPH0983147A (ja) 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd コンデンサ内蔵ガラスセラミック基板
KR100272850B1 (ko) * 1995-10-23 2001-01-15 엔도 마사루 수지충전제및다층프린트배선판
JP3319928B2 (ja) 1995-12-13 2002-09-03 シャープ株式会社 半導体メモリ素子の製造方法
JPH1093246A (ja) 1996-09-18 1998-04-10 Kyocera Corp 多層配線基板
JPH1098245A (ja) 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd コンデンサ、コンデンサ内蔵基板及びその製造方法
JPH10190241A (ja) 1996-12-26 1998-07-21 Kyocera Corp 多層配線基板
DE19723274C2 (de) 1997-06-04 2000-05-25 Harting Kgaa Datenübertragungssystem
US20010010273A1 (en) * 1997-07-25 2001-08-02 Hideaki Tsubakida Fine-pitch electrode, process for producing the same, and fine-pitch electrode unit
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2000030534A (ja) 1998-07-08 2000-01-28 Asahi Chem Res Lab Ltd 感光性高誘電体ペーストおよびそれを用いるコンデンサーの製造方法
JP2000133907A (ja) 1998-10-28 2000-05-12 Kyocera Corp 容量素子付き回路基板
JP4341086B2 (ja) 1998-10-28 2009-10-07 日立化成工業株式会社 印刷配線板用プリプレグ
JP2000138349A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP2000269065A (ja) 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd コンデンサ配線基板およびその製造方法
JP2000277922A (ja) 1999-03-24 2000-10-06 Ngk Spark Plug Co Ltd 多層プリント配線板及びその製造方法
US6313745B1 (en) * 2000-01-06 2001-11-06 Fujitsu Limited System and method for fitting room merchandise item recognition using wireless tag
JP2001217551A (ja) 2000-01-31 2001-08-10 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP4224190B2 (ja) 2000-06-20 2009-02-12 パナソニック電工株式会社 プリント配線板の製造方法及びプリント配線板
JP2002016366A (ja) 2000-06-29 2002-01-18 Kyocera Corp 多層配線基板
JP2002043714A (ja) 2000-07-26 2002-02-08 Karentekku:Kk 高誘電率材料を内蔵する両面フィルム配線板
JP4635312B2 (ja) 2000-09-21 2011-02-23 日立化成工業株式会社 接着剤組成物、回路接続材料、回路接続用接着剤組成物、接続体及び半導体装置
JP2002169264A (ja) 2000-11-30 2002-06-14 Kimoto & Co Ltd フォトマスクの作製方法およびフォトマスク
JP2002185104A (ja) 2000-12-15 2002-06-28 Hitachi Chem Co Ltd 配線板の製造方法
JP4177560B2 (ja) 2001-03-16 2008-11-05 株式会社ルネサステクノロジ 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール
JP2002329976A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 多層配線基板
JP3763519B2 (ja) * 2001-06-06 2006-04-05 日本碍子株式会社 静電吸着装置
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
US6835889B2 (en) * 2001-09-21 2004-12-28 Kabushiki Kaisha Toshiba Passive element component and substrate with built-in passive element
US6724511B2 (en) * 2001-11-16 2004-04-20 Thin Film Electronics Asa Matrix-addressable optoelectronic apparatus and electrode means in the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189999A (ja) * 1988-01-26 1989-07-31 Matsushita Electric Works Ltd ポリフェニレンオキサイド樹脂系ｌｃｒ多層板
JPH0685462A (ja) * 1992-07-14 1994-03-25 Nippon Cement Co Ltd セラミック多層基板の製造方法
JPH07183665A (ja) * 1993-12-22 1995-07-21 Murata Mfg Co Ltd 積層セラミック部品
JPH09148746A (ja) * 1995-11-20 1997-06-06 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ
JPH1013036A (ja) * 1996-06-24 1998-01-16 Kyocera Corp 多層配線基板
US6265090B1 (en) * 1998-06-05 2001-07-24 Murata Maufacturing Co., Ltd. Electrically conductive paste ceramic multi-layered substrate
JP2001068858A (ja) * 1999-08-27 2001-03-16 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
CN1669371A (zh) 2005-09-14
US20070108588A1 (en) 2007-05-17
US7592250B2 (en) 2009-09-22
AU2003242008A1 (en) 2004-02-09
US20060063367A1 (en) 2006-03-23
TWI225380B (en) 2004-12-11
TW200402255A (en) 2004-02-01
CN100413383C (zh) 2008-08-20
US7239013B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
WO2004010751A1 (ja) 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置
KR100896548B1 (ko) 상호접속 모듈 및 상호접속 모듈의 제조 방법
KR101045554B1 (ko) 배선판용 시트재 및 그 제조 방법과 다층판 및 그 제조방법
TWI473712B (zh) 佈線板用樹脂組成物，佈線板用樹脂片，複合體，複合體之製造方法及半導體裝置
KR100638620B1 (ko) 임베디드 수동소자용 인쇄회로기판재료
WO2004102589A1 (ja) 絶縁材料、フィルム、回路基板及びこれらの製造方法
JP2004146495A (ja) プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
JP2004349672A (ja) 充填材及びそれを用いた多層配線基板並びに多層配線基板の製造方法
JP5672694B2 (ja) 樹脂シート、プリント配線板、および半導体装置
TWI419636B (zh) 多層電路基板及半導體裝置
JP3832406B2 (ja) 多層配線板、半導体装置、および無線電子装置
JP4248827B2 (ja) 多層配線板およびその製造方法
JP4200802B2 (ja) 素子内蔵基板及びその製造方法
JP2011023428A (ja) 複合体の製造方法及び複合体
JP4453325B2 (ja) 電子部品内蔵基板の製造方法
JP2005064316A (ja) 受動素子内蔵プリント配線板の製造法、得られる配線板及び半導体装置
KR100817344B1 (ko) 다층배선판, 및 그 제조방법, 및 반도체장치 및무선전자장치
JP2004158713A (ja) 多層配線板およびその製造方法
JP2007019530A (ja) 半導体装置および無線電子装置
JP2005150424A (ja) 多層配線基板の製造方法及び多層配線基板
EP1755161A2 (en) Interconnect module with reduced power distribution impedance
JPH09260843A (ja) 内層回路入り多層銅張積層板及びその製造方法
JP2001279005A (ja) 高比誘電率プリプレグ
JPH09232755A (ja) 多層プリント配線板の製造方法
JP2002344099A (ja) 基材補強無機充填剤高充填両面銅張板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057000717

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006063367

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 20038170728

Country of ref document: CN

Ref document number: 10521470

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057000717

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10521470

Country of ref document: US