TWI225380B - Multi-layered wiring board, its manufacturing method, semiconductor device and wireless electronic apparatus - Google Patents

Multi-layered wiring board, its manufacturing method, semiconductor device and wireless electronic apparatus Download PDF

Info

Publication number
TWI225380B
TWI225380B TW092114940A TW92114940A TWI225380B TW I225380 B TWI225380 B TW I225380B TW 092114940 A TW092114940 A TW 092114940A TW 92114940 A TW92114940 A TW 92114940A TW I225380 B TWI225380 B TW I225380B
Authority
TW
Taiwan
Prior art keywords
wiring board
multilayer wiring
dielectric
layer
conductor
Prior art date
Application number
TW092114940A
Other languages
English (en)
Other versions
TW200402255A (en
Inventor
Yasushi Shimada
Yoshitaka Hirata
Hiroyuki Kuriya
Kazuhisa Otsuka
Masanori Yamaguchi
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002259284A external-priority patent/JP3832406B2/ja
Priority claimed from JP2002259291A external-priority patent/JP4248827B2/ja
Priority claimed from JP2002324238A external-priority patent/JP2004158713A/ja
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW200402255A publication Critical patent/TW200402255A/zh
Application granted granted Critical
Publication of TWI225380B publication Critical patent/TWI225380B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

1225380 造置 製裝 其體 及導 板半 線的 配片 層 晶 多體。 的導置 器半裝 容載子 電搭電 有板線 1 具線無 域種配的 領一層置 術關多裝 技有該體 U 之是在導 1 } 說 屬明及半 術 ο 明所發以該 技 發明本,載 前 、 發 法搭 先 玫 ί 方及 ί 近年隨著電子機器的發達,加上電子零件的高性能 化、小型化與輕量化的要求更加嚴格。特別是以攜帶型電 話爲代表的攜帶型無線電子機器,由其便利性的追求來 看’其要求很顯著。由這樣的背景,欲效率良好的搭載半 導體晶片、從動元件,使用多層配線板。目前是以配線線 寬之細線化等的高密度配線化爲主流,但欲減低實裝之零 件數量’就得要求能內裝以電容器爲代表的從動零件。 於多層配線板內裝電容器的技術,公知有:燒成高介 電率無機材料而形成介電質層的技術、使高介電率無機材 料與樹脂材料複合化而形成介電質層的技術(例如美國發 明第5162977號)、使用濺鍍等製程而形成薄膜之介電質 層的技術等等。 燒成高介電率無機材料而形成介電質層的技術,乃有 使用適於與基板絕緣材料同時燒成的高介電率材料的例子 (參考日本特許公開第5 - 5 5 0 7 9號、電子學實裝學會誌第 4卷第2號145〜149頁),而形成薄膜之介電質層的技 術’是應用半導體濺鍍技術而令電容器在樹脂基板中內裝 -6 - (2) (2)1225380 化的例子(參考電子學實裝學會誌第4卷第7號5 90〜596 頁)。 採用使高介電率無機材料與樹脂材料複合化並使用形 成介電質層的技術之多層配線板乃提案一沒有高溫燒結工 程、濺鍍工程,經濟性優異。對使用樹脂的多層配線板用 途提案許多高介電率無機材料和樹脂的複合材料(例如參 考 Journal of Materials S c i e n c e : M a t e r i a 1 s in Electronics 第11卷253〜268頁)。而在多層配線板內製造電容器的 方法,則因使用的材料形態而異,但例如舉例有:以往多 層配線板之製造法(參考 Embedded Decoupling Capacitance Project Final Reports — 1 6 (N ati onal Center for Manufacturing Sciences))、使用具感光性的高介電率 材料的多層配線板之製造法(參考” I n t e g r a t i ο η o f Thin Film Passive Circuits Using High / Low Dielectric Constant Materials” , Electronic ComJAPANents and Technology Conference( 1 99 7) 7 3 9 〜7 44 頁)。 高介電率材料乃於內裝有使用高塡充高介電塡充物的 樹脂合成材料的電容器的多層配線板中,以電容器爲核心 層而積層’且該層構成爲對稱的時候,核心層的兩面必須 圖案化,但使用上述樹脂合成材料的電容器易在破断強度 及加工性上產生問題,核心層的每邊都必須圖案化而積 層,成本比一般多層配線板之製造還高。而於上述多層配 線板中,以絕緣層爲核心層的時候,針對核心層對稱積層 局介電率材料的時候,其彎曲小,但非對稱積層的時候, (3) (3)1225380 會有彎曲變大的問題。亦即,除了核心層,在任意層配置 電容器’而得到彎曲量小的多層配線板是極困難的,因而 習知針¥彳該問題’ 計一種對核心層而言,屬對稱的電容 器,其彎曲欲不得變小。 但是對稱配置、積層屬於高價材料的電容器,而縮小 彎曲的方法,需要多餘的電容器,經濟性不佳外,多層配 線板的設計自由度受到限制。 而電容器之屬於重要特性的容量是與電容器的介電質 的介質常數成正比,與介電質厚度成反比。亦即,以相同 材料加大電容器之容量的緣故,發生高介電率材料的厚度 變薄的必要性。如上述文獻所示的習知方法,一旦高介電 率材料變薄,處理性就會減低,且製造良品率差。而而像 是屬於塡充基板材料之具接著劑的銅箔,也有於銅箔鑄造 高介電率材料所用的方法,但與內層電路基板積層一體化 之際的內層電路圖案的塡充性和厚度控制是一大問題。 而,屬於電容器之重要特性的容量,也以電容器的對 向電極面積成正比。亦即爲了抑制製造時的容量誤差,必 須縮小對向電極面積的誤差。然而就形成面對由包含高介 電率材料形成的絕緣層的電容器電極來看,將覆蓋該絕緣 層的金屬箔蝕刻除去成所希望的圖案,並形成與事先形成 的電極相對的電容器電極的方法,會因金屬箔的蝕刻誤 差’改變電容器的對向電極面積,就會有電容器容量發生 誤差的問題。且因對向電極的偏移,電容器容量的誤差也 會有問題。 -8- (4) (4)1225380 進而多數採用從動元件的局頻電路方向多層配線板 中,電容器以外的從動元件也要求將電感效率良好的內裝 在基板的技術。進而高頻電路方向多層配線板,也一倂要 求減低傳送丨貝失。 【發明內容】 本發明的多層配線板乃屬於具有:複數個絕緣層、和 複數個導體層、和電氣連接複數個導體層之導體化的非貫 通孔、和在包含高介電率材料的至少一個絕緣層的上下面 形成電極的電容器的多層配線板,其高介電率材料硬化物 於25°C、1MHz的介質常數爲20〜100、厚度爲0.1〜 3 0 μ m爲弟 特徵。 右彳女具有桌一特徵的本發明之多層配線板,即可變薄 屬於電容器之介電質的高介電率材料層,不管層構成爲對 稱、非對稱,都可減低多層配線板的彎曲,進而除了核心 層還能在任意層內裝電容器的緣故,就能達到大幅改善設 計自由度。而完成需要最低限度之電容器的緣故,就能減 低成本。而局介電率材料厚度變薄的緣故,就能加大以介 電質厚成反的電容器容量。 而本發明之多層配線板乃屬於具有:數個絕緣層、和 複數個導體層、和電氣連接複數個導體層之導體化的非苜 通孔、和在包含局介電率材料的至少一個絕緣層的上下面 形成電極的電容器的多層配線板,其在包括電極的導體圖 案間之凹部塡充與高介電率材料不同的絕緣材料,該導體 -9- (5) (5)1225380 圖案表面與塡充的絕緣材料表面會被平坦化爲第二特徵。 於習知之電容器內裝多層配線板中,由於未在導體圖 案間之凹部塡充絕緣樹脂,屬高彈性的高介電率材料層的 厚度變厚,其結果對於電容器之容量誤差變大的傾向,若 按照具有第二特徵之本發明的多層配線板,如上述事先以 絕緣樹脂塡充導體圖案間的凹部,使形成高介電率材料層 的基板表面平坦化的緣故,高介電率材料層就能變薄,且 能精度良好的設計厚度,縮小電容器的容量誤差。 而本發明之多層配線板乃屬於具有由複數個絕緣層、 和複數個導體層、和電氣連接複數個導體層之導體化的 孔、和至少一層的絕緣層之介質常數於25 °C、1 MHz中含 有20〜100的高介電率材料所形成,在該絕緣層的上下面 形成電極的電容器的多層配線板,其相對的電極的至少一 邊的厚度爲1〜18 μιη的範圍爲第三特徵。 若按照具有第三特徵的本發明之多層配線板,就能夠 限定導體層厚度,提高圖案化的精度,且減低蝕刻誤差, 進而也可抑制容量誤差、位移和尺寸誤差。 而本發明乃屬於一種具有複數個絕緣層、和複數個導 體層、和電氣連接前述複數個導體層之導體化的非貫通 孔、和在包含高介電率材料的至少一個前述絕緣層的上下 面形成電極的電容器的多層配線板之製造方法,其提供一 至少包括:形成包括前述電極之一方的導體圖案的工程、 和在前述導體圖案間的凹部塡充與前述高介電率材料相異 的絕緣材料且加以硬化的工程、和經由硏磨使塡充在前述 -10- (6) (6)1225380 導體圖案之表面和該導體圖案間之凹部且被硬化的絕緣材 料表面平坦的工程、和加熱積層具備有半硬化狀態的前述 高介電率材料的金屬箔的工程爲其特徵的多層配線板之製 造方法。 而本發明乃屬於具有由包括複數個絕緣層、和複數個 導體層、和電氣連接前述複數個導體層之導體化的孔、和 至少一層的前述絕緣層的介質常數於25 °C、1 MHz中,爲 20〜1 〇〇的高介電率材料所形成,在該絕緣層的上下面形 成電極的電容器的多層配線板之製造方法,其提供一導體 圖案形成時,感光性光阻劑的圖案曝光面積爲1〜25 0cm2 /次,並在同一基板內進行多次曝光爲其特徵的多層配線 板之製造方法。 而本發明乃提供一在上述多層配線板或經上述製造方 法製造的多層配線板搭載半導體晶片爲其特徵的半導體裝 置。 而本發明還提供一搭載上述半導體裝置爲其特徵的無 線電子裝置。 本案經同一申請人根據於先前之曰本國特許出願亦即 第2002— 209639號(申請日2002年7月18日)、第2002 —209650號(申請日2002年 7月18日)、第 2002 — 259284號(申請日2002年9月4日)、第2002 — 259291號 (申請日2002年9月4日)、第2002 — 3 242 3 8號(申請日 2002年11月7日),依優先權主張參考該些詳細說明書 納入於此案中。 -11 - (7) (7)1225380 【實施方式】 用於本發明的多層配線板之電容器的高介電率材料, 是至少含有絕緣樹脂及高介電率塡充材料的樹脂組成物。 該絕緣樹脂並不未特別限定,但以可在半硬化狀態下使 用,且以使用可提供硬化後絕緣性優的高介電率材料的環 氧樹脂爲佳。 環氧樹脂只要是可以硬化並呈接著作用即可,但最好 是二功能以上’分子量未滿5 000,更好是使用未滿3〇〇〇 的環氧樹脂。二功能環氧樹脂舉例表示有雙酚A型或雙 酌F型樹脂等。雙酌A型或雙酌F型液狀樹脂是出自油 化SIERU環氧股份有限公司,以所謂埃皮科特(Epik〇te 環氧樹脂商品名)8 07、埃皮科特82 7、埃皮科特82 8的商 品名販賣。還有出自 DAUKEMIKARU日本股份有限公司 以所謂 D · E · R · 3 3 0、D . E · R · 3 3 1、D · E · R · 3 6 1 的商品名販賣 更有出自東都化成股份有限公司,以所謂 γ D 8 1 2 5、 Y D F 8 1 7 0的商品名販賣。 而且也可以加上多功能環氧樹脂目的在於高Tg化, 例如舉例表示有酚醛型環氧樹脂、甲苯酚型環氧樹脂等。 酚醛型環氧樹脂有出自日本化藥股份有限公司,以所謂 EPPN— 201的商品名販賣。甲苯酚型環氧樹月旨有出自住友 化學工業股份有限公司,以所謂ESCN — 190、ESCN — 195 的商品名販賣。還有出自前述日本化藥股份有限公司,以 所謂 E0CN1012、EOCN1025、EOCN1027 的商品名販賣。 -12- (8) (8)1225380 更有出自前述東都化成股份有限公司,以所謂 YDCN701、YDCN702、YDCN703、YDCN704 的商品名販 賣。 而欲使上述環氧樹脂硬化的硬化劑,可使用一般常用 的硬化劑,未特別限定,例如舉例有:在一分子中有兩個 以上的胺、聚醯胺、酸酐、多硫化物、三氟化硼及苯酌性 羥基之化合物的雙酚A、雙酚F、雙酚S等。特別是吸濕 時之耐電蝕性優的緣故,使用屬於苯酚樹脂的酚醛型環氧 樹脂、雙酚型環氧樹脂或甲苯酚樹脂等爲佳。較好的硬化 劑有出自大日本油墨化學工業股份有限公司,以所謂氯化 苯 LF2882、苯酌鹽 TD— 2090、苯 鹽 TD - 2149、苯酌 鹽VH4150、苯酚鹽VH4170的商品名販賣。 更能與硬化劑同時使用以往公知的硬化促進劑,該硬 化促進劑使用各種咪唑類爲佳。咪唑例如舉例有.:2 -甲 基咪唑、一 2—乙基一 4 一甲基咪唑、1 一氰乙基一 2 一苯基 咪13坐、1 一氰乙基一 2 -苯基偏苯三酸咪卩坐等。此種咪坐類 有出自四國化成工業股份有限公司,以所謂2E4MZ、2PZ 一 CN、2P Z — CNS的商品名販賣。 高介電率塡充材料例如舉例有:鈦酸鋇、鈦酸鋸、鈦 酸鈣、鈦酸鎂、鈦酸鉛、二氧化鈦、鈷酸鋇、鈷酸鈣、鈷 酸鉛等,該些可單獨使用或兩種以上一倂使用。特別是使 用介質常數爲50以上爲佳。而如上述的高介電率塡充材 料之一種以上,重量比以絕緣樹脂1 〇 〇配合3 〇 0〜3 0 0 〇爲 佳。 ~ 13- (9) 而欲提供本發明所用之高介電率材料的處理性,故配 合具有環氧基、醯胺基、殘基、氰酸酯基、經基等之至少 一種官能基的重量平均分子量爲1萬〜80萬的高分子量 樹脂爲佳。重量平均分子量爲1萬以上的話,B級的高介 電率材料的堆疊性會減低、硬化時的可靠性會提高。而重 量平均分子量超過80萬的話,欲均勻分散高介電率塡充 材料會很困難。此種高分子量樹脂例如舉例有··苯氧基樹 脂、高分子量環氧樹脂、超高分子量環氧樹脂、聚醯胺醯 亞胺樹脂、官能基含有反應性橡膠等。上述苯氧基樹脂有 出自東都化成股份有限公司,以所謂HUENOTOTO—YP-40、HUENOTOTO — YP — 50的商品名販賣。還有出自 HUENOKISIASOSIETO 公司,以所言胃 PKHC、PKHH、 PKHJ的商品名販賣。上述高分子量環氧樹脂有重量平均 分子量爲3萬〜8萬的高分子量環氧樹脂,更有重量平均 分子量超過8萬的超高分子量環氧樹脂(參考日本國特許 公告第7 — 59617號、日本國特許公告第7—59618號、日 本國特許公告第 7 - 59619號、日本國特許公告第 7 一 59620號、日本國特許公告第7 - 64911號、日本國特許 公告第7 — 68327號),都是日立化成工業股份有限公司所 製造。上述聚醯胺醯亞胺樹脂有出自日立化成工業股份有 限公司,以所謂K S 9 0 0 0系列的商品名販賣。上述官能基 含有反應性橡膠有羧基含有丙烯橡膠是出自帝國化學産業 股份有限公司,以所謂HTR — 8 60P的商品名販賣,而環 氧基含有丙烯橡膠是以所謂HTR - 860P - 3的商品名販 -14 - (10) 更可在本發明所用的高介電率材料中加入分散劑。可 用的分散劑可使用市面販賣的非矽系之分散劑等以往公知 者’未特別限定。而其配合量可根據實驗做適當決定。 由如上述之組成形成的高介電率材料能與甲基乙基甲 酮等有機溶劑混合成爲漆狀,將此塗佈在金屬箱,且加以 乾燥,成爲B級狀態的薄片狀供做使用爲佳。在此所用的 金屬箔例如舉例有··銅、鋁等,其厚度以1〜35μηι的範 圍爲佳,以1〜1 2 μιιι的範圍更佳。但就具有第三特徵的 本發明之多層配線板來看’包括對抗的電容器電極之導體 圖案的金屬箔的至少單邊厚爲1〜18μηι範圍。而藉由不 針對該金屬箔施行金屬電鍍,就能抑制金屬箔厚的增加。 而上述高介電率材料於Β級狀態的1 2 0。(:之溶融粘度 以100〜200Pa S爲佳。最低溶融粘度低於i00Pa S的 時候,流動大的緣故,厚度誤差大,高於200Pa S的時 候,接著性降低。 對於本發明,用於含有上述高介電率材料的絕緣層以 外的位置的絕緣層的絕緣樹脂未特別限制,但以使用與高 介電率材料不同的絕緣樹脂爲佳,更以玻璃基材補強,且 於樹脂添加無機塡充物爲佳。藉由以玻璃基材補強,絕緣 層厚爲1 5 0 % m以上,比沒有玻璃基材時,其厚更容易控 制。而藉由添加無機塡充物,受玻璃基材影響的表面彎曲 減低’就可得到具有高頻特性優之平滑表面的多層配線 板。以玻璃基材補強,且添加無機塡充物可使用所販賣之 -15- (11) (11)1225380 MCL — E — 67 9F、MCL - BE - 67(}(H)(以上爲日立化成工 業股份有限公司製的商品名)或C S — 3 3 5 5 S、C S — 3 3 5 7 S (以上爲利島工業股份有限公司製的商品名)等的銅 張積層板或GEA - 6 79F、GEA— 67BE(H)(以上爲日立化成 工業股份有限公司製的商品名)、E5 — 33 〇5 5(利昌工業股 份有限公司製的商品名)等的層間接著絕緣材料。 而本發明的多層配線板也與電容器一倂具有電感。電 感是餘刻處理導體層而形成,理想上是形成在包括電容器 電極之導體圖案中的任一方。而該電感由於導體圖案之線 寬細的這方,電感密度高,故厚度比其他導體層還薄,且 其厚以1〜12μηι爲佳。 而本發明的多層配線板可具有同時貫穿含有高介電率 材料的至少一個絕緣層和鄰接於此的絕緣層的非貫通孔。 而本發明的多層配線板是在最外層導體層具備設有 3 ΟΟμηι以上線寬的導體圖案,更且鄰接於該最外導體層的 絕緣層厚以〗50μι:π以上爲佳。經由線寬3 00μπι以上,就 能針對高頻電路抑制信號衰減,且經由絕緣層厚爲1 50μπι 以上,就能抑制特性阻抗降低。 而具有第一特徵的本發明之多層配線板的高介電率材 料層厚爲〇·〗〜30μιη的範圍。該範圍對於具有第二及第三 特徵的本發明之多層配線板也很有效。 具有第一特徵的本發明之多層配線板除了核心層外還 在任意層設有具有電容器的非對稱之層構成’但連此情形 下,多層配線板的彎曲在室溫中,曲率以 -16- (12) (12)1225380 以下爲佳,以2 · 4 x 1 0 _ 4 m m _ 1以下更佳,以 1 ·4χ10- 4mm_ ]以下特佳。 在此,曲率/c乃如第3圖所示,爲配線板1 6 —部分 圓弧時·φ·徑的倒數’由配線板的最長長度L及彎曲量h是 利用以下述所表示的關係式(金澤工業大學材料組織硏究 所編「材料組織」桌2 0卷(2 0 〇 2 )、p 1 3 1 — p 1 3 6 )而求得的 値。 《=_8h_ K ~L2 ( ^ 1 2) + 4 h 2 再者,配線板以一定的曲率彎曲,假設其兩側的曲率 相同。而配線板的最長長度L例如若爲四角形的配線板即 表示其對角線的長度’於式1中,直線距離1爲其近似値 使用。更且,彎曲量h是表示多層配線板以凹面朝上放置 在水平平台表面時的平台表面和多層配線板端部底面的距 離’其値以1mm以下爲佳,〇.6mm以下更佳,〇 35mm以 下特佳。 而具有第二特徵的本發明之多層配線板的導體圖案間 的凹部是用絕緣樹脂塡充,先使形成高介電率材料層的基 板表面平坦化。該平坦化對具有第一及第三特徵的本發明 之多層配線板也很有效。 而至少包括一個電極的導體圖案最好接著在包含高介 電率材料的二種不同的絕緣材料。就是,塡充在導體圖案 間的絕緣材料,是使用基材的絕緣層以及與使用在高介電 率材料之絕緣樹脂相異的第三絕緣材料,就能得到更優的 -17- (13) (13)1225380 電容器。進而除了核心層,在任意層均有電容器,且電容 器的容量誤差以未滿±5 %爲佳。 具有第二特徵的本發明之多層配線板之製造方法,其 特徵爲至少包括:形成包括電容器之電極一方的導體圖案 的工程、和在該導體圖案間的凹部塡充與高介電率材料相 異的絕緣材料且加以硬化的工程、和經硏磨使導體圖案的 表面及塡充在該導體圖案間且被硬化的絕緣材料的表面平 坦化的工程、和加熱積層具備有半硬化狀態的高介電率材 料的金屬箔的工程。 並包括:蝕刻上述金屬箔,形成包括電容器之電極另 一方的導體圖案的工程、更在至少一個導體層形成電感的 工程。 更且具有第三特徵之特徵的本發明之多層配線板,乃 如前述,對抗的電容器電極的至少單側厚爲1〜1 8 μηι,但 因在感光光阻劑之圖案曝光時發生位移,相對的兩個電極 重合的部分的對向電極面積減少,且爲了抑制電容器之容 量降低,具有1〜1 8 μπι厚的電極最好是位在比相對於此 的電極外周更內側的位置。就是單側電極比一方電極於工 程上可位移的範圍還大,就能排除因位移引起的容量變 動。 而具有1〜1 8 μηι厚的電容器電極的各側面和面對於 此的電極的各側面之最短的水平距離分別在5 0〜1 〇〇 μη 的範圍爲佳。上述水平距離未滿5 Ομηι的時候’因電極位 移發生對向電極面積減少的可能性變高’而超過]0 0 μηι -18- (14) (14)1225380 的時候,電容器電極的尺寸變大,導致基板大型化很不經 濟。再者,於第1 1圖表示具有1〜1 8 μηα厚的電容器電極 1 7的各側面和面對於的電容器電極1 8的各側面的最短的 水平距離以a〜d表示。但卻忽視如第1 3圖的配線2 0之 斜線部所示,由一方的電容器電極延伸,並與相對的電容 器電極重疊的配線部分。 而具有1〜1 8 μιη厚的電容器電極的各側面和電氣連 接設在該電極上的任意導體層間被導體化的孔的外周部的 最短水平距離分別在1 〇〇μηι以上爲佳。上述水平距離未 滿100 μιη,因具有1〜18μιη厚的電極和電氣連接任意導 體層的孔的位移而發生連接不良的機率變高。再者,於第 1 2圖中,具有1〜1 8 μηι厚的電容器電極1 7的各側面和電 氣連接設在該電極上之任意導體層間被導體化的孔1 9的 外周部的最短水平距離是以e〜h表示。 而具有1〜1 8 μηι厚的電極以藉由蝕刻除去導體層不 要的部分形成爲佳。當然本發明的電容器電極也可藉由利 用電鍍的加成法或半加成法形成,但以利用蝕刻的減成法 形成的方式有利於經濟效益,也能期待抑制位移、尺寸誤 差等。 而製造本發明之多層配線板的方法,其特徵爲;導體 圖案形成時,感光性光阻劑的圖案曝光面積爲1〜2 5 0cm2 /次,並在同一基板內進行多次曝光。 特別是形成包括具有前述1〜1 8 μηι厚的電容器電極 的導體圖案時,進行上述多次曝光爲佳。一次曝光面積未 -19- (15) (15)1225380 滿1 cm2的話,會增加曝光次數,且製造流程變長,成本 增加。一方面,一次曝光面積超過2 5 0cm2的話,減低圖 案位移很困難。而一次曝光面積以1〇〜200cm2爲佳,藉 此減低位移和抑制製造流程就很容易並存。進而一次曝光 面積以50〜150cm2特佳,對於減低位移及製造成本抑制 可得到最適當的效果。像這樣藉由使用一次曝光面積很 小,進行多次曝光的分割曝光方式,在一般多層配線板製 造所使用的大型基板方面,對於起因於基板伸縮等而發生 的圖案位移來看,可減低曝光時所發生的導體圖案的位 移。 而上述製造方法中,感光性光阻劑於圖案曝光時,使 用以碳酸鈉玻璃等無機物爲基材的光罩爲佳。藉此感光性 光阻劑曝光、顯像後圖案精度提高,且會提高包括電容器 電極的導體圖案精度。 進而也包括蝕刻除去導體層不要的部分,而形成包括 電容器電極的導體圖案的工程。 本發明更提供在目前所述的多層配線板搭載半導體晶 片的半導體裝置。藉由使用在基板內具有容量誤差小的電 容器或容量誤差小的電容器和電感密度高的電感的多層配 線板,就可同時獲得達成小型化與輕量化的半導體裝置。 並在最外層導體層具備具有3 00 μηι以上線寬的導體圖 案,更藉由使用鄰接在該最外導體層的絕緣層厚爲1 5 0 μηι 以上的多層配線板,即可獲得高頻衰減小,因特性阻抗不 整合的反射雜訊亦小的半導體裝置。 -20- (16) (16)1225380 本發明更提供一搭載前述半導體裝置的無線電子裝 置。藉由使用小型輕量的半導體裝置,達到無線電子裝置 的小型輕量化。而且也可獲得高頻特性優的無線電子裝 置。 以下針對本發明之多層配線板及其製造方法,參照實 施例做更詳細說明,但本發明並不限於此。 高介電率材料薄片1 在由環氧樹脂爲雙酚A型環氧樹脂(使用東都化成股 份有限公司製的 YD - 8125)6.6重量部、甲苯酚型環氧樹 脂(使用東都化成股份有限公司製的 YDCN — 703)3 4重量 部 '環氧樹脂的硬化劑爲酚醛型環氧樹脂(使用大日本油 墨化學工業股份有限公司製的氯化苯LF2 8 82)63重量部、 高分子量樹脂爲苯氧基樹脂(使用重量平均分子量5萬、 東都化成股份有限公司製的HUENOTOTOYP— 50)24重量 部、硬化促進劑爲硬化促進劑1 一氰乙基- 2 -苯基咪唑 (使用固化溶膠 2PZ — CN(商品名))0.6重量部、高介電率 塡充材料爲平均粒徑1 ·5μηι的鈦酸鋇塡充物(使用富士鈦 工業股份有限公司製的 ΒΤ — 100PR)860重量部、分散劑 爲非矽系分散劑(使用 BIKUKEMIJA JAPAN股份有限公司 製的BYK — W9 0 1 0)5 ·4重量部形成的組成物中加入甲基乙 基甲酮並使用濕式微粉碎機以]000轉/分進行1小時攪 拌混合,用2 00網眼的尼龍布過濾後真空脫氣。該樹脂漆 塗佈於厚]2μηι的電解銅箔(使用古河SAKITOHUOIRU股 -21 - (17) (17)1225380 份有限公司製的GTS — 12)上,且以140 °C進行5分鐘加 熱乾燥,形成膜厚5 μιη之B級狀態的塗膜,製成具備銅 箔的高介電率材料薄片1。 將該Β級狀態.的高介電率材料薄片1以12CTC的溶融 粘度,使用島津流動特性評估裝置CFT - 100型(股份有限 公司島津製作所、商品名),利用2 mm (/)的噴嘴直徑的治 具來測定時,爲l〇〇Pa S。並針對以]70°C做1小時硬化 的硬化物,使用 LCR 電錶 YHP4275A(橫河 HYURETOPAKADO股份有限公司、商品名),由 2 5 °C、 1 MHz的阻抗特性算出介電的結果爲20。 高介電率材料薄片2 在由環氧樹脂爲雙酚A型環氧樹脂(使用東都化成股 份有限公司製的 YD — 8125)66重量部、甲苯酚型環氧樹 脂(使用東都化成股份有限公司製的 YDCN— 7 0 3 ) 3 4重量 部' 環氧樹脂硬化劑爲酚醛型環氧樹脂(使用大日本油墨 化學工業股份有限公司製的氯化苯LF2 8 82)63重量部、高 分子量樹脂爲下述一般式所示的聚醯胺醯亞胺樹脂(重量 平均分子量7萬)24重量部、
硬化促進劑爲硬化促進劑1 -氰乙基- 2 -苯基咪唑 (固化溶膠2PZ — CN )0.6重量部、高介電率塡充材料爲平 -22- (18) (18)1225380 均粒徑1 · 5 μηι的鈦酸鋇塡充物(使用富士鈦工業股份有限 公司製的ΒΤ — 100PR) 1 3 00重量部以及平均粒徑〇·6μηι的 I太酸鋇塡充物(使用富士鈦工業股份有限公司製的ΗΡΒΤ 一 1 )400重量部、分散劑爲非矽系分散劑(使用 BIKUKEMIJAPAN 股份有限公司製的 BYK—W9010)11.2 重量部形成的組成物,加入甲基乙基甲酮,使用小型攪祥 脫泡裝置進行1 0分鐘攪拌脫泡後,用2 0 0網眼的尼龍布 過濾。該樹脂漆塗佈在厚度1 2 μηι的電解銅箔(使用古河 SAKITOHUOIRU股份有限公司製的GTS — 12)上,且以 1 4 0 °C進行5分鐘加熱乾燥,形成膜厚〗〇 μηιΒ級狀態的塗 膜’製成具備銅箔的高介電率材料薄片2。 將該Β級狀態的高介電率材料薄片2以1 2 0 °C的溶融 粘度’使用島津流動特性評估裝置CFT - 1 00型(股份有限 公司島津製作所、商品名),利用2 m m 0的噴嘴直徑的治 具來測定時,爲1 〇 〇 P a S。並針對以1 7 0 °C做1小時硬化 的硬化物,使用 LCR 電錶 YHP42 7 5 A(橫河 HYURETOPAKADO股份有限公司、商品名),由25°C、 1 MHz的阻抗特性算出介電的結果爲45。 局介電率材料薄片3 在由環氧樹脂爲雙酚A型環氧樹脂(使用東都化成股 份有限公司製的 YD - 8 1 2 5)66重量部、甲苯酚型環氧樹 脂(使用東都化成股份有限公司製的YDCN — 703 )3 4重量 部、環氧樹脂硬化劑爲酚醛型環氧樹脂(使用大日本油墨 -23- (19) (19)1225380 化學工業股份有限公司製的氯化苯LF2 8 8 2)63重量部、高 分子量樹脂爲苯氧基樹脂(重量平均分子量5萬、使用東 都化成股份有限公司製的 HUENOTOTO YP — 50)24重量 部、硬化促進劑爲硬化促進劑1 -氰乙基- 2 -苯基咪唑 (固化溶膠2PZ—CN )0.6重量部、高介電率塡充材料爲平 均粒徑1 · 5 μηι的鈦酸鋇塡充物(使用富士鈦工業股份有限 公司製的ΒΤ - 100PR)1300重量部以及平均粒徑0·6μηι的 鈦酸鋇塡充物(使用富士鈦工業股份有限公司製的HPΒΤ 一 1 )400 重量部、分散劑爲非矽系分散劑(使用 BIKUKEMI JAPAN 股份有限公司製的 BYK — W9010)11.2 重量部形成的組成物,加入甲基乙基甲酮,使用濕式微粉 碎機以1 000轉/分進行1小時攪拌混合,且用200網眼 的尼龍布過濾後進行真空脫氣。該樹脂漆塗佈在厚度 1 2μιη的電解銅箔(使用古河SAKITOHUOIRU股份有限公 司製的GTS— 12)上,且以1401進行5分鐘加熱乾燥, 形成膜厚1 ΟμηιΒ級狀態的塗膜,製成具備銅箔的高介電 率材料薄片3。 將該Β級狀態的高介電率材料薄片3以1 2(TC的溶融 粘度,使用島津流動特性評估裝置CFT - 100型(股份有限 公司島津製作所、商品名),利用2mm (/)的噴嘴直徑的治 具來測定時,爲I50Pa S。並針對以17(TC做1小時硬化 的硬化物,使用 LCR 電錶 YHP42 75 A(橫河 HYURETOPAKADO股份有限公司、商品名),由2 5 t、 1 MHz的阻抗特性算出介電的結果爲4 5。 -24- (20) (20)1225380 高介電率材料薄片4 在由環氧樹脂爲雙酚A型環氧樹脂(使用東都化成股 份有限公司製的 YD — 8 1 2 5 ) 66重量部、甲苯酚型環氧樹 脂(使用東都化成股份有限公司製的 YDCN— 703 )3 4重量 部、環氧樹脂硬化劑爲酚醛型環氧樹脂(使用大日本油墨 化學工業股份有限公司製的氯化苯LF2 8 8 2)63重量部、高 分子量樹脂爲苯氧基樹脂(重量平均分子量5萬、使用東 都化成股份有限公司製的 HUENOTOTOYP — 50)24重量 部、硬化促進劑爲硬化促進劑1 -氰乙基- 2 -苯基咪唑 (固化溶膠2PZ-CN )0.6重量部、高介電率塡充材料爲平 均粒徑1·5μηι的鈦酸鋇塡充物(使用富士鈦工業股份有限 公司製的BT— 100PR) 1 900重量部以及平均粒徑0.6μΐΏ的 鈦酸鋇塡充物(使用富士鈦工業股份有限公司製的HP ΒΤ 一 1 ) 5 5 0重量部、分散劑爲非矽系分散劑(使用 BIKUKEMIJ AP AN 股份有限公司製的 BYK-W9010)15.9 重量部形成的組成物,加入甲基乙基甲酮,使用濕式微粉 碎機以1 000轉/分進行1小時攪拌混合,且用200網眼 的尼龍布過濾後進行真空脫氣。該樹脂漆塗佈在厚度 12μηι的電解銅箔(使用古河SAKITOHUOIRU股份有限公 司製的GTS — 12)上,且以140 °C進行5分鐘加熱乾燥, 形成膜厚2 5 μηιΒ級狀態的塗膜,製成具備銅箔的高介電 率材料薄片4。 將該Β級狀態的高介電率材料薄片4以1 2 0 °C的溶融 -25^ (21) (21)1225380 粘度,使用島津流動特性評估裝置CFT - 100型(股份有限 公司島津製作所、商品名),利用2mm (/)的噴嘴直徑的治 具來測定時,爲200Pa S。並針對以170t做1小時硬化 的硬化物,使用 LCR 電錶 YHP42 75 A(橫河 HYURETOPAKADO股份有限公司、商品名),由2 5 t、 1 MHz的阻抗特性算出介電的結果爲70。 高介電率材料薄片5 在由環氧樹脂爲雙酚A型環氧樹脂(使用東都化成股 份有限公司製的 YD - 8 1 2 5 ) 6 6重量部、甲苯酚型環氧樹 脂(使用東都化成股份有限公司製的 YDCN— 703 )3 4重量 部、環氧樹脂硬化劑爲酚醛型環氧樹脂(使用大日本油墨 化學工業股份有限公司製的氯化苯LF2882)63重量部、高 分子量樹脂爲苯氧基樹脂(重量平均分子量5萬、使用東 都化成股份有限公司製的 HUENOTOTO YP — 5 0)24重量 部、硬化促進劑爲硬化促進劑1 -氛乙基- 2 -苯基咪I]坐 (固化溶膠2PZ— CN )0·6重量部、高介電率塡充材料爲平 均粒徑1 · 5 μηι的鈦酸鋇塡充物(使用富士鈦工業股份有限 公司製的ΒΤ- I00PR) 8 60重量部、分散劑爲非矽系分散 劑(使用 BIKUKEMIJAPAN股份有限公司製的 BYK — W 9 0 1 0) 5 · 4重量部形成的組成物,加入甲基乙基甲酮,使 用濕式微粉碎機以1 000轉/分進行1小時攪拌混合,且 用2 00網眼的尼龍布過濾後進行真空脫氣。該樹脂漆塗佈 在厚度1 2 μ m的電解銅箱(使用古河s A K I Τ Ο H U Ο I R U股份 -26- (22) (22) 1225380 有限公司製的G T S — 1 2 )上,且以1 4 0 °C進行5分鐘加熱 乾燥,形成膜厚3 ΟμηιΒ級狀態的塗膜,製成具備銅箔的 高介電率材料薄片5。 將該Β級狀態的高介電率材料薄片5以〗20艺的溶融 粘度,使用島津流動特性評估裝置CFT_ 100型(股份有限 公司島津製作所、商品名),利用2mm 0的噴嘴直徑的治 具來測定時,爲100Pa S。並針對以170°C做1小時硬化 的硬化物’使用 L CR 電錶 Υ Η P 4 2 7 5 A (橫河 HYURETOPAKADO股份有限公司、商品名)’由25°C、 1 Μ Η z的P且抗特性算出介電的結果爲2 0 ° 實施例1 如第2圖(a)所示,於基材1的兩面,在積層厚3 μ m 的銅箱2之板厚〇 · 2 m m、基板尺寸5 0 0 x 3 3 3 c m的兩面銅 箔張玻璃環氧積層板MCL— E - 679F(日立化成工業股份 有限公司製、商品名)上進行所希望的鑽孔(第2圖(b))。 以超音波洗淨和鹼性高錳酸液除去碳化的樹脂渣後,該基 板會得到觸媒,於密著促進化後進行無電解鍍銅,於鑽孔 內壁和銅箔表面形成約1 5 μηα的無電解鍍銅層3 (第2圖 (〇)。於該基板表面藉由以次氯酸鈉爲主成份的黑化處理 和以二甲基胺硼烷爲主成份的還原處理進行粗化處理。於 該基板的鑽孔內利用網版印刷塡充焊膏型的熱硬化型絕緣 材料HRP — 7 0 0ΒΑ(太陽油墨製造股份有限公司、商品 名)4,且以170°C經60分鐘的熱處理使之硬化(第2圖 -27- (23) (23)1225380 (d) )。利用硏磨刷硏磨基板表面,除去多餘的絕緣材料 後,使該基板得到觸媒,於密著促進化後進行無電解鍍 銅,於基板表面形成約15μηι的無電解鍍銅層5 (第2圖 (e) )。以硏磨刷硏磨該基板後,層壓感光性乾式薄膜Η -9 040(日立化成工業股份有限公司製、商品名),且在該基 板表面將包括電容器電極的導體圖案的蝕刻光阻劑,利用 股份有限公司OKU製作所製EXM — 1350B型自動平行曝 光機加以曝光。在該基板用碳酸鈉水溶液顯像後,氯化鐵 液鈾刻除去不要的銅,用氫氧化鈉水溶液剝離光阻劑,製 成具有包括電容器之下部電極的電路圖案的內層電路板 (第 2 圖(f))。 其次,在該內層電路板表面用滾輪塗料器,自基板絕 緣層表面起約4 0 μηι、自導體圖案表面起約5 μιη塗布焊膏 型的熱硬化型絕緣材料HRP - 700ΒΑ(太陽油墨製造股份 有限公司、商品名)6,以1 7 0 °C經6 0分鐘間的熱處理使 之硬化。該基板經硏磨刷硏磨到出現導體圖案表面爲止, 除去多餘的絕緣材料,進行內層電路板的平坦化(第2圖 (g))。內層電路板表面的凹凸爲3μηι以下。然後在該電路 板的電路表面藉由以次氯酸鈉爲主成份的黑化處理和以二 甲基胺硼烷爲主成份的還原處理來進行粗化處理。 其次,在該電路板的單面將具備包括高介電率材料的 絕緣層8與銅箔7的前述高介電率材料薄片1,以溫度 17〇°C、壓力1.5MPa、加熱加壓時間60分鐘的加壓條件 加以積層一體化(第2圖(h))。將該積層體用硏磨刷硏磨 -28- (24) (24)1225380 後,將感光性乾式薄膜Η - 9040(日立化成工業股份有限 公司製、商品名)層壓在高介電率材料薄片1的銅箔上, 且在該基板表面將包括電容器電極的導體圖案的蝕刻光阻 劑,用股份有限公司OKU製作所製EXM — 1 3 5 0B型自動 平行曝光機加以曝光。該基板用碳酸鈉水溶液顯像後,用 氯化鐵液鈾刻除去不要的銅,且用氫氧化鈉水溶液剝離光 阻劑,形成包括電容器之上部電極的導體圖案(第2圖 ⑴)。 其次,在該電路板的電路表面,藉由以次氯酸鈉爲主 成份的黑化處理和以二甲基胺硼烷爲主成份的還原處理來 進行粗化處理,依序重合(1 )具3 5 μηι載體銅范之厚3 μηι 的銅箔 MT35S3(三井金屬鑛業股份有限公司製、商品 名)9、(2)加入厚80μηι塡充物的玻璃環氧黏合膠片GEA -6 7 9F(日立化成工業股份有限公司製、商品名)1〇兩片,(3) 第2圖(i)的電路板、(4)加入厚80μιη塡充物的玻璃環氧黏 合膠片GEA— 679F兩枚、(5)具35μηι載體銅箔之厚3μηι 的銅箔 ΜΤ3 5 S3(三井金屬鑛業股份有限公司製、商品 名),以溫度170 °C、壓力1.5 MPa、力□熱加壓時間60分鐘 的加壓條件加以積層一體化(第2圖(j))。剝離載體銅箔, 且切斷不要的基板端部後,在該基板表面形成所希望的蝕 刻光阻劑,將不要的銅箔用氯化鐵水溶液加以蝕刻除去, 在所希望的位置形成0 〇 . 1 5 m m的窗孔。 設在該基板表面的窗孔位置,用二菱電機股份有限公 司製ML5 05 GT型碳酸氣體雷射,以輸出功率26mJ、脈寬 -29- (25) (25)1225380 1 〇〇 、發射次數 6次的條件,進行雷射穿孔(第 2圖 (k))。除去超音波洗淨和因鹼性高錳酸液碳化的樹脂渣 後,於洗淨、得到觸媒、密著促進化後,使用CUST -3 0 00(日立化成工業(股)製、商品名)進行無電解鍍銅,在 雷射孔內壁和銅箔表面形成約20μηι的無電解鍍銅層 11(第2圖(1))。在該基板表面的銲墊、電路圖案等需要的 位置上形成蝕刻光阻劑,且將不要的銅用氯化鐵水溶液鈾 刻除去,形成外層電路(第2圖(m))。 在該基板表面將抗阻劑PSR — 4000AUS5(太陽油墨製 造股份有限公司、商品名)用滾輪塗料器塗佈30μηι,乾燥 後加以曝光、顯像,在所希望的位置形成抗阻劑1 5。然 後用NIPS100(日立化成工業(股)製、商品名),並用3μηι 的無電解鍍鎳層13與HGS2000(日立化成工業(股)製、商 品名)’將0 · 1 μ m的無電解鍍金層1 4形成外層電路圖案露 出部表面層,得到如第1圖所示之內裝電容器12的五層 構造的多層配線板。 實施例2 除換掉高介電率材料薄片1用高介電率材料薄片2以 外,經由與實施例1同樣的工程得到多層配線板。 實施例3 除換掉局介電率材料薄片1用高介電率材料薄片3以 外,經由與實施例1同樣的工程得到多層配線板。 -30- (26) (26)1225380 實施例4 除換掉高介電率材料薄片1用高介電率材料薄片4以 外,經由與實施例1同樣的工程得到多層配線板。 實施例5 不使用如第2圖(g)所示的樹脂塡充進行內層電路的 平坦化,並且除換掉高介電率材料薄片1用高介電率材料 薄片5以外,經由與實施例1同樣的工程得到多層配線 板0 比較例1 高介電率材料薄片除使用介電材層厚80μηι之具環氧 系樹脂的銅箔 McF6000E (日立化成工業製、商品名) 以外,經由與實施例5同樣的工程得到多層配線板。 將以上述實施例1〜5及比較例1所得到的多層配線 板,切成1 〇 〇 m m X 1 0 0 m m的大小,做成試驗樣品,測定其 彎曲量。更用前述式1求得曲率。結果於表1示之。 -31 - (27)1225380 [表1 ] 項目 高介電率材料層厚 彎曲量 曲率 (μηι) (mm) (mm-1) 實施例1 5 0.3 1.20xl0~4 實施例2 10 0.4 1.60xl0-4 實施例3 10 0.4 1.60χ10'4 實施例4 25 0.5 2.00χ10"4 實施例5 30 0.7 2.80χ10'4 比較例1 80 1.2 4.80x10—4
實施例1〜5的多層配線板無論那一個在高介電率材 料硬化物的介質常數爲25 °C、1 MHz中均爲2〇〜1〇〇,且 屬於其厚爲1 · 0〜3 0 μ m的電容器內裝型的多層配線板,其 曲率全爲4.OxlO-4 mm·1以下,彎曲量也全爲! 1Ώηι以下很 小。一方面,比較例1由於高介電率材料厚爲80μιη,其 曲率超過^ΟχΙΟ^ηιπΓ1,彎曲量也超過]mm。 實施例6 針對實施例1所得到的多層配線板,評估電容器容量 誤差和成型性。再者,電容器容量的測定方法及成型性的 評估方法乃如以下所述。 (電容器容量) 電容器容量的測定是使用在阻抗分析器 -32- (28) (28)1225380 4 2 9IB(AJIRENTOTEKUNOJI股份有限公司製、商品名)透 過 50Ω 同軸電纜 SUCOFLEX104 / 1 00(SUHNER 社製、商 品名)連接高頻信號測定探針 MICROPROBE ACP50(GSG2 5 0型、C a s c a d e社、商品名)的測定系統。電 容器的電極尺寸爲1 m m X 1 m m,測定1 G Η z的容量。測定 則是測定設置在基板的四角隅和中央部五處的電容器容 (成型性) 成型性將製成的多層配線板切成l〇nimx 3 0mm後,以 環氧樹脂加以注型,且硏磨基板斷面,評估多層配線板中 是否有氣泡等。沒有氣泡等時就很好,有氣泡等時就不 好。 實施例7 針對實施例2得到的多層配線板,與實施例6同樣地 評估電容器容量誤差和成型性。 實施例8 針對實施例3得到的多層配線板,與實施例6同樣地 評估電容器容量誤差和成型性。 實施例9 針對實施例4得到的多層配線板,與實施例6同樣地 -33- (29)1225380 評估電容器容量誤差和成型性。 比較例2 如第2圖(g)所示,除藉由樹脂塡充進行內層電路板 平坦化以外,還針對與實施例3同樣地製成的多層配線 板,與實施例6同樣地評估電容器容量誤差和成型性。 比較例3 針對實施例5得到的多層配線板,與實施例6同樣地 評估電容器容量誤差和成型性。 於表2表示實施例6〜9、比較例2及3的結果。 [表2] 項目 電容器容量(PF) 成型性 最大値 最小値 平均 値 實施例 6 3 1 32 32 良好 7 37 35 36 良好 8 38 35 36 良好 9 23 22 23 良好 比較例 2 39 26 38 不良 3 36 30 32 良好 實施例6〜9是在任一個電容器電極間的凹部都塡$ -34- (30) 上與基板材料和高介電率材料不同的第三熱硬化型絕緣材 料平坦化’電容器容量的誤差未滿± 5 %很小,成型性也很 良好。一方面,比較例2在電容器電極之間有氣泡,成型 性很不好。比較例3爲電容器容量的誤差超過1 0 %。由斷 面觀察的結果了解其原因是含有高介電率材料的絕緣層厚 在3〜6 μπι的範圍,誤差很大。 其次’如下述實施例1 0〜1 9及比較例4製作使用下 述高介電率材料薄片6〜1 〇的多層配線板,評估該些多層 配線板的電容器電極的位移、尺寸誤差以及容量誤差。 高介電率材料薄片6 在由環氧樹脂爲雙酚Α型環氧樹脂(使用東都化成股 份有限公司製的 YD - 8125)66重量部、甲苯酚型環氧樹 脂(使用東都化成股份有限公司製的YDCN — 70 3 )3 4重量 部、環氧樹脂硬化劑爲酚醛型環氧樹脂(使用大日本油墨 化學工業股份有限公司製的氯化苯LF2882)63重量部、高 分子量樹脂爲苯氧基樹脂(使用分子量5萬、東都化成股 份有限公司製的 HUENOTOTOYP — 50)24重量部、硬化促 進劑爲硬化促進劑1 -氰乙基- 2 -苯基咪唑(使用固化溶 膠2PZ — CN)0.6重量部、高介電塡充物爲平均粒徑1.5μηι 的鈦酸鋇塡充物(使用富士鈦工業股份有限公司製的Β Τ -100PR) 1 3 00重量部以及平均粒徑〇.6μι^的鈦酸鋇塡充物 (使用富士鈦工業股份有限公司製的ΗΡΒΤ— 1 )400重量 部、分散劑爲非矽系分散劑(使用 BIKUKEMIJAJAPAN股 -35- (31) (31)1225380 份有限公司製的BYK - W9010)11.2重量部形成的組成 物,加入甲基乙基甲酮,使用濕式微粉碎機以1 〇 〇 〇轉/ 分進行1小時攪拌混合,且用200網眼的尼龍布過濾後進 行真空脫氣。該接著劑漆塗佈在厚度1 2 pm的電解銅箔(使 用古河SAKITOHUOIRU股份有限公司製的gtS — 12)上, 且以140°C進行5分鐘加熱乾燥,形成膜厚ι〇μπ1Β級狀態 的塗膜,製成高介電率材料薄片6。 將該Β級接著薄膜以1 7 0 °C硬化1小時的硬化物,使 用LCR電錶YHP4275A(橫河HYURETOPAKADO股份有限 公司、商品名),由 2 5 °C、1 MHz的阻抗特性算出介電的 結果爲4 5。 高介電率材料薄片7 除換掉塗佈接著劑漆的電解銅箔3 5 μηι、附載體銅箔 厚3 μιτι的銅箔(使用三井金屬鑛業股份有限公司製的 ΜΤ3 5 S3)以外,經由與高介電率材料薄片6同樣的工程得 到高介電率材料薄片7。 將該Β級接著薄膜以1 7 〇 °C硬化1小時的硬化物,使 用LCR電錶YHP4275A(橫河HYURETOPAKADO股份有限 公司、商品名),由2 5 °C、1 MHz的阻抗特性算出介電的 結果爲4 5。 高介電率材料薄片8 P余換掉塗佈接著劑漆的電解銅箔厚9 μηι的電解銅箔 -36- (32)1225380 (使用古河SAKITOHUOIRU股份有限公司製的GTS — 外,經由與高介電率材料薄片6同樣的工程得到高介 材料薄片8。 將該B級接著薄膜以1 7 0 °C硬化1小時的硬化物 用 LCR 電錶 YHP42 75 A(橫河 H YURETOPAKADO 股份 公司、商品名目名),由2 5 °C、1 MHz的阻抗特性算 電的結果爲45。 高介電率材料薄片9 除換掉塗佈接著劑漆的電解銅箔厚1 8 μηι的電解 (使用古河SAKITOHUOIRU股份有限公司製的GTS· 以外’經由與高介電率材料薄片6同樣的工程得到高 率材料薄片9。 將該B級接著薄膜以1 7 〇艺硬化1小時的硬化物 用 LCR 電錶 YHP4275 A(橫河 HYURETOPAKADO 股份 公司、商品名),由2 5 °C、1 MHz的阻抗特性算出介 結果爲45。 高介電率材料薄片1〇 除換掉塗佈接著劑漆的電解銅箔厚3 5 μηι的電解 (使用古河SAKITOHUOIRU股份有限公司製的GTS. 以外’經由與高介電率材料薄片6同樣的工程得到高 率材料薄片1 〇。 將該B級接著薄膜以I 7 〇 t硬化1小時的硬化物 9)以 電率 ,使 有限 出介 銅箱 - 18) 介電 ,使 有限 電的 銅箔 - 35) 介電 ,使 -37- (33) (33)1225380 用LCR電錶YHP42 7 5A(橫河HYURETOPAKADO股份有限 公司、商品名),由2 5 °C、1 MHz的阻抗特性算出介電的 結果爲4 5。 實施例1 〇 除換掉高介電率材料薄片1使用高介電率材料薄片 6,曝光電容器上部電極形成時,換掉股份有限公司οκυ 製作所製EXM - 1350B型自動平行曝光機,使用USIO電 機股份有限公司製UX — 5 03 8 SC型分割投影曝光機,並使 用以碳酸鈉玻璃爲基材的光罩,分割爲1 0cm四方的圖 案’以及電谷益的上部電極和下部電極尺寸同時形成1.0 X 0 . 7 5 mm以外,與實施例1同樣地可得到多層配線板。 再者,於第4圖表不實施例1〇的電容器12的斷面圖。 實施例1 1 除電谷益的電極尺寸形成上部電極1 · 0 X 〇 · 7 5 m m、下 部電極1.05 x 0.75 5mm以外,與實施例1〇同樣地可得到 多層配線板。再者,於第5圖表示實施例u的電容器j 2 的斷面圖。 實施例1 2 除電容器的電極尺寸形成上部電極1·〇χ 〇.75mm、下 部電極1 · 1 X 0.85mm以外,與實施例〗〇同樣地可得到多 層配線板。再者’於第6圖表示實施例I 2的電容器]2的 -38- (34) (34)1225380 斷面圖。 實施例13 除電容器的電極尺寸形成上部電極1 · ο X 〇 · 7 5 m m、下 部電極1·2 χ〇· 9 5mm以外,與實施例同樣地可得到多 層配線板。再者,於第7圖袠示實施例1 3的電容器1 2的 斷面圖。 實施例1 4 除電容器的電極尺寸形成上部電極1.0x0.75mm、下 部電極1 ·4 X 1 · 1 5mm以外,與實施例1 〇同樣地可得到多 層配線板。再者,於第8圖表示實施例1 4的電容器1 2的 斷面圖。 實施例1 5 除換掉高介電率材料薄片6使用高介電率材料薄片 7,在高介電率材料薄片7的銅箔上形成約1 5 μπι的電解 鍍銅層,且剝離電鍍光阻劑後’用硫酸、過氧化氫混合溶 液蝕刻除去基層銅,形成電容器的上部電極,以及電容器 的上部電極尺寸爲1 . 〇 X 〇 · 7 5 mm、下部電極尺寸爲ι . ι x 0.8 5mm以外,與實施例1〇同樣地可得到多層配線板。再 者,於第9圖表示實施例15的電容器12的斷面圖。 實施例1 6 -39- (35) (35)1225380 除使用分割投影曝光機時,圖案分割爲5 c m四方並 曝光以外,與實施例1 0同樣地可得到多層配線板。再 者,於第4圖表示實施例16的電容器12的斷面圖。 實施例1 7 除使用分割投影曝光機時,圖案分割爲1 5 cm四方並 曝光以外,與實施例1 〇同樣地可得到多層配線板。再 者,於第4圖表示實施例1 7的電容器1 2的斷面圖。 實施例1 8 除換掉高介電率材料薄片6使用高介電率材料薄片8 以外,與實施例1 〇同樣地可得到多層配線板。再者,於 第4圖表示實施例18的電容器12的斷面圖。 實施例1 9 除換掉高介電率材料薄片6使用高介電率材料薄片9 以外,與實施例1 〇同樣地可得到多層配線板。再者,於 第4圖表示實施例19的電容器12的斷面圖。 比較例4 除換掉高介電率材料薄片6使用高介電率材料薄片 10,以及曝光形成電容器的上部電極時,換掉USIO電機 股份有限公司製UX - 5 0 3 8 SC型分割投影曝光機使用股份 有限公司 OKU製作所製EXM— 1 3 5 0B型自動平行曝光 -40- (36)1225380 機,並藉由使用以聚酯爲基材的光罩一倂曝光以外,與實 施例1 〇同樣地可得到多層配線板。再者,於第1 0圖表示 比較例4的電容器1 2的斷面圖。 針對如上述製作的各多層配線板,切出各個電容器部 分,並以環氧樹脂加以注型’且硏磨基板斷面。然後使用 具有計級功能的顯微鏡(OLYMPUS製MX50),自該斷面來 測定電容器之對向電極彼此的位移量和上部電極面積。測 定取樣數與各多層配線板均爲1 2取樣。結果於表3及表 4示之。 [表3] 項目 對向電] 極的位移量(μ ηι) 最大 最小 平均 實施例 10 39.4 2.2 13.1 16 27.2 5.3 10.8 17 40.8 7.0 16.4 比較例4 82.4 14.4 40.2 [表4] 項目 上部電極B g 積(mm2) 最大 最小 平均 誤差(%) 實施例 10 0.756 0.743 0.747 ±0.9 18 0.756 0.743 0.749 ±0.8 19 0.760 0.742 0.75 1 ±1.2 比較例4 0.77 1 0.733 0.754 ±2.6 -41 - (37) (37)1225380 於表3中,對向電極圖案彼此的位移量,於實施例 1 0、1 6及1 7中,未滿5 0 μηι.,但比較例4則爲8 0 μηι以 上。而於表4中,上部電極的誤差,在實施例1 〇、1 8及 1 9爲± 1 %左右,但在比較例4誤差很大爲± 2 · 6 %。該結 果於製造實施例〗〇〜1 9的多層配線板時’電容器電極的 厚很薄,且蝕刻誤差減低,以及使用玻璃基材的高精度光 罩,藉由分割曝光方式曝光,且形成導體圖案。 其次,使用表3及表4的結果,經計算算出電容器的 容量誤差。結果於表5示之。 (38)1225380 [表5] 項目 電容器容量(PF) 最大 最小 平均 誤差(%) _______ 實施例 10 15.02 14.15 14.48 ±3.0 1 11 15.09 14.69 14.92 ±1.44 12 15.12 14.85 14.94 ±0.89 13 15.13 14.87 15.01 ±0.90 14 15.12 14.86 14.99 ±0.89 15 15.10 14.84 14.97 ±0.87 16 15.04 14.16 14.60 ±2.78 17 15.00 14.08 14.44 ±3.43 18 15.00 14.16 14.58 ±2.88 19 14.99 13.98 14.49 ±3.49 ------ 比較例4 14.89 12.46 13.80 ±8.82 由表5得知,實施例1 0〜1 9的電容器的容量誤差, 均小於比較例4的誤差。而實施例1 2〜14之中,未發現 有意差,得知在考慮感光性光阻劑曝光時的位移上’將下 部電極面積設計成最小,且縮小電容器部的佔有面積爲 佳。而且未在使用減成法的實施例1 2和使用半加成法的 實施例1 5的比較中發現有意差,得知可藉由有利於經濟 性的減成法形成包含電容器電極的導體圖案爲佳。 如以上說明,若藉由本發明的多層配線板,變薄電容 器之介電質部的高介電率材料層,藉此不管層構成爲對 -43- (39) (39)1225380 稱、非對稱都可減低多層配線板彎曲,進而除了核心層 外’可在任意層內安裝電容器,設計自由度就可達到大幅 改善。而只要完成需要最小限的電容器就能減低成本。而 高介電率材料的厚變薄,就能加大以介電質厚成反比的電 容器容量。 而且能提供高介電率材料的厚很薄,具有容量誤差小 的電容器’且成型性上沒有問題的多層配線板及其製造方 法。 φ 更能提供在具有如上述特徵的多層配線板搭載半導體 晶片的半導體裝置、及搭載該半導體裝置的無線電子裝 置。 · 前述爲本發明之最佳實施形態,經該業者明白可在不 脫離本發明的精神與範圍內實行多種變更及修正。 【圖式簡單說明】 * 第1圖是表示本發明多層配線板之一形態的斷面圖。 ® 第2圖是表示本發明多層配線板之製造方法之一例的 斷面圖。 第3圖是表示求出曲率&所需要的L、I、h的配線板 的模式圖。 第4圖是表示經實施例1 〇及1 6〜1 9製作的電容器電 極構造的斷面圖。 ^ 第5圖是表示經實施例1 1製作的電容器電極構造的 - 斷面圖。 -44- (40) (40)1225380 第6圖是表示經實施例1 2製作的電容器電極構造的 斷面圖。 第7圖是表示經實施例1 3製作的電容器電極構造的 斷面圖。 第8圖是表示經實施例1 4製作的電容器電極構造的 斷面圖。 第9圖是表示經實施例1 5製作的電容器電極構造的 斷面圖。 第1 0圖是表示經比較例4製作的電容器電極構造的 斷面圖。 第1】圖是表示具有】〜〗8 μιΏ厚的電容器電極的各側 面和面對於此的電容器電極的各側面的最短水平距離的模 式圖。 第1 2圖是表示具有1〜〗8 μιη厚的電容器電極的各側 面和設在該電極上的孔的外周部的最短水平距離的模式 圖。 第1 3圖是表示不考慮第1 1圖最短水平距離的部分 (斜線部)的模式圖。 [圖號說明] 1 :高介電率材料薄片 2 ··局介電率材料薄片 3 :咼介電率材料薄片 4 :高介電率材料薄片 -45- (41) (41)1225380 5:高介電率材料薄片 6:高介電率材料薄片 7 :高介電率材料薄片(銅箔) 8:高介電率材料薄片(絕緣層) 9:高介電率材料薄片 1 〇 :高介電率材料薄片 1 1 :無電解鍍銅層 1 2 :電容器 1 3 :無電解鍍鎳層 1 4 :無電解鍍金層 1 5 :抗阻劑 I 6 :配線板 1 7 :電容器電極 1 8 :電容器電極 19:孔 2 0 :配線

Claims (1)

  1. (1) (1)1225380 拾、申請專利範面 第921 14940號專利申請案 中文申請專利範圍修正本 民國93年7月16日修正 1· 一種多層配線板,乃屬於具有:複數個絕緣層、 和複數個導體層、和電氣連接前述複數個導體層之導體化 的非貫通孔、和在包含高介電率材料的至少一個前述絕緣 層的上下面形成電極的電容器的多層配線板中,其特徵 & · 爲 · 前述高介電率材料硬化物於25 °C、1 MHz中的比介電 率爲20〜1〇〇、厚度爲〇.1〜30 μπι。 2. 如申請專利範圍第1項所記載的多層配線板,其 中,除核心層外,在任意層設置具有前述電容器的非對稱 之層構成,且其彎曲量於室溫中曲率爲LOxlO^mnT1以 下。 3. 如申請專利範圍第1項或第2項所記載的多層配 線板,其中,除核心層外,在任意層設有具有前述電容器 的非對稱之層構成,且其彎曲量爲1mm以下。 4. 一種多層配線板,乃屬於具有··複數個絕緣層、 和前述複數個導體層、和電氣連接前述複數個導體層之導 體化的非貫通孔、和在包含高介電率材料的至少一個前述 絕緣層的上下面形成電極的電容器的多層配線板’其特徵 爲· 在包括前述電極的導體圖案間之凹部塡充與前述高介 (2)1225380 電率材料不同的絕緣材料,該導體圖案表面與塡充的絕 材料表面會被平坦化。 5 ·如申請專利範圍第4項所記載的多層配線板, 中’至少包括一個前述電極的導體圖案是接著在含有前 高介電率材料的三種不同的絕緣材料上。 6 · —種多層配線板,乃屬於具有由複數個絕緣層 和複數個導體層、和電氣連接前述複數個導體層之導體 的孔、和至少一層由含有前述絕緣層之比介電率於 °C、1MHz下爲20〜100的高介電率材料所形成,且在 絕緣層的上下面形成電極的電容器的多層配線板,其特 爲: 相對的前述電極的至少一邊的厚度爲1〜18μιη的 圍。 7. 如申請專利範圍第6項所記載的多層配線板, 中,前述具有1〜18Mm厚的電極是位在比相對於此的 極外周更內側的位置。 8. 如申請專利範圍第6項或第7項所記載的多層 線板,其中,前述具有1〜1 8/xm厚的電極的各側面和 對於此的電極的各側面之最短的水平距離分別在50 100/xm的範圔內。 9. 如申請專利範圍第6項或第7項所記載的多層 線板,其中,前述具有1〜1 8 μπι厚的電極的各側面和 氣連接設在該電極上的任意導體層間被導體化的孔的外 部的最短水平距離分別在ΙΟΟμπι以上。 緣 其 述 化 25 該 徵 範 其 電 配 面 配 電 周 -2- (3) (3)1225380 1 0·如申請專利範圍第6項或第7項所記載的多層配 線板,其中, 前述具有1〜18μηι厚的電極是藉由蝕刻除去導體層 不要的部分所形成。 1 1 ·如申請專利範圍第4項至第7項的任一項所記載 的多層配線板,其中,除核心層外,在任意層具有前述電 容器,且電容器的容量誤差爲未滿±5 %。 12.如申請專利範圍第1項,第2項,第4項至第7 項的任一項所記載的多層配線板,其中,具有以圖案形成 至少一個導體層的電感。 1 3 .如申請專利範圍第1 2項所記載的多層配線板, 其中,形成前述電感的導體層厚比其他導體層厚還薄,且 其厚爲1〜12/xm。 1 4·如申請專利範圍第1 2項所記載的多層配線板, 其中,前述電感是製作於形成在前述絕緣層上下面的前述 電極中的任一方。 15 ·如申請專利範圍第1項,第2項,第4項至第7 項的任一項所記載的多層配線板,其中,具有同時貫穿含 有前述高介電率材料的至少一個前述絕緣層和鄰接於此的 絕緣層的非貫通孔。 16·如申請專利範圍第1項,第2項,第4項至第7 項的任一項所記載的多層配線板,其中,前述高介電率材 料包括環氧樹脂、其硬化劑以及高介電率塡充材料。 17 ·如申請專利範圍第1項,第2項,第4項至第7 -3 - (4) 項的任一項所記載的多層配線板,其中,前述高 半斗含有環氧樹脂、其硬化劑、高介電率塡充材料 具有一種官能基之重量平均分子量爲1萬〜80 子量樹脂。 18 ·如申請專利範圍第1項,第2項,第4 項的任一項所記載的多層配線板,其中,前述高 料於B級狀態之1 2 0 °C的溶融粘度爲1 0 0〜2 0 OP a 19·如申請專利範圍第16項所記載的多層 其中,前述高介電率塡充材料是從由鈦酸鋇、鈦 酸鈣、鈦酸鎂、鈦酸鉛、二氧化鈦、鈷酸鋇、鈷 酸鉛所形成的組群中選出一種以上。 20·如申請專利範圍第1 6項所記載的多層 其中,前述高介電率塡充材料是以重量比相對於 樹脂100爲300〜3000而配合。 21. 如申請專利範圍第1項,第2項,第4 項的任一項所記載的多層配線板,其中,最外導 少形成一條具有3 00/xm以上線寬的導體圖案, 在該最外導體層的絕緣層厚爲15 0/xm以上。 22. 如申請專利範圍第1項,第2項,第4 項的任一項所記載的多層配線板,其中,含有前 率材料的至少一個前述絕緣層以外的絕緣層是用 補強,且含有無機塡充物。 23. 如申請專利範圍第1項,第2項,第4 項的任一項所記載的多層配線板,其中,形成在 介電率材 以及至少 萬的高分 項至第7 介電率材 • S 〇 配線板, 酸緦、鈦 酸鈣、鈷 配線板, 前述環氧 項至第7 體層是至 進而鄰接 項至第7 述高介電 玻璃基材 項至第7 前述絕緣 -4- 1225380
    層上下面的電極是形成未覆蓋該絕緣層的整個單面或兩 面。 24· —種多層配線板之製造方法,乃屬於具有複數個 絕緣層、和複數個導體層、和電氣連接前述複數個導體層 之導體化的非貫通孔、和在包含高介電率材料的至少一個 前述絕緣層的上下面形成電極的電容器的多層配線板之製 造方法,其特徵爲至少包括:
    形成包括前述電極之一方的導體圖案的工程、 和在前述導體圖案間的凹部塡充與前述高介電率材料 相異的絕緣材料且加以硬化的工程、 和經由硏磨使塡充在前述導體圖案之表面和該導體圖 案間之凹部且被硬化的絕緣材料表面平坦的工程、 和加熱積層具備有半硬化狀態的前述高介電率材料的 金屬箔的工程。
    25 .如申請專利範圍第24項所記載的多層配線板之 製造方法,其中,更包括利用蝕刻前述金屬箔,形成包括 前述電極另一方的導體圖案的工程。 26· —種多層配線板之製造方法,乃屬於具有由包括 複數個絕緣層、和複數個導體層、和電氣連接前述複數個 導體層之導體化的孔、和至少一層的前述絕緣層的介質常 數於25°C、1MHz中,爲20〜100的高介電率材料所形 成,在該絕緣層的上下面形成電極的電容器的多層配線板 之製造方法,其特徵爲: 導體圖案形成時,感光性光阻劑的圖案曝光面積爲i -5- (6)1225380 〜250cm2 /次,並在同一基板內進行多次曝光。 27·如申請專利範圍第26項所記載的多層配線板之 製造方法,其中,前述電極具有1〜18 μιη厚,且於包含 該電極的導體圖案形成時進行前述的多次曝光。 2 8 ·如申請專利範圍第2 6項或第2 7項所記載的多層 配線板之製造方法,其中,於感光性光阻劑圖案曝光時使 用由無機物製成的光罩。 29.如申請專利範圍第26項或第27項所記載的多層 配線板之製造方法’其中,蝕刻除去導體層不要的部分而 形成包括前述電極的導體圖案。 3〇·如申請專利範圍第24項至第27項的任一項所記 載的多層配線板之製造方法,其中,更包括至少在一個導 體層形成電感的工程。 31. —種半導體裝置, 在如申請專利範圍第1 的多層配線板上,或是經如 項的任一項所記載的製造方 導體晶片。 32·—種無線電子裝慶 搭載如申請專利範圍第 其特徵爲: 項至第23項的任一項所記載 _請專利範圍第24項至第30 法製造的多層配線板上搭載半 ’其特徵爲: 3 1項所記載的半導體裝置。
TW092114940A 2002-07-18 2003-06-02 Multi-layered wiring board, its manufacturing method, semiconductor device and wireless electronic apparatus TWI225380B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002209650 2002-07-18
JP2002209639 2002-07-18
JP2002259284A JP3832406B2 (ja) 2002-07-18 2002-09-04 多層配線板、半導体装置、および無線電子装置
JP2002259291A JP4248827B2 (ja) 2002-07-18 2002-09-04 多層配線板およびその製造方法
JP2002324238A JP2004158713A (ja) 2002-11-07 2002-11-07 多層配線板およびその製造方法

Publications (2)

Publication Number Publication Date
TW200402255A TW200402255A (en) 2004-02-01
TWI225380B true TWI225380B (en) 2004-12-11

Family

ID=30773718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092114940A TWI225380B (en) 2002-07-18 2003-06-02 Multi-layered wiring board, its manufacturing method, semiconductor device and wireless electronic apparatus

Country Status (5)

Country Link
US (2) US7239013B2 (zh)
CN (1) CN100413383C (zh)
AU (1) AU2003242008A1 (zh)
TW (1) TWI225380B (zh)
WO (1) WO2004010751A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566311B2 (en) 2017-03-21 2020-02-18 Toshiba Memory Corporation Semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128309A (ja) * 2004-10-27 2006-05-18 Shinko Electric Ind Co Ltd キャパシタ装置及びその製造方法
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
US20070016056A1 (en) * 2005-07-15 2007-01-18 Scott Kerwin Methods and systems for providing control components in an ultrasound system
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US7897877B2 (en) * 2006-05-23 2011-03-01 Endicott Interconnect Technologies, Inc. Capacitive substrate
TW200919676A (en) * 2007-10-17 2009-05-01 Phoenix Prec Technology Corp Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
DE102008004470A1 (de) * 2007-12-05 2009-06-10 Rohde & Schwarz Gmbh & Co. Kg Elektrische Schaltungsanordnung mit konzentrierten Elementen in Mehrlagensubstraten
US8863046B2 (en) * 2008-04-11 2014-10-14 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US8549444B2 (en) * 2008-04-11 2013-10-01 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US7921403B2 (en) * 2008-04-11 2011-04-05 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US20100200949A1 (en) 2009-02-12 2010-08-12 International Business Machines Corporation Method for tuning the threshold voltage of a metal gate and high-k device
JP5831096B2 (ja) * 2011-02-08 2015-12-09 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP6061369B2 (ja) * 2012-01-30 2017-01-18 凸版印刷株式会社 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
CN105277110A (zh) * 2015-11-06 2016-01-27 高德(江苏)电子科技有限公司 监控多层印刷线路板内层层间偏移的测试片
US10108753B2 (en) * 2016-06-07 2018-10-23 International Business Machines Corporation Laminate substrate thermal warpage prediction for designing a laminate substrate
CN110128137B (zh) * 2019-05-27 2022-01-25 太原师范学院 一种光敏陶瓷介质材料及其制备方法
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53149673A (en) 1977-06-01 1978-12-27 Matsushita Electric Ind Co Ltd Printed circuit board and method of producing same
JPS6089912A (ja) 1983-10-21 1985-05-20 松下電器産業株式会社 多層基板内蔵コンデンサ
JPS6141151A (ja) 1984-08-02 1986-02-27 Hitachi Chem Co Ltd レジストパタ−ンの形成法
US4775573A (en) * 1987-04-03 1988-10-04 West-Tronics, Inc. Multilayer PC board using polymer thick films
JPH0682927B2 (ja) 1988-01-26 1994-10-19 松下電工株式会社 ポリフェニレンオキサイド樹脂系lcr多層板
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5161086A (en) * 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5155655A (en) * 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JP2931448B2 (ja) 1991-08-23 1999-08-09 京セラ株式会社 コンデンサー内蔵複合回路基板
US5162977A (en) * 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
JP3372050B2 (ja) 1992-04-02 2003-01-27 ティーディーケイ株式会社 多層配線基板およびその製造方法
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
JP3413876B2 (ja) * 1992-07-08 2003-06-09 セイコーエプソン株式会社 半導体装置
JP3237904B2 (ja) 1992-07-14 2001-12-10 太平洋セメント株式会社 セラミック多層基板の製造方法
JP3170092B2 (ja) 1992-07-16 2001-05-28 富士写真フイルム株式会社 写真プリンタの液晶パネルモニタ
JPH0652716A (ja) * 1992-07-28 1994-02-25 Matsushita Electric Works Ltd 複合誘電体および回路用基板
JP2823436B2 (ja) 1992-08-03 1998-11-11 シャープ株式会社 平面型表示装置
JPH06164150A (ja) 1992-11-18 1994-06-10 Murata Mfg Co Ltd セラミック多層基板
JPH06232005A (ja) 1993-02-01 1994-08-19 Tdk Corp Lc複合部品
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH0722725A (ja) 1993-06-22 1995-01-24 Shinko Electric Ind Co Ltd 薄膜コンデンサ付回路基板及びその製造方法
JPH07183665A (ja) 1993-12-22 1995-07-21 Murata Mfg Co Ltd 積層セラミック部品
JPH0983147A (ja) 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd コンデンサ内蔵ガラスセラミック基板
EP1318708B1 (en) * 1995-10-23 2004-10-20 Ibiden Co., Ltd. Resin filler and multilayer printed wiring board
JP3340003B2 (ja) * 1995-11-20 2002-10-28 京セラ株式会社 多層配線基板及び半導体素子収納用パッケージ
JP3319928B2 (ja) 1995-12-13 2002-09-03 シャープ株式会社 半導体メモリ素子の製造方法
JPH1013036A (ja) 1996-06-24 1998-01-16 Kyocera Corp 多層配線基板
JPH1093246A (ja) 1996-09-18 1998-04-10 Kyocera Corp 多層配線基板
JPH1098245A (ja) 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd コンデンサ、コンデンサ内蔵基板及びその製造方法
JPH10190241A (ja) 1996-12-26 1998-07-21 Kyocera Corp 多層配線基板
DE19723274C2 (de) 1997-06-04 2000-05-25 Harting Kgaa Datenübertragungssystem
US20010010273A1 (en) * 1997-07-25 2001-08-02 Hideaki Tsubakida Fine-pitch electrode, process for producing the same, and fine-pitch electrode unit
JP3511895B2 (ja) * 1998-06-05 2004-03-29 株式会社村田製作所 セラミック多層基板の製造方法
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2000030534A (ja) 1998-07-08 2000-01-28 Asahi Chem Res Lab Ltd 感光性高誘電体ペーストおよびそれを用いるコンデンサーの製造方法
JP4341086B2 (ja) 1998-10-28 2009-10-07 日立化成工業株式会社 印刷配線板用プリプレグ
JP2000133907A (ja) 1998-10-28 2000-05-12 Kyocera Corp 容量素子付き回路基板
JP2000138349A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP2000269065A (ja) 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd コンデンサ配線基板およびその製造方法
JP2000277922A (ja) 1999-03-24 2000-10-06 Ngk Spark Plug Co Ltd 多層プリント配線板及びその製造方法
JP3976954B2 (ja) * 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
US6313745B1 (en) * 2000-01-06 2001-11-06 Fujitsu Limited System and method for fitting room merchandise item recognition using wireless tag
JP2001217551A (ja) 2000-01-31 2001-08-10 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP4224190B2 (ja) 2000-06-20 2009-02-12 パナソニック電工株式会社 プリント配線板の製造方法及びプリント配線板
JP2002016366A (ja) 2000-06-29 2002-01-18 Kyocera Corp 多層配線基板
JP2002043714A (ja) 2000-07-26 2002-02-08 Karentekku:Kk 高誘電率材料を内蔵する両面フィルム配線板
JP4635312B2 (ja) 2000-09-21 2011-02-23 日立化成工業株式会社 接着剤組成物、回路接続材料、回路接続用接着剤組成物、接続体及び半導体装置
JP2002169264A (ja) 2000-11-30 2002-06-14 Kimoto & Co Ltd フォトマスクの作製方法およびフォトマスク
JP2002185104A (ja) 2000-12-15 2002-06-28 Hitachi Chem Co Ltd 配線板の製造方法
JP4177560B2 (ja) 2001-03-16 2008-11-05 株式会社ルネサステクノロジ 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール
JP2002329976A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 多層配線基板
JP3763519B2 (ja) * 2001-06-06 2006-04-05 日本碍子株式会社 静電吸着装置
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
US6835889B2 (en) * 2001-09-21 2004-12-28 Kabushiki Kaisha Toshiba Passive element component and substrate with built-in passive element
US6724511B2 (en) * 2001-11-16 2004-04-20 Thin Film Electronics Asa Matrix-addressable optoelectronic apparatus and electrode means in the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566311B2 (en) 2017-03-21 2020-02-18 Toshiba Memory Corporation Semiconductor device
TWI691042B (zh) * 2017-03-21 2020-04-11 東芝記憶體股份有限公司 半導體裝置

Also Published As

Publication number Publication date
WO2004010751A1 (ja) 2004-01-29
TW200402255A (en) 2004-02-01
AU2003242008A1 (en) 2004-02-09
US7592250B2 (en) 2009-09-22
US7239013B2 (en) 2007-07-03
US20070108588A1 (en) 2007-05-17
CN100413383C (zh) 2008-08-20
CN1669371A (zh) 2005-09-14
US20060063367A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
TWI225380B (en) Multi-layered wiring board, its manufacturing method, semiconductor device and wireless electronic apparatus
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
TWI473712B (zh) 佈線板用樹脂組成物,佈線板用樹脂片,複合體,複合體之製造方法及半導體裝置
JP6205692B2 (ja) 熱硬化性エポキシ樹脂組成物、絶縁層形成用接着フィルム及び多層プリント配線板
TW200913098A (en) Semiconductor plastic package and fabricating method thereof
CN1753598A (zh) 用于内置无源器件的印刷电路板材料
TW200950632A (en) A multilayered circuit board, insulating sheet, and semiconductor package by use of a multilayered circuit board
TWI798396B (zh) 硬化性樹脂組成物、其硬化物及印刷電路板
JP6183583B2 (ja) 硬化性樹脂組成物
WO2004102589A1 (ja) 絶縁材料、フィルム、回路基板及びこれらの製造方法
CN113470918A (zh) 磁性组合物
KR102126657B1 (ko) 경화성 수지 조성물
JP2004349672A (ja) 充填材及びそれを用いた多層配線基板並びに多層配線基板の製造方法
JP2009188163A (ja) 多層プリント配線板用支持体付き絶縁フィルム、多層プリント配線板およびその製造方法
JPWO2020189692A1 (ja) 回路基板の製造方法
JP2004006773A (ja) プリント配線板の製造方法、プリント配線板および半導体パッケージ
JP6135846B2 (ja) 硬化性樹脂組成物
KR20220036876A (ko) 수지 조성물
JP3876679B2 (ja) 樹脂組成物とその利用
JP4248827B2 (ja) 多層配線板およびその製造方法
JP3832406B2 (ja) 多層配線板、半導体装置、および無線電子装置
KR100817344B1 (ko) 다층배선판, 및 그 제조방법, 및 반도체장치 및무선전자장치
JP2004315653A (ja) 樹脂組成物とその利用
JP2009272533A (ja) 多層プリント配線板用支持体付き絶縁フィルム、多層プリント配線板およびその製造方法
JP2006123232A (ja) 誘電体フィラー含有樹脂層付銅箔及びその誘電体フィラー含有樹脂層付銅箔を用いて得られたプリント配線板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees