JP3340003B2 - 多層配線基板及び半導体素子収納用パッケージ - Google Patents

多層配線基板及び半導体素子収納用パッケージ

Info

Publication number
JP3340003B2
JP3340003B2 JP30142995A JP30142995A JP3340003B2 JP 3340003 B2 JP3340003 B2 JP 3340003B2 JP 30142995 A JP30142995 A JP 30142995A JP 30142995 A JP30142995 A JP 30142995A JP 3340003 B2 JP3340003 B2 JP 3340003B2
Authority
JP
Japan
Prior art keywords
high dielectric
dielectric layer
layer
insulating layer
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30142995A
Other languages
English (en)
Other versions
JPH09148746A (ja
Inventor
邦英 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30142995A priority Critical patent/JP3340003B2/ja
Publication of JPH09148746A publication Critical patent/JPH09148746A/ja
Application granted granted Critical
Publication of JP3340003B2 publication Critical patent/JP3340003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高誘電体層と一対
の電極からなるコンデンサ部を具備する多層配線基板お
よび半導体素子収納用パッケージに関するもので、より
詳細には安定した電気的特性と、コンデンサ部と絶縁層
との剥がれや基板の割れのない優れた密封性能と耐電圧
特性を有する多層配線基板およびパッケージに関する。
【０００２】
【従来の技術】半導体素子収納用パッケージでは、半導
体素子（集積回路）は外来ノイズや不要輻射により誤動
作を生じ易いために、従来より１０〜数百ｎＦ程度の静
電容量を持ったコンデンサを電源側と接地側との間に介
在させることにより、ノイズを吸収し誤動作を防止して
いた。このコンデンサは一般にはセラミック誘電体と、
その上下面に形成された一対の電極とからなり、従来は
このコンデンサの接続をパッケージとは別の外付けによ
り行なっていたため、実装密度の向上を図ることができ
なかった。
【０００３】このような欠点を解決するための方法とし
て、アルミナを主成分とする絶縁層の間に、アルミナ等
の誘電体層と、ＷあるいはＭｏからなる一対の電極層と
からなるコンデンサ部を介装した半導体素子収納用パッ
ケージが知られている（特開昭６２−１６９４６１号公
報参照）。
【０００４】また、アルミナ中にＷまたはＭｏからなる
高誘電率付与剤を含有する高誘電体層の上下面にＷまた
はＭｏ等の高融点金属を主成分とするペーストを塗布ま
たは印刷してなる一対の電極層が形成されたコンデンサ
部をアルミナを主成分とする絶縁層間に介装した多層ア
ルミナ質配線基板が特開平３−８７０９１号公報にて提
案されている。
【０００５】さらには、ＺｒＯ2 −Ａｌ2 Ｏ3 系材料に
よって高誘電率化を図り、この材料を高誘電体層とする
コンデンサ部をアルミナ絶縁層間に介装した多層配線基
板が、特開平７−２９７６４号にて提案されている。
【０００６】
【発明が解決しようとする課題】特開昭６２−１６９４
６１号公報にて提案されるような、アルミナ等の誘電体
層とＷあるいはＭｏからなる一対の電極層とからなるコ
ンデンサ部を具備したものでは、誘電体層の比誘電率が
せいぜい１０程度であるため、高い静電容量を得るため
には誘電体層を数多く積層する必要があり、誘電体層を
数多く積層すればパッケージが大型化してしまうという
問題があった。
【０００７】また、特開平３−８７０９１号に提案され
るように、アルミナなどの絶縁性セラミックス中にＷ、
Ｍｏなどの金属成分を分散させると、その金属量が増加
するに従い徐々に比誘電率を高めることができるが、こ
れらの金属成分の量が増えすぎると絶縁層を形成する、
例えばアルミナセラミックスとの熱膨張係数差が大きく
なり、コンデンサ部を積層した基板において、積層箇所
が剥がれたり、割れ等が生じたり、また、半導体素子収
納用パッケージにおいては、その密封性能が低下すると
いう問題が生じる。また、金属成分の分散金属同士が接
触してコンデンサ部の電極間でリークを生じたり、分散
金属同士が接触しない状態においても、コンデンサ部の
電極間に高電圧が印加された時にリークしてしまう等の
問題があった。
【０００８】さらに、特開平７−２９７６４号に提案さ
れるように、ＺｒＯ2 −Ａｌ2 Ｏ3系の高誘電体層で
は、ＺｒＯ2 自体の比誘電率が３０と高いために、Ｚｒ
Ｏ2 の添加量を増加することにより、比誘電率を大幅に
向上できる。また、ＺｒＯ2 −Ａｌ2 Ｏ3 系は、すべて
セラミックスであるために特開平３−８７０９１号のよ
うな金属成分によるリーク等の問題は生じにくい。
【０００９】ところが、比誘電率が２０以上のＺｒＯ2
−Ａｌ2 Ｏ3 の誘電体層をＡｌ2 Ｏ3 を主体とする絶縁
層間に電極とともに積層した場合、ＺｒＯ2 自体の熱膨
張係数が１０．５×１０-6／℃（室温〜４００℃）と高
いために、誘電体層と絶縁層との熱膨張係数の差が大き
くその差がおよそ１．７×１０-6／℃以上となり、コン
デンサ部の剥がれや基板に割れ等が生じたり、パッケー
ジにおいては密封性能が低下するといった問題があっ
た。
【００１０】その他、比誘電率が２０以上の高誘電率材
料としては、ＢａＯやＴｉＯ2 、ＰｂＯを含む誘電体材
料が古くから知られているが、これらの材料では、配線
基板として絶縁性能に優れたアルミナなどの絶縁材料と
の熱膨張の整合が難しく、しかも絶縁層やＷ、Ｍｏなど
の配線層との同時焼成が難しいために、基板の多層配線
化そのものが困難であった。
【００１１】従って、本発明の目的は、比誘電率が２０
以上の高誘電体層を有するコンデンサ部を内蔵しつつ、
安定した電気的特性と優れた気密性を有し、コンデンサ
部の剥がれや基板の割れ等の生じにくい信頼性の高い配
線基板および半導体素子収納用パッケージを提供するこ
とにある。
【００１２】
【課題を解決するための手段】本発明の多層配線基板
は、比誘電率が１４以下の絶縁層と、メタライズ配線層
とからなる絶縁基板の内部または表面に、比誘電率が２
０以上の高誘電体層と、一対の電極層とからなるコンデ
ンサ部を積層してなり、前記高誘電体層がＺｒを酸化物
換算で３９〜７０重量％、Ａｌを酸化物換算で１０〜４
７重量％、Ｍｏ、Ｗのうちの少なくとも１種を１０〜３
５重量％の割合で含み、且つ前記高誘電体層と前記絶縁
層との室温から４００℃における熱膨張係数の差が１．
５×１０-6／℃以下であることを特徴とするものであ
る。
【００１３】また、本発明の多層配線基板は、Ａｌ2Ｏ3
を主体とするセラミックスからなる絶縁層と、メタライ
ズ配線層とからなる絶縁基板の内部または表面に、少な
くともＺｒＯ2とＡｌ2Ｏ3とを含有し、前記絶縁層より
も高誘電率を有する高誘電体層と、一対の電極層とから
なるコンデンサ部を積層してなり、前記高誘電体層がＺ
ｒを酸化物換算で３９〜７０重量％、Ａｌを酸化物換算
で１０〜４７重量％、Ｍｏ、Ｗのうちの少なくとも１種
を１０〜３５重量％の割合で含み、且つ前記高誘電体層
と前記絶縁層との室温から４００℃における熱膨張係数
の差が１．５×１０−６／℃以下であることを特徴とす
るものである。
【００１４】さらに、本発明の半導体素子収納用パッケ
ージは、比誘電率が１４以下の絶縁層と、メタライズ配
線層と、半導体素子を収納するための収納部とを具備す
る絶縁基板と、蓋体とからなる半導体素子収納用パッケ
ージにおいて、前記絶縁基板の内部または表面に、比誘
電率が２０以上の高誘電体層と、一対の電極層とからな
るコンデンサ部を積層してなり、前記高誘電体層がＺｒ
を酸化物換算で３９〜７０重量％、Ａｌを酸化物換算で
１０〜４７重量％、Ｍｏ、Ｗのうちの少なくとも１種を
１０〜３５重量％の割合で含み、且つ前記高誘電体層と
前記絶縁層との室温から４００℃における熱膨張係数の
差が１．５×１０-6／℃以下であることを特徴とするも
のである。
【００１５】また、本発明によれば、上記の多層配線基
板および半導体素子収納用パッケージにおいて、望まし
くは、前記高誘電体層の耐電圧が０．３ｋＶ／ｍｍ以上
であり、前記絶縁層の室温から４００℃における熱膨張
係数が６．７〜７．５×１０-6／℃であり、前記高誘電
体層の室温から４００℃における熱膨張係数が７．５〜
８．５×１０-6／℃である。
【００１６】
【作用】本発明によれば、多層配線基板において、比誘
電率が１４以下の絶縁層間あるいはその表面に、比誘電
率が２０以上の高誘電体層と一対の電極層とからなるコ
ンデンサ部を積層したために、高誘電体層が一層であっ
ても、１０ｎＦ以上（電極５０ｍｍ×５０ｍｍ、高誘電
体層の厚み４０μｍ）が達成され、外来ノイズや不要輻
射による半導体素子（集積回路）の誤動作を防止し、信
頼性の高い多層配線基板あるいは半導体素子収納用パッ
ケージを提供できる。また、コンデンサの電極パターン
の設計が容易になり、且つ配線基板自体の小型化を達成
することができる。しかも、コンデンサ部の高誘電体層
と絶縁層との熱膨張係数差が１．５×１０-6／℃以下で
あるために、高誘電体層と絶縁層との熱膨張差に起因す
るコンデンサ部の剥がれや基板の割れの発生を防止でき
る。
【００１７】また、従来、高誘電体層をＺｒＯ2 −Ａｌ
2 Ｏ3 系材料により、絶縁層をＡｌ2 Ｏ3 を主成分とす
るセラミックスにより構成した場合、熱膨張係数の差が
大きくなりコンデンサ部の剥がれや基板の割れが発生す
るのを、本発明により高誘電体層をＺｒＯ2 −Ａｌ2 Ｏ
3 −Ｗ，Ｍｏ系材料により構成すると、熱膨張係数をＡ
ｌ2 Ｏ3 系絶縁層の熱膨張係数に近似させ、その差を容
易に１．５×１０-6／℃以下に制御できるために、熱膨
張差に起因する剥がれや割れを未然に防止することがで
きる。
【００１８】さらに、誘電体材料としてＺｒＯ2 −Ａｌ
2 Ｏ3 −Ｗ，Ｍｏ系誘電体材料を用いることにより、配
線基板の絶縁層として最も高信頼性を有するＡｌ2 Ｏ3
を主成分とするセラミックスや、Ｗ、Ｍｏ等からなる配
線層と同時に焼成を行うことができる。しかも、高誘電
体層と絶縁層との熱膨張差が１．５×１０-6／℃以下で
あるため、同時焼成時においてもコンデンサ部の剥がれ
や基板割れを生じることなく、高い歩留りで製造できる
ため、高品質で安価な配線基板を提供できる。また、半
導体素子収納用パッケージにおいても同様な理由により
気密性に優れた高信頼性のパッケージを提供できる。
【００１９】またさらに、従来のＡｌ2Ｏ3−Ｗ，Ｍｏ系
高誘電体材料では、高誘電率化するためには、Ｗ、Ｍｏ
等の金属成分を多量に含有しなければならず、そのため
に高誘電体層の耐電圧が大きく低下してしまうが、本発
明におけるＺｒＯ2−Ａｌ2Ｏ3−Ｗ，Ｍｏ系高誘電体材
料は、高い比誘電率を有しながらも、金属成分の絶対量
を少なくできるために、高誘電体層の耐電圧を向上する
ことができる。その結果、配線基板や半導体素子収納用
パッケージの信頼性をさらに高めることが可能となる。
【００２０】
【発明の実施の形態】以下、本発明を図面を参照しなが
ら具体的に説明する。 （多層配線基板の構造）図１は、本発明における多層配
線基板の一例を示す図である。図１によれば、絶縁基板
１中の絶縁層２中には、高誘電体層３と一対の電極層
４、５とから構成されるコンデンサ部６が積層内在され
ている。また、絶縁層２の表面あるいは内部にはメタラ
イズ配線層７が配設されている。また、図１の構成で
は、電極層４および５は、スルーホール８、９を通じて
基板表面に導出されている。
【００２１】さらに、本発明の多層配線基板は、図１の
態様のようにコンデンサ部６を絶縁層２間に介装する他
に、例えば、図３に示すように、絶縁基板１の最表面に
電極層５、高誘電体層３および電極層４を積層形成する
こともできる。この場合、コンデンサ部６は、外気と触
れないようにその表面に樹脂などにより保護膜を形成し
てもよい。
【００２２】（半導体素子収納用パッケージの構造）ま
た、図２は、本発明における半導体素子収納用パッケー
ジの一例を示す図である。図２によれば、半導体素子収
納用パッケージの絶縁基板１０は、複数の絶縁層１１が
積層され、絶縁層１１の内部あるいは表面にはメタライ
ズ配線層１２が配設されている。また、絶縁基板１０の
内部には、高誘電体層１３と、一対の電極層１４、１５
とからなるコンデンサ部１６が形成されている。また、
絶縁基板１０の上面には半導体素子１７を収納するため
の凹部（収納部）１８が形成され、凹部１８は蓋体１９
により密閉されている。また、コンデンサ部１６の電極
層１５は、スルーホール２０を通じて、配線層１２に接
続されている。さらに、図２の構成では、コンデンサ部
１６の電極層１４は、凹部１８に露出して凹部の底面を
形成し、その底面に半導体素子１７が搭載されている。
なお、配線層１２は、スルーホール等を通じて外部端子
２１に電気的に接続されている。
【００２３】また、半導体素子収納用パッケージとして
は、図４乃至図８のように種々の態様が存在する。図４
のパッケージは、半導体素子１７の下方には、高誘電体
層１３と電極層１４、１５が交互に多層積層されてお
り、これらの電極層１４、１５はスルーホール２０によ
り半導体素子１７と接続されたものである。
【００２４】図５のパッケージは、高誘電体層１３の上
下面に電極層１４、１５が形成されたコンデンサ部１６
が絶縁層１１間に積層された構造からなり、電極層１
４、１５はスルーホール２０により半導体素子１７と接
続されている。
【００２５】図６のパッケージは、半導体素子１７の下
方には、高誘電体層１３の上下面に電極層１４、１５が
形成されており、これらの電極層１４、１５はスルーホ
ール２０により半導体素子１７と接続され、さらに、ピ
ン２１が下面に固定され、これらのピン２１は、電極層
１４、１５と接触しない状態で、電極層１４、１５およ
び高誘電体層１３を通過し形成されたスルーホール２２
を介して半導体素子１７と接続されている。
【００２６】図７のパッケージは、高誘電体層１３と電
極層１４、１５が交互に積層されてコンデンサ部１６が
形成され、電極層１４、１５はスルーホール２０により
半導体素子１７と接続され、さらに、半導体素子１７は
ヒートシンク２３に固定されている。
【００２７】図８のパッケージは、フラットパッケージ
であり、高誘電体層１３と電極層１４、１５が交互に多
層積層されており、これらの電極層１３、１４はスルー
ホール２０により半導体素子１７と接続されている。
【００２８】（高誘電体層） 本発明における上記配線基板および半導体素子収納用パ
ッケージにおいて、コンデンサ部を形成する高誘電体層
（図１の番号３、図２の番号１３）は、それ自体の比誘
電率が２０以上のものである。比誘電率が２０以上の材
料としては、例えば、特開平７−２９７６４号に記載さ
れるようなＺｒＯ2−Ａｌ2Ｏ3系材料、特願平７−１０
５３１５号や特願平７−１０３７０３号に記載されるよ
うな硼珪酸ガラスに高誘電率付与材としてＴｉＯ2やＺ
ｒＯ2を添加し焼成した材料、特願平７−１０２７０２
号に記載されるようなムライトにＷ，Ｍｏ，ＺｒＯ2等
を添加した材料、特願平７−３９７９２号に記載される
ように、Ａｌ2Ｏ3に対して高誘電率付与材としてＴｉＯ
2、Ｎｂ2Ｏ5、Ｔａ2Ｏ5から選ばれる少なくとも１種の
成分２重量％以下と、Ｍｏ、ＷおよびＲｅから選ばれる
少なくとも１種の金属とからなる材料などが挙げられ
る。
【００２９】（絶縁層）本発明における配線基板あるい
は半導体素子収納用パッケージの絶縁基板における絶縁
層は、それ自体の比誘電率が１４以下、特に１０以下の
絶縁材料により構成されるものであり、例えば、アルミ
ナ、ムライト、窒化アルミニウムのうちの少なくとも１
種を主体とする、言い換えれば５０重量％以上含有する
セラミックスや、ガラスにフィラー成分として、アルミ
ナ、ムライト、シリカ、クリストバライト、フォルステ
ライト、コージェライト、スピネル、アノーサイト、Ｙ
ＡＧ，ＹＡＭ、ジルコニア、ジルコンなどを添加した、
いわゆるガラス−セラミックスなどが挙げられる。
【００３０】（絶縁層と高誘電体層との熱膨張差）本発
明によれば、絶縁層と高誘電体層とは、室温から４００
℃における熱膨張係数の差が１．５×１０-6／℃以下、
特に１．０×１０-6／℃以下であることが重要である。
この熱膨張差が１．５×１０-6／℃よりも大きくなる
と、絶縁層の内部あるいはその表面に形成されたコンデ
ンサ部が同時焼成時、または冷却過程や温度サイクルが
加わった時に熱膨張差に起因して、絶縁層とコンデンサ
部とが剥がれたり、基板に割れを生じるなどの問題が発
生するためである。
【００３１】前述した絶縁層形成材料および高誘電体層
形成材料を熱膨張係数が上記の範囲を満足するように適
宜選択することが必要となる。それと同時に、絶縁層と
高誘電体層とは、電極層および配線層を含め、同一条件
で焼成が可能であることが多層化するためには必要であ
る。そのためには、少なくとも高誘電体層中に、絶縁層
を構成するセラミックスの主たる構成成分を１０重量％
以上、特に３０重量％以上含有することが望ましい。
【００３２】なお、本発明においては、前述したよう
に、熱膨張特性が異なる高誘電体層と絶縁層が直接、あ
るいは電極層を介して接する構造においては、熱膨張係
数差を１．５×１０-6／℃以下に制御することが必要で
あるが、絶縁層と高誘電体層との熱膨張係数の差が１．
５×１０-6／℃を越える場合には、高誘電体層と絶縁層
との間に、高誘電体層と絶縁層との中間的熱膨張特性を
有する比誘電率が１４以下の中間層を形成し、絶縁層、
中間層、高誘電体層の各層間の熱膨張係数差を１．５×
１０-6／℃以下に制御することも可能である。
【００３３】（絶縁層と高誘電体層との好適組み合わ
せ）多層基板や半導体素子収納用パッケージに使用され
る絶縁層には、最も信頼性および量産性に優れた材料と
してアルミナを主成分とするアルミナ質セラミックスが
最も望ましい。このアルミナ質セラミックスは、Ａｌ2
Ｏ3 を主体とする、言い換えれば５０重量％以上含有す
るもので、具体的には、主にＡｌ2 Ｏ3 粒子と、その粒
界に存在するガラス相とから成り、そのガラス相は、Ｃ
ａ、Ｍｇなどのアルカリ土類金属、Ｙなどの希土類元
素、ＡｌおよびＳｉの群から選ばれる少なくとも１種の
元素の酸化物を含むものである。これらのガラス相形成
成分は、酸化物に換算して１〜２０重量％、特に４〜
７．５重量％の割合で含有されることが望ましい。
【００３４】このアルミナ質セラミックスからなる絶縁
層に対する好適な高誘電体層としては、ＺｒＯ2 と、Ａ
ｌ2 Ｏ3 と、Ｗ、Ｍｏの少なくとも１種からなるもの
で、Ｚｒを酸化物換算で３９〜７０重量％、Ａｌを酸化
物換算で１０〜４７重量％、Ｗ、Ｍｏのうちの少なくと
も１種を１０〜３５重量％の割合で含有するＺｒＯ2 −
Ａｌ2 Ｏ3 −Ｗ，Ｍｏ系セラミック材料が望ましい。な
お、高誘電体層の比誘電率は、２５以上であることが望
ましいが、その場合には、Ｚｒを酸化物換算で３９〜７
０重量％、Ａｌを酸化物換算で１０〜４２重量％、Ｗ、
Ｍｏのうちの少なくとも１種を１３〜３５重量％の割合
で含有するセラミック材料が望ましい。
【００３５】かかる組み合わせにおいては、室温から４
００℃における熱膨張係数は、絶縁層が６．７〜７．５
×１０-6／℃であり、高誘電体層が７．５〜８．５×１
０-6／℃以下であることが望ましい。
【００３６】前述のＺｒＯ2 −Ａｌ2 Ｏ3 −Ｗ，Ｍｏ系
の高誘電体層において、この高誘電体層の組成を上記の
範囲に限定したのは、Ｚｒ量が上記の範囲よりも少ない
と比誘電率が低くなるために比誘電率２０以上を達成す
るにはＷ、Ｍｏなどの金属成分の添加量を増加させる必
要があるが、その場合、高誘電体層の耐電圧が低下する
という問題が発生する。逆に、Ｚｒ量が上記の範囲より
も多いと、アルミナ質セラミックスからなる絶縁層との
熱膨張差が大きくなり、コンデンサ部の剥がれや基板の
割れを生じやすくなる。ＷおよびＭｏ量が上記の範囲よ
り多いと、誘電体層の耐電圧が低下し、また上記の範囲
より少ないと絶縁層との熱膨張係数を近似させることが
困難となる。
【００３７】この場合、高誘電体層中のＭｏ、Ｗ量に関
連して、この高誘電率層の耐電圧は０．３ｋＶ／ｍｍ以
上、特に０．５ｋＶ／ｍｍ以上であることが望ましい。
これは、耐電圧が０．３ｋＶ／ｍｍより低いと、電圧付
加加速テストや使用時において充分な信頼性が得られな
くなる。
【００３８】なお、この高誘電体層中には、上記の成分
に加え、焼結性の改善、着色化、あるいは熱膨張係数の
細かな制御のために、ＳｉＯ2 、ＣａＯ、ＭｇＯなどの
アルカリ土類金属酸化物、Ｙ2 Ｏ3 などの周期律表第３
ａ族元素酸化物の焼結助剤、Ｃｒ2 Ｏ3 、Ｆｅ2 Ｏ3 、
ＣｏＯ、ＮｉＯ、ＭｎＯ2 などの着色剤の他、Ｂ
2 Ｏ3 、ＺｎＯなどの添加物を全量中１０重量％以下、
特に２〜７．５重量％の割合で添加することも可能であ
る。このうち、ＳｉＯ2 、ＣａＯ、ＭｇＯ等の成分は、
高誘電体層中において、ＺｒＯ2 粒子、Ａｌ2 Ｏ3 粒
子、Ｗ、Ｍｏなどの金属粒子の粒界においてガラス相を
形成する成分であり、電極層との密着性を高める作用も
なす。このガラス相は、焼結助剤をかねて配合されるＳ
ｉ、アルカリ土類金属および希土類元素のうち少なくと
も１種の元素の酸化物と、高誘電率付与剤として添加さ
れたＺｒＯ2 粒子の一部やＡｌ2 Ｏ3 粒子の一部との反
応物として形成されるため、ガラス相中にはＺｒＯ2 が
微量溶け込んでいるので粒界の耐薬品性が向上する。
【００３９】また、ＺｒＯ2 粒子は、高誘電率を付与す
る効果を安定化させるために立方晶および／または正方
晶ＺｒＯ2 、あるいはこれらに微量の単斜晶ＺｒＯ2 を
含む結晶として存在することが必要であり、このような
結晶で安定に存在させるためにＺｒＯ2 粒子中にはＣａ
Ｏ、ＭｇＯ、Ｙ2 Ｏ3 などの希土類酸化物等をＺｒＯ2
に対して２〜２０モル％の割合で固溶させることが望ま
しく、特にＹ2 Ｏ3 を安定化材として用いた場合には、
５〜１５モル％の割合で添加される。また、上記高誘電
体層のＺｒＯ2 粒子の平均結晶粒径は１．５〜２０μ
ｍ、Ａｌ2 Ｏ3 粒子の平均結晶粒径は３〜２０μｍ、Ｗ
やＭｏは、平均粒径１０μｍ以下の金属相として分散し
ていることが望ましい。
【００４０】なお、高誘電体層の厚みは、必要な静電容
量と高誘電体層の比誘電率により適宜決定されるが、通
常は一層あるいは多層構造で形成されるが、本発明によ
れば、電極５０ｍｍ×５０ｍｍ、高誘電体層厚み４０μ
ｍで、１０ｎＦ以上の静電容量が得られる。
【００４１】また、高誘電体層は、後述する絶縁層との
室温から４００℃における熱膨張差が１．５×１０-6／
℃以下、特に１．０×１０-6／℃以下となるように、組
成制御することが必要であるが、高誘電体層として前述
したＺｒＯ2 −Ａｌ2 Ｏ3 −Ｗ，Ｍｏ系材料を用いる場
合、前記高誘電体層中に、Ｗ，Ｍｏ等の金属成分が適量
含まれると高誘電体層自体の強度が高くなる傾向にあ
る。そのため、高誘電体層中に金属成分を含まないか、
あるいはその量が少ないと強度が低下するため、絶縁層
との熱膨張係数差は１×１０-6／℃以下に制御する必要
があるが、高誘電体層中の金属成分量を１０重量％以上
とすれば、高誘電体層が高強度化されるため、熱膨張係
数差が１．５×１０-6／℃まで十分に許容できる。
【００４２】一方、高誘電体層としてＺｒＯ2 −Ａｌ2
Ｏ3 −Ｗ，Ｍｏ系材料を、絶縁層としてアルミナ質セラ
ミックスを用いる場合、両者の熱膨張係数を近似させる
ために、前述したアルミナ質セラミックスに対して、さ
らにＺｒＯ2 や、Ｗ、Ｍｏのうちの少なくとも１種をさ
らに含有せしめることにより熱膨張係数を制御すること
ができる。また、絶縁層中には、ＺｒをＺｒＯ2 換算で
０．５〜３０重量％の割合で含有されることが望まし
い。これは、絶縁層中にＺｒ成分が全く含まれないと、
前述の高誘電体層中のＺｒＯ2 成分が絶縁層に溶出して
高誘電体層の組成が変化したり、高誘電体層自体の厚み
が薄くなるなど、安定した誘電特性が得られず、また、
Ｚｒが過度に多く含まれると、絶縁層の比誘電率が高く
なるためである。従って、絶縁層として少なくとも配線
層が内設される層では、比誘電率が１４以下であること
が必要であり、そのためには、Ｚｒ量はＺｒＯ2 換算で
０．５〜３０重量％が望ましい。
【００４３】また、絶縁層中には、上記ＺｒＯ2 に関連
して、高誘電体層のＺｒＯ2 中に含まれる安定化剤と同
様な安定化剤を含有させることが望ましい。これは、高
誘電体層中に含まれる安定化ＺｒＯ2 中の安定化剤が拡
散して脱安定化するのを防止するためである。安定化剤
となる化合物としては、ＭｇＯ、ＣａＯ、Ｙ2 Ｏ3 など
の希土類元素酸化物が挙げられる。
【００４４】その他の組み合わせとしては、例えば、比
誘電率が１４以下のＡｌＮ質セラミックスを絶縁層とし
て、高誘電体層をＡｌＮに１０〜３０重量％のＴｉＮあ
るいはＺｒＮを含有せしめた比誘電率が２０以上のセラ
ミック材料を用いることができる。
【００４５】また、他の組み合わせとしては、比誘電率
が１４以下のムライト質セラミックスを絶縁層として、
高誘電体層をムライトに対して、Ｗ、Ｍｏ、ＺｒＯ2 等
を添加し焼成した比誘電率２０以上のセラミック材料を
用いることができる。
【００４６】さらに他の組み合わせとして、ガラス−セ
ラミックス材料からなる絶縁層に対して、ガラスに部分
安定化ジルコニアおよびＷを添加し焼結した比誘電率が
２０以上のガラス−セラミック材料を用いることができ
る。
【００４７】（電極層）一方、上記高誘電体層の上下面
に形成される一対の電極層は、公知のメタライズ層から
構成でき、例えばＷ、Ｍｏ、Ｍｏ−Ｍｎ、Ｒｅ、Ｔｉ
Ｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ−Ｐｄ、Ｐｄなどが
知られているが、高誘電体層および絶縁層の焼成条件で
も溶融することなく焼結し得る材料を選択する。高誘電
体層として前述したようなＺｒＯ2 −Ａｌ2 Ｏ3 −Ｗ，
Ｍｏ系材料や、ＡｌＮ系材料、ムライト系材料を用いる
場合には、Ｗ，ＭｏおよびＲｅのうち少なくとも一種を
主成分とするメタライズ層が用いられ、ガラス−セラミ
ック材料を用いる場合には、Ａｇ、Ｃｕ等が好適であ
る。なお、Ｗ、Ｍｏなどの電極材料は、高誘電体層およ
び絶縁層との同時焼成によって、高誘電体層および絶縁
層中に拡散する場合がある。
【００４８】この電極層は、およそ１〜１５μｍの厚み
で形成され、この一対の電極層は、半導体素子収納用パ
ッケージにおいては、一方が電源層、他方が接地層とし
て半導体素子と電気的に接続し、このコンデンサ部をデ
カップリングコンデンサとして使用してもよい。
【００４９】なお、電極層中には、上記金属成分以外に
高誘電体層や絶縁層中に含まれる成分を１０重量％以下
の割合で添加することにより高誘電体層や絶縁層との密
着性を高めることができる。
【００５０】また、電極層として、高誘電体層よりも低
熱膨張の金属、例えばＷ、Ｍｏを用いると、電極層側に
表面圧縮応力が発生するために基板全体としての強度を
高めることができる。このような表面圧縮応力は、Ｗ、
Ｍｏに代わり、Ａｌ2 Ｏ3 を用い、これを高誘電体層の
最外層に配設することによっても同様な強度向上効果が
得られる。
【００５１】（配線層）また、絶縁層中に配設される配
線層は、通常のメタライズ法により形成されるもので、
Ｗ、Ｍｏ、Ｒｅ、Ｎｉ、Ｃｏ、Ｃｕ等から選ばれる少な
くとも１種の金属により形成することができる。この配
線層は、一般にはおよそ３〜５０μｍの厚みで、絶縁層
の層間あるいは表面に形成されるが、高出力が要求され
る場合には、その厚みは数ｍｍに至る場合もある。
【００５２】（製造方法）本発明における多層配線基板
および半導体素子収納用パッケージの製造方法につい
て、絶縁層として前述のアルミナ質セラミックスを、高
誘電体層としてＺｒＯ2 −Ａｌ2 Ｏ3 −Ｗ，Ｍｏ系材料
を用いた場合を例にとって説明する。
【００５３】まず、絶縁層形成成分として、例えば、Ａ
ｌ2 Ｏ3 と、添加成分としてＳｉＯ2 ，ＭｇＯ，Ｙ2 Ｏ
3 等の希土類元素やアルカリ土類金属の酸化物、Ｂ、Ｚ
ｎなどの酸化物等の焼結助剤、必要に応じて、ＺｒＯ2
粉末（場合により安定化材を含む）や、Ｗ、Ｍｏ、Ｃｒ
の金属粉末やそれらの酸化物、炭酸塩、硝酸塩、酢酸塩
等を適量添加し、これにブチラール、アクリル等のバイ
ンダーや必要によりＤＢＰ等の可塑剤を添加し、さらに
トルエン，アルコール等の溶剤を添加混合した後、ドク
ターブレード法、カレンダーロール法等の公知の成形方
法により、厚さ０．１〜１ｍｍのシート状成形体を作製
する。
【００５４】このシート状成形体の表面には、配線層を
形成するためのＷ、Ｍｏ、Ｍｏ−Ｍｎなどの金属成分を
含むメタライズペーストをスクリーン印刷法等により配
線パターンに印刷され、場合によっては、スルーホール
が形成され、そのスルーホール内にもメタライズペース
トが充填される。
【００５５】一方、高誘電体層として、ＺｒＯ2 粉末、
Ａｌ2 Ｏ3 粉末、Ｗ、Ｍｏのうちの少なくとも１種の金
属粉末あるいはそれらの酸化物、炭酸塩、硝酸塩、酢酸
塩等を適量混合し、さらには、ＳｉＯ2 ，ＣａＯ，Ｍｇ
Ｏ等のアルカリ土類金属成分およびＹ2 Ｏ3 等の希土類
酸化物、Ｂ、Ｚｎなどの酸化物から成る焼結助剤成分を
添加し、必要によりさらにＦｅ，Ｃｒ，Ｍｎ，Ｔｉ，Ｎ
ｉ，Ｃｏ等の金属，酸化物，塩等を含む着色剤を添加混
合する。このとき、電極材料としてＷやＭｏ等を用いた
場合には、後述する同時焼成時に電極成分が拡散するこ
とがあるため、その拡散量を考慮して混合組成を決定す
ることが必要である。
【００５６】そして、この混合物に例えばブチラールも
しくはアクリル等のバインダーや必要によりＤＢＰ等の
可塑剤を添加し、さらにトルエン，アルコール等の溶剤
を添加混合した後、ドクターブレード法、カレンダーロ
ール法等の公知の方法により、厚さ１０〜１２０μｍに
シート化し、高誘電体層用のシート状成形体を作製す
る。
【００５７】高誘電体層に高誘電率付与剤として添加さ
れるＺｒＯ2 粉末は、予め５〜１５モル％のＹ2 Ｏ3 な
どの固溶により安定化された立方晶を含むＺｒＯ2 粉末
を含むものを用いることが望ましい。安定化剤の含有量
を５〜１５モル％とするのは、５モル％よりも少ないと
正方晶から単斜晶への相変態が生じやすくクラックが生
じる等の不具合が生じるからであり、１５モル％よりも
多いとＺｒＯ2 そのものの比誘電率が低下し、誘電体層
の高誘電率化の効果が低下するからである。
【００５８】なお、安定化または部分安定化ＺｒＯ2 を
原料粉末として用いなくても、調合によりＺｒＯ2 を安
定化するに必要な安定化剤元素の酸化物およびその化合
物を添加し焼成段階で安定化させても良い。
【００５９】そして、上記のようにして作製された高誘
電体層シート状成形体の上下面には、電極層としてＷ、
ＭｏまたはＲｅを７０〜１００重量％、必要に応じてＡ
ｌ2Ｏ3 、ＳｉＯ2 、Ｚｒ、Ｔｉなどの周期律表第４ａ
族化合物、アルカリ土類金属、希土類金属およびその化
合物、Ｎｂ、Ｔａなどの周期律表第５ａ族化合物等を０
〜３０重量％添加含有して成る電極層形成用ペーストを
塗布する。
【００６０】そして、電極層形成用ペーストが塗布され
た高誘電体層シート状成形体を、絶縁層用シート状成形
体とともに積層し、所定の圧力で加圧圧着する。
【００６１】なお、薄い高誘電体層を形成する場合に
は、絶縁層用シート状成形体の表面に電極層形成用ペー
スト塗布、高誘電体層形成用のスラリー塗布、電極層形
成用ペースト塗布を順次行うことにより、作製すること
もできる。この場合も、高誘電体層中に、添加される焼
結助剤成分は２重量％以上であることが望ましい。
【００６２】上記のようにして作製された積層体を加湿
した窒素、水素混合ガスなどの還元性雰囲気中で、１７
００℃以下の温度において、１〜２時間焼成することに
より、高誘電体層と、一対の電極層からなるコンデンサ
部が積層形成された多層配線基板が形成される。なお、
焼成温度は絶縁層と配線層とコンデンサ部とを同時焼成
するための条件として設定され、１４００℃よりも低く
なると高融点金属からなる配線層や電極層との同時焼成
が困難となる。１４００℃以下で焼成する場合には、配
線層としてＮｉやＣｕ、もしくはそれらと高融点金属粉
末の混合物のメタライズを用いることが好ましい。
【００６３】尚、コンデンサ部は、高誘電体層と電極層
とを交互に積層して構成してもよく、そのような積層構
造によれば高い静電容量を得ることができる。
【００６４】また、半導体素子収納用パッケージを製造
する場合には、上記多層配線基板の製造方法に加え、周
知の方法に基づき、図２における半導体素子を収納する
ための凹部１８を形成すべく絶縁層を積層圧着した後、
同時焼成して配線基板を作製し、その後、別途作製され
た蓋体を配線基板の凹部を密閉するように、Ａｕ−Ｓｎ
ろう、ハンダ、低融点ガラス、溶接（シームウエルド）
などにより絶縁基板に密着することにより得ることがで
きる。
【００６５】次に、本発明の効果を確認すべく以下の実
験を行った。 実験例１ 原料として、８モル％のＹ2 Ｏ3 により安定化された平
均粒径０．８μｍのＺｒＯ2 粉末と、平均粒径が３μｍ
のＡｌ2 Ｏ3 粉末と、ＳｉＯ2 ：ＣａＯ：ＭｇＯ：Ｃｒ
2 Ｏ3 が４：１：１：１の重量比からなる焼結助剤と、
ＷあるいはＭｏの酸化物粉末を用いて、種々の組成の混
合物にブチラールからなるバインダーを添加し、さらに
トルエンとアルコールを添加混合した後、ドクターブレ
ード法により厚さ５０μｍの高誘電体層用シート状成形
体を作製した。
【００６６】また、上記の原料を用いて、種々の組成か
らなる混合物を調製し、この混合物にブチラールからな
るバインダーと、可塑剤（ジブチルフタレート）等を添
加し、さらにトルエンとアルコールを添加混合した後、
ドクターブレード法により厚さ５００μｍの絶縁層用シ
ート状成形体を作製した。
【００６７】そして、この高誘電体層用シート状成形体
および絶縁層用シート状成形体に１００μｍ径のスルー
ホールを形成し、そのスルーホール内にＷペーストを充
填した。また、高誘電体層用シート状成形体の上下面に
は、金属ＷにＡｌ2 Ｏ3 を２重量％添加したＷペースト
をスクリーン法により電極層パターンに印刷した。
【００６８】そして、この電極層が形成された高誘電体
層用シート状成形体の上下に絶縁層用シート状成形体を
２枚づつ積層圧着した後、加湿した（露点２０℃）窒素
と水素の混合ガス（Ｎ2 ／Ｈ2 ＝８０／２０）中で１５
５０℃において２時間普通焼成して５０ｍｍ×５０ｍｍ
の高誘電体層４０μｍ、電極層５μｍ、絶縁層１．６ｍ
ｍのコンデンサ内蔵多層配線基板を作製した。
【００６９】得られた種々の多層配線基板に対して、高
誘電体層および絶縁層の組成をＸ線マイクロアナライザ
ー（ＸＭＡ）を用いた検量線法により定量し、その組成
を表１および表２に示した。なお、ＡｌはＡｌ2 Ｏ3 、
ＺｒはＺｒＯ2 として存在していることを確認したた
め、いずれも酸化物形態での組成を示した。
【００７０】（比誘電率、静電容量の測定）次に、前述
した原料を用いて、定量分析により確認された組成と同
一組成の混合物を調合し、その混合物にブチラールから
なるバインダーと、可塑剤（ジブチルフタレート）等を
添加し、さらにトルエンとアルコールを添加混合した
後、ドクターブレード法により厚さ５０μｍのシート状
成形体を作成し、これを加湿した（露点２０℃）窒素と
水素の混合ガス（Ｎ2 ／Ｈ2 ＝８０／２０）中で１５５
０℃において２時間普通焼成した。得られた焼結体に対
して、Ａｇペーストを５０ｍｍ×５０ｍｍのパターンで
印刷した後、５００℃で焼き付け処理してコンデンサを
作製した。
【００７１】得られたコンデンサに対して、ＬＣＲメー
タ（ＹＨＰ４２８４Ａ）を用いて行い、１００ＫＨｚ、
１．０Ｖｒｍの条件で２５℃における静電容量（Ｃ）を
測定するとともに、Ｃ＝εo ・ε・Ｓ／ｄ（εo ：真空
中の誘電率，ε：比誘電率、Ｓ：電極面積（ｍ2 ）、
ｄ：誘電体層の厚み（ｍ））の式に基づき、静電容量か
ら２５℃における比誘電率を計算した。
【００７２】測定の結果について、絶縁層については比
誘電率を、高誘電体層については、比誘電率と静電容量
を表１、２に示した。
【００７３】（耐電圧の測定）また、高誘電体層の組成
からなるコンデンサの電極間に徐々に電圧を印加し、絶
縁破壊を生じた時の電圧値を耐電圧として、表１、２に
示した。
【００７４】（熱膨張係数の測定）前述した原料を用い
て、定量分析により確認された組成と同一組成の混合物
を調合し、その混合物にブチラールからなるバインダー
と、可塑剤（ジブチルフタレート）等を添加し、さらに
トルエンとアルコールを添加混合した後、ドクターブレ
ード法により厚さ５０μｍのシート状成形体を作成し、
これを加湿した（露点２０℃）窒素と水素の混合ガス
（Ｎ2 ／Ｈ2 ＝８０／２０）中で１５５０℃において２
時間普通焼成した。得られた焼結体から長さ１５×厚み
３×幅３（ｍｍ）の試験片を切り出し、これを室温（２
５℃）から昇温速度１０℃／ｍｉｎの速度で４００℃ま
で加熱し、その時の長さ方向の磁器の伸びを測定し、そ
の熱膨張曲線から平均熱膨張係数を算出した。結果は、
表１、２に示した。
【００７５】（クラック発生の検査）表１および表２の
各多層配線基板についてそれぞれ５０個の基板を作製
し、基板中のコンデンサ部の剥がれ（コンデンサ部と絶
縁層間の隙間発生）の有無や基板の割れ（クラック）の
発生の有無を観察し不具合の生じた個数を表１、２に示
した。
【００７６】
【表１】
【００７７】
【表２】
【００７８】表１において、ＺｒＯ2 を含まない試料Ｎ
o.９、１０等における高誘電体層では、比誘電率は１８
が限度でありその際の耐電圧は０．２ｋＶであった。ま
た、金属成分の含有量が微量の試料Ｎo.８における高誘
電体層では比誘電率は２０であったが、熱膨張係数が
８．６×１０-6／℃と大きくなり、絶縁層との熱膨張差
が大きくなった。ＺｒＯ2 とＡｌ2 Ｏ3 と金属成分を適
量配合することにより２０以上の高誘電率を有しつつ、
室温から４００℃までの熱膨張係数が７．５〜８．５×
１０-6／℃の材料を作製することができた。
【００７９】また、絶縁層について、Ａｌ2 Ｏ3 を主成
分として、ＷまたはＭｏを１５重量％以上、もしくはＺ
ｒＯ2 を４９重量％以上含むものを作製したが、比誘電
率が１４を越え、絶縁層としては適さないものであっ
た。
【００８０】表１、２において、試料Ｎo.１〜１０、１
１〜１４、１５〜１８、１９〜２２の各群は、それぞれ
同じ組成の絶縁層成形体を用いて作製したものである
が、各群間での組成および特性の変動はほとんどなかっ
た。これら４種類の絶縁層は、その表面あるいは内部に
配線層を形成してもとりわけ問題にはならないが、絶縁
層と積層するコンデンサ部の高誘電体層との熱膨張係数
の差が１．５×１０-6／℃を越えると高誘電体層にクラ
ックや剥がれが生じた。
【００８１】なお、表１、２中、熱膨張係数差が１．１
〜１．２×１０-6／℃であり、高誘電体層中の金属の含
有量が少ない場合（試料Ｎo.２１）と、高誘電体層中に
金属を適量含む場合（試料Ｎo.１５）とでは、試料Ｎo.
２１の方がクラックや剥がれの発生率が増加する傾向に
あった。これは、金属を適量含まないと高誘電体層の強
度が低下するためと考えられる。
【００８２】本発明によれば、表１、２の結果から明ら
かなように、絶縁層と高誘電体層の個々の特性としては
良好であっても、それらの熱膨張係数差が１．５×１０
-6／℃以下になるように選択し組み合わせることが重要
であることが理解される。しかし、熱膨張係数差が１．
５×１０-6／℃以下であっても、試料Ｎo.９、１０、１
４、１８、２２は、高誘電体層の比誘電率が低く本発明
の目的には適さないものであった。
【００８３】特に、高誘電体層として、ＺｒＯ2 と金属
成分とＡｌ2 Ｏ3 を適量含有する高誘電体層を用いれ
ば、高誘電率と優れた耐電圧を有する高誘電体層となる
ため、多層配線基板あるいはパッケージとしての信頼性
がさらに高まることがわかった。
【００８４】実験例２ ＡｌＮ粉末、ＴｉＮ粉末、Ｅｒ2 Ｏ3 粉末を調合し、こ
れにバインダーと可塑剤を添加しドクターブレード法に
よりそれぞれグリーンシートを作製し、高誘電体層用グ
リーンシートの表面には、電極用のＷペーストを塗布
し、また配線用としてＷペーストを塗布し、図１に示す
ように積層した後、これを窒素雰囲気中で１８５０℃で
２時間焼成してコンデンサ部を内蔵した多層配線基板を
作製した（試料Ｎo.２３）。得られた基板における絶縁
層および高誘電体層のＩＣＰ発光分光分析による組成分
析結果を表３に示した。
【００８５】次に、実施例１と同様に、上記と同じ原料
を用いて前記組成分析結果に基づく同一組成の絶縁層お
よび高誘電体層の焼結体を上記と同様な方法で作製し、
個々に熱膨張係数、比誘電率、高誘電体層の耐電圧の測
定を行った。また、多層配線基板については、コンデン
サ部の剥がれの有無や基板の割れ（クラック）の発生の
有無を観察しその結果を表３に示した。
【００８６】実験例３ ムライト粉末、ジルコニア粉末（８モル％Ｙ2 Ｏ3 含
有）、助剤（ＣａＯ：ＭｇＯ＝１：１）、Ｍｏ粉末、Ａ
ｌ2 Ｏ3 粉末を用いて調合し、これにバインダーと可塑
剤を添加しドクターブレード法によりそれぞれグリーン
シートを作製し、高誘電体層用グリーンシートの表面に
は、電極用のＷペーストを塗布し、また配線用としてＷ
ペーストを塗布し、図１に示すように積層した後、これ
を加湿窒素水素混合雰囲気中で１４５０℃で２時間焼成
してコンデンサ部を内蔵した多層配線基板を作製した
（試料Ｎo.２４、２５）。得られた基板について、実験
例２と同様に組成分析を行いその結果を表３に示した。
【００８７】そして、実施例１と同様に、上記と同じ原
料を用いて前記組成分析結果に基づく同一組成の絶縁層
および高誘電体層の焼結体を上記と同様な方法で作製
し、個々に熱膨張係数、比誘電率、高誘電体層の耐電圧
を測定するとともに、多層配線基板についてはコンデン
サ部の剥がれの有無や基板の割れ（クラック）の発生の
有無を観察しその結果を表３に示した。
【００８８】実験例４ Ａｌ2 Ｏ3 粉末、Ｍｏ粉末、ＴｉＯ2 粉末、助剤（Ｓｉ
Ｏ2 ：ＣａＯ：ＭｇＯ＝６：１：１）、Ｍｏ粉末を用い
て調合し、これにバインダーと可塑剤を添加しドクター
ブレード法によりそれぞれグリーンシートを作製し、高
誘電体層用グリーンシートの表面には、電極用のＷペー
ストを塗布し、また配線用としてＷペーストを塗布し、
図１に示すように積層した後、これを加湿窒素水素混合
雰囲気中で１５５０℃で２時間焼成してコンデンサ部を
内蔵した多層配線基板を作製した（試料Ｎo.２６）。得
られた基板について、実験例２と同様に組成分析を行い
その結果を表３に示した。
【００８９】そして、実施例１と同様に、上記と同じ原
料を用いて前記組成分析結果に基づく同一組成の絶縁層
および高誘電体層の焼結体を上記と同様な方法で作製
し、個々に熱膨張係数、比誘電率、高誘電体層の耐電圧
を測定するとともに、多層配線基板についてはコンデン
サ部の剥がれの有無や基板の割れ（クラック）の発生の
有無を観察しその結果を表３に示した。
【００９０】
【表３】
【００９１】表３によれば、いずれの場合においても絶
縁層および高誘電体層の熱膨張係数の差が１．５×１０
-6／℃以下に制御されたために、同一焼成においても、
高誘電体層の剥がれや基板の割れの発生なく信頼性の高
い配線基板を作製することができた。
【００９２】
【発明の効果】以上詳述した通り、本発明の多層配線基
板やパッケージは、比誘電率２０以上のコンデンサ部を
有し、絶縁層と高誘電体層との熱膨張係数の差を１．５
×１０-6／℃以下に制御することにより、搭載される半
導体素子の誤動作を確実に防止することができるととも
に、コンデンサ部の剥がれや基板の割れを防止でき、製
造歩留りを向上させることができる。しかも、高誘電体
層がＺｒを酸化物換算で３９〜７０重量％、Ａｌを酸化
物換算で１０〜４７重量％、Ｍｏ、Ｗのうちの少なくと
も１種を１０〜３５重量％の割合で含み、その耐電圧が
高いために信頼性の高い基板およびパッケージを提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施例を示す縦断面
図である。
【図２】本発明の半導体素子収納用パッケージの一実施
例を示す縦断面図である。
【図３】本発明の多層配線基板の他の実施例を示す縦断
面図である。
【図４】本発明の半導体素子収納用パッケージの他の例
を示す縦断面図である。
【図５】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
【図６】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
【図７】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
【図８】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
【符号の説明】
１ 多層配線基板 ２，１１ 絶縁層 ３，１３ 高誘電体層 ４，５，１４，１５ 電極層 ６，１６ コンデンサ部 ７，１２ 配線層 ８，９，２０，２２ スルーホール １０ 半導体素子収納用パッケージ １７ 半導体素子 １８ 凹部（収納部） １９ 蓋体 ２１ 外部端子 ２３ ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 23/15 Ｈ０１Ｌ 23/12 Ｂ Ｎ

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】比誘電率が１４以下の絶縁層と、メタライ
    ズ配線層とからなる絶縁基板の内部または表面に、比誘
    電率が２０以上の高誘電体層と、一対の電極層とからな
    るコンデンサ部を積層してなり、前記高誘電体層がＺｒ
    を酸化物換算で３９〜７０重量％、Ａｌを酸化物換算で
    １０〜４７重量％、Ｍｏ、Ｗのうちの少なくとも１種を
    １０〜３５重量％の割合で含み、且つ前記高誘電体層と
    前記絶縁層との室温から４００℃における熱膨張係数の
    差が１．５×１０-6／℃以下であることを特徴とする多
    層配線基板。
  2. 【請求項２】前記高誘電体層の耐電圧が０．３ｋＶ／ｍ
    ｍ以上である請求項１記載の多層配線基板。
  3. 【請求項３】前記絶縁層の室温から４００℃における熱
    膨張係数が６．７〜７．５×１０-6／℃であり、前記高
    誘電体層の室温から４００℃における熱膨張係数が７．
    ５〜８．５×１０-6／℃である請求項１記載の多層配線
    基板。
  4. 【請求項４】Ａｌ2Ｏ3を主体とするセラミックスからな
    る絶縁層と、メタライズ配線層とからなる絶縁基板の内
    部または表面に、少なくともＺｒＯ2とＡｌ2Ｏ3とを含
    有し、前記絶縁層よりも高い誘電率を有する高誘電体層
    と、一対の電極層とからなるコンデンサ部を積層してな
    り、前記高誘電体層がＺｒを酸化物換算で３９〜７０重
    量％、Ａｌを酸化物換算で１０〜４７重量％、Ｍｏ、Ｗ
    のうちの少なくとも１種を１０〜３５重量％の割合で含
    み、且つ前記高誘電体層と前記絶縁層との室温から４０
    ０℃における熱膨張係数の差が１．５×１０-6／℃以下
    であることを特徴とする多層配線基板。
  5. 【請求項５】前記高誘電体層の耐電圧が０．３ｋＶ／ｍ
    ｍ以上である請求項４記載の多層配線基板。
  6. 【請求項６】前記絶縁層の室温から４００℃における熱
    膨張係数が６．７〜７．５×１０-6／℃であり、前記高
    誘電体層の室温から４００℃における熱膨張係数が７．
    ５〜８．５×１０-6／℃である請求項４記載の多層配線
    基板。
  7. 【請求項７】比誘電率が１４以下の絶縁層と、メタライ
    ズ配線層と、半導体素子を収納するための収納部とを具
    備する絶縁基板と、蓋体とからなる半導体素子収納用パ
    ッケージにおいて、前記絶縁基板の内部または表面に、
    比誘電率が２０以上の高誘電体層と、一対の電極層とか
    らなるコンデンサ部を積層してなり、前記高誘電体層が
    Ｚｒを酸化物換算で３９〜７０重量％、Ａｌを酸化物換
    算で１０〜４７重量％、Ｍｏ、Ｗのうちの少なくとも１
    種を１０〜３５重量％の割合で含み、且つ前記高誘電体
    層と前記絶縁層との室温から４００℃における熱膨張係
    数の差が１．５×１０-6／℃以下であることを特徴とす
    る半導体素子収納用パッケージ。
  8. 【請求項８】前記高誘電体層の耐電圧が０．３ｋＶ／ｍ
    ｍ以上である請求項７記載の半導体素子収納用パッケー
    ジ。
  9. 【請求項９】前記絶縁層の室温から４００℃における熱
    膨張係数が６．７〜７．５×１０-6／℃であり、前記高
    誘電体層の室温から４００℃における熱膨張係数が７．
    ５〜８．５×１０-6／℃である請求項７記載の半導体素
    子収納用パッケージ。
JP30142995A 1995-11-20 1995-11-20 多層配線基板及び半導体素子収納用パッケージ Expired - Fee Related JP3340003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30142995A JP3340003B2 (ja) 1995-11-20 1995-11-20 多層配線基板及び半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30142995A JP3340003B2 (ja) 1995-11-20 1995-11-20 多層配線基板及び半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH09148746A JPH09148746A (ja) 1997-06-06
JP3340003B2 true JP3340003B2 (ja) 2002-10-28

Family

ID=17896780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30142995A Expired - Fee Related JP3340003B2 (ja) 1995-11-20 1995-11-20 多層配線基板及び半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3340003B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274344A (ja) * 1998-03-20 1999-10-08 Nec Kansai Ltd 電子素子封止用パッケージ及び電子素子封止構体
US7064412B2 (en) * 2000-01-25 2006-06-20 3M Innovative Properties Company Electronic package with integrated capacitor
KR100817344B1 (ko) * 2002-07-18 2008-03-26 히다치 가세고교 가부시끼가이샤 다층배선판, 및 그 제조방법, 및 반도체장치 및무선전자장치
WO2004010751A1 (ja) 2002-07-18 2004-01-29 Hitachi Chemical Co., Ltd. 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置
JP3910907B2 (ja) 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
JP4853455B2 (ja) * 2007-10-17 2012-01-11 株式会社デンソー 半導体装置及び半導体装置ユニット
JP2010028006A (ja) * 2008-07-24 2010-02-04 Sony Corp 光学装置
JP5754398B2 (ja) * 2012-03-09 2015-07-29 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH09148746A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
US4766010A (en) Process for manufacturing dielectric layers formed from ceramic compositions containing inorganic peroxide and electronic devices including said layers
EP2397452B1 (en) Sintered body of low temperature cofired ceramic (ltcc) and multilayer ceramic substrate
EP2200409B1 (en) Electronic part
US6610621B2 (en) Glass-ceramic composition for ceramic electronic part, ceramic electronic part, and method for manufacturing multilayer ceramic electronic part
EP0814486A1 (en) Dielectric ceramic composition and monolithic ceramic capacitor using same
JP3340003B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
EP1940210A2 (en) Multilayer ceramics substrate
JP2005104735A (ja) 低温焼成誘電体組成物、積層セラミックキャパシター及びセラミック電子部品
JP4748904B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
CN116435100A (zh) 层叠陶瓷电子器件及其制造方法
JPH0832242A (ja) コンデンサ内蔵多層配線基板
JPH0758454A (ja) ガラスセラミックス多層基板
JP3740184B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
JP3199596B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
JP2735776B2 (ja) 多層アルミナ質配線基板及び半導体素子収納用パッケージ
JP2002053369A (ja) セラミック焼結体およびそれを用いた配線基板
JP3215009B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
JP3273112B2 (ja) 多層配線基板および半導体素子収納用パッケージ
JPH01166599A (ja) 積層セラミック基板の製造方法
JP3101966B2 (ja) 高熱膨張Ａｌ２Ｏ３−ＳｉＯ２系焼結体およびその製造方法
JPH0555079A (ja) コンデンサー内蔵複合回路基板
JPH05178659A (ja) 絶縁体磁器組成物
JP2004345928A (ja) 酸化物磁器組成物、及びセラミック多層基板
JP2866508B2 (ja) コンデンサー内蔵複合回路基板
JP2001196203A (ja) チップ型サーミスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees