JP3215009B2 - 多層配線基板及び半導体素子収納用パッケージ - Google Patents

多層配線基板及び半導体素子収納用パッケージ

Info

Publication number
JP3215009B2
JP3215009B2 JP10370195A JP10370195A JP3215009B2 JP 3215009 B2 JP3215009 B2 JP 3215009B2 JP 10370195 A JP10370195 A JP 10370195A JP 10370195 A JP10370195 A JP 10370195A JP 3215009 B2 JP3215009 B2 JP 3215009B2
Authority
JP
Japan
Prior art keywords
zirconate
layer
high dielectric
particles
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10370195A
Other languages
English (en)
Other versions
JPH08298380A (ja
Inventor
逸朗 坂口
謙一 永江
邦英 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10370195A priority Critical patent/JP3215009B2/ja
Publication of JPH08298380A publication Critical patent/JPH08298380A/ja
Application granted granted Critical
Publication of JP3215009B2 publication Critical patent/JP3215009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高誘電体層と一対の電
極から成るコンデンサ部を具備した多層配線基板及び前
記同様のコンデンサ部を具備した半導体集積回路素子
（以下、半導体素子と記す）を収納するためのパッケー
ジに関するもので、より詳細には安定した電気的特性と
優れた密封性能及び機械的強度を有する多層配線基板及
び半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】半導体素子収納用パッケージに収納され
た半導体素子は、一般に外部からのノイズや不要輻射に
より誤動作を生じ易いため、従来より３０〜１００μＦ
程度の容量を有するコンデンサ部を電源側と接地側との
間に介在させることにより、前記ノイズを吸収させて誤
動作を防止していた。
【０００３】しかしながら、一般にコンデンサはセラミ
ック誘電体を一対の電極で挟持して構成されており、従
来は、係るコンデンサ部の接続を半導体素子収納用パッ
ケージとは別の外付けにより行なっていたため、実装密
度の向上を図ることができないという欠点があった。
【０００４】このような欠点を解消するために、アルミ
ナ（Ａｌ2 Ｏ3 ）を主成分とする絶縁層の間に、アルミ
ナ（Ａｌ2 Ｏ3 ）等の誘電体層をタングステン（Ｗ）あ
るいはモリブデン（Ｍｏ）等の高融点金属から成る一対
の電極層により挟持したコンデンサ部を介装した半導体
素子収納用パッケージが知られている（特開昭６２−１
６９４６１号公報参照）。
【０００５】また、高密度実装化を実現せんとして多層
アルミナ質配線基板では、例えば、両側にタングステン
（Ｗ）又はモリブデン（Ｍｏ）等の高融点金属を主成分
とするペーストを塗布または印刷して一対の電極層を形
成し、かつ、アルミナ（Ａｌ2 Ｏ3 ）中にタングステン
（Ｗ）又はモリブデン（Ｍｏ）から成る高誘電率付与剤
を含有した高誘電体層を、アルミナ（Ａｌ2 Ｏ3 ）を主
成分とする絶縁層間に介装した多層配線基板が知られて
いる（特開平３−８７０９１号公報参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の多層配線基板や半導体素子収納用パッケージ中に介
装された高誘電体層は、電気的特性が不安定であり、高
誘電体層を挟持する電極間の絶縁抵抗が低下し、著しい
場合には電極間が短絡する等の恐れがあった。
【０００７】また、多層体の密封性、即ち気密性も不十
分であり、湿気等が浸透して電極層の表面抵抗が変化し
たり、あるいは電極層と高誘電体層や絶縁体層との間に
十分な接合強度が得られない等の欠点があった。
【０００８】更に、高誘電体層中の成分、特にタングス
テン（Ｗ）やモリブデン（Ｍｏ）等は隣接する電極層や
絶縁体層に拡散しやすく、また、逆に電極層を構成する
タングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点金
属も隣接する高誘電体層に拡散して高誘電体層の組成に
影響を及ぼし、その結果、誘電体層の各種電気的特性が
変化し、比誘電率をはじめとして、安定した電気的特性
が得られないという課題があった。
【０００９】
【発明の目的】本発明は前記課題を解消するためになさ
れたもので、その目的は、安定した電気的特性を有する
高誘電体層を内部に具備し、安定した電気的特性と優れ
た気密性及び機械的強度を有し、更に、電極層と高誘電
体層や絶縁体層との間に優れた密着性、即ち気密性及び
層間接着強度が得られるとともに、高誘電体層中の成分
の電極層や絶縁体層への拡散、あるいは電極層構成材料
成分の高誘電体層への拡散を抑制できるコンデンサ部を
具備した多層配線基板及び半導体素子収納用パッケージ
を提供することにある。
【００１０】
【課題を解決するための手段】本発明の多層配線基板
は、高誘電体層を一対の電極層により挟持したコンデン
サ部を具備した多層配線基板であって、前記高誘電体層
を、アルミナ（Ａｌ2 Ｏ3 ）粒子と、５乃至９５体積％
のジルコン酸塩から成る高誘電率付与剤粒子と、これら
の粒界に存在するアルカリ土類金属、希土類元素、アル
ミニウム（Ａｌ）及びシリコン（Ｓｉ）のうち少なくと
も１種の元素の酸化物とジルコニウム（Ｚｒ）の酸化物
を含むガラス相とで構成し、前記絶縁層を、アルミナ
（Ａｌ2 Ｏ3）粒子及びジルコン酸塩粒子と、アルカリ
土類金属、希土類元素、アルミニウム（Ａｌ）及びシリ
コン（Ｓｉ）のうち少なくとも１種の元素の酸化物とジ
ルコニウム（Ｚｒ）の酸化物を含むガラス相で構成する
ものである。
【００１１】一方、本発明の半導体素子収納用パッケー
ジは、高誘電体層を一対の電極層により挟持したコンデ
ンサ部を具備するとともに半導体素子の収容部を有する
ものであって、前記高誘電体層を、アルミナ（Ａｌ2 Ｏ
3 ）粒子と、５乃至９５体積％のジルコン酸塩から成る
高誘電率付与剤粒子と、これらの粒界に存在するアルカ
リ土類金属、希土類元素、アルミニウム（Ａｌ）及びシ
リコン（Ｓｉ）のうち少なくとも１種の元素の酸化物と
ジルコニウム（Ｚｒ）の酸化物を含むガラス相で構成
し、前記絶縁層を、アルミナ（Ａｌ2 Ｏ3 ）粒子及びジ
ルコン酸塩粒子と、アルカリ土類金属、希土類元素、ア
ルミニウム（Ａｌ）及びシリコン（Ｓｉ）のうち少なく
とも１種の元素の酸化物とジルコニウム（Ｚｒ）の酸化
物を含むガラス相とで構成してなるものである。
【００１２】なかでも、前記多層配線基板及び半導体素
子収納用パッケージにおけるジルコン酸塩粒子は、ジル
コン酸カルシウム（ＣａＺｒＯ3 ）粒子またはジルコン
酸ストロンチウム（ＳｒＺｒＯ3 ）粒子が望ましく、更
に、前記アルミナ（Ａｌ2 Ｏ 3 ）に分散したジルコン酸
塩粒子は、２０乃至８０体積％が望ましく、特に３０乃
至６０体積％が最も好ましいものである。
【００１３】尚、前記多層配線基板や半導体素子収納用
パッケージには、高誘電体層中に高誘電率付与剤粒子と
して更にタングステン（Ｗ）、モリブデン（Ｍｏ）及び
レニウム（Ｒｅ）のうち少なくとも一種が含有されてい
ても良い。
【００１４】
【作用】本発明の多層配線基板及び半導体素子収納用パ
ッケージは、アルミナ（Ａｌ2Ｏ3 ）中に５乃至９５体
積％のジルコン酸塩粒子を分散して誘電体層を構成する
ことから、一般に、アルミナ質焼結体の誘電率は通常１
０程度であるが、このようなアルミナ質焼結体を絶縁層
とした多層配線基板の内部あるいは表面に誘電体層と一
対の電極からなるコンデンサ部を積層形成した場合、該
誘電体層を絶縁層と同様の組成から成るアルミナ質焼結
体で構成すると高い静電容量を得ることができないのに
対して、ジルコン酸塩は誘電率を向上させることがで
き、積層形成される誘電体層の高誘電率化が実現でき
る。
【００１５】また、本発明によれば、ジルコン酸塩を含
有したアルミナ質の誘電体層を積層する絶縁基板の絶縁
体層中に、ジルコン酸塩などのジルコニウム（Ｚｒ）成
分を予め含有させることにより、隣接する各層間の拡散
を発生し難くして誘電体層の特性の安定化を図ることが
でき、コンデンサ部の信頼性が高まる。
【００１６】一方、本発明では、高誘電体層及び絶縁体
層の両方にガラス相を含むことから、焼成一体化する際
に該ガラス層が融着して高誘電体層、絶縁体層、電極層
及び配線層の各層間の密着強度が向上し、半導体素子収
納用パッケージにおいてはその気密性が高まる。
【００１７】
【実施例】以下、本発明の多層配線基板及び半導体素子
収納用パッケージを図面に基づき詳細に説明する。図１
は、本発明の多層配線基板の一実施例を示す縦断面図で
あり、１は絶縁体層２中に高誘電体層３と一対の電極層
４、５で構成されるコンデンサ部６を積層して成る多層
配線基板である。
【００１８】図１において、多層配線基板１は、絶縁体
層２の表面あるいは内部には配線層７が配設されてお
り、絶縁体層２中に電極層４、５で挟持した高誘電体層
３から成るコンデンサ部６が形成され、電極層４及び５
は、それぞれスルーホール９及び８を通じて基板表面に
導出されて構成されている。
【００１９】図２は、本発明の半導体素子収納用パッケ
ージの一実施例を示す縦断面図であり、１０は絶縁体層
１１中に高誘電体層１３と一対の電極層１４、１５で構
成されるコンデンサ部１６を積層して成る半導体素子収
納用パッケージである。
【００２０】図２において、半導体素子収納用パッケー
ジ１０の基板は、積層された複数の絶縁体層１１の内部
あるいは表面には配線層１２が配設されて絶縁基体が構
成されており、その内部には、高誘電体層１３を一対の
電極層１４、１５で挟持して成るコンデンサ部１６が形
成され、半導体素子収納用パッケージ１０の上面には半
導体素子１７の収納部である凹部１８が形成され、凹部
１８は蓋体１９により密閉されている。
【００２１】一方、コンデンサ部１６の電極層１４は、
凹部１８に露出して収納部の底面を形成し、その底面に
半導体素子１７が搭載され、他方の電極層１５は、スル
ーホール２０を通じて、配線層１２に接続されている。
尚、配線層１２は、スルーホール等を通じて外部端子２
１に電気的に接続されて構成されている。
【００２２】更に、本発明の他の多層配線基板として
は、例えば、図３に示すように、配線層７が内部に形成
された絶縁体層２の最表面に順次、電極層５、高誘電体
層３及び電極層４を積層してコンデンサ部６を形成する
こともでき、この場合、コンデンサ部６は、外気と触れ
ないようにその表面に樹脂などにより保護膜を形成して
もよい。
【００２３】また、本発明の他の半導体素子収納用パッ
ケージとしては、図４乃至図８のように種々の態様があ
る。尚、図中、共通した名称のものには同一符号を付し
て表示した。図４の半導体素子収納用パッケージ１０
は、半導体素子１７の下方に高誘電体層１３と電極層１
４、１５が交互に多層積層されてコンデンサ部１６が形
成されており、これら電極層１４、１５はそれぞれスル
ーホール２０により半導体素子１７と接続したものであ
る。
【００２４】図５の半導体素子収納用パッケージ１０
は、高誘電体層１３の上下に電極層１４、１５が形成さ
れたコンデンサ部１６が絶縁体層１１により挟まれた構
造からなり、電極層１４、１５はスルーホール２０によ
り半導体素子１７と接続したものである。
【００２５】また、図６の半導体素子収納用パッケージ
１０は、半導体素子１７の下方に高誘電体層１３を電極
層１４、１５で挟持してコンデンサ部１６が形成されて
おり、これら電極層１４、１５はスルーホール２０によ
り半導体素子１７と接続され、更に、外部端子２１が下
面に固定され、これらの外部端子２１は、電極層１４、
１５と接触しない状態で、電極層１４、１５及び高誘電
体層１３を通過し形成されたスルーホール２２を介して
半導体素子１７と接続したものである。
【００２６】図７の半導体素子収納用パッケージ１０
は、高誘電体層１３と電極層１４、１５が交互に積層さ
れてコンデンサ部１６が形成され、電極層１４、１５は
スルーホール２０により半導体素子１７と接続され、更
に、半導体素子１７をヒートシンク２３に固定したもの
である。
【００２７】更に、図８の半導体素子収納用パッケージ
１０は、フラットパッケージであり、高誘電体層１３と
電極層１４、１５が交互に積層されており、これら電極
層１４、１５をスルーホール２０により半導体素子１７
と接続したものである。
【００２８】次に、本発明の多層配線基板及び半導体素
子収納用パッケージにおけるコンデンサ部を形成する高
誘電体層は、アルミナ（Ａｌ2 Ｏ3 ）中に分散したジル
コン酸塩粒子と、これらの粒子の粒界に存在するガラス
相とから成り、ジルコン酸塩粒子は誘電率を高める作用
をなし、１０．８以上の比誘電率、特に１３〜３０の比
誘電率を与え得るものであるが、とりわけ高周波特性の
観点からは前記ジルコン酸塩粒子が、ジルコン酸カルシ
ウム（ＣａＺｒＯ3 ）粒子またはジルコン酸ストロンチ
ウム（ＳｒＺｒＯ3 ）粒子であることが最も望ましい。
【００２９】また、前記高誘電体層は、ジルコン酸塩粒
子が５体積％以上９５体積％以下であり、アルカリ土類
金属、希土類元素、アルミニウム（Ａｌ）及びシリコン
（Ｓｉ）のうち少なくとも１種の金属を焼結助剤として
２重量％以上の割合で含有することが望ましく、更に、
焼結助剤として硼素（Ｂ）、亜鉛（Ｚｎ）等の酸化物も
合わせ添加することもできる。
【００３０】即ち、ジルコン酸塩粒子が５体積％未満の
場合には、誘電体層の誘電率向上効果が小さく、逆に９
５体積％を越える場合には、絶縁体層と高誘電体層の熱
膨張差が大きくなり、良好な積層体が形成され難く、前
記絶縁体層と高誘電体層を同時焼成する点からは、ジル
コン酸塩粒子の量が増すと比誘電率は向上するが、熱膨
張率も大となるため、比誘電率と熱膨張率との兼ね合い
からジルコン酸塩粒子の量は２０乃至８０体積％が望ま
しく、特に３０乃至６０体積％の範囲が最も望ましい。
【００３１】更に、本発明に係る高誘電体層には、前記
ジルコン酸塩粒子と同様に誘電率を高める作用をなすタ
ングステン（Ｗ）、モリブデン（Ｍｏ）、レニウム（Ｒ
ｅ）のうちの少なくとも一種を添加することもでき、こ
の際、それぞれを金属粉末あるいは酸化物粉末として、
又はその他の化合物として添加しても、焼成後は金属と
して存在するので、いずれの形態で添加しても良いが、
添加量が少ないと誘電率の向上効果が得られず、逆に多
すぎると絶縁抵抗が急激に低下することから、タングス
テン（Ｗ）の場合には５乃至５０重量％、モリブデン
（Ｍｏ）は５乃至３０重量％、レニウム（Ｒｅ）は１０
〜６０重量％の範囲で添加含有することが望ましい。
【００３２】また、本発明に適用する高誘電体層の焼結
助剤としては、シリカ（ＳｉＯ2 ）及び／またはイット
リア（Ｙ2 Ｏ3 ）等の希土類元素酸化物と、アルカリ土
類金属酸化物や硼素（Ｂ）、亜鉛（Ｚｎ）の酸化物と
を、３：１乃至５：１の重量比で用いることが好まし
い。
【００３３】一方、前記高誘電体層中のアルミナ（Ａｌ
2 Ｏ3 ）粒子やジルコン酸塩粒子の粒界に介在するガラ
ス相は、焼結助剤をかねて配合されるアルカリ土類金
属、希土類元素、アルミニウム（Ａｌ）及びシリコン
（Ｓｉ）のうち少なくとも１種の元素の酸化物と、高誘
電率付与剤として添加されたジルコニア（ＺｒＯ2 ）粒
子の一部やアルミナ（Ａｌ2 Ｏ3 ）粒子の一部との反応
物として形成されるため、ガラス相中にはジルコン酸塩
成分が微量溶け込んでいることから、粒界の耐薬品性も
向上する。
【００３４】更に、前記アルカリ土類金属、希土類元
素、アルミニウム（Ａｌ）及びシリコン（Ｓｉ）のうち
少なくとも１種の元素が酸化物換算で２重量％よりも少
ない場合には、安定した粒界ガラス相の生成が少なくな
り、電極層と同時焼成した場合の電極層と誘電体層との
接合強度が低下する。
【００３５】また、本発明における高誘電体層のアルミ
ナ（Ａｌ2 Ｏ3 ）粒子の平均結晶粒径は３乃至２０μ
ｍ、ジルコン酸塩粒子の平均結晶粒径は１．５乃至２０
μｍが望ましい。
【００３６】尚、前記高誘電体層の厚さは、必要な静電
容量と高誘電体層の誘電率により適宜決定されるが、一
層あるいは多層構造で構成され、その１層の厚さが１０
乃至１００μｍであり、例えば、１乃至２インチ角の多
層配線基板や半導体素子収納用パッケージにおいて、数
ｎＦ乃至数百ｎＦ程度の静電容量が得られる。
【００３７】次に、本発明に係る前記高誘電体層を挟持
してコンデンサ部を形成するための一対の電極層は、公
知のメタライズ層から成り、例えば、タングステン
（Ｗ）、モリブデン（Ｍｏ）及びレニウム（Ｒｅ）のう
ち少なくとも一種を主成分とするメタライズ層が好適で
ある。
【００３８】係る電極層は、およそ３乃至１５μｍの厚
さで形成され、例えば、半導体素子収納用パッケージに
おいては、一方が電源層、他方が接地層として半導体素
子と電気的に接続され、このコンデンサ部をデカップリ
ングコンデンサとして使用される場合がある。
【００３９】尚、前記電極層中には、前述の金属成分以
外に高誘電体層や絶縁体層中に含まれる成分を１０重量
％以下の割合で添加することにより、高誘電体層や絶縁
体層との密着性を高めることができる。
【００４０】また、前記電極層として、高誘電体層より
も低熱膨張の金属、例えばタングステン（Ｗ）やモリブ
デン（Ｍｏ）を用いた場合には、電極層側に表面圧縮応
力が発生するため基板全体としての強度を高めることが
でき、このような表面圧縮応力は、前記タングステン
（Ｗ）やモリブデン（Ｍｏ）に代えてアルミナ（Ａｌ2
Ｏ3 ）を用い、これを高誘電体層の最外層に配設するこ
とによっても同様な強度向上効果が得られる。
【００４１】次に、本発明の多層配線基板あるいは半導
体素子収納用パッケージの絶縁基板は、アルミナ（Ａｌ
2 Ｏ3 ）粒子及びジルコン酸塩粒子と、ガラス相とから
成り、該ガラス相は、アルカリ土類金属、希土類元素、
アルミニウム（Ａｌ）及びシリコン（Ｓｉ）のうち少な
くとも１種の元素の酸化物とＺｒの酸化物を含むもの
で、シリコン（Ｓｉ）、アルカリ土類金属及び希土類元
素のうち少なくとも１種の元素の酸化物と、高誘電率付
与剤として添加されたジルコン酸塩粒子の一部やアルミ
ナ（Ａｌ2 Ｏ3 ）粒子の一部との反応物から成るもので
ある。
【００４２】前記絶縁基板を成す絶縁体層の代表的な組
成としては、それぞれ酸化物に換算して、アルミニウム
（Ａｌ）５乃至９７．５重量％、ジルコニウム（Ｚｒ）
０．５乃至９５重量％、シリコン（Ｓｉ）及びアルカリ
土類金属、希土類元素のうち少なくとも１種の元素を２
乃至１０重量％以上の割合で含有するものであり、焼結
助剤として硼素（Ｂ）、亜鉛（Ｚｎ）等の酸化物を添加
することもできる。
【００４３】また、前記絶縁体層中にジルコニウム（Ｚ
ｒ）成分が全く含有されないと、高誘電体層中のジルコ
ニウム（Ｚｒ）成分が絶縁体層に拡散して高誘電体層の
組成が変化したり、高誘電体層自体の厚さが薄くなるな
どして、安定した誘電特性が得られないことから、絶縁
体層中にはジルコニウム（Ｚｒ）成分を含有せしめるこ
とが、高誘電体層中のジルコニウム（Ｚｒ）成分の拡散
を防止できることになる。
【００４４】逆に、ジルコニウム（Ｚｒ）成分が過度に
含有されると、絶縁体層の誘電率が高くなることから、
絶縁体層として低誘電率であることが必要とされる配線
層が内設される部分ではジルコニウム（Ｚｒ）量はジル
コン酸塩換算で０．５乃至１０重量％が望ましく、ま
た、配線層が全く形成されず、誘電率が高くても問題と
ならない部分については、ジルコニウム（Ｚｒ）量が１
０重量％より多くても支障はなく、誘電体層と同一組成
物により構成しても良い。
【００４５】また、絶縁基板中で、熱膨張特性が異なる
高誘電体層と絶縁体層が直接、あるいは電極層を介して
接する構造においては、熱膨張差から生じる熱応力によ
って破壊が生じ易くなる。従って、多層配線基板あるい
は半導体素子収納用パッケージのいずれの場合にも、高
誘電体層や電極層と、絶縁体層との間に、高誘電体層と
絶縁体層との組成物を混合したような中間的組成からな
る中間層を介在させることが破壊防止の点で効果的であ
る。
【００４６】次に、本発明に係る絶縁体層中に配設され
る配線層は、通常のメタライズ法により形成されるもの
あるが、タングステン（Ｗ）、モリブデン（Ｍｏ）、レ
ニウム（Ｒｅ）、ニッケル（Ｎｉ）、コバルト（Ｃ
ｏ）、銅（Ｃｕ）等から選ばれる少なくとも１種の金属
により形成することができ、この配線層は、一般にはお
よそ３乃至５０μｍの厚さで、絶縁体層の層間あるいは
表面に形成するが、高出力が要求される場合には、その
厚さは数ｍｍに形成する。
【００４７】本発明の多層配線基板及び半導体素子収納
用パッケージの製造方法を、以下の例で説明する。先
ず、絶縁体層として、例えば、平均粒径が５μｍ以下の
アルミナ粉末を３乃至９７．５重量％、ジルコン酸塩粉
末を０．５乃至９５重量％、シリカ（ＳｉＯ2 ）、マグ
ネシア（ＭｇＯ）、イットリア（Ｙ2 Ｏ3 ）等の希土類
元素やアルカリ土類金属の酸化物、硼素（Ｂ）、亜鉛
（Ｚｎ）等の酸化物の焼結助剤を２乃至１０重量％、必
要に応じて鉄（Ｆｅ）、クロム（Ｃｒ）、マンガン（Ｍ
ｎ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングス
テン（Ｗ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等の
金属や、それらの酸化物，炭酸塩、酢酸塩等の着色剤を
５重量％以下添加して混合し、これにブチラール、アク
リル等のバインダーや必要によりＤＢＰ等の可塑剤を添
加し、更にトルエン、アルコール等の溶剤を添加混合し
た後、ドクターブレード法やカレンダーロール法等の公
知の成形方法により、厚さ０．１乃至１ｍｍのシート状
成形体を作製する。
【００４８】尚、この絶縁体層形成用のシート状成形体
における焼結助剤としては、シリカ（ＳｉＯ2 ）及び／
またはイットリア（Ｙ2 Ｏ3 ）等の希土類元素酸化物
と、アルカリ土類金属酸化物とは、３：１乃至６：１の
重量比で用い、ジルコン酸塩を０．５重量％以上添加す
ることが望ましい。
【００４９】また、得られたシート状成形体の表面に
は、配線層を形成するためのタングステン（Ｗ）やモリ
ブデン（Ｍｏ）、モリブデン（Ｍｏ）−マンガン（Ｍ
ｎ）等の金属成分を含むメタライズペーストをスクリー
ン印刷法等により配線パターンを印刷するとともに、必
要に応じてスルーホールを形成して該スルーホール内に
もメタライズペーストを充填する。
【００５０】一方、高誘電体層として、粒径が５μｍ以
下のアルミナ（Ａｌ2 Ｏ3 ）粉末を３乃至９０重量％
と、ジルコン酸塩粉末８乃至９５重量％、シリカ（Ｓｉ
Ｏ2 ）、カルシア（ＣａＯ）、マグネシア（ＭｇＯ）等
のアルカリ土類金属成分及びイットリア（Ｙ2 Ｏ3 ）等
の希土類元素酸化物、硼素（Ｂ）、亜鉛（Ｚｎ）等の酸
化物から成る焼結助剤成分を２重量％以上と、必要に応
じて誘電率向上剤としてタングステン（Ｗ）やモリブデ
ン（Ｍｏ）等の金属、あるいはこれらの化合物を前述の
割合で混合し、必要により更に鉄（Ｆｅ）、クロム（Ｃ
ｒ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、コ
バルト（Ｃｏ）等の金属、酸化物、塩類等を含む着色剤
を添加混合する。
【００５１】続いて、前記混合物に、例えば、ブチラー
ルもしくはアクリル等のバインダーや必要によりＤＢＰ
等の可塑剤を添加し、更にトルエンやアルコール等の溶
剤を添加混合した後、ドクターブレード法やカレンダー
ロール法等の公知の方法により、厚さ１０乃至１２０μ
ｍにシート化し、高誘電体層用のシート状成形体を作製
する。
【００５２】かくして得られた高誘電体層用のシート状
成形体の上下面には、電極層としてタングステン
（Ｗ）、モリブデン（Ｍｏ）又はレニウム（Ｒｅ）を７
０乃至１００重量％、必要に応じてアルミナ（Ａｌ2 Ｏ
3 ）、シリカ（ＳｉＯ2 ）、ジルコン酸塩、アルカリ土
類金属、希土類金属及びその化合物等を３０重量％以下
の範囲で添加して成る電極層形成用ペーストを塗布す
る。
【００５３】そして、電極層形成用ペーストを塗布した
高誘電体層用シート状成形体を、絶縁体層用シート状成
形体とともに積層し、所定の圧力で圧着する。
【００５４】尚、厚さの薄い高誘電体層を形成する場合
には、絶縁体層用シート状成形体の表面に直接、電極層
形成用ペーストを塗布し、その上に高誘電体層形成用の
スラリーを塗布した後、更に電極層形成用ペーストを順
次塗布することにより作製することもできるが、この場
合、高誘電体層中に添加する焼結助剤成分は２重量％以
上であることが望ましい。
【００５５】以上のようにして作製した積層体を、加湿
した窒素と水素混合ガス等の還元性雰囲気中、１７００
℃以下の温度で１乃至２時間焼成することにより、高誘
電体層が一対の電極層により挟持されたコンデンサ部を
積層した多層配線基板が得られる。
【００５６】尚、焼成温度は絶縁体層及び配線層、コン
デンサ部を同時焼成するための条件として設定され、１
４００℃よりも低くなると高融点金属からなる配線層や
電極層との同時焼成が困難となるため、１４００℃以下
で焼成する場合には、配線層としてＮｉやＣｕ、もしく
はそれらと高融点金属粉末の混合物のメタライズを用い
ることが好ましい。
【００５７】またコンデンサ部は、高誘電体層と電極層
とを交互に積層して構成してもよく、係る積層構造によ
って高い静電容量を得ることができる。
【００５８】一方、半導体素子収納用パッケージを製造
する場合には、前記多層配線基板の製造方法にに加え、
周知の方法に基づき、半導体素子を収納するための凹部
を形成すべく絶縁体層を積層圧着した後、同時焼成すれ
ば良い。また、別途作製した蓋体は、半導体素子を前記
凹部に収容した後、配線基板の凹部を密閉するように、
Ａｕ−Ｓｎろう、ハンダ、低融点ガラス等で接着した
り、シームウエルド等で溶接したりして絶縁基板に気密
性良く密着することとなる。
【００５９】以下、本発明の多層配線基板及び半導体素
子収納用パッケージを評価するにあたり、以下の測定用
試料を用いて実験を行った。
【００６０】（実験例１）先ず、平均粒径が２μｍのジ
ルコン酸塩粉末の添加量を種々設定し、残部を平均粒径
が３μｍのＡｌ2 Ｏ3 粉末としたものを重量比率に換算
したものに、焼結助剤としてＳｉＯ2 を２重量％、Ｃａ
Ｏを０．５重量％、ＭｇＯを０．５重量％の合計３重量
％加えた混合物にブチラールからなるバインダーを添加
し、更にトルエンとアルコールを添加混合した後、ドク
ターブレード法により高誘電体層用シート状成形体を作
製し、この成形体の上下面に、金属タングステンから成
る電極層ペーストを用いてスクリーン印刷法で２５ｍｍ
×２５ｍｍの大きさに印刷した。
【００６１】次いで、これを１５５０℃の還元性雰囲気
中、１５５０℃の温度で２時間同時焼成して厚さ３５μ
ｍの高誘電体層が、厚さ５μｍの電極層で挟持された評
価用コンデンサを作製した。
【００６２】かくして得られた評価用コンデンサを用い
て、ＬＣＲメータ（ＹＨＰ４２８４Ａ）により、１００
ＫＨｚ、１．０Ｖｒｍの測定条件で２５℃における静電
容量を測定し、この静電容量から２５℃における比誘電
率を算出し、誘電体層の組成と誘電率との関係を、ジル
コン酸塩の量と誘電率の変化の関係として求め、その結
果を表１に示す。
【００６３】尚、ジルコン酸塩を全く添加しないもの、
及びジルコン酸塩粉末のみに前記同様に焼結助剤を添加
し、全く同様にして作製したものを比較例とした。
【００６４】
【表１】
【００６５】表１から明らかなように、比較例の試料番
号１、１４では、比誘電率が９．８と極めて低く、しか
も焼結後の高誘電体層の厚みは３０μｍ程度に薄くなっ
ており、断面のＸ線マイクロアナライザを用いたライン
分析の結果では、高誘電体層中のＺｒが絶縁体層に拡散
していることが確認された。一方、ジルコン酸塩粉末の
みに焼結助剤を添加した比較例１３、２６は比誘電率は
高いものの、熱膨張率が高く実用的でない。
【００６６】それに対して本発明では、ジルコン酸塩は
その添加量が増加する程、比誘電率が高くなる傾向が分
かる。
【００６７】（実験例２）次に、高誘電体層として、平
均粒径が２μｍのジルコン酸塩を５０体積％に対して、
Ａｌ2 Ｏ3 を５０体積％として重量比に換算し、焼結助
剤としてＳｉＯ2２重量％、ＣａＯ０．５重量％、Ｍｇ
Ｏ０．５重量％の合計３重量％とから成る組成物１００
重量部に対して、Ｗ、Ｍｏ、Ｒｅの各金属粉末を表２に
示す割合で添加した混合物以外は実験例１と全く同様に
して評価用のコンデンサを作製し、高誘電率付与剤粒子
の量と比誘電率の変化を測定し、その結果を表２に示
す。
【００６８】また、ＷＯ3 、ＭｏＯ3 、Ｒｅ2 Ｏ7 の酸
化物粉末の形態で金属換算量が表２に示す割合で添加し
た場合の比誘電率の変化を前記同様に測定した結果を表
３に示す。
【００６９】
【表２】
【００７０】
【表３】
【００７１】表２及び表３から分かるように、高誘電率
付与剤粒子としてジルコン酸塩の他にＷ、Ｍｏ、Ｒｅを
金属あるいは酸化物で添加することにより、更に比誘電
率が向上しており、また、その添加量を増加するほど比
誘電率が向上していることも明らかとなった。
【００７２】尚、前記実験例２で金属量換算でＭｏの添
加量が３０重量％を越える場合、Ｗの添加量が５０重量
％を越える場合、あるいはＲｅの添加量が６０重量％を
越える場合には、いずれも急激に絶縁抵抗が低下し、短
絡するものが多くなり、比誘電率を測定することができ
なかった。
【００７３】（実験例３）次に、高誘電体層中のジルコ
ン酸塩の絶縁体層への拡散を確認すべく以下の実験を行
った。
【００７４】先ず、粒径３μｍのアルミナ粉末５０体積
％とジルコン酸塩粉末５０体積％として重量比に換算
し、焼結助剤としてＳｉＯ2 ２重量％、ＣａＯ０．５重
量％、ＭｇＯ０．５重量％の合計３重量％を添加混合
し、これにブチラールから成るバインダーを添加し、更
にトルエンとアルコールを添加混合した後、ドクターブ
レード法によりシート化し、厚さ５０μｍの高誘電体層
用シート状成形体を作製した。
【００７５】この高誘電体層用シート状成形体の上下面
に、タングステン粉末とＡｌ2 Ｏ3粉末２重量％から成
る電極層ペーストを調製し、スクリーン印刷法により電
極ペーストを塗布した後、これを加湿した窒素、水素混
合ガスの還元性雰囲気中、１５５０℃の温度で２時間焼
成し、高誘電体層の厚さが４０μｍ、電極層の厚さが５
μｍのコンデンサを作製した。このコンデンサの比誘電
率を実験例１と同様な方法で行ったところ、１６であっ
た。
【００７６】次に、絶縁体層として、平均粒径３μｍの
Ａｌ2 Ｏ3 粉末を５０体積％、平均粒径が２μｍのジル
コン酸塩粉末を５０体積％としたものを重量比に換算
し、焼結助剤としてＹ2 Ｏ3 ２．０重量％、ＳｉＯ
2 ３．０重量％、ＣａＯ０．５重量％、ＭｇＯ０．５重
量％の合計６重量％とから成る混合物に、ブチラールか
ら成るバインダーを添加し、更にトルエンを添加混合し
た後、ドクターブレード法によりシート化し、厚さ５０
０μｍの絶縁体層用シート状成形体を作製した。
【００７７】一方、前記高誘電体層と同様な組成から成
るシート状成形体を作製し、この高誘電体層用シート状
成形体及び絶縁体層用シート状成形体にスルーホールを
形成した後、そのスルーホール内にタングステンペース
トを充填し、高誘電体層用シート状成形体の上下面に、
タングステン粉末にＡｌ2 Ｏ3 粉末を２重量％添加した
電極用ペーストをスクリーン印刷法により電極層パター
ンを形成した。
【００７８】次に、前記高誘電体層用シート状成形体を
２枚づつの絶縁体層用シート状成形体で上下より挟持し
て積層圧着し、加湿した窒素と水素の混合ガス中、１５
５０℃の温度で２時間焼成して高誘電体層の厚さが４０
μｍ、電極層の厚さが５μｍ、絶縁体層の厚さが１．６
μｍのコンデンサ内蔵多層配線基板を作製した。
【００７９】この基板を前記実験例１と同様にして比誘
電率を測定したところ１６となり、絶縁体層に挟持した
場合であっても高誘電体層本来の比誘電率を有するもの
であることが確認できた。また、波長分散型Ｘ線マイク
ロアナライザーを用いて定量分析を行った結果、高誘電
体層の組成には、全く変化がないことを確認した。
【００８０】更に、絶縁体層用シート状成形体として、
高誘電体層用シート状成形体と全く同一の組成から成る
厚さ５００μｍのシート状成形体を作製し、この絶縁体
層用シート状成形体の上に前述の電極層ペーストが両側
に印刷された高誘電体層用シート状成形体を積層圧着し
た後、１５５０℃の温度で２時間同時焼成したものにつ
いても同様の評価を行ったところ、前記結果と全く同様
であることが確認できた。
【００８１】その結果、比誘電率は９．８であり、前述
の絶縁体層にジルコン酸塩を添加した場合と比較して比
誘電率が低下しており、しかも焼結後の高誘電体層の厚
みは３０μｍと薄くなっていた。尚、断面のＸ線マイク
ロアナライザを用いたライン分析の結果、高誘電体層中
のＺｒが絶縁体層に拡散していることを確認した。
【００８２】
【発明の効果】以上詳述した通り、本発明の多層配線基
板及び半導体素子収納用パッケージでは、高誘電体層中
の成分の電極層や絶縁体層への拡散、あるいは電極層構
成材料成分の高誘電体層への拡散を有効に抑制できるた
め、安定した電気的特性を有する高誘電体層を内部に具
備し、安定した電気的特性と優れた気密性及び機械的強
度を有し、更に、電極層と高誘電体層や絶縁体層との間
に優れた密着性、即ち気密性及び層間接着強度が得ら
れ、各種特性の長期安定性を達成でき、多層配線基板及
び半導体素子収納用パッケージとしての信頼性を高める
ことができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施例を示す縦断面
図である。
【図２】本発明の半導体素子収納用パッケージの一実施
例を示す縦断面図である。
【図３】本発明の多層配線基板の他の実施例を示す縦断
面図である。
【図４】本発明の半導体素子収納用パッケージの他の実
施例を示す縦断面図である。
【図５】本発明の半導体素子収納用パッケージの他の実
施例を示す縦断面図である。
【図６】本発明の半導体素子収納用パッケージの他の実
施例を示す縦断面図である。
【図７】本発明の半導体素子収納用パッケージの他の実
施例を示す縦断面図である。
【図８】本発明の半導体素子収納用パッケージの他の実
施例を示す縦断面図である。
【符号の説明】
１ 多層配線基板 ２、１１ 絶縁体層 ３、１３ 高誘電体層 ４、５、１４、１５ 電極層 ６、１６ コンデンサ部 ７、１２ 配線層 ８、９、２０、２２ スルーホール １０ 半導体素子収納用パッケージ １７ 半導体素子 １８ 凹部 １９ 蓋体 ２１ 外部端子 ２３ ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−230153（ＪＰ，Ａ) 特開 昭63−194395（ＪＰ，Ａ) 特開 昭63−260199（ＪＰ，Ａ) 特開 平６−338587（ＪＰ，Ａ) 特開 平３−87091（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H01L 23/08

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】アルミナ（Ａｌ2Ｏ3）粒子及びジルコン酸
    塩粒子と、アルカリ土類金属、希土類元素、アルミニウ
    ム（Ａｌ）及びシリコン（Ｓｉ）のうち少なくとも１種
    の元素の酸化物とＺｒの酸化物を含むガラス相とから成
    る絶縁層間及び／又は表面にメタライズ配線層を設けた
    絶縁基板の内部又は表面に、５乃至９５体積％のジルコ
    ン酸塩粒子が分散したアルミナ（Ａｌ2Ｏ3）と、これら
    の粒界に存在しアルカリ土類金属、希土類元素、アルミ
    ニウム（Ａｌ）及びシリコン（Ｓｉ）のうち少なくとも
    １種の元素の酸化物とジルコニウム（Ｚｒ）の酸化物を
    含むガラス相とから成る高誘電体層を一対の電極層で挟
    持したコンデンサ部を積層して成ることを特徴とする多
    層配線基板。
  2. 【請求項２】前記ジルコン酸塩粒子が、ジルコン酸カル
    シウム（ＣａＺｒＯ3）粒子またはジルコン酸ストロン
    チウム（ＳｒＺｒＯ3）粒子であることを特徴とする請
    求項１記載の多層配線基板。
  3. 【請求項３】前記アルミナ（Ａｌ2Ｏ3）に分散したジル
    コン酸塩粒子が、２０乃至８０体積％であることを特徴
    とする請求項１または請求項２記載の多層配線基板。
  4. 【請求項４】アルミナ（Ａｌ2Ｏ3）粒子及びジルコン酸
    塩粒子と、アルカリ土類金属、希土類元素、アルミニウ
    ム（Ａｌ）及びシリコン（Ｓｉ）のうち少なくとも１種
    の元素の酸化物とジルコニウム（Ｚｒ）の酸化物を含む
    ガラス相とから成るセラミック絶縁体の内部あるいは表
    面にメタライズ配線層を有し、かつ半導体素子を収納す
    るための収納部を具備する絶縁基板と、蓋体とから成る
    半導体素子収納用パッケージにおいて、前記絶縁基板の
    内部又は表面に、５乃至９５体積％のジルコン酸塩粒子
    が分散したアルミナ（Ａｌ2Ｏ3）と、これらの粒界に存
    在しアルカリ土類金属、希土類元素、アルミニウム（Ａ
    ｌ）及びシリコン（Ｓｉ）のうち少なくとも１種の元素
    の酸化物とジルコニウム（Ｚｒ）の酸化物を含むガラス
    相とから成る高誘電体層を一対の電極層で挟持したコン
    デンサ部を積層して成ることを特徴とする半導体素子収
    納用パッケージ。
  5. 【請求項５】前記ジルコン酸塩粒子が、ジルコン酸カル
    シウム（ＣａＺｒＯ3）粒子またはジルコン酸ストロン
    チウム（ＳｒＺｒＯ3）粒子であることを特徴とする請
    求項４記載の半導体素子収納用パッケージ。
  6. 【請求項６】前記アルミナ（Ａｌ2Ｏ3）に分散したジル
    コン酸塩粒子が、２０乃至８０体積％であることを特徴
    とする請求項４または請求項５記載の半導体素子収納用
    パッケージ。
JP10370195A 1995-04-27 1995-04-27 多層配線基板及び半導体素子収納用パッケージ Expired - Fee Related JP3215009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10370195A JP3215009B2 (ja) 1995-04-27 1995-04-27 多層配線基板及び半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10370195A JP3215009B2 (ja) 1995-04-27 1995-04-27 多層配線基板及び半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH08298380A JPH08298380A (ja) 1996-11-12
JP3215009B2 true JP3215009B2 (ja) 2001-10-02

Family

ID=14361069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10370195A Expired - Fee Related JP3215009B2 (ja) 1995-04-27 1995-04-27 多層配線基板及び半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3215009B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1039525A4 (en) * 1997-11-10 2002-02-06 Hitachi Ltd DIELECTRIC ELEMENT AND METHOD OF MANUFACTURE
TW508600B (en) * 2000-03-30 2002-11-01 Taiyo Yuden Kk Laminated ceramic capacitor and its manufacturing method

Also Published As

Publication number Publication date
JPH08298380A (ja) 1996-11-12

Similar Documents

Publication Publication Date Title
EP0817216B1 (en) Dielectric ceramic composition and monolothic ceramic capacitor using same
EP0814486B1 (en) Dielectric ceramic composition and monolithic ceramic capacitor using same
US4835656A (en) Multi-layered ceramic capacitor
US4982485A (en) Method of manufacturing monolithic ceramic capacitor
US5521332A (en) High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device
US4633366A (en) Laminar electrical component with magnesium orthoborate
JP2000281436A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP5773726B2 (ja) 積層セラミックコンデンサ
JP3340003B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
JP3215009B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
JP2763478B2 (ja) コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ
JP3199596B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
JP2000264724A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP2735776B2 (ja) 多層アルミナ質配線基板及び半導体素子収納用パッケージ
JP3740184B2 (ja) 多層配線基板及び半導体素子収納用パッケージ
JP2555638B2 (ja) 多層セラミック基板の製造方法
JP3273112B2 (ja) 多層配線基板および半導体素子収納用パッケージ
JP3339984B2 (ja) コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ
JP2000226255A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP3301914B2 (ja) 配線基板
JP2735746B2 (ja) 誘電体磁器組成物及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ
JP3934910B2 (ja) 回路基板
JPH08298365A (ja) コンデンサ付きセラミック基板
JP3329974B2 (ja) コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ
JPH09120930A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees