JPH11274344A - 電子素子封止用パッケージ及び電子素子封止構体 - Google Patents

電子素子封止用パッケージ及び電子素子封止構体

Info

Publication number
JPH11274344A
JPH11274344A JP7151898A JP7151898A JPH11274344A JP H11274344 A JPH11274344 A JP H11274344A JP 7151898 A JP7151898 A JP 7151898A JP 7151898 A JP7151898 A JP 7151898A JP H11274344 A JPH11274344 A JP H11274344A
Authority
JP
Japan
Prior art keywords
electronic element
conductive
package
sealing
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7151898A
Other languages
English (en)
Inventor
Yoshihiro Goto
芳宏 後藤
Masaya Ishijima
正弥 石嶋
Taro Hirai
太郎 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP7151898A priority Critical patent/JPH11274344A/ja
Publication of JPH11274344A publication Critical patent/JPH11274344A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】 高精細化する電子部品は比較的電磁界の変化
に弱く、水晶振動子や圧電素子等の一見電磁界の影響を
受け難いように見えるものであってもその影響が顕著化
してきているのである。 【解決手段】 セラミックベース１２上に導電性材料か
らなるキャップ１１を被せた電子素子封止用パッケージ
１０であって、前記キャップ１１は導電性封止剤１６で
もって前記セラミックベース１２上に被着され、このセ
ラミックベース１２が有する接地電極１４を介して前記
キャップ１１を接地電位に導くことができる電子素子封
止用パッケージ１０を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は電子素子を封止す
るための電子素子封止用パッケージ及び電子素子を封止
した電子素子封止構体に関するものであり、特に電子素
子に対する電磁シールド効果を有する電子素子封止用パ
ッケージ等に関するものである。
【０００２】
【従来の技術】電子素子、例えば水晶振動子や圧電素子
あるいは半導体装置等は外気に直接晒された状態で実装
するのは困難であるため一般的には何らかの形のパッケ
ージに収納されてプリント基板構体等に組み込まれてい
る。例えば水晶振動子や圧電素子等の電子素子片をパッ
ケージングする場合には図１２に示すようなパッケージ
１２０が用いられている。図１２に示すように上下にア
ルミナを主材料とするセラミックス材料からなるベース
１２１とキャップ１２３を有し、内部に水晶振動子や圧
電素子等の電子素子１２２を収納して密封しパッケージ
ングを行っている。
【０００３】このようにしてパッケージングされた後封
止されたパッケージは回路基板上にはんだリフロー法等
で実装され、他の電子素子と一体となって電子回路を形
成する。ところでこの種のパッケージは面実装に適して
おり又熱膨張係数を内部に収納封止する電子素子に比較
的合わせ易いため近年賞用されるようになってきている
がパッケージ本体の価格が高価であり又プリント基板上
に構成される他の電子部品から輻射される電磁界を有効
に遮蔽することができないという構造を有している。な
ぜならばセラミックス材料は一般的には非導電材料から
なっており電磁界を有効に遮蔽することができないため
である。
【０００４】ここで図１２について簡単に説明すると、
上下のセラミックス製ベース１２１とキャップ１２３の
間に描かれているものが水晶振動子や圧電素子の類の電
子素子１２２片であり、電子素子１２２片はベース１２
１上に設けられた二つの電極１２８でもってベース１２
１上に物理的に固定され且つ電気的に導通されている。
この電子素子１２１片がベース１２１上に固着された状
態でベース１２１とキャップ１２３の接合面に封止剤１
２４を塗布して上下から圧力を加えその封止剤１２４で
もってベース１２１とキャップ１２３を完全に封止し電
子素子を周辺の環境から保護するようにしている。
【０００５】次に一般的に半導体等に用いられるパッケ
ージングについて見てみる。図１３に示すように半導体
装置１３０等に用いられるパッケージングは半導体素子
１３１をリードフレーム１３２上に載置し、必要なワイ
アボンデイング１３３を行った後にリードフレーム１３
２と一体に樹脂１３４で封止する構造がとられている。
この方法は信頼性が高く且つ安価であるために現在にい
たるまで半導体装置の封止方法の主流をなしてきたもの
であるが、近年の半導体装置の高性能化に伴い半導体装
置が微小の応力にも弱くなると共に消費電流が大きくな
って発熱が大きくなることにより従来の封止樹脂ではそ
の熱を十分に逃すことができず、又はその熱により発生
する封止樹脂の熱応力による悪影響等の問題が近年顕著
になってきている。
【０００６】
【発明が解決しようとする課題】以上述べたように、従
来の代表的なパッケージング方法では例えばセラミック
製のベースとキャップの中に電子素子片を封止するよう
な場合には比較的高価になるとともに外部からの電磁界
を有効に遮蔽することができないという問題が生じてい
る。電子素子片が外部からの電磁界によって影響を受け
難い場合にはよいが、近年益々高精細化する電子部品は
比較的電磁界の変化に弱く、水晶振動子や圧電素子等の
一見電磁界の影響を受け難いように見えるものであって
もその影響が顕著化してきているのである。
【０００７】又従来半導体装置に一般的に用いられてき
たリードフレームと半導体素子片とを樹脂で一体的に成
形する方法においても樹脂材料中に電磁遮蔽の効果がな
いために半導体素子片が電磁界の影響を受けたり乃至は
電流による発熱によって樹脂が変形し、その結果半導体
素子に悪影響を与える等の問題が生じている。又樹脂を
用いる場合にはその樹脂に含有する材質によっては半導
体素子に悪影響を与えるような材質のものも在りうる。
以上説明したように従来の電子素子封止用パッケージは
比較的高価であり、且つ外部からの電磁界を有効に遮蔽
することができず、又発熱した場合に熱応力が封止され
た電子素子片にかかり易いというような問題点を有して
いた。
【０００８】
【課題を解決するための手段】本発明は上記課題を解決
するために、セラミックベース上に導電性材料からなる
キャップを被せた電子素子封止用パッケージであって、
前記キャップは導電性封止剤でもって前記セラミックベ
ース上に被着され、このセラミックベースが有する接地
電極を介して前記キャップを接地電位に導くことができ
る電子素子封止用パッケージを提供する。
【０００９】又、前記導電性封止剤は、導電性ガラスで
ある電子素子封止用パッケージを提供する。又前記導電
性ガラスは、ガラス成分中に導電性粒子が分散させられ
た電子素子封止用パッケージを提供する。又前記キャッ
プは、金属材料又は導電性セラミック材料からなる電子
素子封止用パッケージを提供する。又、前記キャップ及
びセラミックベースは、熱膨張率が１００〜１５０×１
０-7である電子素子封止用パッケージを提供する。又前
記セラミックベースは、ガラス中にフォルステライトを
３０〜７０ｗｔ％分散させたガラスセラミック複合材料
からなる電子素子封止用パッケージを提供する。前記キ
ャップの表面が酸化膜で被覆されている電子素子封止用
パッケージを提供する。
【００１０】又電子素子封止用パッケージに前記電子素
子として水晶振動子片を封止した電子素子封止構体を提
供する。又電子素子封止用パッケージに前記電子素子と
して圧電材料素子片を封止した電子素子封止構体を提供
する。又前記ベースは略矩形であって、その長手方向に
略矩形の電子素子を両端で固定する構造である電子素子
封止構体を提供する。
【００１１】
【発明の実施の形態】以下、本発明について特許請求の
範囲に記載された請求項順に随時図を参酌しながら発明
を説明する。先ず、請求項１に記載の発明は前述のよう
に、セラミックベース上に導電性材料からなるキャップ
を被せた電子素子封止用パッケージであって、前記キャ
ップは導電性封止剤でもって前記セラミックベース上に
被着され、このセラミックベースが有する接地電極を介
して前記キャップを接地電位に導くことができる電子素
子封止用パッケージである。
【００１２】先ず請求項１に記載された発明の特徴を簡
単に述べると電子素子封止用パッケージのキャップが導
電性材料からなるものであり且つそのキャップがセラミ
ックベースが有する接地電極を介して接地電位に導くこ
とができるようになっているので電子素子封止用パッケ
ージ内に封止された電子素子が外部からの電磁界による
悪影響を受けることがないという点である。これを図を
もって示したのが図１である。
【００１３】図１はセラミックベース１２上に導電性材
料からなるキャップ１１を被せた電子素子封止用パッケ
ージ１０のキャップ１１の一部を破断してその内部が見
えるように現した図である。セラミックベース１２は略
矩形をしており、その中央部が電子素子１７片を収納固
定することができるように凹状に形成されている。そし
て、セラミックベース１２の開口端縁部にはキャップ１
１を被せたときにそのキャップ１１の端面と当たるよう
に導電パターン１３が配置されており、この導電パター
ン１３がセラミックベース１２上に形成された接地電極
１４に導かれている。
【００１４】又キャップ１１は導電性材料からなってお
り丁度弁当箱の蓋のような形状をしていてセラミックベ
ース１２の開口端縁部に形成された前記導電ランド部と
導電性封止剤１６でもって被着されている。又このセラ
ミックベース１２の凹部には内部に電子素子１７を収納
固定した際に電子素子１７に対して電極１８となる部分
が適宜配置されている。また、図２に示すように平板の
キャップ２１をガラスやセラミックからなるベース２２
の上に重ね導電封止剤２６で電子素子２７を封止し、ス
ルーホール電極２８で外部回路に接地する場合もある。
これらを実際に使用する場面を想定して図でもって示し
たのが図３である。
【００１５】図３は他の電子部品等によって構成される
電子回路がプリント基板３０上に形成されており、その
プリント回路基板３０上に形成された電子回路の一部で
あるアースライン３１に対してこの電子素子封止用パッ
ケージ３２のセラミックベース３３に有する接地電極３
４が当接するように配置するところを示すものである。
このようにプリント回路基板３０上に形成されたアース
ライン３１と請求項１に記載された電子素子封止用パッ
ケージ３２の接地電極３４とはプリント基板３０上で電
気的に導通状態とされ、又セラミックベース３３上の接
地電極３４は最終的には導電性封止剤３６を通じ導電性
材料からなるキャップ３５に導かれるようになってい
る。
【００１６】従ってこのプリント回路基板３０上に形成
されたアースライン３１が接地電位である場合には常に
電子素子封止用パッケージ３２の導電性材料からなるキ
ャップ３５が接地電位となり外部からの電磁界に対して
このキャップ３５がシールドの役目を果たすのである。
このようにキャップ３５をシールドとして働かすことの
できる最大の理由はキャップ３５が導電性材料からなる
ことの他に、キャップ３５とセラミックベース３３とが
導電性封止剤３６でもって接着されキャップ３５がセラ
ミックベース３３上に被着されていることによるのであ
る。
【００１７】もし仮にキャップがセラミックベース上に
非導電性封止剤で被着されている場合にはこの部分でア
ースラインが切断されるためキャップが接地電位から浮
くことになって有効に外部からの電磁界を遮蔽すること
ができなくなるのである。尚このセラミックベース上に
形成された接地電極とキャップとの間には導電ランドが
設けられているがこの導電ランドは接地電極と一体に
銀、銀パラジウム、銅薄膜等で形成することができる。
【００１８】請求項１に記載される電子素子封止用パッ
ケージの一例の断面を簡単に示したのが図４である。図
４に示すようにこの接地電極４１はセラミックベース４
２の下面側即ちこの電子素子封止用パッケージ４０がプ
リント基板上に面実装された場合にプリント基板面と当
接する側にまで延在しており、プリント基板上に配設さ
れたアースランドアースパターンと繋がった電極に対し
てリフローはんだ等で容易に導通が確保できるようにな
っている。
【００１９】又電子素子封止用パッケージ４０の凹部に
収納固定される電子素子４３片は前述のように凹部内に
形成される電極４４でもってプリント基板上に形成され
た電子回路と一体となって回路を形成するようになって
いる。この電子素子封止用パッケージ４０内に封止され
た電子素子４３片と外部のプリント基板上の他の電子部
品とを電気的に結合する手段は例えば図４に示すように
電極スルーホール４５を用いること等が考えられる。
【００２０】次にこの電子素子封止用パッケージのセラ
ミックベースの製造について簡単に説明する。ＩＣ素子
の進歩に伴い基板には配線回路の高密度化、発熱の防
止、温度湿度変化や埃からの保護が要求されるようにな
り多層化基板やＩＣパッケージや圧電素子等の素子を組
み合わせたパッケージが発展してきているが本発明はこ
れらをさらに改良したものであって、このセラミックベ
ース材料はグリーンシート法を用いて製造することがで
きる。
【００２１】グリーンシート法はドクターブレード法に
より作成したガラス、セラミックやアルミナのグリーン
シートに導体ペーストを印刷したものを積層し一括して
焼成したものであり、電子素子片例えば圧電素子や水晶
振動子、ＬＳＩやＶＬＳＩにとって又更により高信頼性
を必要とされる素子にとって極めて信頼性の高い多層回
路基板の製造方法である。この方法で作られる多層回路
基板やＩＣパッケージ等のセラミック体には多くの特徴
がある。先ず第一には微細配線を施した多数のシートの
積層が容易であるため高密度配線が可能であるという点
である。従ってこの電子素子封止用パッケージのセラミ
ックベースも多層に配線することが可能であって内部に
多くの電極ポイントを有する素子を容易に収納すること
ができるのである。
【００２２】第二に絶縁基板や導体を同時焼成してつく
るので一体化が完全で信頼性が高いというメリットもあ
る。グリーンシート法による多層回路基板等のセラミッ
ク体の基本的製造プロセスについて図５を用いて説明す
る。又それを模式的に簡単に示したのが図６である。図
５に示すように原料粉体とフラックス、有機バインダ、
溶剤、可塑剤をボールミル中で良く混合しスラリーとす
る。このスラリーをブレードによりキャリアテープ上に
伸展し、乾燥したものをグリーンシートと呼んでいる。
この方法をドクターブレード法とも呼ぶ。
【００２３】このグリーンシートは厚みが０．１〜１．
０ｍｍ程度のもので厚さは必要に応じて調整することが
できる。このグリーンシート上に金属粉末にて作成した
導体ペーストをスクリーン印刷する。この導体ペースト
は電極材料となり、又は多層配線材料となるものであ
る。グリーンシート法における多層化の方法にはシート
積層、印刷多層と両者を併用の３方法がある。よく用い
られているのはシート積層法である。
【００２４】シート積層法によればグリーンシートに金
型やマイクロドリルにて穴あけを行いその中に導体ペー
ストを充填し、パターンを印刷したものを複数枚積層し
焼成することによってセラミックベース体が製造され
る。このようなシート積層法により製造されるセラミッ
クベースの概略仕様としては配線材質は銀、銀パラジウ
ム、銅で最小線幅は０．０８ｍｍ程度、配線最小線間隔
は０．１ｍｍ程度、最小スルーホール径は０．１ｍｍ程
度、最小スルーホールピッチは０．２５ｍｍ程度であ
り、又従来用いられてきた材料粉体の材質としては９０
〜９４％程度のアルミナを用い、熱膨張係数は７５×１
０-7/℃、誘電率は８．５、比抵抗は１０１４Ω/ｃｍ程
度のものである。又このように積層されるシートの最大
積層数は４５層程度までが可能である。但し本発明にお
いては内部に極めて多数の半導体装置を収納しない限り
１０層程度で十分である。
【００２５】複数枚のグリーンシートを一体化する工程
を説明すると複数枚のグリーンシートは積層後成形され
ることによって一体化されるが従来最も賞用されていた
のは低温等方圧圧密成形所謂ＣＩＰである。ＣＩＰ法で
はもとの材料となる積層されたグリーンシートをゴム質
の袋の中に入れそれを圧縮容器の中に入れてある圧力伝
達液（純粘性液体）の中に入れその伝達液を圧縮し、伝
達液中に発生するパスカル圧によって袋中の原料粉体を
等方的に圧縮圧密する。
【００２６】パスカル圧によって四方八方から等方的に
締められるので一軸圧密の場合に比べてより高度の等方
加圧や高密度加圧均質加圧が達成される。このため保形
成に優れた高密度形成体を得ることができ電子素子封止
用のセラミックベースの製造方法として最適である。こ
の方法は図６に示すような手順で形成され成形体が完成
される。
【００２７】先ずセラミックスシートを目的の形状にパ
ンチングしたグリーンシート６０とパターンを印刷した
グリーンシート６１、６２に加工する工程、これらのグ
リーンシート６１，６２を重ねあわせ積層体６３を形成
する工程、その積層体６３をビニール袋６４に入れ包装
する工程、グリーンシートの積層体６３を入れ包装され
たビニール袋６４を真空引きする工程、ビニール袋６４
がグリーンシート積層体６３に密着するようにする工
程、等方プレスをする工程である。尚、低温等方圧圧密
成形の他に高温等方圧圧密成形所謂ＨＩＰを用いるもの
もあるが原理的には同様の原理を採用している。
【００２８】このように低温等方圧圧密成形を行うのは
等方プレスをすることによりシート中に含まれるバイン
ダーを軟化させ、軟化させたバインダーでグリーンシー
ト間を接着しセラミック体を完成する方法である。従来
は以上のようにグリーンシートの成形においては主に低
温等方圧圧密成形がおこなわれていたが本発明者等は更
にセラミックベースを形成するために最適な方法を見出
している。
【００２９】この方法ではセラミックシート６１，６２
を正確に重ねあわせビニール袋６４にて包装し真空引き
する工程を数回繰り返す必要がなく、又ビニール袋６４
等の廃棄物が多量に発生するという問題も回避すること
ができる。即ちグリーンシート６１，６２を積層して形
成されるセラミック体の製造方法であり、グリーンシー
トの積層面にこのグリーンシート６１，６２に含まれる
バインダーを溶解する溶剤を塗布する工程とこの溶剤を
塗布されたグリーンシートを積層する工程と、この積層
されたグリーンシートをプレスして一体化する工程とプ
レスされたグリーンシートを焼成する工程とを含むセラ
ミックベースの製造工程である。
【００３０】本発明の請求項１にかかるセラミックベー
スの製造方法としてこのような方法を採用するのが特に
望ましい。又前記溶剤はグリーンシートを構成する溶剤
と同一組成の溶剤であるのが好ましい。又、この塗布は
溶剤で濡らされたメッシュシートを前記グリーンシート
の積層面に密接して行うのがよい。更にこの溶剤蒸気を
積層面にスプレーすることによって行うのもよい。又積
層されたグリーンシートをプレスして一体化する工程に
おいてはプレス圧力が１ｋｇ/ｃｍ2以上１０ｋｇ/ｃｍ2
以下の圧力で行うのが好ましい。また、一方向プレスで
は３０〜５０ｋｇ/ｃｍ2１００℃前後にて接着が可能で
ある。また、グリーンシート中の可塑剤の見直しで低圧
接着も可能である。
【００３１】又前記バインダーはポリビニルブチラー
ル、前記溶剤はメタノール、エタノール、イソプロピル
アルコール、Ｎ−ブタノール、のいずれか１あるいは２
以上の組み合わせからなる請求項１記載にかかるセラミ
ックベースの製造方法が好ましい。更に前記溶剤ではシ
クロヘキサノン、イソホロンのいずれか１又は両者の組
み合わせからなる製造方法が良く、バインダはポリビニ
ルブチラール、溶剤はＮ−Ｎジメチルホルムアミドを用
いるのがよい。以上のように本発明者等は電子素子封止
用パッケージの構造であってセラミックベース上に導電
性材料からなるキャップを被せたものについてセラミッ
クベースの製造方法についても最適化を行った。
【００３２】次にこの導電性封止剤について簡単に説明
する。この導電性封止剤としては先ず考えられるのが有
機系の封止剤である。有機系の封止剤の中に導電性のフ
ィラー粒子を含有させた導電性の有機封止剤を用いるこ
とが考えられる。即ちこのような導電性封止剤をセラミ
ックパッケージのセラミックベース上に塗布し、その塗
布された部分に前記導電性材料からなるキャップを被せ
ればよいのである。具体的には接着材料をセラミックベ
ース上の接地電極に導通した配線パターン上に塗布し、
その上から予め電子素子片を封止しキャップを合わせて
被せ押圧し乾燥し最終的に導電状態で固定するものであ
る。
【００３３】この種の有機系の封止剤としてはポリイミ
ド系のものとエポキシ系のものがよい。ポリイミド系の
ものは特に銀粒子を含有する導電性ポリイミド封止剤で
あって一般的な特性としては１５０℃〜３００℃程度で
硬化させ、使用温度範囲は−５５℃〜３５℃程度、最高
継続使用温度は２００℃程度ダイシェア接着強度は夫々
２５℃で２０５ｋｇ、１５０℃で１７０ｋｇ、３００℃
で１５０ｋｇ、３５０℃で７０ｋｇ程度のものを確保す
る。又十分高密度に形成された体積抵抗率は０．０００
１〜０．０００２Ωｃｍ程度を実現することができる。
従ってこの程度のダイシェア強度とこの程度の体積抵抗
率を有する場合には本発明の目的であるところの電子素
子片を外部の電磁界から十分有効に遮断することができ
るのである。
【００３４】又この程度の機械的強度を有すればプリン
ト基板上に面実装するにも十分な強度があり、又他の電
子部品等と合わせて高温炉に入れられはんだ工程やその
他の工程を通過する場合にも特に問題はない。エポキシ
系の封止剤についてはその諸特性は原則的にポリイミド
系の封止剤と同様であるが硬化減量いわゆるＴＧＡはポ
リイミド系の封止剤よりも小さく又以下のような一般的
な特性を有する。
【００３５】即ち硬化条件は１２０℃程度〜２００℃程
度であり、使用温度範囲は−５５℃〜１５０℃程度、ダ
イシェア接着強度は夫々２５℃で３８０キロ、１５０℃
で８４キロ、３５０℃で３５キロである。又十分高密度
に形成されるので体積抵抗率も０．０００２Ωｃｍ程度
と低い。このような有機系の導電性封止剤はセラミック
体からなるセラミックパッケージのセラミックベースの
所定部分にスクリーン印刷やデイスペンサあるいはスタ
ンピング等の各方法で配置されるようになっている。
【００３６】次に請求項２〜請求項３記載の発明につい
て説明する。請求項２記載の発明は前記導電性封止剤
は、導電性ガラスである請求項１に記載の電子素子封止
用パッケージである。又請求項３記載の発明は、前述の
ように前記導電性ガラスは、ガラス成分中に導電性粒子
が分散させられた請求項２に記載の電子素子封止用パッ
ケージである。前述の請求項１記載の発明の説明におい
ては導電性封止剤として有機系の封止剤が有効であるこ
とを説明したが、有機系封止剤では解決できない問題が
ある。
【００３７】それは有機系の封止剤は有機ガスを含むた
め僅かながらではあるが電子素子封止用パッケージの内
部にガスを発生させる。このガスが内部に収納固定され
る電子素子片に対して悪影響を与える場合がある。例え
ば内部の気圧が変化したり内部に封止された電子素子が
極めて有機系ガスに反応し易いような場合には特にこの
ような問題が顕著になる。また、有機系接着剤は長期間
使用中に湿気や酸素がパッケージ内部に侵入し内部の電
子素子の電極を酸化させるなどして特性を劣化させる。
そこで本発明者等はこのような導電性封止剤として導電
性ガラスが最適であることを見出した。又その導電性ガ
ラスの材料の中でもガラス成分中に導電性粒子が分散さ
せられた導電性ガラスが最適であることを見出した。
【００３８】これらについて図７図８を参照しながら順
じ説明する。請求項２，３記載の発明のようにこの電子
素子封止用パッケージの導電性封止剤７１はガラス粉末
７３と導電性粒子７２とを主成分とする導電性封止剤で
ある。導電性粒子７２はセラミックパッケージの電極即
ちセラミックパッケージの開口端縁部に設けられた接地
電極ないしはその接地電極と導通した導電ランドとセラ
ミックベース上に被せられるキャップとの導通を図るた
めに必要とされるものでありガラス粉末７３はセラミッ
クパッケージのベース部分とキャップ部分との間に配置
され両者を物理的に固着するために必要とされる。
【００３９】この導電性ガラスは概念的には図７（ａ）
に示すようなものであってこの導電性封止剤７１は封止
前の状態では導電性粒子７２とガラス粉末７３との混合
物からなっておりこれが実際に本発明にかかる電子素子
封止用パッケージに応用されて使用された後は図７
（ｂ）に示すように融けた後に固まったガラス中に導電
粒子７２が点々と存在するような形となっている。この
状態ではガラス粉末７３はもはや粉末の態様をなしてお
らず導電性粒子７２のみがその形状を留めているがこの
導電性粒子７２は多数含まれているためお互い接触しあ
っていて全体としては導電性を保っていて封止機能を果
たしている。これを示すのが図８である。
【００４０】図８中に示す矢印は電気の流れを示すもの
であるがこの図であきらかのように電気は導電性粒子８
２を次から次へと伝わってセラミック電子素子封止用パ
ッケージのベース上に配置された接地電極ないしは接地
電極と導通している導電ランドと導電性材料からなるキ
ャップ等を短絡せしめ最終的にはキャップを接地電位に
導いて電子素子片に対する電磁界遮蔽を有効ならしめる
のである。
【００４１】又、この導電性ガラスに対してさらにセラ
ミック粉末を主成分に加えた導電性ガラスを用いること
もできる。このようにセラミック粉末を加えるのはこれ
を加えることによってセラミックパッケージと熱膨張係
数の相性が良くなりセラミックパッケージに特に適した
導電性封止剤を実現することができるためである。この
ような導電性ガラスに主成分として添加されるセラミッ
ク材料としてはフォルステライトのようなものやＰｂＴ
ｉＯ3、ＳｎＯ2、ＺｉＳｉＯ4、Ａｌ2Ｏ3、ＳｉＯ2、Ｔ
ｉＯ2、ＺｒＯ2等の各種のセラミック粉末が適してい
る。どのようなセラミック材料を用いるかはセラミック
パッケージとの相性によって適宜選択される。
【００４２】このセラミック粉末は最終的に形が残るか
残らないかはその焼成条件によって異なってくるがセラ
ミック粉末の形が残らない程度に焼結するのが強度的に
は優れている。又このようにして構成されるガラス粉末
の熱膨張係数は６０×１０-7〜１５０×１０-7程度に形
成するのがよい。セラミックス粉末とを混ぜ合わせてこ
の程度に熱膨張係数を揃える場合には更にセラミックベ
ースの熱膨張を揃えると全体として電子素子封止用パッ
ケージ内に収容される電子素子片と熱膨張係数を合わせ
ることができるのである。
【００４３】特に７５〜１５０×１０-7程度の熱膨張係
数のものは水晶振動子ないしは圧電素子等が電子素子封
止用パッケージ内に封止される電子素子片として採用さ
れる場合に適している。又、この導電性ガラスのガラス
に含まれて導電性を確保するために用いる導電性粒子と
しては銀粒子が適している。銀粒子の組成としては純銀
ないしは純銀に多少の導電性の他の金属との合金を混ぜ
合わせたものであってもよい。この銀粒子の径は数ナノ
メータから数ミクロンメータ程度のものが適当であり必
ずしもその粒径が揃っている必要はない。但し粒径が大
きすぎると全体として導電性封止剤の熱膨張係数に影響
を与え又粒径が小さすぎるとその製造が煩雑になるとこ
ろから銀粒子の直径は５ナノメータ〜１００ミクロン程
度のものがよい。又銀以外にも銅、ニッケル、鉄、金、
白金、パラジウム、タングステン、タンタル、アルミニ
ウム等の金属でも導電性を発現することを確認してい
る。
【００４４】次に請求項４記載の発明について説明す
る。請求項４記載の発明は前記キャップは、金属材料又
は導電性セラミック材料からなる請求項１〜３のいずれ
か一に記載の電子素子封止用パッケージである。セラミ
ックベース上に被せられるキャップとしては導電性であ
ればなんでも良く、又その材質の全体が導電性である必
要はなく一部が例えば表面ないしは内表面が導電性材料
からなるものであればよいことは言うまでもない。しか
しながらこのような材料として特に適しているのはその
キャップ材質が金属材料又は導電性セラミック材料から
なる場合である。
【００４５】前者の場合には比較的変形が容易な材料で
あるため電子素子封止用パッケージの必要形状に応じて
フレキシブルに多種多様な形状を確保することができ
る。又導電性セラミックス材料とはセラミックス材料で
あってその内部に導電性粒子を分散させて導電性を持た
せたものであるがセラミックス材料も金属材料と同様に
その成形方法によって各種の形状を確保することができ
ることから本発明にかかる電子素子封止用パッケージの
キャップ材料として適当である。
【００４６】例えば金属材料を用いて電子素子封止用パ
ッケージのベース上に背が高い半導体装置を多数枚縦方
向に並べて収納した場合を考えてみる。これを示すのが
図９である。図９に示すようにセラミックス材料からな
るベース９１上に多数枚の半導体装置９２が縦方向に並
べられて収納されているがこの半導体装置９２は背が高
いためセラミックベース９１の凹部には収まりきれずそ
の上方に突出して背が高い状態で配置されている。従っ
てこのような半導体装置９２即ち電子素子片を完全に収
納するためには背が高いキャップ９３を形成する必要が
あるがこのような場合には金属材料が適している。金属
材料は展延性展伸性が高いので背が高いキャップ９３を
容易に成形することができこのように背が高い半導体装
置９２が収納されている場合であっても有効に本発明の
大きな効果である外部の電磁界を遮断阻止することがで
きるからである。
【００４７】次に請求項５記載の発明について説明す
る。請求項５記載の発明は前記キャップ及びセラミック
ベースは、熱膨張率が１００〜１５０×１０-7である請
求項１〜４のいずれか一に記載の電子素子封止用パッケ
ージである。前述のように電子阻止封止用パッケージは
その内部に封止する電子素子片によってその電子素子片
に熱膨張率を合わせるのがよいが圧電素子材料や水晶振
動子材料のようなものは熱膨張率が１００〜１５０程度
のもので従ってキャップ及びセラミックスベースをこの
程度の熱膨張率に合わせるのがよいためである。キャッ
プをこの程度の熱膨張率に合わすことができることは既
に請求項３記載の発明において説明している。
【００４８】次に請求項６記載の発明について説明す
る。請求項６記載の発明は前述のように前記セラミック
ベースは、ガラス中にフォルステライトを３０〜７０ｗ
ｔ％分散させたガラスセラミック複合材料からなる請求
項５に記載の電子素子封止用パッケージである。このよ
うにガラス中にフォルステライトを３０〜７０ｗｔ％分
散させることにより請求項５記載の発明のように熱膨張
率を１００〜１５０×１０１０-7程度に合わせることが
できる。フォルステライトを３０〜７０ｗｔ％分散させ
たガラスセラミックス混合体は例えばガラス組成として
ＳｉＯ2が５０〜７０ｗｔ％、Ａｌ2Ｏ3が２〜１５ｗｔ
％、ＺｎＯが２〜１５ｗｔ％、カリウム、ストロンチウ
ム、バリウム等の酸化物が５〜３０ｗｔ％、Ｂ2Ｏ3が１
〜８ｗｔ％、ナトリウム、カリウムの酸化物が５〜３０
ｗｔ％とするとさらによい。
【００４９】又抗折強度を必要な強度に改善するためガ
ラス及びセラミックスの平均粒径を１〜３ミクロン程度
まで十分微粉化したものを使用するとよい。尚、特に抗
折強度を必要とするにはセラミックスの平均粒径を０．
５ミクロン程度にするのがよいことがわかっている。さ
らに抗折強度を改善するためにはこれらにＺｎＯ2、Ｓ
ｎＯ2、Ｐ2Ｏ5、ＭｏＯ2の一種以上を０．２〜５ｗｔ％
混合させて焼成時にガラスを結晶化させて抗折強度を向
上するのがよい。
【００５０】上記構成によりパッケージ材料と水晶板等
の圧電部品や水晶振動子ないしは内部に配置される半導
体装置等の熱膨張率が整合し加熱冷却後にこれら電子素
子片の残留歪みが低減され共振周波数の変動や半導体素
子の予想外の動き等を抑えることができる。またこれら
の構成を採用する場合にはセラミックスの焼成温度を低
下することができ内部導体を同時焼成する場合銀やパラ
ジウム銀、金銀等の低融点金属を使用することもできる
という特徴もある。又これらの金属材料は電気伝導度を
高く且つ比率を選択することによりはんだ可能なめっき
工程を必要としないのでその点からも好ましい。
【００５１】これらセラミックス材料の形成を簡単に説
明する。ガラスセラミックスをボールミルで粉砕し乾燥
後粉末プレスを行い８０℃〜１０００℃で焼成し、直方
体に切断して抗折強度熱膨張率を測定し、十分によい結
果のものだけを選別して実際の製品とする。本発明に示
すガラス及びフォルステライトを微粉化し混合したもの
の熱膨張率は１００〜１４０×１０-7程度と大きく、ジ
ルコニアを混合したものは抗折強度が２２００ｋｇ/ｃ
ｍ2以上となり、組成によっては３０００ｋｇ/ｃｍ2以
上にも改善されることがわかっている。又ジルコニアを
添加し焼成したものは視差熱分析及びＸ線解析の結果部
分的に結晶化していることが確認された。ジルコニアは
核発生剤として作用しているのである。
【００５２】次に請求項７及び請求項８に記載の発明に
ついて説明する。請求項７記載の発明は前述のように請
求項５又は６のいずれか一に記載の電子素子封止用パッ
ケージに前記電子素子として水晶振動子片を封止した電
子素子封止構体である。又請求項８記載の発明は請求項
５又は６のいずれか一に記載の電子素子封止用パッケー
ジに前記電子素子として圧電材料素子片を封止した電子
素子封止構体である。上述のように本発明にかかる電子
素子封止用パッケージは請求項７及び請求項８記載の発
明のように内部に水晶振動子片や圧電材料素子片を封止
して電子素子構体とした場合にすばらしい技術的効果を
示す。これはこのパッケージが外部からの電磁波を遮蔽
することのみならず熱によって熱応力が加わることも少
なく又製造コストも小さくすることができるという点に
よるのである。
【００５３】次に請求項９記載の発明について説明す
る。請求項９記載の発明は前述のように前記ベースは略
矩形であって、その長手方向に略矩形の電子素子を両端
で固定する構造である請求項７又は８のいずれか一に記
載の電子素子封止構体である。これは図１０に示すよう
なものである。この発明の意図するところは本発明にか
かる電子素子封止構体ないしは電子素子封止用パッケー
ジ１００が電磁遮蔽のみならず熱膨張係数が内部に封止
される電子素子１０１と合致するところにも特徴がある
ところから内部に封止された素子１０１がそのパッケー
ジ１００から最も熱応力を受け易いような配置形状であ
ってもその熱応力による悪影響を有効に回避することが
できることに基づくものである。
【００５４】即ちこの電子素子封止用パッケージ１００
が略矩形であってそのベースも略矩形であってしかもそ
の長手方向に略矩形の電子素子１０１が両端で固定され
ている場合にはその長手方向の熱による伸び縮みが大き
くなるのであるがこのように配置される場合であっても
本発明の電子素子封止用パッケージ１００は熱膨張係数
がその内部に封止される電子素子片１０１と合致してい
るため何ら熱応力によって機能が害されることもないの
である。従って設計の自由度が極めて高く請求項９記載
の発明のような簡単な構造で内部に電子素子１０１片を
配置することができるのである。
【００５５】次に請求項１０記載の発明について説明す
る。請求項１０記載の発明は前述のように前記キャップ
の表面が酸化膜で被覆されている請求項１〜９のいずれ
か一に記載の電子素子封止用パッケージである。本発明
を図をもって示したのが図１１である。図１１に示すよ
うにこの電子素子封止用パッケージ１１０のキャップ１
１１の表面は酸化膜１１１ａで被覆されている。このよ
うに酸化膜１１１ａで被覆することによってその表面が
外部の雰囲気によって錆びたりするようなことがない
し、又セラミック材料からなるセラミックベース１１２
とそのキャップ１１１等をガラス１１３でもって固定す
る場合にガラス１１３とキャップ１１１とのなじみがよ
くなって封止をより確実に行うことができるというメリ
ットがあるのである。
【００５６】
【発明の効果】以上説明したように本発明においては従
来困難であった簡単な構造で内部に封止された電子素子
片を有効に外部の電磁界から遮蔽しシールド効果を有す
る電子素子封止用パッケージを実現し、且つそのような
パッケージであって熱履歴によっても熱応力が内部に発
生せず従って内部に収納された電子素子片の性能を害う
ことがない電子素子封止用パッケージないしはこれらに
実際に電子素子片を封止した電子素子封止構体を実現し
た。
【図面の簡単な説明】
【図１】 本発明の電子素子封止用パッケージの一例の
一部破断斜視図
【図２】 本発明の電子素子封止用パッケージの他の例
の一部破断斜視図
【図３】 本発明のパッケージが他の電子部品と共に配
置されたプリント基板の斜視図
【図４】 本発明のパッケージの断面図
【図５】 グリーンシート法によるセラミック体の製造
工程図
【図６】 セラミック体の製造工程を簡単に示す斜視図
【図７】 導電性封止剤の概念図
【図８】 導電性封止剤の導電を示す概念図
【図９】 背が高い半導体装置を収納した電子素子封止
用パッケージの分解斜視図
【図１０】 パッケージの長手方向で素子を固定した電
子素子封止構体の正面図
【図１１】 キャップの表面を酸化膜で被覆した電子素
子封止用パッケージの断面図
【図１２】 従来のセラミックパッケージの一例を示す
斜視図
【図１３】 従来の樹脂封止になる半導体装置の断面図
【符号の説明】
１０，４０，９０，１００，１１０ 電子素子封止用パ
ッケージ １１，３５，９３，１１１ キャップ １２，３３，４２，９１，１１２ セラミックベース １６，１１３ 導電性封止剤 １４，３４，４１接地電極 ７２，８２ 導電性粒子 １１１ａ 酸化膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】セラミックベース上に導電性材料からなる
    キャップを被せた電子素子封止用パッケージであって、
    前記キャップは導電性封止剤でもって前記セラミックベ
    ース上に被着され、このセラミックベースが有する接地
    電極を介して前記キャップを接地電位に導くことができ
    る電子素子封止用パッケージ。
  2. 【請求項２】前記導電性封止剤は、導電性ガラスである
    請求項１に記載の電子素子封止用パッケージ。
  3. 【請求項３】前記導電性ガラスは、ガラス成分中に導電
    性粒子が分散させられた請求項２に記載の電子素子封止
    用パッケージ。
  4. 【請求項４】前記キャップは、金属材料又は導電性セラ
    ミック材料からなる請求項１〜３のいずれか一に記載の
    電子素子封止用パッケージ。
  5. 【請求項５】前記キャップ及びセラミックベースは、熱
    膨張率が１００〜１５０×１０-7である請求項１〜４の
    いずれか一に記載の電子素子封止用パッケージ。
  6. 【請求項６】前記セラミックベースは、ガラス中にフォ
    ルステライトを３０〜７０ｗｔ％分散させたガラスセラ
    ミック複合材料からなる請求項５に記載の電子素子封止
    用パッケージ。
  7. 【請求項７】請求項５又は６のいずれか一に記載の電子
    素子封止用パッケージに前記電子素子として水晶振動子
    片を封止した電子素子封止構体。
  8. 【請求項８】請求項５又は６のいずれか一に記載の電子
    素子封止用パッケージに前記電子素子として圧電材料素
    子片を封止した電子素子封止構体。
  9. 【請求項９】前記ベースは略矩形であって、その長手方
    向に略矩形の電子素子を両端で固定する構造である請求
    項７又は８のいずれか一に記載の電子素子封止構体。
  10. 【請求項１０】前記キャップの表面が酸化膜で被覆され
    ている請求項１〜９のいずれか一に記載の電子素子封止
    用パッケージ。
JP7151898A 1998-03-20 1998-03-20 電子素子封止用パッケージ及び電子素子封止構体 Pending JPH11274344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7151898A JPH11274344A (ja) 1998-03-20 1998-03-20 電子素子封止用パッケージ及び電子素子封止構体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7151898A JPH11274344A (ja) 1998-03-20 1998-03-20 電子素子封止用パッケージ及び電子素子封止構体

Publications (1)

Publication Number Publication Date
JPH11274344A true JPH11274344A (ja) 1999-10-08

Family

ID=13463029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7151898A Pending JPH11274344A (ja) 1998-03-20 1998-03-20 電子素子封止用パッケージ及び電子素子封止構体

Country Status (1)

Country Link
JP (1) JPH11274344A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168045A (ja) * 1987-12-23 1989-07-03 Tokuyama Soda Co Ltd 気密封止回路装置
JPH0521446U (ja) * 1991-08-27 1993-03-19 住友金属工業株式会社 表面実装型電子部品
JPH05144953A (ja) * 1991-11-18 1993-06-11 Kyocera Corp 電子部品収納用パツケージ
JPH0644146U (ja) * 1992-11-06 1994-06-10 日本特殊陶業株式会社 半導体素子用セラミックパッケージ
JPH06275739A (ja) * 1993-03-23 1994-09-30 Sony Corp セラミック製アダプター及びセラミックパッケージ
JPH08250615A (ja) * 1995-03-13 1996-09-27 Sumitomo Kinzoku Electro Device:Kk 半導体チップ用セラミックパッケージ
JPH09148746A (ja) * 1995-11-20 1997-06-06 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168045A (ja) * 1987-12-23 1989-07-03 Tokuyama Soda Co Ltd 気密封止回路装置
JPH0521446U (ja) * 1991-08-27 1993-03-19 住友金属工業株式会社 表面実装型電子部品
JPH05144953A (ja) * 1991-11-18 1993-06-11 Kyocera Corp 電子部品収納用パツケージ
JPH0644146U (ja) * 1992-11-06 1994-06-10 日本特殊陶業株式会社 半導体素子用セラミックパッケージ
JPH06275739A (ja) * 1993-03-23 1994-09-30 Sony Corp セラミック製アダプター及びセラミックパッケージ
JPH08250615A (ja) * 1995-03-13 1996-09-27 Sumitomo Kinzoku Electro Device:Kk 半導体チップ用セラミックパッケージ
JPH09148746A (ja) * 1995-11-20 1997-06-06 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ

Similar Documents

Publication Publication Date Title
JP5983426B2 (ja) モジュール基板
US6249049B1 (en) Ceramic package type electronic part which is high in connection strength to electrode
JP5861846B2 (ja) 電力変換器およびその製造方法
JP3498897B2 (ja) 電子素子封止用パッケージ及び電子素子封止構体
JPH11274344A (ja) 電子素子封止用パッケージ及び電子素子封止構体
JP3774336B2 (ja) 高周波用配線基板およびその製造方法
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP3426827B2 (ja) 半導体装置
US10388628B2 (en) Electronic component package
JP3716111B2 (ja) 電子部品収納用容器
JP3716112B2 (ja) 電子部品収納用容器
JP3811301B2 (ja) 電子部品収納用容器
JP3439963B2 (ja) 半導体素子収納用パッケージ
CN104465607A (zh) 无引线平面表贴式微波薄膜混合集成电路及其集成方法
JP2000012728A (ja) セラミックパッケ−ジおよびセラミックパッケ−ジ型電子部品
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3450167B2 (ja) 半導体素子収納用パッケージ
JP2735750B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3495247B2 (ja) 電子部品収納用容器
JP3464143B2 (ja) 電子部品収納用パッケージ
JPH11354586A (ja) セラミックパッケ−ジ型電子部品
JP3439962B2 (ja) 半導体素子収納用パッケージ
JP2000049247A (ja) 電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020716