JP2000049247A - 電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法 - Google Patents

電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法

Info

Publication number
JP2000049247A
JP2000049247A JP21455798A JP21455798A JP2000049247A JP 2000049247 A JP2000049247 A JP 2000049247A JP 21455798 A JP21455798 A JP 21455798A JP 21455798 A JP21455798 A JP 21455798A JP 2000049247 A JP2000049247 A JP 2000049247A
Authority
JP
Japan
Prior art keywords
electronic element
cap
base
sealing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21455798A
Other languages
English (en)
Inventor
Masaya Ishijima
石嶋正弥
Eigo Kishi
栄吾 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP21455798A priority Critical patent/JP2000049247A/ja
Publication of JP2000049247A publication Critical patent/JP2000049247A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】従来のパッケージング方法では電磁遮蔽を有効
にできないという問題が生じており、また、素子が発生
する大量の熱を外部に逃すことができないという問題も
ある。 【解決手段】ベ−ス１１上にキャップ１２を被せて電子
素子１６を封止する電子素子封止用パッケ−ジ１０であ
って、前記ベ−ス１１又は／及びキャップ１２は磁性を
有する電子素子封止用パッケ−ジ１０を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は電子素子の信頼性
を向上するためにこれを封止し、安定な電子素子の動作
を確保する電子素子封止用パッケージ及び電子素子封止
構体、並びに電子素子封止構体の製造方法に関するもの
であり、特に電子素子に対する電磁遮蔽効果を有し且つ
その製造工程において取り扱いが容易である電子素子封
止用パッケージ等に関するものである。
【０００２】
【従来の技術】電子素子、例えば水晶振動子や圧電素子
あるいは半導体装置等は外気に直接晒された状態で実装
すれば空気中に含まれる酸素や水蒸気又はその装置周辺
に滞留している各種のガス、物理的な衝撃等によってそ
の素子の動作に支承を来し、ないしは素子の動作ができ
なくなることもあるため、一般的には何らかの形のパッ
ケージに収納されてプリント基板構体等に組み込まれて
いる。
【０００３】例えば水晶振動子や圧電素子等の電子素子
片をパッケージングする場合には図１３に示すようなパ
ッケージが用いられている。図１３に示すものはベース
とキャップからなりベースの中央部に設けられた凹み部
分に電子素子である水晶振動子や圧電素子を配置しガラ
ス等の接着材料でもって蓋を密着固定して電子素子封止
構体とするものである。この材料は一般的にはセラミッ
クス材料からなっており、このガラスはセラミックス材
料どうしを気密に封止するのによい方法とされている。
【０００４】このようにしてパッケージングされて封止
された電子素子封止構体はプリント基板構体上に組み込
まれることになるが、例えばこのプリント基板構体上に
形成される他の電子回路と一体となって各種の機能回路
を形成し、一体として一つの構体をなす。例えば一般的
には局部発振器の役割を果たす水晶振動子や又インバー
タの役割を果たす圧電素子、又フィルタの役割を果たす
ＳＡＷ共振子のようなものはこのようにパッケージング
されて電子素子封止構体としてプリント基板構体上に配
置されるのである。
【０００５】しかしながら前述のように従来から使用さ
れている電子素子封止用のパッケージはアルミナ等のセ
ラミックス材料のみからなっているため、その周辺で発
生する電磁界から電子素子片を有効に保護することがで
きず、そのような電磁界によって電子素子片の機能に障
害を来す場合には電子素子封止用パッケージとは別個に
電磁遮蔽可能な構造をその周辺に組み込むことが必要で
あった。
【０００６】ここで図１３について簡単に説明すると、
上下のセラミックス製ベース１３１とキャップ１３３の
間に描かれているものが水晶振動子や圧電素子の類の電
子素子片１３２であり、電子素子片１３２はベース１３
１上に設けられた二つの電極１３８でもってベース１３
１上に物理的に固定され且つ電気的に導通されている。
この電子素子片１３２がベース１３１上に固着された状
態でベース１３１とキャップ１３３の接合面に封止剤１
３４例えばガラスを塗布して上下から圧力を加え、その
封止剤１３４でもってベース１３１とキャップ１３３を
完全に封止し電子素子片１３２を周辺の環境から保護す
るようにしている。
【０００７】又、電子素子封止用パッケージとしてはこ
のようなものばかりではなく例えば図１４に示すような
半導体に賞用されているパッケージがある。図１４に示
すものは半導体装置１４０であるが、パッケージングは
半導体素子１４３をリードフレーム１４２上に載置し、
必要なワイアボンデイング１４４を行った後にリードフ
レーム１４２と一体に樹脂１４５で封止する構造がとら
れている。この方法は信頼性が高く且つ安価であるため
に現在にいたるまで半導体装置の封止方法の主流となっ
てきたものである。
【０００８】しかしながら近年の半導体装置の高性能化
に伴い、その加工パターンが微細化し、微小の応力にも
機能の障害を来すというようなことが多くなり、又消費
電流が大きくなるにつれてこの半導体素子片に生じる熱
をパッケージングが十分に逃すことができないという問
題も生じてきている。
【０００９】
【発明が解決しようとする課題】以上述べたように、従
来の代表的なパッケージング方法では例えばセラミック
製のベースとキャップの中に電子素子片を封止するよう
な場合には、外部からの電磁遮蔽を有効にできないとい
う問題が生じており、又従来半導体装置の製造等に用い
られたパッケージング即ち樹脂で封止する構造のものは
同様に電磁遮蔽を有効に行うことのできないこと以外
に、高性能化する半導体素子が発生する大量の熱を外部
に逃すことができないという問題も有している。
【００１０】
【課題を解決するための手段】本発明者等は上記課題を
解決するために以下のような手段を採用した。即ち、ベ
−ス上にキャップを被せて電子素子を封止する電子素子
封止用パッケ−ジであって、前記ベ−ス又は／及びキャ
ップは磁性を有する電子素子封止用パッケ−ジを提供す
る。また、ベ−ス上にキャップを被せて電子素子を封止
する電子素子封止用パッケ−ジであって、前記ベ−ス又
は／及びキャップは磁性金属粉をセラミック材料中に分
散させて磁性を有する電子素子封止用パッケ−ジを提供
する。
【００１１】また、ベ−ス上にキャップを被せて電子素
子を封止する電子素子封止用パッケ−ジであって、前記
ベ−ス又は／及びキャップは磁性金属粉をガラス−セラ
ミック複合材料中に分散させて磁性を有する電子素子封
止用パッケ−ジを提供する。また、前記ベ−ス又は／及
びキャップは、電気導電性を有する請求項１から３のい
づれか一に記載の電子素子封止用パッケ−ジを提供す
る。
【００１２】また、ベ−ス上にキャップを被せて電子素
子を封止した電子素子封止構体であって、前記ベ−ス又
は／及びキャップは磁性を有するとともに電気導電性を
有し接地電位に導かれて前記電子素子を電磁遮蔽する電
子素子封止構体を提供する。また、ベ−ス上にキャップ
を被せて電子素子を封止した電子素子封止構体であっ
て、前記ベ−ス又は／及びキャップは磁性金属粉がセラ
ミック材料中に分散されて磁性を有するとともに電気導
電性を有し接地電位に導かれて前記電子素子を電磁遮蔽
する電子素子封止構体を提供する。
【００１３】また、ベ−ス上にキャップを被せ電子素子
を封止した電子素子封止構体であって、前記ベ−ス又は
／及びキャップは磁性金属粉がガラスセラミック材料中
に分散されて磁性を有するとともに電気導電性を有し接
地電位に導かれて前記電子素子を電磁遮蔽する電子素子
封止構体を提供する。
【００１４】また、ベ−ス上にキャップを被せて電子素
子を封止した電子素子封止構体の製造方法であって、前
記ベ−ス又は／及びキャップの材料は磁性を有し製造工
程中で前記ベ−ス又は／及びキャップないしは前記ベ−
ス又は／及びキャップの中間構体を整列する際には磁石
でもって整列する電子素子封止構体の製造方法を提供す
る。
【００１５】また、ベ−ス上にキャップを被せて電子素
子を封止した電子素子封止構体の製造方法であって、前
記ベ−ス又は／及びキャップの材料は磁性を有し製造工
程中で前記ベ−ス又はキャップないしは前記ベ−ス又は
キャップの中間構体を整列する際には非磁性基板の下に
磁石を配列固定し、この非磁性基板の上で前記ベ−ス又
はキップを前記磁石に引き寄せて整列する電子素子封止
構体の製造方法を提供する。
【００１６】また、前記磁性金属粉は、フェライトステ
ンレス鋼である、請求項１から３のいづれか一に記載の
電子素子封止用パッケ−ジを提供する。
【００１７】
【発明の実施の形態】以下本発明の実施の形態を請求項
順に図面を参照しながら説明する。先ず請求項１記載の
発明であるが、請求項１記載の発明については図１〜９
でその内容を説明し、又派生的に発生する課題のついて
図１５及び図１６を用いて説明する。請求項１記載の発
明は前述のように、ベ−ス上にキャップを被せて電子素
子を封止する電子素子封止用パッケ−ジであって、前記
ベ−ス又は／及びキャップは磁性を有する電子素子封止
用パッケ−ジである。
【００１８】これを図をもって示したのが図１〜３であ
る。これらは夫々請求項１記載の電子素子封止用パッケ
ージの内部に電子素子を封止した状態でその一部を破断
面として現したものである。図１に示す電子素子封止用
パッケージ１０はベース１１がセラミックス材料からな
っておりキャップ１２は金属材料を押し出して成形した
ものである。このベース１１又は／及びキャップ１２は
磁性を有する点に特徴がある。このように磁性を有する
とはこの内部に所謂永久磁石のようなものを配置する趣
旨ではなく、容易に磁化するような材料でもってベース
又は／及びキャップを構成するという趣旨である。
【００１９】従ってこのような場合には前述の課題のと
ころで説明したように外部から障害となる電磁波が到来
した場合であっても、このベース１１又は／及びキャッ
プ１２が電磁遮蔽の役割を果たすので内部に封止された
電子素子１６に悪影響を与えるということはない。又内
部に封止された電子素子１６が強力な電磁波を発生する
ような場合であっても同様にこのベース１１又は／及び
キャップ１２がその電磁波の外部に漏洩するのを防止す
ることができるので外部の他の電子素子や回路に悪影響
を与えるということがない。
【００２０】図２に示す電子素子封止用パッケージ２０
は、ベース２１は図１に示すものと同様の形状であるが
キャップ２２が図１に示すものと異なり、セラミックス
材料で形成されたものを示している。このようにキャッ
プ２２に磁性を有するようにするためには必ずしも金属
材料を用いる必要はなく、例えばセラミックス材料中に
何らかの形で磁性材料を埋め込みこのキャップの性質を
磁性を有するものとすることも考えられるのである。
【００２１】図２では明確に示していないが例えばキャ
ップの内部に一枚の板状の鉄からなる芯を設けてやれば
その鉄は磁性を有するために図１で記載した発明で説明
したと同様に電磁遮蔽の役割を果たすのである。又図３
に示すものも図１及び図２に示しものと本質的には同様
である。
【００２２】図３に示すものはキャップ３２を深い凹状
に設計してベース３１上に載置する電子素子３３が例え
ば縦形に高密度に配置することができるようにした場合
であっても、そのキャップ３２のシールド効果によって
前述のように電磁遮蔽を行うことができることを示して
いるものである。特に図３に示すようにキャップの形状
が複雑になる場合には磁性を有する金属材料を押し出す
よりはむしろセラミックス材料を用いて成形する場合の
方が容易である場合もある。
【００２３】図４に示すものはこのような電子素子封止
構体４２をプリント基板構体４０に挿入する様子を示す
ものである。例えば図４に示すものはベースがセラミッ
ク材料であり、キャップが金属材料を押し出したもので
あってこれを図中点線で示すプリント基板４３上に載置
してプリント基板構体４０を完成するものである。この
ような電子素子封止用パッケージを用いた電子素子封止
構体４２をプリント基板構体４０上に配置する際には表
面実装を用いることも可能である。
【００２４】図５に示すものはこのような電子素子封止
用パッケージ５０の内部に電子素子５６を封止した状態
でその横断面を示すものである。請求項ではベース５１
又は／及びキャップ５２に磁性を有するとしており、必
ずしもベース５１とキャップ５２の両者が磁性を有する
必要はない。例えば図中下側からの妨害電波が多い場合
にはベース５１のみが磁性を有するものであってもよ
く、又上方からの妨害電波が多い場合にはキャップ５２
のみが磁性を有するものであってもよい。
【００２５】又、前述のように、この磁性をもたせると
いう意味はベース又はキャップが磁化されているという
意味ではなく通常状態においてはベース及びキャップの
何れもが磁化されていない状態にあるのがよい。ところ
でこのような電子素子封止用パッケージを封止する際の
製造方法についてであるが、前述のように封止用ガラス
５４で行うのがよい。この様子を示すのが図６である。
【００２６】図６はベース及びキャップの何れもがセラ
ミック材料からなった電子素子封止用パッケージ６０で
あって図には示さないがベース及びキャップはともに磁
性を有する材料からなっている。図６に示す場合にはキ
ャップ６２のベース６１との被着面に封止用ガラス６３
を塗布し、これをベース６１に対して密着させ圧力を加
えて加熱することにより封止用ガラス６３を溶融して、
その後これを冷却して封止用ガラス６３を固化してベー
ス６１とキャップ６２を完全に密着封止するようにして
いるのである。
【００２７】ところでこのような電子素子封止用パッケ
ージは非常に小さいものであり、この電子素子封止用パ
ッケージに封止用ガラスを図のように塗布するのは非常
に精密な作業である。そこでこのような作業についてど
のように行っていたかを示したのが図１５である。図１
５の（ａ）はこのようなキャップ１５１をセッター１５
０上に碁盤の目状に配置し、碁盤目状に配置した状態で
液状のガラス１５２を塗布している状態を示しているも
のである。この図１５（ａ）に示す平面図を横断面から
見たものが同図（ｂ）である。このようにセッター１５
０上にキャップ１５１を規則正しく整列しなければ液状
のガラスを塗布する際に位置ずれが生じて不良品となっ
てしまう。
【００２８】そこでセッター１５０には凹み部分が設け
られていてその凹み部分の底面からバキュームでもって
吸引し、キャップ１５１がその部分にはまり込んで正確
な位置決めをするようになっている。そして同図（ｃ）
に示すようにできた後には溶融ガラス１５２をデイスペ
ンサでもって精密にキャップ１５１の周辺に円弧を描く
ように塗布していくのである。
【００２９】しかしながら正確に位置決めしこれを固定
するためにバキュームは吸引し続けているため溶融ガラ
ス１５２を塗布する開口部が少しでもずれると溶融ガラ
ス１５２自体がバキュームによって吸引されキャップの
側面にガラスが被着して不良品となることの他にセッタ
ー１５０自体の内部の管に溶融ガラス１５２が付着して
使用不可能となるような問題がある。そこで本発明者等
はこのような課題をも解決するために請求項１記載の電
子素子封止用パッケージを磁石でもって正確に位置決め
しながら製造する方法を発明した。
【００３０】図７（ａ）（ｂ）（ｃ）に示すものがそれ
である。図７（ａ）に示すように先ず平板状のセッター
７０であってその裏面側には図に点線で示すように磁石
７１が規則正しく碁盤目状に配置されているものを準備
する。そして請求項１記載の発明にかかるベース又はキ
ャップであって、磁性を有するものをランダムにそのセ
ッター７０上に展開するとそれぞれがそのセッター７０
の裏面に配置されている磁石７１によって引き寄せられ
正確に定位置に配置されるようになる。
【００３１】この状態で前述のように液状のガラス７３
をキャップ７２に円弧を描くように塗布していけばよ
い。この場合にはバキュームで吸引するというようなこ
ともないので溶融ガラス７３の位置が多少ずれてもその
キャップ７２が製品として不良になるのみであってセッ
ター７０が損傷を受けるというようなことも回避するこ
とができる。
【００３２】即ち本発明者等は請求項１記載の発明につ
いて磁性を有するベース又は／及びキャップを用いる電
子素子封止用パッケージを採用することによりこの電子
素子封止用パッケージの内部に封止されるべき電子素子
片の電磁遮蔽という効果を発揮させるとともに製造工程
においてはバキュームの吸引によるセッターの損傷とい
うような問題も回避して極めてハンドリングが容易な電
子素子封止用パッケージを提供することができたのであ
る。
【００３３】次に請求項２記載の発明について説明す
る。請求項２記載の発明は前述のように、ベ−ス上にキ
ャップを被せて電子素子を封止する電子素子封止用パッ
ケ−ジであって、前記ベ−ス又は／及びキャップは磁性
金属粉をセラミック材料中に分散させて磁性を有する電
子素子封止用パッケ−ジである。
【００３４】又同じく請求項３記載の発明であるが、前
述のようにベ−ス上にキャップを被せて電子素子を封止
する電子素子封止用パッケ−ジであって、前記ベ−ス又
は／及びキャップは磁性金属粉をガラス−セラミック複
合材料中に分散させて磁性を有する電子素子封止用パッ
ケ−ジである。
【００３５】請求項２記載の発明と請求項３記載の発明
は請求項１記載の発明において磁性を有するとした点を
更に具体的にしたものである。即ち請求項１記載の発明
では例えば具体例としてセラミック材料中に板状の鉄を
配置してこれでもって磁性を持たせるということを説明
したが請求項２及び請求項３記載の発明においてはこの
ような板状の材料やその他これに類する材料を用いるこ
となくセラミック材料ないしはガラスセラミック材料中
に磁性金属粉を分散させて全体として磁性を有するベー
ス又は／及びキャップを利用するのである。
【００３６】このようにすればベース又は／及びキャッ
プは均一に分散するためにベース又はキャップの全体が
偏ることなく均一に磁性を帯びるようになり板状の鉄を
用いる場合と比べて更に電磁遮蔽効果や位置決め精度が
向上する。請求項２記載の発明の製造工程を示すのが図
８及び図９である。
【００３７】即ち図８に示すように、先ずキャップ又は
ベースを構成すべき材料を準備し、これをキャステイン
グしグリーンシート形成し、成形し、メタライズし、積
層し、成形し、焼成することによってセラミック体を完
成していく。この場合ベース又は／及びキャップにどの
程度の磁性を持たせるかは初期の段階で準備する磁性金
属粉をどの程度混合するかによって決まるものである。
【００３８】このような方法をグリーンシート法と呼
ぶ。グリーンシート法はドクターブレード法により作成
したガラス、セラミックやアルミナのグリーンシートに
導体ペーストを印刷したものを積層し一括して焼成した
ものであり、この方法で形成される電子素子封止用パッ
ケージには一般的に十分な強度を有し、又微細配線を施
すことが可能である等々という利点がある。又、複雑な
形状であってもグリーンシートを複数層積層することに
より比較的容易にその成形が可能であり且つ焼成して作
るので一体化が完全で信頼性が高いという特徴も有す
る。
【００３９】グリーンシートは厚みが０．１〜１．０ｍ
ｍ程度のもので厚さは必要に応じて調整することができ
る。このグリーンシート上に金属粉末にて作成した導体
ペーストをスクリーン印刷し、内部電極や外部電極等を
順次形成することができる。
【００４０】又シート積層法によればグリーンシートに
金型やマイクロドリルにて穴あけを行いその中に導体ペ
ーストを充填し、スルーホール配線等を形成することも
可能である。配線材質は銀、銀パラジウム、銅等が最適
であり、最小線幅は０．０８ｍｍ程度、配線最小線間隔
は０．１ｍｍ程度、最小スルーホール径は０．１ｍｍ程
度、最小スルーホールピッチは０．２５ｍｍ程度が可能
である。又従来用いられてきた材料粉体の材質としては
９０〜９４％程度のアルミナを用いるものであるが本発
明の場合には磁性金属粉をこれに混合することが必須と
なる。グリーンシートを一体化する工程を簡単に説明す
ると図９に示すような手順で一体化される。
【００４１】先ずセラミックスシートを目的の形状にパ
ンチングしたグリーンシート９０とパターンを印刷した
グリーンシート９１、９２に加工する工程、これらのグ
リーンシート９１，９２を重ねあわせ積層体９３を形成
する工程、その積層体９３をビニール袋９４に入れ包装
する工程、グリーンシートの積層体９３を入れ包装され
たビニール袋９４を真空引きする工程、ビニール袋９４
がグリーンシート積層体９３に密着するようにする工
程、等方プレスをする工程からなる。尚、低温等方圧圧
密成形の他に高温等方圧圧密成形所謂ＨＩＰを用いるも
のもあるが原理的には同様の原理を採用している。
【００４２】このように低温等方圧圧密成形を行うのは
等方プレスをすることによりシート中に含まれるバイン
ダーを軟化させ、軟化させたバインダーでグリーンシー
ト間を接着しセラミック体を完成するためである。次に
請求項２及び３の発明を概念的に示してその効果を説明
する。これを示すのが図１０である。請求項２及び３記
載の発明においてはセラミック材料中ないしはセラミッ
ク複合材料中に磁性金属粉を分散させている点に特徴が
あるがこれを示すのが図１０（ａ）（ｂ）である。
【００４３】図１０（ａ）（ｂ）に示すように電子素子
封止用パッケージ材料１００はこれらセラミック材料な
いしはガラスセラミック複合材料１０３中に磁性金属粉
１０２を分散させればその磁性金属粉１０２のみは同図
（ｂ）に示すように相互に繋がった状態をなし、このよ
うな磁性金属粉１０２どうしが繋がった状態で外部から
の電磁界を遮蔽するという効果が実現するのである。こ
の磁性金属粉の量がすくなければ少ないほど電磁遮蔽の
効果は小さくなり又磁性金属粉が多くなればなるほど電
磁遮蔽の効果は大きくなる。又同様に磁性金属粉が多け
れば多いほど製造工程中における磁石整列のハンドリン
グ等はし易くなるのである。
【００４４】次に請求項４記載の発明について説明す
る。請求項４記載の発明は前述のように、前記ベ−ス又
は／及びキャップは、電気導電性を有する請求項１から
３のいづれか一に記載の電子素子封止用パッケ−ジであ
る。このように電気導電性を有することにより内部では
等電位が形成されるのでさらに電磁遮蔽が有効となる。
即ち請求項１〜３記載の発明においては単に磁性金属粉
を用いるとのみ書いてあり、この磁性金属粉が必ずしも
有効な電気導電性を有することにまでは言及しないが、
請求項４記載の発明においては一定値以下の抵抗値を有
する電気導電性を必須の構成要件としたのである。例え
ば図１１に示すように電子素子封止用パッケージ材料１
１０は磁性金属粉１１２によって電気導電性を有し、そ
の値は１Ω／ｃｍ以下であれば十分に電磁遮蔽の効果を
有する。
【００４５】又、請求項５記載の発明は前述のように、
ベ−ス上にキャップを被せて電子素子を封止した電子素
子封止構体であって、前記ベ−ス又は／及びキャップは
磁性を有するとともに電気導電性を有し接地電位に導か
れて前記電子素子を電磁遮蔽する電子素子封止構体であ
る。請求項５記載の発明は請求項４記載の発明を更に発
展させたものでこの発明の特徴はキャップがベース上に
ある接地電極等を介して接地電位に導かれている点にあ
る。このように接地電位に導かれていれば請求項４記載
の発明より更に電磁遮蔽の効果を発揮する。
【００４６】又請求項４及び５記載の発明何れについて
も言えることであるがこのように電子素子封止用パッケ
ージないしは電子素子封止構体が電気導電性を有すれば
ハンドリング中において電気的な信号を拾うことにより
その部分に例えばワークがあるかないか等判断すること
ができ、単に磁性を有する場合に比べて更にそのハンド
リングの容易性が増すのである。
【００４７】次に請求項６記載の発明について説明す
る。請求項６記載の発明は前述のように、ベ−ス上にキ
ャップを被せて電子素子を封止した電子素子封止構体で
あって、前記ベ−ス又は／及びキャップは磁性金属粉が
セラミック材料中に分散されて磁性を有するとともに電
気導電性を有し接地電位に導かれて前記電子素子を電磁
遮蔽する電子素子封止構体である。請求項６記載の発明
は請求項５記載の発明と基本的には同一であるが、異な
る点は磁性金属粉をセラミック材料中に分散させること
により磁性を持たせた点である。
【００４８】又、請求項７記載の発明は前述のように、
ベ−ス上にキャップを被せ電子素子を封止した電子素子
封止構体であって、前記ベ−ス又は／及びキャップは磁
性金属粉がガラスセラミック材料中に分散されて磁性を
有するとともに電気導電性を有し接地電位に導かれて前
記電子素子を電磁遮蔽する電子素子封止構体である。請
求項７記載の発明と請求項６記載の発明の相違点は請求
項６記載の発明が磁性金属粉をセラミック材料中に分散
させたのに対し請求項７記載の発明がガラスセラミック
材料中に磁性金属粉を分散させた点にある。このように
本発明者がセラミック材料の他にガラスセラミック材料
に特に限定してクレームするのはガラスセラミック材料
が熱膨張係数が大きく、その磁性を有するために用いら
れる磁性金属粉の熱膨張係数と比較的近い値を有するか
らである。
【００４９】即ち磁性金属粉は金属材料であるために熱
膨張係数は比較的大きいのであるがこのような熱膨張係
数が大きい材料と一般的なガラスセラミック材料即ちア
ルミナ等の材料を混合すると焼結段階において熱膨張係
数の差により内部に微小な空隙ができたり、あるいは極
端な場合にはベースやキャップが割れるという状態が生
じる。このような状態を回避するために磁性金属粉とそ
の母材となる部分との熱膨張係数差を小さくすることが
求められるが、これに最も適している材料がガラスセラ
ミック材料ということになる。
【００５０】ガラスセラミック材料は例えばガラス中に
フォルステライトを３０〜７０ｗｔ％分散させたガラス
セラミック複合材料であって、フォルステライトをこの
ように分散させることにより熱膨張率を１００〜１５０
×１０−７程度に合わせることができる。又ガラス組成
としてＳｉＯ２が５０〜７０ｗｔ％、Ａｌ２Ｏ３が２〜
１５ｗｔ％、ＺｎＯが２〜１５ｗｔ％、カリウム、スト
ロンチウム、バリウム等の酸化物が５〜３０ｗｔ％、Ｂ
２Ｏ３が１〜８ｗｔ％、ナトリウム、カリウムの酸化物
が５〜３０ｗｔ％とするとさらによい。
【００５１】又抗折強度を必要な強度に改善するためガ
ラス及びセラミックスの平均粒径を１〜３ミクロン程度
まで十分微粉化したものを使用するとよい。尚、この微
粉化は磁性金属粉についても同様である。特に抗折強度
を必要とするセラミックスの場合には平均粒径を０．５
ミクロン程度にするのがよいことがわかっている。さら
に抗折強度を改善するためにはこれらにＺｎＯ２、Ｓｎ
Ｏ２、Ｐ２Ｏ５、ＭｏＯ２の一種以上を０．２〜５ｗｔ
％混合させて焼成時にガラスを結晶化させて抗折強度を
向上させるのがよい。
【００５２】このようにガラスセラミック材料を用いれ
ば前述のように内部に含まれる磁性金属粉との熱膨張係
数差を小さくすることができるので高温であっても熱応
力や歪みを生じない信頼性の高い電子素子封止用パッケ
ージないしは電子素子封止構体を得ることができるので
ある。
【００５３】次に請求項８記載の発明についてであるが
前述のように、ベ−ス上にキャップを被せて電子素子を
封止した電子素子封止構体の製造方法であって、前記ベ
−ス又は／及びキャップの材料は磁性を有し製造工程中
で前記ベ−ス又は／及びキャップないしは前記ベ−ス又
は／及びキャップの中間構体を整列する際には磁石でも
って整列する電子素子封止構体の製造方法である。請求
項８記載の発明については既に請求項１記載の発明の説
明の際に説明したので省略する。
【００５４】次に請求項９記載の説明であるが請求項９
記載の発明は前述のように、ベ−ス上にキャップを被せ
て電子素子を封止した電子素子封止構体の製造方法であ
って、前記ベ−ス又は／及びキャップの材料は磁性を有
し製造工程中で前記ベ−ス又はキャップないしは前記ベ
−ス又はキャップの中間構体を整列する際には非磁性基
板の下に磁石を配列固定し、この非磁性基板の上で前記
ベ−ス又はキップを前記磁石に引き寄せて整列する電子
素子封止構体の製造方法である。
【００５５】請求項９記載の発明を図でもって簡単に示
したのが図１２である。この発明の特徴点はキャップ１
２２を整列する際に非磁性基板１２１の上で整列すると
している点にある。このように非磁性基板１２１の上で
整列した場合には固定して各種の処理が済んだ後、移載
する際に、非磁性基板１２１と磁石１２３との距離ｄを
離してやって非磁性基板１２１上に配列されている電子
素子封止構体ないしはその中間構体への磁石の吸引力を
弱めることができ容易に非磁性基板であるセッターから
の取り外しをすることができるのである。
【００５６】次に請求項１０記載の発明についてである
が請求項１０記載の発明は前述のように前記磁性金属粉
は、フェライトステンレス鋼である、請求項１から３の
いづれか一に記載の電子素子封止用パッケ−ジである。
このようにフェライトステンレス鋼を選択する趣旨はフ
ェライトステンレス鋼の熱膨張係数は１１０×１０− ７
程度と比較的ガラスセラミックス材料の熱膨張係数と近
いためこのようなフェライトステンレス鋼用いて磁性を
持たせることにより優れた電子素子封止用パッケージを
実現することができるためである。
【００５７】
【発明の効果】以上説明したように本発明にかかる電子
素子封止用パッケージ又は電子素子封止構体並びにその
製造方法によれば電子素子封止用パッケージが磁性を有
するので外部からの妨害電波を容易に遮蔽し、内部に封
止される電子素子片の機能を十分に確保することがで
き、又このように磁性を有するキャップ又はベースを製
造する際にはその工程中において磁石を用いて容易にそ
の配列をすることができるのでこれらのハンドリングが
容易となり省力化並びに省人化が可能となる。
【００５８】又このような材料としてガラスセラミック
材料中に磁性金属粉、特にフェライトステンレス鋼を分
散させる場合には両者の熱膨張係数が近いため相当の高
温の状態であってもそのパッケージングの機能を損なわ
ない強固な電子素子封止用パッケージないしは電子素子
封止構体を実現することができる。
【図面の簡単な説明】
【図１】 本発明の電子素子封止用パッケージ実施例の
一部破断斜視図。
【図２】 本発明の電子素子封止用パッケージの他の実
施例一部破断斜視図。
【図３】 背が高い電子素子封止用パッケージの分解斜
視図。
【図４】 電子素子封止構体をプリント基板構体に挿入
する様子を示す概念図。
【図５】 電子素子封止構体の一例の側断面図。
【図６】 セラミック材料からなる電子素子封止用パッ
ケージの分解斜視図。
【図７】 電子素子封止用パッケージのベース又はキャ
ップに溶融ガラスを塗布する方法を示す工程図。
【図８】 セラミック体の製造工程図。
【図９】 グリーンシートを一体化してセラミック体を
製造する工程を示す斜視図。
【図１０】 電子素子封止用パッケージ材料の構成概念
図。
【図１１】 電子素子封止用パッケージの導電経路を示
す概念図。
【図１２】 非磁性基板の上でキャップを整列する方法
を示す図。
【図１３】 従来のセラミックパッケージの分解斜視
図。
【図１４】 従来の樹脂封止になる半導体装置の側断面
図。
【図１５】 電子素子封止用パッケージのキャップに封
止用ガラスを塗布する様子を示す概念図。
【符号の説明】
１０、２０、３０、５０、６０ 電子素子封止用パッケ
ージ １１、２１、３１、５１、６１ ベース ６２ キャップ １６、２６、３３、５６ 電子素子 １０２，１１２ 磁性金属粉 ７１、１２３ 磁石

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】ベ−ス上にキャップを被せて電子素子を封
    止する電子素子封止用パッケ−ジであって、前記ベ−ス
    又は／及びキャップは磁性を有する電子素子封止用パッ
    ケ−ジ。
  2. 【請求項２】ベ−ス上にキャップを被せて電子素子を封
    止する電子素子封止用パッケ−ジであって、前記ベ−ス
    又は／及びキャップは磁性金属粉をセラミック材料中に
    分散させて磁性を有する電子素子封止用パッケ−ジ。
  3. 【請求項３】ベ−ス上にキャップを被せて電子素子を封
    止する電子素子封止用パッケ−ジであって、前記ベ−ス
    又は／及びキャップは磁性金属粉をガラス−セラミック
    複合材料中に分散させて磁性を有する電子素子封止用パ
    ッケ−ジ。
  4. 【請求項４】前記ベ−ス又は／及びキャップは、電気導
    電性を有する請求項１から３のいづれか一に記載の電子
    素子封止用パッケ−ジ。
  5. 【請求項５】ベ−ス上にキャップを被せて電子素子を封
    止した電子素子封止構体であって、前記ベ−ス又は／及
    びキャップは磁性を有するとともに電気導電性を有し接
    地電位に導かれて前記電子素子を電磁遮蔽する電子素子
    封止構体。
  6. 【請求項６】ベ−ス上にキャップを被せて電子素子を封
    止した電子素子封止構体であって、前記ベ−ス又は／及
    びキャップは磁性金属粉がセラミック材料中に分散され
    て磁性を有するとともに電気導電性を有し接地電位に導
    かれて前記電子素子を電磁遮蔽する電子素子封止構体。
  7. 【請求項７】ベ−ス上にキャップを被せ電子素子を封止
    した電子素子封止構体であって、前記ベ−ス又は／及び
    キャップは磁性金属粉がガラスセラミック材料中に分散
    されて磁性を有するとともに電気導電性を有し接地電位
    に導かれて前記電子素子を電磁遮蔽する電子素子封止構
    体。
  8. 【請求項８】ベ−ス上にキャップを被せて電子素子を封
    止した電子素子封止構体の製造方法であって、前記ベ−
    ス又は／及びキャップの材料は磁性を有し製造工程中で
    前記ベ−ス又は／及びキャップないしは前記ベ−ス又は
    ／及びキャップの中間構体を整列する際には磁石でもっ
    て整列する電子素子封止構体の製造方法。
  9. 【請求項９】ベ−ス上にキャップを被せて電子素子を封
    止した電子素子封止構体の製造方法であって、前記ベ−
    ス又は／及びキャップの材料は磁性を有し製造工程中で
    前記ベ−ス又はキャップないしは前記ベ−ス又はキャッ
    プの中間構体を整列する際には非磁性基板の下に磁石を
    配列固定し、この非磁性基板の上で前記ベ−ス又はキャ
    ップを前記磁石に引き寄せて整列する電子素子封止構体
    の製造方法。
  10. 【請求項１０】前記磁性金属粉は、フェライトステンレ
    ス鋼である、請求項１から３のいづれか一に記載の電子
    素子封止用パッケ−ジ。
JP21455798A 1998-07-29 1998-07-29 電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法 Withdrawn JP2000049247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21455798A JP2000049247A (ja) 1998-07-29 1998-07-29 電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21455798A JP2000049247A (ja) 1998-07-29 1998-07-29 電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法

Publications (1)

Publication Number Publication Date
JP2000049247A true JP2000049247A (ja) 2000-02-18

Family

ID=16657706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21455798A Withdrawn JP2000049247A (ja) 1998-07-29 1998-07-29 電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法

Country Status (1)

Country Link
JP (1) JP2000049247A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222537A (ja) * 2011-04-07 2012-11-12 Seiko Epson Corp パッケージ、振動子、発振器及び電子機器
WO2014077239A1 (ja) * 2012-11-13 2014-05-22 株式会社村田製作所 弾性波装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222537A (ja) * 2011-04-07 2012-11-12 Seiko Epson Corp パッケージ、振動子、発振器及び電子機器
WO2014077239A1 (ja) * 2012-11-13 2014-05-22 株式会社村田製作所 弾性波装置
US9748919B2 (en) 2012-11-13 2017-08-29 Murata Manufacturing Co., Ltd. Elastic wave device

Similar Documents

Publication Publication Date Title
JPWO2011145490A1 (ja) 基板内蔵用電子部品および部品内蔵型基板
WO2007074846A1 (ja) 微小電子機械装置およびその製造方法
JPH05206356A (ja) 集積回路用パッケージ
US6249049B1 (en) Ceramic package type electronic part which is high in connection strength to electrode
JP3523502B2 (ja) 圧電振動子用容器ならびに圧電振動子およびその製造方法
JP6626752B2 (ja) 撮像素子実装用基板および撮像装置
JP2000049247A (ja) 電子素子封止用パッケージ及び電子素子封止構体、並びに電子素子封止構体の製造方法
JP3498897B2 (ja) 電子素子封止用パッケージ及び電子素子封止構体
JP2005072392A (ja) 電子装置の製造方法
JP2001102469A (ja) 半導体素子収納用パッケージ
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP2002033636A (ja) 圧電振動デバイス用パッケージ
JP3439963B2 (ja) 半導体素子収納用パッケージ
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
US20140103465A1 (en) Surface Acoustic Wave (SAW) Device Package and Method for Fabricating Same
JP3420450B2 (ja) 半導体素子収納用パッケージ
JP2004296791A (ja) 電波吸収蓋部材およびこれを用いた高周波装置
JP3439964B2 (ja) 半導体素子収納用パッケージ
JP2006339791A (ja) 圧電デバイスの製造方法
JP3582975B2 (ja) 配線基板
JPH11354586A (ja) セラミックパッケ−ジ型電子部品
JP2000252385A (ja) 半導体素子収納用パッケ−ジ
JPH11274344A (ja) 電子素子封止用パッケージ及び電子素子封止構体
JP3439962B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004