TW201445654A - 低成本中介層及其製造方法 - Google Patents

低成本中介層及其製造方法 Download PDF

Info

Publication number
TW201445654A
TW201445654A TW103108844A TW103108844A TW201445654A TW 201445654 A TW201445654 A TW 201445654A TW 103108844 A TW103108844 A TW 103108844A TW 103108844 A TW103108844 A TW 103108844A TW 201445654 A TW201445654 A TW 201445654A
Authority
TW
Taiwan
Prior art keywords
conductive
layer
interposer
forming
replica
Prior art date
Application number
TW103108844A
Other languages
English (en)
Other versions
TWI571943B (zh
Inventor
Cyprian Emeka Uzoh
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW201445654A publication Critical patent/TW201445654A/zh
Application granted granted Critical
Publication of TWI571943B publication Critical patent/TWI571943B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本案為一種提供用於製造一中介層之一方法。一導電層係可透過接觸一複製體而形成，使得該導電層之一表面之一形狀與該複製體之該接觸部分之一形狀一致。該導電層係形成為具一基部以及複數個突出該基部之導電柱。每個導電柱係形成為具對立於該基部之一柱端。一介電層之形成，可覆蓋該基部，並分離該柱體中彼此相鄰之柱體。該柱體係用以形成通孔。從該導電層移除導電材料，藉以絕緣至少一柱體與至少另一柱體。

Description

低成本中介層及其製造方法
本案係關於一種微電子裝置之封裝，尤指半導體裝置之封裝。
微電子裝置通常係包括一半導體材料之一薄板，如矽或砷化鎵，通常稱為一晶粒或是一半導體晶片。半導體晶片通常係以單獨，預封裝單元提供。在一些單元設計中，該半導體晶片係安裝至一基板或是晶片載體，其係轉而安裝至一電路板上，例如一印刷電路板。
主動電路係製造在該半導體晶片之一第一面(例如一前表面)。為了便於電性連接該主動電路，該晶片係於同一面上提供接合墊。該接合墊通常係設置成一規則陣列，其係於該晶粒之側邊周圍，或者，對於許多儲存裝置而言，於該晶粒中央。該接合墊通常由一導電金屬所製成，如銅或鋁，大約0.5微米(μm)厚。該接合墊可以包括一單層或多層之金屬。接合墊之尺寸將隨裝置類型而不同，但通常一邊為幾十至幾百微米長。
一中介層係可用於提供介於微電子元件，如一個或多個未封裝或已封裝之半導體晶片彼此之間之電性連接，或是介於一個或多個未封 裝或已封裝之半導體晶片與其它部件之間之電性連接，如於其上具有被動電路元件之一晶片整合被動元件(“IPOC”)、分離式被動裝置，如電容器、電阻器，或電感器或是其組合，但是不限於此。一中介層係可連接結合這樣的晶片或複數個晶片與其它結構，例如一電路板。
尺寸大小在晶片之任何物理排列上是一項重要的考量。對於晶片更為緊湊之物理排列需求已變得比對於可攜式電子裝置之快速發展更為強烈。僅通過舉例方式說明，一般稱為“智慧型手機”之裝置整合了行動電話與強大的資料處理器、記憶單元以及如全球定位系統接收器、電子照相機和區域網路連接之輔助設備之功能，以及高解析度顯示器和相關之影像處理晶片。這種的裝置能夠提供的功能，例如完整的網際網路連接、娛樂，包括全解析度影片、導航、電子銀行及其它更多功能，全都在一個口袋大小之裝置中。複雜的可攜式裝置需要將大量晶片擠進一個小空間中。此外，一些晶片具有多個輸入和輸出連接，通常稱為”I/O’s”。這些“I/O’s”必須與其它晶片之I/0's互連。這些互連應該要是短的，並且應具有低阻抗，藉以最小化訊號的傳播延遲。形成該互連之部件不應該增加組件之尺寸大小太多。類似的需求也出現在其它的應用中，例如，使用在網際網路搜尋引擎中的資料伺服器。例如，在複雜晶片之間提供大量短的、低阻抗互連之結構可以增加搜尋引擎之頻寬以及降低它的功耗。
儘管在中介層結構與製造技術中已有許多的進步，進一步的改良仍然可以被實現，藉以提升中介層之製程以及這種製程所產生之結構。
根據本發明之一方面係提供用於製造一中介層之一方法。根據如此之一方面，一導電層係可透過接觸一複製體而形成，使得該導電層之一表面之一形狀與該複製體之該接觸部分之一形狀一致。該導電層係可具有一基部，並且可以具有複數個突出該基部之導電柱。該導電柱之每一個係可具有對立於該基部之一柱端。一介電層係可被形成。該介電層係可覆蓋該基部。該介電層係可分離該柱體中彼此相鄰之柱體。該導電層之一部分可能會被移除，藉以絕緣至少一柱體與至少另一柱體。該導電層之一剩餘部分可以形成至少一通孔。在一些配置中，該柱體可能會形成通孔。
在某些方面，一種子塗層係可在形成該導電層之過程中鍍於該複製體上。該種子塗層之施鍍係可透過一無電鍍處理執行。
在某些方面，一阻障層與一無電鍍粘合層中之一個或兩個係可在形成該導電層之前形成至該複製體上。
在某些方面，一種子塗層係可在形成該導電層之過程中形成至該複製體上。在某些情況中，一導電材料係可形成在該種子塗層上。在某些情況中，該導電材料係可透過一電解電鍍處理形成在該種子塗層上。
在某些情況中，該電解電鍍係可以介於2μm/min與10μm/min範圍之間之速率進行。
在某些方面，該介電層可以是一永久性的光阻塗層、一模具、層壓以及一保護膜塗層之中其中一種。
在某些方面，該介電層係可為一保護膜塗層。在某些情況中，一熱傳導層係可形成在該保護膜塗層上。在某些方面中，該熱傳導層係可為一模具矩陣。
在某些方面，該柱端係可顯露出來，藉以與其電性連接。
在某些方面，覆蓋該導電層之該介電層中至少一些部分可以被平坦化，藉以形成該介電層之一平坦表面。在某些方面，該介電層係可被平坦化，藉以顯露該柱端，與其電性連接。在某些方面，該介電層係可被平坦化，藉以移除不需要的材料。
在某些方面，該介電層之平坦化係可透過研磨方式進行。
在某些方面，係可形成該介電層以覆蓋該導電層之複數個導電柱中至少若干個。在某些情況中，該介電層之部分係可被減薄，藉以移除不需要的材料。在某些方面中，該介電層係可以減薄，藉以顯露至少一些導電柱之柱端。
在某些方面，該導體柱之一部分係可被移除，藉以在該導電柱中顯露出一空隙。在一些這樣的方面，該空隙係可被填充，藉以提供該導電柱剛性。
在某些方面，一導電塗層係可形成在該介電層之至少一部分上。在某些情況中，該導電塗層係可至少電性互連該複數個導電柱之至少若干個之柱端。
在某些方面，該複數個導體柱之一個或多個之該柱端係可在該介電層之一頂面上。在某些情況中，該導電塗層係可物理連接至該柱端。
在某些方面，該導電塗層係可被蝕刻，藉以形成該導電塗層之 蝕刻部位。在某些情況中，該導電塗層之該蝕刻部位中至少若干個可以不經由該導電塗層電性連接，並且可以完全不被電性連接。在某些方面中，至少一個第一接合元件可以形成在該導電塗層上。在某些情況中，該一個或多個第一接合元件和該導電塗層係可電性連接。
在某些方面，一重佈結構係可形成在該介電層之至少一部分上。在某些情況中，該重佈結構係可具有一預定樣式之跡線，並且可能有一重佈介電結構在該重佈結構之一頂面上，藉以電性連接該導電層。在一些這樣的方面，一導電元件係可選擇性地通過該重佈結構中之一空隙。在某些情況中，該導電元件係可通過該重佈結構之該頂面。
在某些方面，一第一導電塗層係可形成在該導電層之該導體柱之至少一部分上。在某些情況中，一第二導電塗層係可形成在該導電層之該基底上。在某些情況中，該第一和第二導電塗層係可經由該導電層電性耦合。
在某些情況中，該第一和第二導電塗層係可被蝕刻，藉以形成該第一和第二導電塗層各自之蝕刻部位。在某些情況中，該第一導電塗層之該蝕刻部位中至少若干個係可不經由該第一導電塗層電性連接。在某些情況中，該第二導電塗層之該蝕刻部位中至少若干個可以不經由該第二導電塗層電性連接。在某些方面中，至少一個第一接合元件係可形成在該第一導電塗層之該一個或多個並未電性連接至該第一導電塗層其餘部分之蝕刻部位中之對應一個上。在一些這樣的方面，如此的第一接合元件係可電性連接該第一導電塗層。在某些方面中，至少一個第二接合元件係可形成在該第二導電塗層之該一個或多個並未電性連接至 該第二導電塗層其餘部分之蝕刻部位中之對應一個上。在一些這樣的方面，如此的第二接合元件係可電性連接該第二導電塗層。在某些情況中，該第一接合元件中之一個或多個係可連接該第二接合元件中之一個或多個。
在某些情況中，至少一個第一微電子元件係可附著至該第一接合元件中至少若干個。在某些情況中，至少一個第二微電子元件係可附著至該第二接合元件中至少若干個。在某些情況中，至少該第一微電子元件和至少該第二微電子元件可以經由該導電層電性連接。
在某些方面，複數個該第二接合元件係可被形成，並且該一個或多個第一接合元件係可電性連接至少於全部之該複數個第二接合元件。在某些方面，複數個該第一接合元件係可被形成，並且該一個或多個第二接合元件係可電性連接至少於全部之該複數個第一接合元件。
在某些方面，該導電層之該基底係可在移除該導電層之一部分之步驟中被切斷。在某些情況中，該基底係可被切斷，藉以形成該導電層之隔離基底端部。在某些方面，該導電柱之該柱端係可相對於該基底端部。在某些方面，該導電層之該基底係可經由蝕刻或是其它這種樣式之處理而被切斷。
在某些情況中，第一接合元件係可形成在該導電層之該柱端上。在某些情況中，該第一接合元件與該導電層係可電性連接。在某些情況中，第二接合元件係可形成在該導電層之該基底端部上。在某些情況中，該第二接合元件與該導電層係可電性連接。在某些情況中，至少一個第一微電子元件係可附著至該第一接合元件中至少若干個。在某些 情況中，至少一個第二微電子元件係可附著至該第二接合元件中至少若干個。在某些情況中，該一個或多個第一微電子元件中之該至少一個與該一個或多個第二微電子元件中之至少一個係可經由該導電層電性連接。
在某些方面，一第一微電子元件係可經由至少一個隔離導電柱電性耦合一第二微電子元件。
在某些方面，一支撐層係可附接至該複製體。在某些情況中，該支撐層係可在至少一個處理步驟中提供該複製體支撐。
在某些情況中，該支撐層與複製體係可被移除，藉以顯露該導電層之該基底。在某些情況中，一第一導電塗層係可形成在該介電層之該導體柱之至少一部分上。在某些情況中，一第二導電塗層係可形成在該導電層之該基底上。在某些情況中，該第一和第二導電塗層係可經由該導電層電性連接。
在某些方面，一第二導電層係可透過接觸該複製體而形成，使得該第二導電層之一表面之一形狀與該複製體之該接觸部分之一形狀一致。該第二導電層係可具有一第二基部，並且可以具有複數個突出該第二基部之第二導電柱。該第二導電柱之每一個係可具有對立於該第二基部之一第二柱端。該第二導電層係可接觸該複製體之相對於該導電層之一側面。在某些情況中，該支撐層係可從該複製體移除。在某些情況中，一第一導電塗層係可形成在該導電層之該導體柱之至少一部分上。在某些情況中，一第二導電塗層係可形成在該導電層之該基底上。在某些情況中，該第一和第二導電塗層係可經由該導電層電性連接。
在某些方面，第一和第二重佈結構係可形成在該介電層相反朝向之表面。在某些情況中，該第一和第二重佈結構係可在各自之重佈結構之頂側和底側擁有各自之預定樣式跡線及重佈介電層。在某些情況中，該第一和第二重佈層之該跡線係可電性藉合至該導電層。
在某些情況中，該介電層係可為一保護膜塗層。在某些情況中，一導熱模具矩陣係可形成在該保護膜塗層上。在一些這樣的方面，該導熱模具矩陣係可完全填充由該介電層與該第一和第二重佈層所限定之一空間。
在某些方面，第一接合元件係可形成在該第一重佈結構上。在某些情況中，該第一接合元件與該導電層係可電性連接。在某些方面，第二接合元件係可形成在該第二重佈結構上。在某些情況中，該第二接合元件與該導電層係可電性連接。在某些情況中，至少一個第一微電子元件係可附著至該第一接合元件中至少若干個。在某些情況中，至少一個第二微電子元件係可附著至該第二接合元件中至少若干個。在某些情況中，該一個或多個第一微電子元件中至少若干個與該一個或多個第二微電子元件中至少若干個係可經由該導電層電性連接。
在某些方面，至少一個第一接合元件係可形成在該導電柱中至少對應之一個之柱端上。在某些情況中，該一個或多個第一接合元件與該對應之導電柱係可電性連接。
在某些方面，該第一和第二接合元件中至少一個或兩者係可為一焊球。
在某些方面，至少一個第一微電子元件之一第一表面係可附著 至該第一接合元件中之一個或多個。在某些情況中，該第一微電子元件係可電性連接至如此之第一接合元件。
在某些方面，該一個或多個第一微電子元件之中之任何一個係可為一半導體晶片。
在某些方面，該一個或多個第一微電子元件之一第二表面係可附著至一支撐元件。在某些情況中，該導電層之該基底係可在移除該導電材料之過程中被切斷。在某些情況中，該基底係可被切斷，藉以形成該導電層之隔離基底端部。在某些情況中，該導電柱之該柱端係可相對於該基底端部。
在某些方面，一種子塗層係可在形成該導電層之前被形成。在某些情況中，一模具介電層係可在形成該介電層之前被形成在該種子塗層上。在某些情況中，該模具介電層係可包括通過這種層之複數個孔。在某些情況中，於形成該導電層之前，在該介電層之該複數個孔中對應於孔之複數個延伸部係可被形成。在某些方面，於形成該導電層之前，該模具介電層係可從該種子塗層移除，藉以形成一模具。在某些情況中，該模具係可包括該延伸部。在某些情況中，於形成該導電層之前，該複製體係可形成在該模具之該延伸部上。
在某些情況中，該複製體係可從該模具中移除。在某些情況中，於從該模具中移除該複製體之步驟後，該第一微電子元件中之一個或多個之該第二表面係可維持附著至該支撐元件。
在某些方面，該第二接合元件係可形成在該基底端部中至少若干個上。在某些情況中，至少一個第二微電子元件係可附著至該第二接 合元件中之至少一個。
在某些方面，該導電柱係可形成為成對的集合，使得一成對集合中之柱端之間之距離係短於一成對集合中每一個柱端與任何其它相鄰之一成對集合中之柱端之間之距離。在一些其它的排列中，也可以形成其它種配置之導電柱。
在某些方面，一種子塗層係可在形成該導電層之前形成至一基板上。在某些情況中，一模具介電層係可形成在該種子塗層上。在某些情況中，該模具介電層係可包括在這種層中之複數個孔。在某些情況中，於該形成該導電層之步驟前，在該模具介電層之該複數個孔中對應於孔之複數個延伸部係可被形成。在某些情況中，於該形成該導電層之步驟前，該模具介電層係可從該種子塗層移除，藉以形成一模具。在某些情況中，該模具係可包括該延伸部。在某些情況中，於該形成該導電層之步驟前，該複製體係可形成在該模具之該延伸部上。
在某些情況中，該延伸部係可為導電性的。在某些情況中，該導電延伸部係可在形成該導電延伸部之過程中至少電性連接該種子塗層。
在某些方面，該延伸部係可被填充至相對於該種子塗層之該模具介電層之一端部之水平以下。
在某些方面，該延伸部中任何一個係可被拋光，藉以在該延伸部上形成一錐形側表面。在某些情況中，這樣的延伸部之該側表面係可從該種子塗層延展。在某些情況中，該延伸部係可透過電拋光進行拋光。在某些情況中，於被拋光之後，該延伸部之該側表面係可具有小於 垂直角度5度之一錐度，其係於從縱向軸線放射狀地延伸並穿過每一個該對應延伸部之平面中。
在某些方面，該複製體係可符合該模具，使得該複製體具有從該複製體之一複製體基底延伸之複製體延伸部。
在某些方面，該複製體係可從該模具中移除。
在某些方面，一塗層係可施加至該延伸部，用以減少執行該從該模具移除該複製體之步驟所需之力。在某些情況中，該塗層係可為一脫模劑。
在某些方面，該複製體係可透過保護膜塗層被形成。在某些方面，該複製體係可透過吹塑成型被形成。
參照本案較佳實施例，用於製造一中介層之一方法係被提供。參照這樣的一個方面中，一複製體係可被提供。一導電層係可透過接觸一複製體而形成，使得該導電層之一表面之一形狀與該複製體之該接觸部分之一形狀一致。該導電層係可形成為具有複數個導電柱。該導電柱之每一個係可形成為具有頂部和底部端部以及介於該頂部和底部端部之間之側表面。一介電層係可分離該導電柱中彼此相鄰之導電柱。該導電柱係可用於形成彼此隔離之通孔。
在某些情況中，一種子塗層係可形成在一基板上，以提供該複製體。在某些情況中，一模具介電層係可形成在該種子塗層上，以提供該複製體。在某些情況中，該模具介電層係可形成為具有穿過這樣的層之複數個孔，以提供該複製體。在某些情況中，複數個導電延伸部係可被形成在該第一介電層之該複數個孔之對應孔內，以提供該複製體。在 某些情況中，該導電延伸部係可至少電性連接該種子塗層，以提供該複製體。在某些情況中，該模具介電層係可從該種子塗層中移除，藉以形成一主部，以提供該複製體。在這樣的一些方面中，該主部係可包括該導電延伸部，以提供該複製體。在這樣的一些方面中，該複製體係可形成在該主部之該導電延伸部上，以提供該複製體。
在某些情況中，該複製體係可從該主部移除。
在某些方面，分離該彼此相鄰柱體之該介電層之該部分係可被平坦化，藉以形成該介電層之一平坦表面。在某些情況中，該導電塗層之一第一層係可形成在該介電層之至少這種部分上。
在某些方面，分離該彼此相鄰柱體之該介電層之該部分係可被平坦化，藉以形成該介電層之一平坦表面。在某些情況中，一重佈結構係可形成在該介電層之至少一部分上。在某些情況中，該重佈結構係可形成為具有在一重佈介電結構中之一預定樣式之跡線。
10‧‧‧基板
12‧‧‧種子塗層
14‧‧‧模具介電層
15‧‧‧盲孔
16‧‧‧模具鍍層
18‧‧‧模具延伸部
100‧‧‧微電子組件
150‧‧‧中介層
21‧‧‧複製體
23‧‧‧複製體基底
27‧‧‧複製體延伸部
28‧‧‧反覆種子塗層
29‧‧‧種子塗層基底
30‧‧‧種子塗層柱
31‧‧‧導電層
32‧‧‧空隙
33‧‧‧導電基底
34‧‧‧導電基底端部
37‧‧‧導電柱
38‧‧‧柱端
39‧‧‧通孔
40‧‧‧支撐層
45‧‧‧介電層
47‧‧‧介電層
48‧‧‧介電塗層
49‧‧‧導電矩陣
5‧‧‧模具
50‧‧‧中介層
55‧‧‧導電塗層
60‧‧‧重佈層
65‧‧‧重佈層
71‧‧‧接合元件
72‧‧‧接合元件
82‧‧‧微電子元件
86‧‧‧微電子元件
87‧‧‧微電子元件
圖1為本案較佳實施例之說明一模具之一製造過程之一步驟之剖面示意圖。
圖2為本案較佳實施例之說明於圖1中該正在製造之模具之該製造過程中之一額外步驟之剖面示意圖。
圖3為本案較佳實施例之說明一中介層之一製造過程之一步驟之剖面示意圖，係使用圖1中該正在製造之模具。
圖4為本案較佳實施例之說明一中介層之一製造過程之一步驟之剖面示意圖。
圖5為本案較佳實施例之說明於圖4中正在製造之一中介層之一製造過程中之一額外步驟之剖面示意圖。
圖6為本案較佳實施例之說明一中介層之一製造過程之一步驟之剖面示意圖。
圖7為本案較佳實施例之說明製造一中介層之剖面示意圖。
圖8為本案較佳實施例之說明一微電子組件之一製造過程之一步驟之剖面示意圖，該微電子組件係透過圖4中該正在製造之一中介層之一製造過程之該步驟所製造。
圖9為本案較佳實施例之說明於圖9中該正在製造之微電子組件之該製造過程中之一額外步驟之剖面示意圖。
圖10為本案較佳實施例之說明一微電子組件之一製造過程之一步驟之剖面示意圖，該微電子組件係透過圖4中該正在製造之一中介層之一製造過程之該步驟所製造。
本文所述之部件，如中介層、基板、電路板、微電子元件以及類似物係可具有介電結構，於一些配置中，於其外部表面上。因此，如本案中所使用的，一導電元件係“在”一部件之介電結構之一表面上之一描述，係指，當該部件並未與任何其它元件組合時，該導電元件是可以與從該部件外部於一垂直於該部件之該表面之一方向朝向該部件之 該表面移動之一理論點接觸。因此，在一部件之一表面上之一終端或其它導電元件係可從這樣的表面突出；係可與這樣的表面齊平；或者係可相對凹進這樣的表面於該組件中之一洞或是凹處內。
現在轉至示意圖，其中相似的數字參考標號係用來表示相似的特徵，圖1為本案較佳實施例之一模具5示意圖。如這個例子中所示，該模具5係可透過沿一基板10之一表面施加一種子塗層12之方式形成。在一些配置中，該基板10係可為一矽晶圓、一玻璃板、一玻璃陶瓷板，或是其它已知之介電材料，及類似物。一模具介電層14，其係可為一光阻層，係可以一期望之樣式置於該種子塗層12之一表面上之各個位置，藉以定義出在該模具介電層14中之盲孔15。在一些配置中，該模具介電層14係可透過蝕刻、剝蝕或是其它已知工藝來形成樣式。在所示之例子中，該種子塗層12係可為導電性的，使得該盲孔15可以被一導電模具鍍層16所填充，如透過本領域之普通技術人員熟知之一電解電鍍處理。該模具鍍層16係可由鎳和鎳合金，如鎳鎢及其合金所製成，但不限於此。
參照圖1和2所示，接著係可移除該模具介電層14，並且可以清理該模具鍍層16，留下模具延伸部18及該模具種子塗層12之顯露區域。當使用一電解電鍍處理後，該模具種子塗層12係可與該模具延伸部18形成一強鍵合，使得該模具5可以用來作為一主模，藉以形成複數個複製體，其係轉而可以用來形成一中介層之通孔，如本案進一步所描述之內容。在一些配置中，係可給定該模具介電層14一輕微錐度，藉以形成具一類似圓錐狀或者其它所需形狀之該模具延伸部18。這樣 的形狀通常可以相對於該模具介電層14呈凸面，藉以令該模具介電層14從該模具塗層12之移除更為容易。在一些配置中，該模具5之該模具延伸部18係可為電拋光，其係可用以清理或是進一步清理該模具延伸部18，並且其係可用以塑形或是進一步塑形該模具延伸部18，例如藉以提供一光滑錐體，如圖2所示。該延伸部18最好可以具有小於垂直角度5度之一錐度，介於1度至2度的範圍內會更好，其係於從縱向軸線放射狀地延伸並穿過該對應延伸部每一個之平面中。
如圖2進一步所示，根據本案另一較佳實施例，一複製體21係可形成在該模具延伸部18和該模具種子塗層12之該顯露區域上。如圖所示，該複製體21係可包括一複製體基底23，其係符合於該模具種子塗層12之該顯露區域。該複製體21更可以包括複製體延伸部27，其係符合於該模具延伸部18。該複製體21係可為模具或吹塑成型之一保護膜塗層，其係可由例如但不限於聚醯亞胺、聚對二甲苯、玻璃、矽玻璃聚合物、模壓化合物、B階段材料等類似材料所製成。
現在參照圖3和4所示實施例中之配置，一反覆種子塗層28係可施加至該複製體21上，使得它可以符合該複製體21之形狀，並且可以將其完全覆蓋。於符合該複製體21之該形狀中，該反覆種子塗層28係可包括一種子塗層基底29以及從其延伸之一種子塗層柱30。該反覆種子塗層28，係可由銅、銅合金、鎳、鎳合金、金、金合金、鋁、鋁合金等類似材料所製成，但不限於此，係可透過無電鍍或是其它可以將一導電材料塗佈至一介電材料之熟知方法所形成，如濺射。該反覆種子塗層28最好可以具有介於100和2000埃範圍之間之一厚度，介於100 和500埃範圍之間將會更好。
一導電層31係可接著塗佈至該反覆種子塗層28，使它符合該反覆種子塗層28之該形狀，並可以塗佈或完全將其塗佈。於符合該反覆種子塗層28之該形狀中，該導電層31係可包括一導電基底33以及從其延伸之一導電柱37。該導電層31，係可由但不限於銅、鎳、金、鋁、任何銅、鎳、金和鋁之合金所製成，或者，係可透過多層導電材料之電解電鍍形成任何這些材料之一組合，藉以形成該導電層31。尤其，該電解電鍍最好可以以介於0.5μm/min和20μm/min之間之一速率執行，介於1μm/min和10μm/min之間將會更好。該電鍍處理係可重複執行，最好直到該導電層31具有介於2μm和800μm之間範圍內之一厚度，介於5μm和100μm之間範圍內之一厚度將會更好。在一些配置中，當材料之一組合如上所述用於該導電層時，一材料係可用在該第一層或是層集合，藉以作為一障壁層，然後另一材料或是其它的材料可以用在額外的層。
在一些配置中，於塗佈該反覆種子塗層28之前，一表面活化(圖中未示出)，作為一屏障和一黏合層其中一種或是同時兩種，係可塗至該複製體21，使得它可以符合該複製體21之形成，並且可以完全將其塗佈。以這種方式，該反覆種子塗層28和該導電層31之該組合係可從該複製體21移除。該表面活化層係可為一薄層，並且可以由但不限於鎳合金，如鎳鎢、鎳磷，或是鎳硼；鈷合金，如鈷磷、鎢磷；或是這些材料的任何組合所製成。該表面活化層係可透過一無電鍍處理塗佈。這樣的一層最好可以具有介於50和1000埃之間範圍內之一厚度。
如圖4所示之另一種配置，該複製體21係可從該模具5移除。在一些這樣的配置中，於形成該複製體21之前，一脫模劑(圖中未示出)係可施加至該模具5之該模具延伸部18，藉以更為徹底且更為容易地從該模具5分離該複製體21。在一些其它這樣的配置中，該材料係可結合至該模具5，藉以幫助該模具從該複製體膜離。這樣的脫模材料係可為但不限於鎳、聚四氟乙烯(PTFE)，以及這些材料的組合。從模具5移除後，該複製體21係接著被附著至，如透過一光降解性黏合劑，一支撐層40，其係可由如玻璃之透明材料所製成。該導電層31係可接著塗佈至該複製體21，如關於圖3所述。在一些其它的配置中，一第二反覆種子塗層係可塗佈至由該對應之複製體延伸部27之該底面所界定之一個或多個空隙32。該種子塗層係可符合該空隙32之該形狀，如圖4所示。在這樣的配置中，一第二導電層係可沉積至該第二反覆種子塗層上。該第二導電層係可符合該空隙32與該第二反覆種子塗層之該形狀。該第一和第二導電層任何一個皆可先被形成。在形成該第二導電層之一個例子中，該複製體係可放置在及可以附著至一第二支撐層，或是在一些配置中，至該支撐層40，且該複製體延伸部係靠著這樣一支撐部。在這種的一個例子中，該複製體係可保留一部分該最終組件，如一中介層或是微電子組件。
現在參照圖5和6，在一個實施例中，於形成過程中之結構中，如本文進一步所討論之內容，其係可用於形成一中介層，一介電層係可塗佈至該導電層31。如這些各實施例中所示，該導電層31係可被塗佈至一複製體21，其係可被附著至一支撐層40。如圖所示，該相對之介 電質層45、47係可被塗佈，使其可以充份塗佈並且可以符合該導電層31之該形狀。該介電層45、47係可由但不限於一光阻塗層、一模具材料、層壓等類似材料所製成。尤其，圖5之例子係示意該介電層45為一永久性光阻塗層，插入在該導電柱37之間，並覆蓋該導電層31之該導電基底33。圖6之例子示意該介電層47為一模具矩陣，係具相似於該導電層31之一金屬之一熱膨脹係數，藉以降低該介電層47從該導電層31分離之可能性。
在一些配置中，於沉積該介電層45、47至該導電層上31之前，一黏合層係可置於該導電層31上，藉以幫助該介電層45、47與該導電層31之接合。這樣的一黏合層係可由但不限於氮化矽，或是一鎳合金，例如但不限於鎳鎢，所製成，其中這些金屬係可透過電解或是無電解電鍍處理來沉積。
如圖5和6中進一步所示，該介電層45、47中至少一部分係可被平坦化，藉以形成該介電層45、47之一平坦表面，其係相對於該介電層45、47接觸該導電層31之該導電基底33之一表面。該介電層45、47之平坦化係可透過但不限於研磨，如可透過一端銑刀、化學機械研磨(CMP)、光阻回蝕(REB)、雷射剝蝕等類似方式進行。如圖5和圖6各圖所示，該介電層45、47最好可以被平坦化至該導電層31之該柱端38剛顯露出之一深度。在一些其它的配置中，該介電層45、47係可被平坦化至一深度，使得穿過一對應導電柱37之該柱端38中至少一個之一孔能夠被形成。在這樣的配置中，任何這種穿過該一個或多個柱端38以及任何具有這樣的孔之該導電柱37之底側所界定之對應空隙之孔 係可填充一金屬或是聚合材料，藉以提供剛性及剛度其中之一或兩著至該被填充的導電柱。
如圖5所示，在一些配置中，一導電塗層55係可塗佈在該導電層31之至少若干個該顯露柱端38上，使得該導電塗層55可以物理性地連接該導電層31。該導電塗層55係可由導電材料所製成，例如但不限於銅、銅合金、鎳、鎳合金，以及銅或銅合金任一個與鈦鎢合金之組合。以這種方式，該導電塗層55係可電性連接該導電層31。如圖5進一步所示，該導電塗層55係可包括一系列連接該導電層31之對應柱端38之區段。該導電塗層55之該區段係可延伸至遠離該柱端38之一距離，其係可作為接點，於平行於該介電層45之該平坦化表面之一方向上，使得該導電塗層55的作用為提供允許遠離該柱端38之連接之跡線。這樣的配置係描述在美國專利申請第13/795,756號(“該‘756申請”)，其全部內容係通過引用併入本文作為參考。接合元件71，其係可為焊球，係可塗佈至該導電塗層55之該區段，藉以提供連接至如中介層、基板、電路板、微電子元件等類似部件，如本文進一步所描述之內容，以及該’756申請中更為充份之描述。
在一些配置中，該導電塗層55係可塗佈至該介電層45之該平坦化表面之至少一部分上。在一些這樣的配置中，該導電塗層55係可被塗佈，作為同時覆蓋該導電層31之該顯露柱端38以及該介電層45之一層。在一些配置中，該導電塗層55之若干部分，尤其是如圖所示介於該柱端38之間之被選擇部分，係可被移除，例如透過但不限於蝕刻，藉以令相鄰導電柱37之該所選擇柱端38彼此電性隔離。在一些配 置中，於移除部分該導電塗層55之過程中，也可以將不想要的介電材料45移除。
如圖6所示，在一個實施例中，一第一重佈結構60係可形成在由該平坦化介電層47和該導電層31之該顯露柱端38所界定之該表面上。該重佈結構60係可為類似於該’756申請中所描述之一結構配置。在這種方式中，該重佈結構60係可包括一個或多個重佈介電層以及在平行於該平坦化介電層47之一方向上延伸之於其中之跡線(圖中未示出)，其中該跡線係可透過延伸通過該一個或多個重佈介電層之通孔內部地電性連接。如圖所示，該第一重佈層60係可電性互連至少若干個該顯露之柱端38至該接合元件71，藉以提供上述關於該導電塗層55所描述以及如該’756申請中更為充份描述之該連接。
現在參照圖7，根據一實施例，一中介層50係可包括圖6中所示例子之每個特徵，某些例外以及額外施行的處理步驟係如本文進一步所述。尤其，在圖7之例子中，一介電塗層48，其係可為一保護膜塗層，係可塗佈至一導電層，如圖5和6中所示之該導電層31。該介電塗層48係可由但不限於碳化矽、氮化矽、聚醯亞胺所製成。該介電塗層48最好具有介於0.1μm和2μm之間範圍內之一厚度，介於0.2μm和1μm之間範圍內將會更好。雖然圖中未示出，但該介電塗層48最好可以被塗佈，在該導電層覆蓋一預製結構時，例如但不限於一複製體，如該複製體21，其係可附著至一支撐層，如該支撐層40，(參照圖4)，一模具，如該模具5，等等。在一些配置中，該介電塗層48係可被塗佈，使得它可以符合該底層導電層之形狀，並且可以將其完全塗佈。在其它 的配置中，該介電塗層48係可只塗佈至該導電柱47上，使得該導電柱37能在該介電層48之沉積後顯露。在這種方式中，如圖7進一步所示，一導電矩陣49係可塗佈至該介電塗層48上。該導電矩陣49係可由一聚醯亞胺模具矩陣所製成。在一些配置中，該導電矩陣49係可含有熱傳導性微粒或是微粒薄片。在一些這樣的配置中，該微粒或是薄片，係可由但不限於碳或其它具有良好熱傳導或是分散性之聚合物、鋁、或是其它具有良好熱傳導或是分散性之金屬微粒或是薄片所製成。該導電矩陣49最好具有介於10μm至500μm之間範圍內之一厚度，介於10μm至200μm之間範圍內將會更好。透過該介電塗層48之使用，如此之一結構係提供了良好的導熱性，同時避免介於該導電矩陣49和一導電層之間之導電性。
在一些配置中，一保護膜塗層係被塗佈，該分離的導電層和該保護膜塗層48之組合係可從該預製結構中移除。在一些這樣的配置中，該導電層31係可接著被切割分隔在該導電柱37之間，例如但不限於透過通過該導電基底蝕刻之方式，如於一樣式形成步驟中之該導電基底33(參照圖5所示之例子)，藉以形成導電基底端部34，並隔離該導電柱37，形成通孔39，如圖7所示，以及如圖9本文進一步所討論之最佳示意。在這樣的方式中，根據一實施例之中介層50係可被提供，其中該中介層係具相反朝向之主要表面。在一些這樣的配置中，該第一重佈結構60係可覆蓋該主要表面之其中一個，且一第二重佈結構65係可覆蓋其它之該主要表面，如在’765申請中更為充份之進一步描述。如圖7進一步所示，該接合元件71係可沉積至該第一重佈層60之預定位 置，藉以與其它部件互連，如本文前述之元件。此外，接合元件72，係可為焊球，可以沉積至該第二重佈層65之預定位置上，藉以與更多其它部件互連，如本文中進一步之例子以及該’756申請中更為充份之描述。因此，通過該中介層50，與該第一重佈層60互連之部件係可電性互連與該第二重佈層65互連之部件。
如圖8所示，於根據一實施例形成一中介層中，一微元件82係可物理性且電性連接至複數個接合元件71。如此例所示，該接合元件71係可接合至至少若干個透過本文先前關於圖3和圖4所描述之處理所形成之顯露的柱端38。雖然圖8示意該微電子元件82係連接至該接合元件71，而該導電層31係覆蓋該複製體21，且於其中該複製體21係覆蓋該模具5，但這樣的一連接係可在該導電層31覆蓋任何堅固支撐部時被製成，如該複製體21覆蓋該支撐層40，如圖4例子中所描述。
圖9顯示了圖8所示結構之進一步處理示意圖。為了形成這樣的結構，該導電層31係可從該複製體21移除。該導電層31之組件，該接合元件71以及該微電子元件82係可被翻轉，且該微電子元件82係可依附至一支撐元件140，藉以在進一步處理期間提供剛性。一導電層之該導電基底33係可接著被圖樣化，如透過但不限於蝕刻，藉以形成該通孔39及一中介層150。接合元件72係可接著沉積至至少若干個該基底端部34上，使得第二和第三微電子元件86、87係可被附接並電性互連，藉以形成一微電子組件100。以此方式，該第一微電子元件82係可與該第二和第三微電子元件兩者電性互連。
在另一種配置中，如圖10所示，在一些配置中，於沉積該接合 元件71於該顯露柱端38之前，該重佈層60係可被形成，藉以覆蓋該中介層之一主要表面及該顯露柱端38。如圖進一步所示，在一些配置中，於沉積該接合元件72於該基底端部34之前，該重佈層65係可被形成，藉以覆蓋該中介層150之一主要表面及該基底端部34。該微電子元件82、86和87係可接著附接至該對應之接合元件71、72，如以上關於圖9所述。在這種方式中，該第一微電子元件82係可與該第二和第三微電子元件兩者電性互連，其中該微電子元件每個之接點係可從位於該柱端38和該基底端部34之該中介層之該接點橫向偏移，如該’756申請中更為充份之進一步描述。
應當理解，本案所闡述之內容，包括上述列舉之該特定特徵之所有可能組合，無論是否在本文中具體公開。例如，其中一特定特徵係揭露於一特定方面、配置、結構或是實施例或是一特定主張之背景條件下，該特徵在本案中一般而言也可以被使用至寬廣的可能性上，與其它特定方面、配置、結構及本案之實施例之背景條件結合。
此外，雖然本案在文中的描述是針對特定的實施例，但是這些實例施應被理解僅作為說明本案之原理及應用。因此，應當理解的是，許多的修改，包括改變本案所述之各種特徵之尺寸大小，可以被產生來作為說明性之實施例，並且其它的配置在不脫離本案之精神與範圍內也可以被設計。以此觀點，除了列於以下專利範圍請求項之那些特定特徵之外，本發明包括更多額外的特徵。此外，前述之公開內容應視為說明用途，而不是作為如本案由下面提出之請求項所限定之限制。
10‧‧‧基板
12‧‧‧種子塗層
14‧‧‧模具介電層
15‧‧‧盲孔
16‧‧‧模具鍍層

Claims (33)

  1. 一種製造一中介層之方法，包括下列步驟：形成接觸一複製體之一導電層，使得該導電層之一表面之一形狀與該複製體之該接觸部分之一形狀一致，該導電層係具一基部以及突出該基部之複數個導電柱，每個導電柱係具對立於該基部之一柱端；形成一介電層，係覆蓋該基部，並分離該柱體中彼此相鄰之柱體；以及移除該導電層之一部分，藉以絕緣至少一柱體與至少另一柱體，該導電層之一剩餘部分係形成至少一通孔。
  2. 如申請專利範圍第1項所述之製造一中介層之方法，其中形成該導電層之步驟係包括無電鍍一種子塗層至該複製體之步驟。
  3. 如申請專利範圍第2項所述之製造一中介層之方法，其中於該形成該導電層之步驟之前，更包括形成一阻障層和一無電鍍粘合層中之一個或兩者至該複製體上。
  4. 如申請專利範圍第1項所述之製造一中介層之方法，其中形成該導電層之步驟係包括下列步驟：形成一種子塗層至該複製體上；以及電解電鍍一導電材料至該種子塗層上。
  5. 如申請專利範圍第1項所述之製造一中介層之方法，其中該介電層係為一永久性的光阻塗層、一模具、層壓以及一保護膜塗層之中其中一種。
  6. 如申請專利範圍第1項所述之製造一中介層之方法，其中該介電層係為一保護膜塗層，且一熱傳導層係形成在該保護膜塗層上。
  7. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括顯露該柱端，藉以與其電性連接之步驟。
  8. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括平坦化覆蓋該導電層之該介電層中至少若干部分之步驟，藉以形成該介電層之一平坦表面，並且顯露該柱端，藉以與其電性連接。
  9. 如申請專利範圍第8項所述之製造一中介層之方法，其中該平坦化之步驟係透過研磨方式進行。
  10. 如申請專利範圍第1項所述之製造一中介層之方法，其中該介電層之形成可覆蓋該導電層之複數個導電柱中至少若干個，該方法更包括薄化部分該介電層之步驟，藉以移除不需要的材料以及顯露至少若干個該導電柱之該柱端。
  11. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括下列步 驟：移除該導體柱之一部分，藉以在該導電柱中顯露出一空隙；以及填充該空隙，藉以提供該導電柱剛性。
  12. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括形成一導電塗層至該介電層之至少一部分上之步驟，該導電塗層係至少電性互連該複數個導電柱之至少若干個之該柱端。
  13. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括形成一重佈結構至該介電層之至少一部分上之步驟，該重佈結構係具一預定樣式之跡線，以及一重佈介電結構於該重佈結構之一頂面上，藉以電性互連該導電層。
  14. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括下列步驟：形成一第一導電塗層至該導電層之該導體柱之至少一部分上；以及形成一第二導電塗層至該導電層之該基底上，其中該第一和第二導電塗層係經由該導電層電性耦合。
  15. 如申請專利範圍第1項所述之製造一中介層之方法，其中該移除該導電層之一部分之步驟係包括加工該導電層之該基底，藉以形成該導電層之隔離基底端部，該導電柱之該柱端係相對於該基底端部。
  16. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括經由至少一個隔離導電柱，電性耦合一第一微電子元件至一第二微電子元件之步驟。
  17. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括附接一支撐層至該複製體之步驟，藉以在至少一個處理步驟中提供該複製體支撐。
  18. 如申請專利範圍第17項所述之製造一中介層之方法，其中更包括下列步驟：形成接觸該複製體之一第二導電層，使得該第二導電層之一表面之一形狀與該複製體之該接觸部分之一形狀一致，該第二導電層係具一第二基部，以及突出該第二基部之複數個第二導電柱，每個第二導電柱係具對立於該第二基部之一第二柱端，該第二導電層係接觸該複製體之相對於該導電層之一側面；從該支撐層移除該複製體；形成一第一導電塗層於該導電層之該導體柱之至少一部分上；以及形成一第二導電塗層至該導電層之該基底上，其中該第一和第二導電塗層係經由該導電層電性連接。
  19. 如申請專利範圍第17項所述之製造一中介層之方法，其中更包括下列步驟： 移除該支撐層與該複製體，藉以顯露該導電層之該基底；形成一第一導電塗層至該導電層之該導體柱之至少一部分上；以及形成一第二導電塗層至該導電層之該基底上，其中該第一和第二導電塗層係經由該導電層電性連接。
  20. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括形成第一和第二重佈結構於該介電層之上下表面之步驟，該第一和第二重佈結構係具各自之預定樣式跡線及重佈介電層於各自之頂側和底側，該第一和第二重佈層之該跡線係電性藕合至該導電層。
  21. 如申請專利範圍第1項所述之製造一中介層之方法，其中更包括下列步驟：形成至少一個第一接合元件於至少一個對應之該導電柱之柱端上，其中該至少一個第一接合元件與該至少一個對應之該導電柱係電性連接；附接至少一個第一微電子元件之一第一表面至該至少一個第一接合元件，該第一微電子元件係電性連接至該至少一個第一接合元件；以及附接該至少一個第一微電子元件之一第二表面至一支撐元件。
  22. 如申請專利範圍第21項所述之製造一中介層之方法，其中更包括從該模具移除該複製體之步驟，其中從該模具移除該複製體之步驟後，該至少一個第一微電子元件之該第二表面係可維持附接至該支撐元件。
  23. 如申請專利範圍第1項所述之製造一中介層之方法，其中於該形成該導電層之步驟前，更包括下列步驟：形成一種子塗層至一基板上；形成一模具介電層至該種子塗層上，該模具介電層係包括通過其之複數個孔；形成複數個延伸部於該模具介電層之該複數個孔中對應之孔內；從該種子塗層移除該模具介電層，藉以形成一模具，該模具係包括該延伸部；以及形成該複製體於該模具之該延伸部上。
  24. 如申請專利範圍第23項所述之製造一中介層之方法，其中該延伸部係為導電性的，該導電延伸部係在形成該導電延伸部之過程中至少電性連接該種子塗層。
  25. 如申請專利範圍第23項所述之製造一中介層之方法，其中更包括電拋光該延伸部之步驟，藉以於其上形成一錐形側表面。
  26. 如申請專利範圍第25項所述之製造一中介層之方法，其中於進行該電拋光之步驟後，該延伸部之該側表面之一錐度係小於5度，其係垂直立於平面內，並且每一對應之延伸部係縱向放射狀地延伸。
  27. 如申請專利範圍第23項所述之製造一中介層之方法，其中該複製體係符合該模具，使得該複製體具有從該複製體之一複製體基底延伸之複製體延伸部。
  28. 如申請專利範圍第23項所述之製造一中介層之方法，其中更包括從該模具移除該複製體之步驟。
  29. 一種製造一中介層之方法，包括下列步驟：提供一複製體；形成接觸該複製體之一導電層，使得該導電層之一表面之一形狀與該複製體之該接觸部分之一形狀一致，該導電層係具複數個導電柱，每個導電柱係具頂部、底部端部以及介於其間之側表面；以及形成一介電層，係隔離該導電柱中彼此相鄰之導電柱，該柱體係形成彼此隔離之通孔。
  30. 如申請專利範圍第29項所述之製造一中介層之方法，其中提供該複製體係包括下列步驟：形成一種子塗層至一基板上；形成一模具介電層至該種子塗層上，該模具介電層係包括通過其內之複數個孔；形成複數個導電延伸部於該第一介電層之該複數個孔之對應孔內，該導電延伸部係至少電性連接該種子塗層； 從該種子塗層移除該模具介電層，藉以形成一主部，該主部係包括該導電延伸部；以及形成該複製體於該主部之該導電延伸部上。
  31. 如申請專利範圍第30項所述之製造一中介層之方法，其中更包括從該主部移除該複製體之步驟。
  32. 如申請專利範圍第29項所述之製造一中介層之方法，其中更包括下列步驟：平坦化用以隔離該彼此相鄰柱體之該介電層之該部分，藉以形成該介電層之一平坦表面；以及形成該導電塗層之一第一層至該介電層之至少一部分上。
  33. 如申請專利範圍第29項所述之製造一中介層之方法，其中更包括下列步驟：平坦化用以隔該彼此相鄰柱體之該介電層之該部分，藉以形成該介電層之一平坦表面；以及形成一重佈結構至該介電層之至少一部分上，該重佈結構之一重佈介電結構中係具一預定樣式之跡線。
TW103108844A 2013-03-14 2014-03-12 低成本中介層及其製造方法 TWI571943B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/830,279 US9455162B2 (en) 2013-03-14 2013-03-14 Low cost interposer and method of fabrication

Publications (2)

Publication Number Publication Date
TW201445654A true TW201445654A (zh) 2014-12-01
TWI571943B TWI571943B (zh) 2017-02-21

Family

ID=50732281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108844A TWI571943B (zh) 2013-03-14 2014-03-12 低成本中介層及其製造方法

Country Status (3)

Country Link
US (1) US9455162B2 (zh)
TW (1) TWI571943B (zh)
WO (1) WO2014152781A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575664B (zh) * 2015-02-12 2017-03-21 台灣積體電路製造股份有限公司 封裝結構及其形成方法
TWI821085B (zh) * 2022-12-27 2023-11-01 宸寰科技有限公司 電子元件之中介層製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570385B2 (en) 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
KR102560697B1 (ko) * 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
US11495472B2 (en) * 2020-04-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondutor packages and methods of forming same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690186B2 (en) * 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP4023076B2 (ja) 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US7273812B2 (en) * 2002-05-07 2007-09-25 Microfabrica Inc. Microprobe tips and methods for making
US7688095B2 (en) * 2004-07-30 2010-03-30 International Business Machines Corporation Interposer structures and methods of manufacturing the same
JP4698722B2 (ja) 2007-11-08 2011-06-08 三洋電機株式会社 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器
JP5088620B2 (ja) 2008-03-14 2012-12-05 大日本印刷株式会社 導電性バンプの形成方法
US8399300B2 (en) 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575664B (zh) * 2015-02-12 2017-03-21 台灣積體電路製造股份有限公司 封裝結構及其形成方法
US10032651B2 (en) 2015-02-12 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US10504751B2 (en) 2015-02-12 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
TWI821085B (zh) * 2022-12-27 2023-11-01 宸寰科技有限公司 電子元件之中介層製造方法

Also Published As

Publication number Publication date
WO2014152781A1 (en) 2014-09-25
US20140263582A1 (en) 2014-09-18
US9455162B2 (en) 2016-09-27
TWI571943B (zh) 2017-02-21

Similar Documents

Publication Publication Date Title
JP6321095B2 (ja) 超小型電子ユニット
US11587851B2 (en) Embedded bridge with through-silicon vias
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
TWI446509B (zh) 具有覆蓋通孔之金屬墊之微電子元件
JP5578447B2 (ja) 凹型ソケットを有する環状バイアを備えるダイスタッキング
TWI387052B (zh) 用於形成一穿透一半導體裝置結構之導電通孔之方法，用於製造一半導體裝置結構之方法，半導體裝置結構及電子裝置
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
TWI571943B (zh) 低成本中介層及其製造方法
US11688693B2 (en) Semiconductor packages and method of manufacture
TW201205692A (en) Non-lithographic formation of three-dimensional conductive elements
JP2008078596A (ja) 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体
JP6489460B2 (ja) 超微細ピッチフリップチップバンプを備えた基板
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
JP2013544445A (ja) 段状に形成されたシリコン貫通電極を有する複数の積層能動チップを備えた超小型電子アセンブリ
TW201208133A (en) Methods of forming semiconductor elements using micro-abrasive particle stream
US11935857B2 (en) Surface finishes with low RBTV for fine and mixed bump pitch architectures
TWI753623B (zh) 半導體封裝件及製造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
KR20210018775A (ko) 반도체 디바이스 및 제조 방법
JP2014504451A (ja) ウェハでのコンプライアントな相互接続
CN115799209A (zh) 实现30微米或更低间距emib的新方法
US10643949B2 (en) Component carrier and method for manufacturing the same
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
CN110690164A (zh) 半导体器件及其制作方法
Crawley et al. 3D molecular interconnection technology

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees