JP5088620B2 - 導電性バンプの形成方法 - Google Patents
導電性バンプの形成方法 Download PDFInfo
- Publication number
- JP5088620B2 JP5088620B2 JP2008065493A JP2008065493A JP5088620B2 JP 5088620 B2 JP5088620 B2 JP 5088620B2 JP 2008065493 A JP2008065493 A JP 2008065493A JP 2008065493 A JP2008065493 A JP 2008065493A JP 5088620 B2 JP5088620 B2 JP 5088620B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- substrate
- conductive bump
- bump
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
導電性バンプを形成する基板3(厚み:18μm)の一方の面に、形成する導電性バンプの位置に合わせて微小突起を押圧して貫通させた。貫通させた後の微小突起2の露出部の高さは、80μm程度となった。
貫通させた後、露出した微小突起2を核として、導電性ペースト(導電性材料:銀粉、粘度250Pa・s(25℃))をメタルマスク版(開口部の直径:220μm、版厚:0.2mm、材質:アルミニウム製)を用いたスクリーン印刷法にて導電性バンプ4を形成した。
スクリーン印刷の条件としては、温度20℃、湿度50%の環境下で、硬度80°のウレタン樹脂製のスキージを用いて印刷を行った。
その後、導電性バンプ4を形成した基板3を、微小突起2を有した定盤3から分離し、120℃、3分間の処理にて半硬化させ、その後、160℃、20分間の本硬化処理を行った。
得られた導電性バンプの高さは、180μmであった。
2 微小突起
3 定盤
4 導電性バンプ
Claims (3)
- 基板上に導電性バンプを形成する方法であって、
(イ)導電性バンプを形成する基板の一方の面に、形成する導電性バンプの位置に合わせて微小突起を押圧して貫通させ、前記基板の反対面に前記微小突起の少なくとも一部分を露出させる工程、
(ロ)前記の露出した微小突起部を核として導電性ペーストを塗工する工程、
(ハ)前記の塗工した導電性ペーストを硬化させて導電性バンプを形成する工程、および
(ニ)前記の微小突起を前記の導電性バンプから分離する工程、を含むことを特徴とする、導電性バンプの形成方法。 - 前記(ロ)の前記凸部に導電性ペーストを塗工する工程を、スクリーン版またはメタルマスク版を用いたスクリーン印刷法にて行う、請求項1に記載の導電性バンプの形成方法。
- 前記(ハ)における導電性ペーストの硬化が熱硬化である、請求項1または2に記載の導電性バンプの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065493A JP5088620B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065493A JP5088620B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224448A JP2009224448A (ja) | 2009-10-01 |
JP5088620B2 true JP5088620B2 (ja) | 2012-12-05 |
Family
ID=41240946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008065493A Expired - Fee Related JP5088620B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5088620B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9455162B2 (en) * | 2013-03-14 | 2016-09-27 | Invensas Corporation | Low cost interposer and method of fabrication |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2831970B2 (ja) * | 1996-04-12 | 1998-12-02 | 山一電機株式会社 | 回路基板における層間接続方法 |
JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
JP2003198138A (ja) * | 2001-10-16 | 2003-07-11 | Dt Circuit Technology Co Ltd | プリント配線基板の製造方法 |
-
2008
- 2008-03-14 JP JP2008065493A patent/JP5088620B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224448A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10187997B2 (en) | Method for making contact with a component embedded in a printed circuit board | |
US20140332258A1 (en) | Double-sided printed wiring board and method for producing the same | |
JP5088620B2 (ja) | 導電性バンプの形成方法 | |
JP5088622B2 (ja) | 導電性バンプの形成方法 | |
US9707706B2 (en) | Flexible substrate embedded with wires and method for fabricating the same | |
JP2006086153A (ja) | フレキシブル配線板及びフレキシブル配線板の製造方法 | |
US10049976B2 (en) | Semiconductor substrate and manufacturing method thereof | |
JP2009147080A (ja) | 半導体装置用パッケージおよびその製造方法 | |
TWI376178B (en) | Method for manufacturing printed circuit board | |
JP5088621B2 (ja) | 導電性バンプの形成方法 | |
TWI691244B (zh) | 線路板結構 | |
JP2012169486A (ja) | 基材、配線板、基材の製造方法及び配線板の製造方法 | |
JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
US8927880B2 (en) | Printed circuit board and method for manufacturing the same | |
JP5406241B2 (ja) | 配線板の製造方法 | |
JP2006100703A (ja) | リジッド−フレキシブル基板及びその製造方法 | |
US9370099B2 (en) | Manufacturing method of connector | |
JP2014110401A (ja) | ペーストバンプの形成方法 | |
KR101420088B1 (ko) | 회로기판 제조방법 | |
JP4770679B2 (ja) | 導電性バンプの形成方法 | |
JP2005260012A (ja) | 両面配線基板及び多層配線基板の製造方法 | |
JP2012028462A (ja) | 配線板の製造方法 | |
JP2010087222A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP6550910B2 (ja) | 多層配線構造、多層配線基板及び多層配線構造の製造方法 | |
JP5610039B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |