JP5088621B2 - 導電性バンプの形成方法 - Google Patents
導電性バンプの形成方法 Download PDFInfo
- Publication number
- JP5088621B2 JP5088621B2 JP2008065514A JP2008065514A JP5088621B2 JP 5088621 B2 JP5088621 B2 JP 5088621B2 JP 2008065514 A JP2008065514 A JP 2008065514A JP 2008065514 A JP2008065514 A JP 2008065514A JP 5088621 B2 JP5088621 B2 JP 5088621B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- substrate
- bump
- conductive bump
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
導電性バンプを形成する基板1(厚み:18μm)に、スクリーン印刷法にて導電性バンプ2を事前に形成した(バンプ高さは100μm)。
導電性バンプの形成方法としては、導電性ペースト(導電性材料:銀粉、粘度250Pa・s(25℃))をメタルマスク版(開口部の直径:220μm、版厚:0.2mm、材質:アルミニウム製)を用い、温度20℃、湿度50%の環境下で、硬度80°のウレタン樹脂製のスキージを用いて印刷を行った。
基材1に形成した導電性バンプの反対側から、微小突起3を有した定盤4を押圧することで、基材1を変形させ、導電性バンプの高さを増大させた。導電性バンプの高さは80μm増大し、見かけ高さが180μmとなった。
その後、導電性バンプ2を形成した基板1を、微小突起3を有した定盤4から分離し、120℃、3分間の処理にて半硬化させ、その後、160℃、20分間の本硬化処理を行った。
得られた導電性バンプの高さは、180μmであった。
2 導電性バンプ
3 微小突起
4 定盤
Claims (3)
- 基板上に導電性バンプを形成する方法であって、
(イ)基板上に、導電性ペーストを塗工し、この導電性ペーストを硬化させて導電性バンプを形成する工程、および
(ロ)前記の導電性バンプが形成された基板に、前記導電性バンプの非形成面側から導電性バンプの位置に合わせて微小突起を押圧して、形成した導電性バンプの位置に合わせて前記基板を変形させる工程、を含むことを特徴とする、導電性バンプの形成方法。 - 前記(イ)の基板上に導電性ペーストを塗工する工程を、スクリーン版またはメタルマスク版を用いたスクリーン印刷法にて行う、請求項1に記載の導電性バンプの形成方法。
- 前記(イ)における導電性ペーストの硬化が熱硬化である、請求項1または2に記載の導電性バンプの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065514A JP5088621B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065514A JP5088621B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224451A JP2009224451A (ja) | 2009-10-01 |
JP5088621B2 true JP5088621B2 (ja) | 2012-12-05 |
Family
ID=41240949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008065514A Expired - Fee Related JP5088621B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5088621B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3600317B2 (ja) * | 1995-07-05 | 2004-12-15 | 株式会社東芝 | 多層印刷配線板およびその製造方法 |
JP2831970B2 (ja) * | 1996-04-12 | 1998-12-02 | 山一電機株式会社 | 回路基板における層間接続方法 |
JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
JP2006086153A (ja) * | 2004-09-14 | 2006-03-30 | Sony Chem Corp | フレキシブル配線板及びフレキシブル配線板の製造方法 |
-
2008
- 2008-03-14 JP JP2008065514A patent/JP5088621B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224451A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180310417A1 (en) | Circuit board structure and method for forming the same | |
CN111385970B (zh) | 电路板结构及其制造方法 | |
US8039762B2 (en) | Printed circuit board having a buried solder bump and a circuit layer flush with an insulating layer | |
US20140290057A1 (en) | Method of manufacturing a stacked multilayer structure | |
JP2016058664A (ja) | 導電部を有する基板 | |
JP5088621B2 (ja) | 導電性バンプの形成方法 | |
JP5088622B2 (ja) | 導電性バンプの形成方法 | |
JP5088620B2 (ja) | 導電性バンプの形成方法 | |
JP2006086153A (ja) | フレキシブル配線板及びフレキシブル配線板の製造方法 | |
JP2012169486A (ja) | 基材、配線板、基材の製造方法及び配線板の製造方法 | |
JP5406241B2 (ja) | 配線板の製造方法 | |
TWI448220B (zh) | 電路板的製作方法 | |
WO2013121773A1 (ja) | 配線構造体およびその製造方法 | |
JP4770679B2 (ja) | 導電性バンプの形成方法 | |
TWI626863B (zh) | Circuit board structure | |
JP6024019B2 (ja) | プリント基板及びその製造方法 | |
JP5257782B2 (ja) | 導電性バンプ付基板シートの製造方法および多層プリント配線板の製造方法 | |
JP2012028462A (ja) | 配線板の製造方法 | |
JP2005026636A (ja) | 半導体装置及びその製造方法 | |
JP2007214330A (ja) | 導体ペーストの供給方法 | |
JP5273017B2 (ja) | フリップ実装体の製造方法 | |
JP2007214332A (ja) | 半導体実装モジュールと、この半導体実装モジュールの製造方法 | |
JP4793690B2 (ja) | 導電性バンプの形成方法 | |
JP6550910B2 (ja) | 多層配線構造、多層配線基板及び多層配線構造の製造方法 | |
US8887386B2 (en) | Method of manufacturing a chip support board structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |