JP5088621B2 - 導電性バンプの形成方法 - Google Patents

導電性バンプの形成方法 Download PDF

Info

Publication number
JP5088621B2
JP5088621B2 JP2008065514A JP2008065514A JP5088621B2 JP 5088621 B2 JP5088621 B2 JP 5088621B2 JP 2008065514 A JP2008065514 A JP 2008065514A JP 2008065514 A JP2008065514 A JP 2008065514A JP 5088621 B2 JP5088621 B2 JP 5088621B2
Authority
JP
Japan
Prior art keywords
conductive
substrate
bump
conductive bump
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008065514A
Other languages
English (en)
Other versions
JP2009224451A (ja
Inventor
金 弘 之 白
島 正 幸 長
林 勝 小
海 勉 内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008065514A priority Critical patent/JP5088621B2/ja
Publication of JP2009224451A publication Critical patent/JP2009224451A/ja
Application granted granted Critical
Publication of JP5088621B2 publication Critical patent/JP5088621B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、導電性バンプ、その形成方法およびこの導電性バンプを有するプリント配線板に関するものである。
従来より、多層配線板の製造方法として、導電層上に導電性ペーストをスクリーン印刷して略円錐状の導電性バンプを形成し、この上に絶縁層を介して他の導電層を重ね合わせプレスすることによって、絶縁層両面の導電層間に電気的導通を形成させる方法が知られている。
この導電性バンプには、絶縁層の厚さ方向に導電性バンプを貫通させるのに十分な高さが必要とされる。また、配線板として必要とされるファインピッチ化が更に進むと、高さを維持したままで底面積に対して相対的に高さが高い形状、いわゆる高アスペクト比を備えた形状であることが求められている。
しかし、現状の導電性バンプの形成方法では、スクリーン印刷(スキージ工程)1回当たりの導電性ペーストによるバンプ形成高さが十分でないために、印刷を多数回繰り返し行うことが一般になされている。そのため、導電性ペーストを一回印刷するたびに乾燥工程と位置合わせ工程とが必要になっており、これらの各工程を十分な高さの導電性バンプが形成されるまで繰り返さなければならなかった。
よって、工数が多くて、ファインピッチ化の要請に応える高精度の基板を効率的に製造することおよび製造コストの低減を図ることが困難であった。
特開平06−350258号公報 特開2003−77337号公報 特開2004−6577号公報
本発明は、従来よりも少ない工程で十分な高さの導電性バンプを形成する方法を提供するものである。
本発明による導電性バンプの形成方法は、基板上に導電性バンプを形成する方法であって、(イ)基板上に、導電性ペーストを塗工し、この導電性ペーストを硬化させて導電性バンプを形成する工程、および(ロ)前記の導電性バンプが形成された基板に、前記導電性バンプの非形成面側から導電性バンプの位置に合わせて微小突起を押圧して、前記基板を変形させる工程、を含むことを特徴とするものである。
このような本発明による導電性バンプの形成方法は、好ましくは、前記(イ)の基板上に導電性ペーストを塗工する工程を、スクリーン版またはメタルマスク版を用いたスクリーン印刷法にて行うことができる。
このような本発明による導電性バンプの形成方法は、好ましくは、前記(イ)における導電性ペーストの硬化が熱硬化であるもの、を包含する。
そして、本発明による導電性バンプの形成方法は、基板の変形に基づく凸部上に導電性ペーストの硬化物が形成していることを特徴とするもの、である。
そして、本発明によるプリント配線板は、上記の導電性バンプを有することを特徴とするもの、である。
本発明による導電性バンプの形成方法は、従来の導電性ペーストを多数回繰り返し塗工し、所望の高さになるまで塗工層を累積して導電性バンプを形成する方法とは異なって、少ない工程数で十分な高さの導電性バンプを形成することができる。そして、本発明では、従来と同じ高さの導電性バンプの形成に必要な導電性ペーストの使用量が低減されている。
よって、本発明によれば、従来よりも効率的かつ低コストで導電性バンプを形成すことができる。そして、工程数の低減化は、より高精度の導電性バンプならびに配線基板を製造するうえでも有利である。
本発明による導電性バンプの形成方法は、基板上に導電性バンプを形成させる方法であって、(イ)基板上に、導電性ペーストを塗工し、この導電性ペーストを硬化させて導電性バンプを形成する工程、および(ロ)前記の導電性バンプが形成された基板に、前記導電性バンプの非形成面側から導電性バンプの位置に合わせて微小突起を押圧して、前記基板を変形させる工程、を含むことを特徴とするものである。
図1A〜図1Cは、本発明による導電性バンプの形成方法の特に好ましい具体例を示すものである。図1Aには工程(イ)の実施後、図1Bには工程(ロ)の実施後、図1Cには微小突起の分離後、の状態が示されている。
図1Aには、基板1、導電性バンプ2および微小突起3が示されている。この基板1は、多層配線基板に組み立てられた後において、その多層配線基板の導電層として機能するものであることから、通常、導電性が良好な材料から形成される。本発明では、従来の一般的な多層配線基板において配線層材料として用いられてきた基板を、この基板1として用いることができる。本発明において特に好ましい基板1としては、銅箔等の金属箔からなる基板を挙げることができる。
工程(イ)では、基板1上に導電性ペーストを塗工し、この導電性ペーストを硬化させて導電性バンプ2を形成する。導電性ペーストの塗工は、例えばスクリーン印刷によって行うことが好ましい。導電性ペーストの塗工に際しては、所望とする導電性バンプの形成位置に導電性ペーストが正確に塗工されるように、スクリーン印刷版の位置合わせすることが好ましい。スクリーン印刷による導電性ペーストの塗工回数は任意であるが、過度に塗工回数が多い場合は、製造効率および製造コストの点から好ましくない。本発明では、工程(ロ)において基板1の変形がなされ、導電性バンプ4が押し上げられるので、従来よりも導電性ペーストの塗工回数を著しく減少させることができる。従って、導電性ペーストの塗工回数は、好ましくは1〜4回、特に好ましくは1〜2回である。
導電性ペーストとしては、従来から用いられてきた導電性ペーストの中から適当なものを選択して用いることができる。また、必要に応じ適宜変更を加えて用いることができる。本発明において特に好ましい導電性ペーストとしては、導電性微粒子を樹脂成分の合計100質量部に対して300〜1100質量部分散させてなり、必要に応じ更に溶剤からなるものを挙げることができる。好ましい樹脂バインダーとしては、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ポリカーボネート樹脂、ポリスルホン樹脂等を挙げることができ、好ましい導電性微粒子としては、銅、金、銀等の金属微粒子を挙げることができる。
導電性ペーストの硬化は、40〜200℃、好ましくは60〜180℃、の温度にて実施することができる。この導電性ペーストの硬化によって、導電性バンプは多層配線基板の組み立ての際に絶縁層(プリプレグ)を貫通するのに十分な硬度のものとなる。
本発明の工程(ロ)は、前記の導電性バンプが形成された基板に、前記導電性バンプの非形成面側から導電性バンプの位置に合わせて微小突起を押圧して、前記基板を変形させる工程である。
微小突起3は、導電性バンプ2が形成された基板1を押圧により変形可能な任意の材料によって形成することができる。この微小突起3は、導電性バンプ2の形成位置において、導電性バンプ2の非形成面側から基板1を正確に変形させるような剛性が高い材料、例えば金属材料によって形成することが好ましい。微小突起3の形状は、基板1を変形させやすいような先端形状が好ましい。本発明では、図1Aに示されるような円台状のもの、および円錐状のものが好ましい。
この微小突起3は、微小突起3の設置角度ならびに多数設けられている各微小突起の位置関係に変動が生じないようにすることが好ましい。このようなことから、微小突起3は、表面平坦度が高い平面上に高精度で確実に固定されていることが好ましい。よって、微小突起3は、定盤4上に形成されていることが好ましい。また、微小突起3は、金属板の微小突起3以外の部分が除去されて形成された物、例えばエッチングバンプであってもよい。
この微小突起3は、工程(ロ)において、導電性バンプ2が形成された基板1を、導電性バンプ2の非形成面側から押圧して基板1を変形させ、導電性バンプ2を押し上げることによって、導電性バンプ2の見かけ上の高さを増大させるものである。微小突起3の高さは、基板1の厚さよりも高くても、あるいは基板1の厚さよりも低くてもよい。微小突起3の具体的な高さは、例えば工程(イ)において基板1上に形成された導電性バンプ2の高さ、基板1の厚さ、および工程(ロ)による基板1上に形成された導電性バンプ2の押し上げの程度等に応じて、適宜定めることができる。そして、微小突起3は、形状が円台状のものである場合、その上面の円形平面の直径3aは、基板1上に形成された導電性バンプ2の底面の円形平面の直径2aと同一か、あるいは直径2aより大きいことが好ましい。
前記工程(ロ)の後に、前記導電性バンプが形成された基板1と前記微小突起3とを分離することができる。
微小突起3(微小突起高さ:100μm)を有した定盤4を用意した。
導電性バンプを形成する基板1(厚み:18μm)に、スクリーン印刷法にて導電性バンプ2を事前に形成した(バンプ高さは100μm)。
導電性バンプの形成方法としては、導電性ペースト(導電性材料:銀粉、粘度250Pa・s(25℃))をメタルマスク版(開口部の直径:220μm、版厚:0.2mm、材質:アルミニウム製)を用い、温度20℃、湿度50%の環境下で、硬度80°のウレタン樹脂製のスキージを用いて印刷を行った。
基材1に形成した導電性バンプの反対側から、微小突起3を有した定盤4を押圧することで、基材1を変形させ、導電性バンプの高さを増大させた。導電性バンプの高さは80μm増大し、見かけ高さが180μmとなった。
その後、導電性バンプ2を形成した基板1を、微小突起3を有した定盤4から分離し、120℃、3分間の処理にて半硬化させ、その後、160℃、20分間の本硬化処理を行った。
得られた導電性バンプの高さは、180μmであった。
本発明による導電性バンプの形成方法の工程を示す図。
符号の説明
1 基板
2 導電性バンプ
3 微小突起
4 定盤

Claims (3)

  1. 基板上に導電性バンプを形成す方法であって、
    (イ)基板上に、導電性ペーストを塗工し、この導電性ペーストを硬化させて導電性バンプを形成する工程、および
    (ロ)前記の導電性バンプが形成された基板に、前記導電性バンプの非形成面側から導電性バンプの位置に合わせて微小突起を押圧して、形成した導電性バンプの位置に合わせて前記基板を変形させる工程、を含むことを特徴とする、導電性バンプの形成方法。
  2. 前記(イ)の基板上に導電性ペーストを塗工する工程を、スクリーン版またはメタルマスク版を用いたスクリーン印刷法にて行う、請求項1に記載の導電性バンプの形成方法。
  3. 前記(イ)における導電性ペーストの硬化が熱硬化である、請求項1または2に記載の導電性バンプの形成方法。
JP2008065514A 2008-03-14 2008-03-14 導電性バンプの形成方法 Expired - Fee Related JP5088621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008065514A JP5088621B2 (ja) 2008-03-14 2008-03-14 導電性バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008065514A JP5088621B2 (ja) 2008-03-14 2008-03-14 導電性バンプの形成方法

Publications (2)

Publication Number Publication Date
JP2009224451A JP2009224451A (ja) 2009-10-01
JP5088621B2 true JP5088621B2 (ja) 2012-12-05

Family

ID=41240949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008065514A Expired - Fee Related JP5088621B2 (ja) 2008-03-14 2008-03-14 導電性バンプの形成方法

Country Status (1)

Country Link
JP (1) JP5088621B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3600317B2 (ja) * 1995-07-05 2004-12-15 株式会社東芝 多層印刷配線板およびその製造方法
JP2831970B2 (ja) * 1996-04-12 1998-12-02 山一電機株式会社 回路基板における層間接続方法
JP2001326459A (ja) * 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
JP2006086153A (ja) * 2004-09-14 2006-03-30 Sony Chem Corp フレキシブル配線板及びフレキシブル配線板の製造方法

Also Published As

Publication number Publication date
JP2009224451A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
US20180310417A1 (en) Circuit board structure and method for forming the same
CN111385970B (zh) 电路板结构及其制造方法
US8039762B2 (en) Printed circuit board having a buried solder bump and a circuit layer flush with an insulating layer
US20140290057A1 (en) Method of manufacturing a stacked multilayer structure
JP2016058664A (ja) 導電部を有する基板
JP5088621B2 (ja) 導電性バンプの形成方法
JP5088622B2 (ja) 導電性バンプの形成方法
JP5088620B2 (ja) 導電性バンプの形成方法
JP2006086153A (ja) フレキシブル配線板及びフレキシブル配線板の製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP5406241B2 (ja) 配線板の製造方法
TWI448220B (zh) 電路板的製作方法
WO2013121773A1 (ja) 配線構造体およびその製造方法
JP4770679B2 (ja) 導電性バンプの形成方法
TWI626863B (zh) Circuit board structure
JP6024019B2 (ja) プリント基板及びその製造方法
JP5257782B2 (ja) 導電性バンプ付基板シートの製造方法および多層プリント配線板の製造方法
JP2012028462A (ja) 配線板の製造方法
JP2005026636A (ja) 半導体装置及びその製造方法
JP2007214330A (ja) 導体ペーストの供給方法
JP5273017B2 (ja) フリップ実装体の製造方法
JP2007214332A (ja) 半導体実装モジュールと、この半導体実装モジュールの製造方法
JP4793690B2 (ja) 導電性バンプの形成方法
JP6550910B2 (ja) 多層配線構造、多層配線基板及び多層配線構造の製造方法
US8887386B2 (en) Method of manufacturing a chip support board structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees