JP5088622B2 - 導電性バンプの形成方法 - Google Patents
導電性バンプの形成方法 Download PDFInfo
- Publication number
- JP5088622B2 JP5088622B2 JP2008065518A JP2008065518A JP5088622B2 JP 5088622 B2 JP5088622 B2 JP 5088622B2 JP 2008065518 A JP2008065518 A JP 2008065518A JP 2008065518 A JP2008065518 A JP 2008065518A JP 5088622 B2 JP5088622 B2 JP 5088622B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- substrate
- forming
- conductive bump
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
その定盤3上に、導電性バンプを形成する基板1(厚み:18μm、材質:銅箔)を固定し、基板1の導電性バンプを形成させる面の反対面側に微小突起を押圧して、基板を凸部4に変形させた。基板の変形量(凸部の高さ)は50μmだった。
微小突起2を有した定盤3に基材1を固定した状態(基板が変形した状態)で、凸部4上に導電性バンプ5を、スクリーン印刷法にて形成させた。
導電性バンプの形成方法としては、導電性ペースト(導電性材料:銀粉、粘度250Pa・s(25℃))をメタルマスク版(開口部の直径:220μm、版厚:0.2mm、材質:アルミニウム製)を用い、温度20℃、湿度50%の環境下で、硬度80°のウレタン樹脂製のスキージを用いて印刷を行った。
その後、導電性バンプ5を形成した基板1を、微小突起2を有した定盤3から分離し、120℃、3分間の処理にて半硬化させ、その後、160℃、20分間の本硬化処理を行った。
得られた導電性バンプの高さは、180μmであった。
2 微小突起
3 定盤
4 凸部
5 導電性バンプ
Claims (3)
- 基板上に導電性バンプを形成する方法であって、
(イ)前記基板に、形成する導電性バンプの位置に合わせて、この基板の変形に基づく凸部を形成する工程であって、この基板の変形に基づく凸部の形成を、前記基板の導電性バンプを形成させる面の反対面側に、定盤上に形成された微小突起を押圧することによって行う工程
(ロ)前記の定盤に前記の凸部が形成された基板を固定した状態で、前記凸部に導電性ペーストを塗工する工程、および
(ハ)前記の塗工した導電性ペーストを硬化させて導電性バンプを形成する工程
を含むことを特徴とする、導電性バンプの形成方法。 - 前記(ロ)の前記凸部に導電性ペーストを塗工する工程を、スクリーン版またはメタルマスク版を用いたスクリーン印刷法にて行う、請求項1に記載の導電性バンプの形成方法。
- 前記(ハ)における導電性ペーストの硬化が熱硬化である、請求項1または2に記載の導電性バンプの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065518A JP5088622B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008065518A JP5088622B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224452A JP2009224452A (ja) | 2009-10-01 |
JP5088622B2 true JP5088622B2 (ja) | 2012-12-05 |
Family
ID=41240950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008065518A Expired - Fee Related JP5088622B2 (ja) | 2008-03-14 | 2008-03-14 | 導電性バンプの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5088622B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380242B2 (ja) * | 2009-10-20 | 2014-01-08 | フリージア・マクロス株式会社 | 電子部品搭載用基板の製造方法及び電子部品搭載用基板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163595A (ja) * | 1996-12-03 | 1998-06-19 | Toshiba Corp | プリント配線板、これを備えた電子機器、およびプリント配線板の製造方法 |
JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
-
2008
- 2008-03-14 JP JP2008065518A patent/JP5088622B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224452A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4334996B2 (ja) | 多層配線板用基材、両面配線板およびそれらの製造方法 | |
CN111385970B (zh) | 电路板结构及其制造方法 | |
US9021690B2 (en) | Method of manufacturing printed circuit board having buried solder bump | |
JP5088622B2 (ja) | 導電性バンプの形成方法 | |
JP5088620B2 (ja) | 導電性バンプの形成方法 | |
JP5088621B2 (ja) | 導電性バンプの形成方法 | |
JP2009283791A (ja) | 半田ペースト印刷方法および半田ペースト印刷用マスク | |
JP2012169486A (ja) | 基材、配線板、基材の製造方法及び配線板の製造方法 | |
JP4725373B2 (ja) | 電子部品実装構造体の製造方法 | |
JP2014110401A (ja) | ペーストバンプの形成方法 | |
US9420690B2 (en) | Connector | |
JP6370562B2 (ja) | 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板 | |
JP2019057694A (ja) | 多層基板の製造方法、部品実装基板の製造方法、多層基板、および、部品実装基板 | |
JP4770679B2 (ja) | 導電性バンプの形成方法 | |
US20220369469A1 (en) | Method of manufacturing printed wiring board | |
JP2007214332A (ja) | 半導体実装モジュールと、この半導体実装モジュールの製造方法 | |
JP2007214330A (ja) | 導体ペーストの供給方法 | |
JP2005294496A (ja) | 配線基板の連結構造体及びその製造方法 | |
JP5273017B2 (ja) | フリップ実装体の製造方法 | |
WO2013121773A1 (ja) | 配線構造体およびその製造方法 | |
JP6550910B2 (ja) | 多層配線構造、多層配線基板及び多層配線構造の製造方法 | |
JP2011171720A (ja) | 実装基板、その製造方法、電子部品およびその製造方法 | |
JP2008091494A (ja) | 導電性バンプの形成方法 | |
JP2012064621A (ja) | 回路基板の製造方法 | |
CN102458047A (zh) | 布线电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |