JPH0310239B2 - - Google Patents
Info
- Publication number
- JPH0310239B2 JPH0310239B2 JP59071080A JP7108084A JPH0310239B2 JP H0310239 B2 JPH0310239 B2 JP H0310239B2 JP 59071080 A JP59071080 A JP 59071080A JP 7108084 A JP7108084 A JP 7108084A JP H0310239 B2 JPH0310239 B2 JP H0310239B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- copper
- insulating substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 229910052802 copper Inorganic materials 0.000 claims description 37
- 239000010949 copper Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005553 drilling Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 62
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 239000003822 epoxy resin Substances 0.000 description 11
- 229920000647 polyepoxide Polymers 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000003475 lamination Methods 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 7
- 239000011888 foil Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- DKPFZGUDAPQIHT-UHFFFAOYSA-N butyl acetate Chemical compound CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 4
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- HXDLWJWIAHWIKI-UHFFFAOYSA-N 2-hydroxyethyl acetate Chemical compound CC(=O)OCCO HXDLWJWIAHWIKI-UHFFFAOYSA-N 0.000 description 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- XLLIQLLCWZCATF-UHFFFAOYSA-N ethylene glycol monomethyl ether acetate Natural products COCCOC(C)=O XLLIQLLCWZCATF-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000004556 laser interferometry Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- CXHHBNMLPJOKQD-UHFFFAOYSA-N methyl hydrogen carbonate Chemical compound COC(O)=O CXHHBNMLPJOKQD-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- BDHFUVZGWQCTTF-UHFFFAOYSA-M sulfonate Chemical compound [O-]S(=O)=O BDHFUVZGWQCTTF-UHFFFAOYSA-M 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0585—Second resist used as mask for selective stripping of first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、めつきされたスルーホールによつて
前側と後側が導電結合され、絶縁基板中に埋め込
まれた金属導体構造を含むプリント回路の製造方
法に関するものである。
前側と後側が導電結合され、絶縁基板中に埋め込
まれた金属導体構造を含むプリント回路の製造方
法に関するものである。
[従来の技術]
回路板の製造中、導体は通常いくつかの平面に
分散させて高い導体密度を確保し、信号コアを電
源コアと組み合せて多層回路を形成する。回路板
製造中に使用する材料と工程は、高い配線密度の
めに、非常に厳しい要件が必要とされる。
分散させて高い導体密度を確保し、信号コアを電
源コアと組み合せて多層回路を形成する。回路板
製造中に使用する材料と工程は、高い配線密度の
めに、非常に厳しい要件が必要とされる。
従来、単層または多層回路板を製造するのに基
本的に2種の方法が使用されてきた。サブトラク
テイブ法では、出発原料は銅積層半仕上げ材料、
例えばガラス繊維補強エポキシ樹脂板の片面また
は両面に例えば厚さ35μmの銅ホイルを積層した
ものである。銅積層板をよく接着させるため、絶
縁基板は積層前に完全には重合化させない。銅ホ
イルは、高い電流密度で基板に電気めつきされる
が、それ自体片面の表面が非常に粗く、その粗さ
が接着促進剤による化学処理がその粗さの度合を
増している。積層中に銅ホイルのこの粗面が絶縁
基板に置かれ、絶縁基板は積層工程中に圧力と熱
を加えるとその粘性状態を回復する。その結果、
多数の点で相互接続された境界層が積層中に得ら
れる。
本的に2種の方法が使用されてきた。サブトラク
テイブ法では、出発原料は銅積層半仕上げ材料、
例えばガラス繊維補強エポキシ樹脂板の片面また
は両面に例えば厚さ35μmの銅ホイルを積層した
ものである。銅積層板をよく接着させるため、絶
縁基板は積層前に完全には重合化させない。銅ホ
イルは、高い電流密度で基板に電気めつきされる
が、それ自体片面の表面が非常に粗く、その粗さ
が接着促進剤による化学処理がその粗さの度合を
増している。積層中に銅ホイルのこの粗面が絶縁
基板に置かれ、絶縁基板は積層工程中に圧力と熱
を加えるとその粘性状態を回復する。その結果、
多数の点で相互接続された境界層が積層中に得ら
れる。
処理を続けると、特定の形に切断されたいくつ
かの銅積層基板が互いに圧縮されてパツケージを
形成し、数値制御式自動装置によつてスルーホー
ルがあけられる。続いてスルーホールを洗浄して
ばり落しする。これらのばり落した孔をメタライ
ズする。すなわち、その中に銅の基層が純粋に化
学的な手段によつて孔壁上に蒸着させる。この銅
の基層は電気めつきによつて更に補強される。銅
積層基板の表面を、導体をプリントできるように
適当に調製する。そのために、表面を所期の導体
構成に従つて、ネガ型フオトレジストで被覆し、
露光する。次の現像段階では、非露光領域からフ
オトレジストが除去される。次に、回路板をエツ
チング装置に搬送して、フオトレジストで覆われ
ていない領域から銅層を除去する。続いて、溶媒
を用いて残りのレジストを除去し、エポキシ絶縁
層上にプリント回路だけが残るようにする。
かの銅積層基板が互いに圧縮されてパツケージを
形成し、数値制御式自動装置によつてスルーホー
ルがあけられる。続いてスルーホールを洗浄して
ばり落しする。これらのばり落した孔をメタライ
ズする。すなわち、その中に銅の基層が純粋に化
学的な手段によつて孔壁上に蒸着させる。この銅
の基層は電気めつきによつて更に補強される。銅
積層基板の表面を、導体をプリントできるように
適当に調製する。そのために、表面を所期の導体
構成に従つて、ネガ型フオトレジストで被覆し、
露光する。次の現像段階では、非露光領域からフ
オトレジストが除去される。次に、回路板をエツ
チング装置に搬送して、フオトレジストで覆われ
ていない領域から銅層を除去する。続いて、溶媒
を用いて残りのレジストを除去し、エポキシ絶縁
層上にプリント回路だけが残るようにする。
このサブトラクテイブ法には、比較的厚い銅積
層を塗布しこの積層板の大部分をエツチングによ
つて除去しなければならないという欠点がある。
その結果、この方法は微細配線ネツトワーク用に
は不経済である。その他にアンダーカツテイング
が著しいために導体の幾何学形状が制限される。
従つて、厚さ約35μmの銅積層をもつと薄いもの
に換えることが望ましい。アデイテイブ法では、
厚さ僅か5μm前後の銅ホイルが、導体用の出発層
となる。この繊細なホイルはそれだけで取扱うの
が非常に難しいので、積層中二重層銅ホイルを使
用し、厚い方の基層ホイルを積層工程の後に引き
剥がす。厚さ5μmの薄い銅積層ホイルの上に、ネ
ガ型フオトレジスト膜を積層し、それを通常のよ
うにマスクを通して露光する。この工程に使用す
るマスクは、現像中に銅導体を生成すべき領域か
らフオトレジスト膜が除去されるものである。無
電解銅溶中で、裸の銅導体上にさらに銅を化学的
に成長させる。実際には導体を両側がフオトレジ
スト・ホイルで囲まれたトレンチ中で成長させ
る。次に薄い膜を塗付して、銅導体を保護する。
次にフオトレジスト・マスクを除去する。続くエ
ツチング工程では、スズで保護されていない導体
のある領域から薄い銅ホイルを除去する。次にス
ズ層を除去する。
層を塗布しこの積層板の大部分をエツチングによ
つて除去しなければならないという欠点がある。
その結果、この方法は微細配線ネツトワーク用に
は不経済である。その他にアンダーカツテイング
が著しいために導体の幾何学形状が制限される。
従つて、厚さ約35μmの銅積層をもつと薄いもの
に換えることが望ましい。アデイテイブ法では、
厚さ僅か5μm前後の銅ホイルが、導体用の出発層
となる。この繊細なホイルはそれだけで取扱うの
が非常に難しいので、積層中二重層銅ホイルを使
用し、厚い方の基層ホイルを積層工程の後に引き
剥がす。厚さ5μmの薄い銅積層ホイルの上に、ネ
ガ型フオトレジスト膜を積層し、それを通常のよ
うにマスクを通して露光する。この工程に使用す
るマスクは、現像中に銅導体を生成すべき領域か
らフオトレジスト膜が除去されるものである。無
電解銅溶中で、裸の銅導体上にさらに銅を化学的
に成長させる。実際には導体を両側がフオトレジ
スト・ホイルで囲まれたトレンチ中で成長させ
る。次に薄い膜を塗付して、銅導体を保護する。
次にフオトレジスト・マスクを除去する。続くエ
ツチング工程では、スズで保護されていない導体
のある領域から薄い銅ホイルを除去する。次にス
ズ層を除去する。
サブトラクテイブ法とアデイテイブ法の共通の
特徴は、ネガ型フオトレジストを使用し、それを
液体またはレジスト・ホイルとして塗付すること
である。ポジ型フオトレジストを使用するのは極
めて望ましいが、これまで次の電気めつき工程の
要件に充分合致するポジ型フオトレジスト系は知
られていなかつた。
特徴は、ネガ型フオトレジストを使用し、それを
液体またはレジスト・ホイルとして塗付すること
である。ポジ型フオトレジストを使用するのは極
めて望ましいが、これまで次の電気めつき工程の
要件に充分合致するポジ型フオトレジスト系は知
られていなかつた。
圧力を加えたとき、孔の内部に塗布された金属
性貫通結線が押しつぶされず、電源の中断が防止
される電気めつきされたスルーホールをもつ平面
状回路板を製造するための方法が知られている。
この方法によれば、ポジ印刷された絶縁基板の金
属コーテイングをエツチングし、エツチング耐性
金属を導体に塗布することによつて、導体像が減
算的に生成される。続いて、こうして生成した導
体を絶縁基板中に押しこむ。次に電気めつきしよ
うとする孔をあけ、全基板表面と孔壁を化学的に
メタライズすることによつて、導体層を塗布す
る。続いて、板面を電気めつきに対して抵坑性の
あるフオトレジストでプリントし、孔壁と必要な
場合には鉛パツドを電気めつきによつて補強し、
エツチング耐性金属を塗布する。電気めつきに対
して抵坑性のあるレジストを洗い落した後、導体
層をエツチングする。この手順によつて、電気め
つきされたスルーホールの金属導体層が機械的摩
耗にさらされないようにする。しかしながら、こ
の方法は、最新の回路板の高い導体密度には不充
分である。
性貫通結線が押しつぶされず、電源の中断が防止
される電気めつきされたスルーホールをもつ平面
状回路板を製造するための方法が知られている。
この方法によれば、ポジ印刷された絶縁基板の金
属コーテイングをエツチングし、エツチング耐性
金属を導体に塗布することによつて、導体像が減
算的に生成される。続いて、こうして生成した導
体を絶縁基板中に押しこむ。次に電気めつきしよ
うとする孔をあけ、全基板表面と孔壁を化学的に
メタライズすることによつて、導体層を塗布す
る。続いて、板面を電気めつきに対して抵坑性の
あるフオトレジストでプリントし、孔壁と必要な
場合には鉛パツドを電気めつきによつて補強し、
エツチング耐性金属を塗布する。電気めつきに対
して抵坑性のあるレジストを洗い落した後、導体
層をエツチングする。この手順によつて、電気め
つきされたスルーホールの金属導体層が機械的摩
耗にさらされないようにする。しかしながら、こ
の方法は、最新の回路板の高い導体密度には不充
分である。
[発明が解決しようとする問題点]
本発明の目的は、ポジ型レジスト材を有利に使
用でき、また導体構造のパターンをエポキシ樹脂
積層中にエツチングしてその結果、平面状表面を
もつエポキシ樹脂積層板中に埋め込まれた導体配
線が得られるプリント回路の製造方法を提供する
ことである。
用でき、また導体構造のパターンをエポキシ樹脂
積層中にエツチングしてその結果、平面状表面を
もつエポキシ樹脂積層板中に埋め込まれた導体配
線が得られるプリント回路の製造方法を提供する
ことである。
[問題点を解決するための手段]
本発明によるプリント回路製造方法は、
めつきされたスルーホールによつて前側と後側
が導電結合され、絶縁基板中に埋め込まれた金属
導体を含むプリント回路の製造方法において、 (A) (a) 第1フオトレジスト層を絶縁基板上に付
着させ乾燥し、 (b) 金属障壁層を蒸着させ、乾燥し、 (c) 第2フオトレジスト層を付着させ、乾燥す
ることによつてマトリツクスを生成し、 (B) 第2フオトレジスト層面に上記導体構造を結
像し、当該像に合わせて露光し現像して、上記
導体構造に対応するパターンを作成し、 (C) (a) エツチング・プロセスによつて金属障壁
層をエツチングし、 (b) 上記エツチングされた金属障壁層をマスク
として第1フオトレジスト層をエツチング
し、 (c) 絶縁基板を垂直エツチングして絶縁基板中
にトレンチを形成し、 (D) 上記エツチングされた絶縁基板のトレンチ部
分を穿孔してスルーホールを形成し、 (E) 磁界増強高エネルギ陰極スパツタリングによ
つて、トレンチ、スルーホールおよび障壁層の
表面上に薄い銅層を付着させ、 (F) 溶媒に浸漬して、第1フオトレジスト層を金
属障壁層と一諸に除去し、 (G) 絶縁基板中にエツチングされたトレンチおよ
びスルーホールに銅を無電解付着させて、平面
状表面をもつ信号コアをもたらすことを特徴と
する。
が導電結合され、絶縁基板中に埋め込まれた金属
導体を含むプリント回路の製造方法において、 (A) (a) 第1フオトレジスト層を絶縁基板上に付
着させ乾燥し、 (b) 金属障壁層を蒸着させ、乾燥し、 (c) 第2フオトレジスト層を付着させ、乾燥す
ることによつてマトリツクスを生成し、 (B) 第2フオトレジスト層面に上記導体構造を結
像し、当該像に合わせて露光し現像して、上記
導体構造に対応するパターンを作成し、 (C) (a) エツチング・プロセスによつて金属障壁
層をエツチングし、 (b) 上記エツチングされた金属障壁層をマスク
として第1フオトレジスト層をエツチング
し、 (c) 絶縁基板を垂直エツチングして絶縁基板中
にトレンチを形成し、 (D) 上記エツチングされた絶縁基板のトレンチ部
分を穿孔してスルーホールを形成し、 (E) 磁界増強高エネルギ陰極スパツタリングによ
つて、トレンチ、スルーホールおよび障壁層の
表面上に薄い銅層を付着させ、 (F) 溶媒に浸漬して、第1フオトレジスト層を金
属障壁層と一諸に除去し、 (G) 絶縁基板中にエツチングされたトレンチおよ
びスルーホールに銅を無電解付着させて、平面
状表面をもつ信号コアをもたらすことを特徴と
する。
[実施例]
第1図によれば、基板材料としてエポキシ樹脂
をしみ込ませたガラス繊維を使用する。これはB
状態プレプレグ材と呼ばれ、そのエポキシ樹脂成
分は、特定の度合にまでしか硬化されていない。
詳しく述べると4層エポキシ樹脂プレプレグ材を
積層プレス中でTedlarの名で市販されている2
枚のポリフツ化ビニール・ホイル(図示せず)の
間で約190℃で高温圧縮し、完全に平滑な表面を
得る。圧縮後に積層材を予め定めた寸法に切断す
る。プレプレグ材である絶縁基板1の両側を、ポ
ジ型フオトレジスト材料からなる第1フオトレジ
スト層2を被覆する。この目的に適したポジ型フ
オトレジ材料は、3,4−ジヒドロキシベンゾフ
エノン−4−[ナフトキノン−1,2−ジアジド
−2]スルフオナートを反応性成分とするフエノ
ールホルムアルデヒド樹脂を含むShiply Az
1350J、または0−キノンジアジドを反応性成分
とするホルムアルデヒド樹脂のカルボキシルメチ
ルエーテルをベースとするShipley Az 111であ
る。絶縁基板1は、例えば1:3のメチルグリコ
ールまたは酢酸−n−ブチル、粘着性溶液を希釈
したキシレンとShipley Az 1350Jフオトレジス
トのエチレングリコール酢酸に垂直に侵漬するこ
とによつて被覆するのが最もよく、続いてそれを
規定された速度で除去して、厚さ2〜4μmの層が
得られ、それを用いると良好な結果が得られる。
第1フオトレジスト層2を循環空気炉で約80〜
100℃で20分間乾燥する。次にステツプでは、障
壁層3を塗布するが、これはできれば低温スパツ
タリングまたは蒸着がしやすい金属からなるもの
とす。そのような金属として、例えばアルミニウ
ムを電子ビーム銃を用いて、基板を加熱せずに蒸
着装置中で約200秒間厚さ約200〜500nmの層とし
て蒸着させる。このアルミニウム層を、上記の
ShiplyフオトレジストAz1350JまたはAz 111を
用いて、ポジ型の第2フオトレジスト層4で被覆
する。未希釈のフオトレジストを浸漬によつて厚
さ3〜4μmの層に被覆し、次に前記のように循環
空気炉で80〜100℃で20分間乾燥する。最近、液
体のポジ型フオトレジスト材料に代つてポジ型レ
ジスト積層ホイルが入手できるようになつた。マ
トリツクス構造は、この段階で完成する。
をしみ込ませたガラス繊維を使用する。これはB
状態プレプレグ材と呼ばれ、そのエポキシ樹脂成
分は、特定の度合にまでしか硬化されていない。
詳しく述べると4層エポキシ樹脂プレプレグ材を
積層プレス中でTedlarの名で市販されている2
枚のポリフツ化ビニール・ホイル(図示せず)の
間で約190℃で高温圧縮し、完全に平滑な表面を
得る。圧縮後に積層材を予め定めた寸法に切断す
る。プレプレグ材である絶縁基板1の両側を、ポ
ジ型フオトレジスト材料からなる第1フオトレジ
スト層2を被覆する。この目的に適したポジ型フ
オトレジ材料は、3,4−ジヒドロキシベンゾフ
エノン−4−[ナフトキノン−1,2−ジアジド
−2]スルフオナートを反応性成分とするフエノ
ールホルムアルデヒド樹脂を含むShiply Az
1350J、または0−キノンジアジドを反応性成分
とするホルムアルデヒド樹脂のカルボキシルメチ
ルエーテルをベースとするShipley Az 111であ
る。絶縁基板1は、例えば1:3のメチルグリコ
ールまたは酢酸−n−ブチル、粘着性溶液を希釈
したキシレンとShipley Az 1350Jフオトレジス
トのエチレングリコール酢酸に垂直に侵漬するこ
とによつて被覆するのが最もよく、続いてそれを
規定された速度で除去して、厚さ2〜4μmの層が
得られ、それを用いると良好な結果が得られる。
第1フオトレジスト層2を循環空気炉で約80〜
100℃で20分間乾燥する。次にステツプでは、障
壁層3を塗布するが、これはできれば低温スパツ
タリングまたは蒸着がしやすい金属からなるもの
とす。そのような金属として、例えばアルミニウ
ムを電子ビーム銃を用いて、基板を加熱せずに蒸
着装置中で約200秒間厚さ約200〜500nmの層とし
て蒸着させる。このアルミニウム層を、上記の
ShiplyフオトレジストAz1350JまたはAz 111を
用いて、ポジ型の第2フオトレジスト層4で被覆
する。未希釈のフオトレジストを浸漬によつて厚
さ3〜4μmの層に被覆し、次に前記のように循環
空気炉で80〜100℃で20分間乾燥する。最近、液
体のポジ型フオトレジスト材料に代つてポジ型レ
ジスト積層ホイルが入手できるようになつた。マ
トリツクス構造は、この段階で完成する。
マスク(図示していない)を通して第2フオト
レジスト層4の前面と裏面に必要な導体構造を結
像する。ランプ輝度はしばしば変化するので露光
前に一連のテストによつて当該の各露光パラメー
タを決定しなければならない。本発明にもとづく
ポジ型フオトレジスト材料を使用する場合、マス
クのコントラストが先行技術にもとづくネガ型レ
ジスト材料に比べて逆になる。すなわち、本方法
では、マスクは正確に言えばネガ型である。つま
り、マスクの導体を生成すべき少数の領域だけが
透明であり、従つて外来物資による汚染は、マス
ク領域の5%以下を占める透明マスク部分でしか
起こらず、不透明マスク部分での汚染は僅かであ
る。浸漬ステツプでは、Na2SiO3とNa3PO4およ
び若干のNaOHを1:1の比率で希釈したもの
をベースとする水性アルカリ性現像液を用いて、
結像された第2フオトレジスト層4を現像する。
現像温度は、約24℃である。現像時間は、当該の
各露光パラメータに大きく依存しているので、テ
ストによつて決定しなければならない。これらの
ステツプの結果として、所期の導体構造に対応す
るパターン5をもつフオトレジスト・マスクが得
られる。
レジスト層4の前面と裏面に必要な導体構造を結
像する。ランプ輝度はしばしば変化するので露光
前に一連のテストによつて当該の各露光パラメー
タを決定しなければならない。本発明にもとづく
ポジ型フオトレジスト材料を使用する場合、マス
クのコントラストが先行技術にもとづくネガ型レ
ジスト材料に比べて逆になる。すなわち、本方法
では、マスクは正確に言えばネガ型である。つま
り、マスクの導体を生成すべき少数の領域だけが
透明であり、従つて外来物資による汚染は、マス
ク領域の5%以下を占める透明マスク部分でしか
起こらず、不透明マスク部分での汚染は僅かであ
る。浸漬ステツプでは、Na2SiO3とNa3PO4およ
び若干のNaOHを1:1の比率で希釈したもの
をベースとする水性アルカリ性現像液を用いて、
結像された第2フオトレジスト層4を現像する。
現像温度は、約24℃である。現像時間は、当該の
各露光パラメータに大きく依存しているので、テ
ストによつて決定しなければならない。これらの
ステツプの結果として、所期の導体構造に対応す
るパターン5をもつフオトレジスト・マスクが得
られる。
この第2フオトレジスト層4をマスクとして例
えばアルミニウムから成る金属障壁層3をエツチ
ングするには、2種の方法の何れかを使用するこ
とができる。H3PO4,HNO3,H2Oを80:16:4
の比率で含む市販のエツチヤントを使用して、40
℃の温度で毎秒3〜3.5nm/secのエツチング速
度で、アルミニウムを湿式化学過程でエツチング
することができる。このために、できればレーザ
干渉測定法を用いてエツチングの終点を検検出す
るとよい。また、プレート電極を並列に配置した
反応器を用いて乾式エツチング法でアルミニウム
金属障壁層3をエツチングすることもできる。エ
ツチング用には、ハロゲン化エツチング・ガスを
使用する。例えば10〜20%の酸素を含むCCl4,
CCl2F2,CBrF3,CFCl3を用いて良好な結果が得
られる。7.5容積%のSF6,2.5容積%のCl2,90容
積%のヘリウムの混合物を用いても同様に満足で
きる結果が得られる。全てのエツチング・ガスに
ついて、フオトレジスト・マスクとアルミニウム
金属障壁層の間できるだけエツチング速度比が高
くなるように、エツチング・パラメータを調節し
なければならない。本発明を実施する上で下記の
エツチング・パラメータを使用した。
えばアルミニウムから成る金属障壁層3をエツチ
ングするには、2種の方法の何れかを使用するこ
とができる。H3PO4,HNO3,H2Oを80:16:4
の比率で含む市販のエツチヤントを使用して、40
℃の温度で毎秒3〜3.5nm/secのエツチング速
度で、アルミニウムを湿式化学過程でエツチング
することができる。このために、できればレーザ
干渉測定法を用いてエツチングの終点を検検出す
るとよい。また、プレート電極を並列に配置した
反応器を用いて乾式エツチング法でアルミニウム
金属障壁層3をエツチングすることもできる。エ
ツチング用には、ハロゲン化エツチング・ガスを
使用する。例えば10〜20%の酸素を含むCCl4,
CCl2F2,CBrF3,CFCl3を用いて良好な結果が得
られる。7.5容積%のSF6,2.5容積%のCl2,90容
積%のヘリウムの混合物を用いても同様に満足で
きる結果が得られる。全てのエツチング・ガスに
ついて、フオトレジスト・マスクとアルミニウム
金属障壁層の間できるだけエツチング速度比が高
くなるように、エツチング・パラメータを調節し
なければならない。本発明を実施する上で下記の
エツチング・パラメータを使用した。
エネルギー密度:0.2ワツト/cm2
分圧: 12乃至40マイクロバール
流量: 20乃至40cm3/分
フオトレジスト
とアルミニウム
のエツチング速
度化: 1:2乃至1:4
アルミニウムの
エツチング速度:100nm/分
この場合も、レーザ干渉計厚さ測定法でエツチ
ングの終点を検出すると都合がよい。(EEPD=
エツチング終点検出法)アルミニウム金属障壁層
3(第1図)を乾式エツチング法でエツチングし
た後、酸素をエツチング・ガスとして使用し、厚
さ約2μmの第1フオトレジスト層2(第2図)を
反応性エツチングして、エツチング圧力に応じた
アンダーカツト6を得る。第1フオトレジスト層
2の反応性イオン・エツチングは、下記のパラメ
ータを用いて実行する。
ングの終点を検出すると都合がよい。(EEPD=
エツチング終点検出法)アルミニウム金属障壁層
3(第1図)を乾式エツチング法でエツチングし
た後、酸素をエツチング・ガスとして使用し、厚
さ約2μmの第1フオトレジスト層2(第2図)を
反応性エツチングして、エツチング圧力に応じた
アンダーカツト6を得る。第1フオトレジスト層
2の反応性イオン・エツチングは、下記のパラメ
ータを用いて実行する。
エネルギー密度:0.2ワツト/cm2
酸素流量: 30cm3/分
圧力: 100乃至200マイクロバール
エツチング速度:200nm/分
続いて、やはり酸素を用いるが他のエツチン
グ・パラメータは変えて、アルミニウム3によつ
て画定された孔を通してエポキシ樹脂1中にトレ
ンチ7を垂直にエツチングする。垂直エツチング
は、低い酸素圧力に応じて実施される。約40μm
のトレンチの深さは、将来の導体の厚さに対応す
るものである。エポキシ樹脂1中のトレンチ7
は、下記のパラメータを用いて反応性エツチング
することができる。
グ・パラメータは変えて、アルミニウム3によつ
て画定された孔を通してエポキシ樹脂1中にトレ
ンチ7を垂直にエツチングする。垂直エツチング
は、低い酸素圧力に応じて実施される。約40μm
のトレンチの深さは、将来の導体の厚さに対応す
るものである。エポキシ樹脂1中のトレンチ7
は、下記のパラメータを用いて反応性エツチング
することができる。
エネルギー密度:0.2ワツト/cm2
流量: 200cm3/分
圧力: 6マイクロバール
エツチング速度:120nm/分
本発明で使用するどのエツチング速度も、最適
化されたものではない。使用するそれぞれのシス
テム技術を最適化することによつて、より大きな
エツチング速度を得ることができる。
化されたものではない。使用するそれぞれのシス
テム技術を最適化することによつて、より大きな
エツチング速度を得ることができる。
エツチングされた絶縁基板1のトレンチ部分を
穿孔して前面と裏面を接続する。スルーホール8
(第3図)を市販の数値制御高速ボール盤上の標
準にまであける。前面と裏面の間の結像を穿孔し
た後、磁界増強グロー放電を用いた高エネルギー
陰極スパツタリング・プロセスを用いて、エポキ
シ樹脂から成る絶縁基板1中にエツチングされた
トレンチ7およびスルーホール8の表面ならびに
アルミニウム金属障壁層3の表面上に薄い銅層9
を付着させる。また、エポキシ樹脂中のトレンチ
の表面およびアルミニウム金属障壁層3の表面上
の基板裏面にも薄い銅層9を付着させる。これ
は、銅の無電解付着のために表面を活性状態にす
る働きをする。銅層を付着させるには、向い合つ
た2つの銅陰極をもつ連続供給スパツタ・システ
ムを使用する。このシステムを用いて、厚さ200
〜1000nmできれば400〜600nmの銅層をスパツタ
する。こうして付着された銅層は、以前に積層さ
れた銅ホイルの代りとなる。層の厚さが400〜
600nmであるため、後で実施される無電解メツキ
工程中に、900N/mまでの秀れた接着力の値が
確保される。第1フオトレジスト層2中に生成さ
れるアンダーカツト6(第2図)によつて、銅層
9を付着するとき第1フオトレジスト層2の壁が
銅でスパツタされることが防止されることを指摘
しておく。アルミニウム層3の表面の銅メツキも
完全に銅めつきされるスルーホール8の表面に至
る。
穿孔して前面と裏面を接続する。スルーホール8
(第3図)を市販の数値制御高速ボール盤上の標
準にまであける。前面と裏面の間の結像を穿孔し
た後、磁界増強グロー放電を用いた高エネルギー
陰極スパツタリング・プロセスを用いて、エポキ
シ樹脂から成る絶縁基板1中にエツチングされた
トレンチ7およびスルーホール8の表面ならびに
アルミニウム金属障壁層3の表面上に薄い銅層9
を付着させる。また、エポキシ樹脂中のトレンチ
の表面およびアルミニウム金属障壁層3の表面上
の基板裏面にも薄い銅層9を付着させる。これ
は、銅の無電解付着のために表面を活性状態にす
る働きをする。銅層を付着させるには、向い合つ
た2つの銅陰極をもつ連続供給スパツタ・システ
ムを使用する。このシステムを用いて、厚さ200
〜1000nmできれば400〜600nmの銅層をスパツタ
する。こうして付着された銅層は、以前に積層さ
れた銅ホイルの代りとなる。層の厚さが400〜
600nmであるため、後で実施される無電解メツキ
工程中に、900N/mまでの秀れた接着力の値が
確保される。第1フオトレジスト層2中に生成さ
れるアンダーカツト6(第2図)によつて、銅層
9を付着するとき第1フオトレジスト層2の壁が
銅でスパツタされることが防止されることを指摘
しておく。アルミニウム層3の表面の銅メツキも
完全に銅めつきされるスルーホール8の表面に至
る。
次に工程ステツプでは、窒素(図示せず)を用
いてアセトンや酢酸−n−ブチルなどの適当な溶
媒中で浸漬することによつて、リフトオフ層とし
て働く第1フオトレジスト層2とそれを被覆する
アルミニウム層3を除去する。これによつて、エ
ツチングれた導体トレンチを備え、その壁面が銅
でスパツタされた、絶縁基板(エポキシ積層板)
1がもたらされる。こうして信号コア用の積層板
は、すぐにアデイテイブ法にもとづいてエツチン
グされたトレンチ中での無電解銅メツキを施せる
状態となる。この目的のため、積層板を長期耐用
浴、例えばコルモルゲン・フオト回路による銅浴
中に入れる。その組成は、Leuzeverlag社出版の
Guenter HerrmannのHandbuch der
Leiterplatten technik第2版第263頁に記載され
ている。エツチングされたトレンチが銅で完全に
充填されるまで、導体を全ての側から同時に成長
させる。(第4図)付着された導体層の厚さは、
35〜50μmである。層の厚さが例えば40μmの導体
は、約20時間で付着する。この工程の場合、信号
コア上の導体をX方向およびY方向に導電結合す
る貫通孔も銅メツキされる。積層板の残りの表面
上に付着された銅ランドがあれば、短時間の集中
的エツチング・プロセスによつて除去される。
いてアセトンや酢酸−n−ブチルなどの適当な溶
媒中で浸漬することによつて、リフトオフ層とし
て働く第1フオトレジスト層2とそれを被覆する
アルミニウム層3を除去する。これによつて、エ
ツチングれた導体トレンチを備え、その壁面が銅
でスパツタされた、絶縁基板(エポキシ積層板)
1がもたらされる。こうして信号コア用の積層板
は、すぐにアデイテイブ法にもとづいてエツチン
グされたトレンチ中での無電解銅メツキを施せる
状態となる。この目的のため、積層板を長期耐用
浴、例えばコルモルゲン・フオト回路による銅浴
中に入れる。その組成は、Leuzeverlag社出版の
Guenter HerrmannのHandbuch der
Leiterplatten technik第2版第263頁に記載され
ている。エツチングされたトレンチが銅で完全に
充填されるまで、導体を全ての側から同時に成長
させる。(第4図)付着された導体層の厚さは、
35〜50μmである。層の厚さが例えば40μmの導体
は、約20時間で付着する。この工程の場合、信号
コア上の導体をX方向およびY方向に導電結合す
る貫通孔も銅メツキされる。積層板の残りの表面
上に付着された銅ランドがあれば、短時間の集中
的エツチング・プロセスによつて除去される。
上述のプロセスは、回路板を形成する他の信号
コア、エネルギー供給コアまたはプレプレグに何
らの問題を生じることなく積層できる。全体的に
平面状の表面をもつエポキシ樹脂信号コアの製造
に適している。
コア、エネルギー供給コアまたはプレプレグに何
らの問題を生じることなく積層できる。全体的に
平面状の表面をもつエポキシ樹脂信号コアの製造
に適している。
[発明の効果]
以上の説明から明らかなように、本発明による
プリント回路製造方法は、ポジ型レジスト材を有
利に使用できる。
プリント回路製造方法は、ポジ型レジスト材を有
利に使用できる。
第1図、第2図、第3図および第4図は本発明
によるプリント回路製造方法の各段階で得られる
回路状態の例を示す断面図である。 1……絶縁基板、2……第1フオトレジスト
層、3……金属障壁層、4……第2フオトレジス
ト層、6……アンダーカツト、7……トレンチ、
8……スルーホール、9……銅層。
によるプリント回路製造方法の各段階で得られる
回路状態の例を示す断面図である。 1……絶縁基板、2……第1フオトレジスト
層、3……金属障壁層、4……第2フオトレジス
ト層、6……アンダーカツト、7……トレンチ、
8……スルーホール、9……銅層。
Claims (1)
- 【特許請求の範囲】 1 めつきされたスルーホールによつて前側と後
側が導電結合され、絶縁基板中に埋め込まれた金
属導体構造を含むプリント回路の製造方法におい
て、 (A) (a) 第1フオトレジスト層2を絶縁基板1上
に付着させ乾燥し、 (b) 金属障壁層3を蒸着させ、乾燥し、 (c) 第2フオトレジスト層4を付着させ、乾燥
する、ことによつてマトリツクスを生成し、 (B) 第2フオトレジスト層4面に上記導体構造を
結像し、当該像に合せて露光し現像して、上記
導体構造に対応するパターンを作成し、 (c) (a) エツチング・ロセスによつて、金属障壁
層3をエツチングし、 (b) 上記エツチングされた金属障壁層をマスク
として第1フオトレジスト層2をエツチング
し、 (c) 絶縁基板を垂直エツチングして絶縁基板1
中にトレンチを形成し、 (D) 上記エツチングされた絶縁基板中トレンチ部
分を穿孔してスルーホール8を形成し、 (E) 磁界増強高エネルギ陰極スパツタリングによ
つて、トレンチ7、スルーホール8および障壁
層3の表面上に薄い銅層9を付着させ、 (F) 溶媒に浸漬して、第1フオトレジスト層2を
金属障壁層3と一緒に除去し、 (G) 絶縁基板1中にエツチングされたトレンチ7
およびスルーホール8に銅を無電解付着させ
て、平面上表面をもつ信号コアをもたらすこと
を特徴とするプリント回路製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP83104956.4 | 1983-05-19 | ||
EP83104956A EP0127689B1 (de) | 1983-05-19 | 1983-05-19 | Verfahren zum Herstellen von gedruckten Schaltungen mit in das Isolierstoffsubstrat eingebetteten metallischen Leiterzugstrukturen |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59215795A JPS59215795A (ja) | 1984-12-05 |
JPH0310239B2 true JPH0310239B2 (ja) | 1991-02-13 |
Family
ID=8190478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59071080A Granted JPS59215795A (ja) | 1983-05-19 | 1984-04-11 | プリント回路製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4556628A (ja) |
EP (1) | EP0127689B1 (ja) |
JP (1) | JPS59215795A (ja) |
DE (1) | DE3373256D1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4632898A (en) * | 1985-04-15 | 1986-12-30 | Eastman Kodak Company | Process for fabricating glass tooling |
US4619804A (en) * | 1985-04-15 | 1986-10-28 | Eastman Kodak Company | Fabricating optical record media |
EP0227857B1 (de) * | 1985-12-30 | 1990-03-28 | Ibm Deutschland Gmbh | Verfahren zum Herstellen von gedruckten Schaltungen |
US4786528A (en) * | 1986-05-20 | 1988-11-22 | International Business Machines Corporation | Process for treating reinforced polymer composite |
US4746621A (en) * | 1986-12-05 | 1988-05-24 | Cornell Research Foundation, Inc. | Planar tungsten interconnect |
US4907066A (en) * | 1986-12-05 | 1990-03-06 | Cornell Research Foundation, Inc. | Planar tungsten interconnect with implanted silicon |
US4980018A (en) * | 1989-11-14 | 1990-12-25 | Intel Corporation | Plasma etching process for refractory metal vias |
JP2689354B2 (ja) * | 1990-02-07 | 1997-12-10 | 日本石油株式会社 | スルホール配線基板の製造方法 |
US5087322A (en) * | 1990-10-24 | 1992-02-11 | Cornell Research Foundation, Inc. | Selective metallization for high temperature semiconductors |
US5183972A (en) * | 1991-02-04 | 1993-02-02 | Microelectronics And Computer Technology Corporation | Copper/epoxy structures |
US5126008A (en) * | 1991-05-03 | 1992-06-30 | Applied Materials, Inc. | Corrosion-free aluminum etching process for fabricating an integrated circuit structure |
US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
US5376232A (en) * | 1993-08-23 | 1994-12-27 | Parlex Corporation | Method of manufacturing a printed circuit board |
US5362534A (en) * | 1993-08-23 | 1994-11-08 | Parlex Corporation | Multiple layer printed circuit boards and method of manufacture |
US5876614A (en) * | 1997-04-18 | 1999-03-02 | Storage Technology Corporation | Method of wet etching aluminum oxide to minimize undercutting |
US6462107B1 (en) | 1997-12-23 | 2002-10-08 | The Texas A&M University System | Photoimageable compositions and films for printed wiring board manufacture |
US6036501A (en) * | 1998-08-05 | 2000-03-14 | Lear Automotive Dearborn, Inc. | Trim panel with integrally formed electrical connectors |
US6464537B1 (en) | 1999-12-29 | 2002-10-15 | Berg Technology, Inc. | High speed card edge connectors |
TWI228639B (en) * | 2000-11-15 | 2005-03-01 | Vantico Ag | Positive type photosensitive epoxy resin composition and printed circuit board using the same |
CN101815610A (zh) * | 2007-09-20 | 2010-08-25 | 爱克发-格法特公司 | 具有层间层压透明模压聚合物全息图的安全层压材料 |
EP2042576A1 (en) * | 2007-09-20 | 2009-04-01 | Agfa-Gevaert | Security laminates with interlaminated transparent embossed polymer hologram. |
WO2009121793A2 (en) * | 2008-04-01 | 2009-10-08 | Agfa Gevaert | Lamination process for producung security laminates |
US20100330304A1 (en) * | 2008-04-01 | 2010-12-30 | Agfa-Gevaert Nv | Security laminates with a security feature detectable by touch |
WO2009121784A2 (en) * | 2008-04-01 | 2009-10-08 | Agfa Gevaert | Security laminate having a security feature |
EP2181858A1 (en) * | 2008-11-04 | 2010-05-05 | Agfa-Gevaert N.V. | Security document and methods of producing it |
EP2199100A1 (en) * | 2008-12-22 | 2010-06-23 | Agfa-Gevaert N.V. | Security laminates for security documents. |
EP2332738B1 (en) | 2009-12-10 | 2012-07-04 | Agfa-Gevaert | Security document with security feature on edge |
ES2400741T3 (es) | 2009-12-18 | 2013-04-11 | Agfa-Gevaert | Película de seguridad marcable por laser |
EP2335938B1 (en) | 2009-12-18 | 2013-02-20 | Agfa-Gevaert | Laser markable security film |
CN107770964A (zh) * | 2017-10-18 | 2018-03-06 | 开平依利安达电子第三有限公司 | 一种线路板穿孔工艺 |
DE102019209889A1 (de) * | 2019-07-04 | 2021-01-07 | Gebr. Schmid Gmbh | Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3434939A (en) * | 1965-10-07 | 1969-03-25 | Fabri Tek Inc | Process for making printed circuits |
US3424658A (en) * | 1965-10-21 | 1969-01-28 | Clyde A Norton | Method of producing a printed circuit board on a metallic substrate |
DE2305883A1 (de) * | 1973-02-07 | 1974-08-15 | Finsterhoelzl Rafi Elekt | Leiterplatte |
US3849136A (en) * | 1973-07-31 | 1974-11-19 | Ibm | Masking of deposited thin films by use of a masking layer photoresist composite |
US4054483A (en) * | 1976-12-22 | 1977-10-18 | E. I. Du Pont De Nemours And Company | Additives process for producing plated holes in printed circuit elements |
DE2708945A1 (de) * | 1977-03-02 | 1978-09-07 | Bach & Co | Leiterplatte und verfahren zu deren herstellung |
US4218532A (en) * | 1977-10-13 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Photolithographic technique for depositing thin films |
US4388351A (en) * | 1979-08-20 | 1983-06-14 | Western Electric Company, Inc. | Methods of forming a patterned metal film on a support |
US4463084A (en) * | 1982-02-09 | 1984-07-31 | Alps Electric Co., Ltd. | Method of fabricating a circuit board and circuit board provided thereby |
US4497684A (en) * | 1983-02-22 | 1985-02-05 | Amdahl Corporation | Lift-off process for depositing metal on a substrate |
US4508815A (en) * | 1983-11-03 | 1985-04-02 | Mostek Corporation | Recessed metallization |
-
1983
- 1983-05-19 EP EP83104956A patent/EP0127689B1/de not_active Expired
- 1983-05-19 DE DE8383104956T patent/DE3373256D1/de not_active Expired
-
1984
- 1984-04-11 JP JP59071080A patent/JPS59215795A/ja active Granted
- 1984-04-13 US US06/600,063 patent/US4556628A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0127689A1 (de) | 1984-12-12 |
US4556628A (en) | 1985-12-03 |
DE3373256D1 (en) | 1987-10-01 |
EP0127689B1 (de) | 1987-08-26 |
JPS59215795A (ja) | 1984-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0310239B2 (ja) | ||
US5252195A (en) | Process for producing a printed wiring board | |
US4804615A (en) | Method for manufacture of printed circuit boards | |
CA2067710A1 (en) | Process for manufacturing printed circuits employing selective provision of solderable coating | |
JPS62158393A (ja) | プリント回路の製造方法 | |
US6638690B1 (en) | Method for producing multi-layer circuits | |
US6391210B2 (en) | Process for manufacturing a multi-layer circuit board | |
US4521280A (en) | Method of making printed circuits with one conductor plane | |
JPH035078B2 (ja) | ||
EP0472158A2 (en) | Process for producing a printed wiring board | |
JPH0160956B2 (ja) | ||
JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
US5773198A (en) | Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer | |
KR100584974B1 (ko) | 액상 타입의 포토레지스트를 이용한 인쇄회로기판의제조방법 | |
KR20030073919A (ko) | 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법 | |
CA1258138A (en) | Method for manufacture of printed circuit boards having solder-masked traces | |
JPH077264A (ja) | 印刷配線板の製造方法 | |
JPS617688A (ja) | 印刷配線板の製造法 | |
JP3761200B2 (ja) | 配線板の製造方法 | |
JPH02119298A (ja) | 半導体素子搭載用多層印刷配線板の製造方法 | |
JPH07321461A (ja) | 印刷配線板の製造方法 | |
JPH03185790A (ja) | スルーホール印刷配線板の製造方法 | |
JPH05218620A (ja) | プリント配線板の製造方法 | |
JPS6170790A (ja) | プリント回路板の製造方法 | |
JPH021392B2 (ja) |