JPH035078B2 - - Google Patents
Info
- Publication number
- JPH035078B2 JPH035078B2 JP57069052A JP6905282A JPH035078B2 JP H035078 B2 JPH035078 B2 JP H035078B2 JP 57069052 A JP57069052 A JP 57069052A JP 6905282 A JP6905282 A JP 6905282A JP H035078 B2 JPH035078 B2 JP H035078B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- holes
- grooves
- forming
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 42
- 230000004913 activation Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000010297 mechanical methods and process Methods 0.000 claims 1
- 238000007772 electroless plating Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002985 plastic film Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】
この発明は絶縁基板上に電気回路を形成するた
めの印刷配線板の製造方法に関するものである。
めの印刷配線板の製造方法に関するものである。
従来、印刷配線板を得る方法としては銅張り積
層板からエツチングにより回路を形成するサブト
ラクト法ら触媒入り絶縁基板上の所要回路部分だ
けをめつきで形成するアデイテブ法等がある。し
かし乍ら前者のサブトラクト法はエツチングによ
り溶解除去させる銅の量が回路形成部として残る
量に比してはるかに多く、資源の無駄使いである
ばかりか、エツチングレジストの形成、エツチン
グ等の工程が複雑であり、回路パターン精度の均
一性、細線化等において難点の多い方法である。
後者のアデイテブ法においては所要回路部分のみ
をめつきすることにより回路パターンを形成する
ものであり、資源の有効利用という点からは優れ
た方法であるが、絶縁基板として触媒入りの特殊
な基板が必要であること、めつき（通常は無電解
めつき）に長時間を要するためにめつき液に対し
て耐久性に優れた特殊なレジストが必要であるこ
と、又、絶縁基板上に前記レジツト層を配線パタ
ーンに応じて形成することが必要であり、スクリ
ーン印刷法等が用いられているが、印刷条件によ
つては印刷パターンのブリツヂ、オープンといつ
た不具合が発生するためにパターンの細線化が困
難である等の難点があつた。又、他の方法として
は金型を用いて絶縁基板上に凹部を形成し、この
凹部に導電性ペーストを埋め込んで回路を形成す
る方法も提案されているが、この方法においては
同一品種の印刷配線板を大量に生産する場合には
優れた方法であるが、多品種の印刷配線板を生産
する場合には配線パターンに応じた金型が必要で
あり好ましくない。又、導電性ペーストを埋め込
んだ場合にボイド、回路のブリツジ等が発生し電
気的特性の劣化はさけられなかつた。
層板からエツチングにより回路を形成するサブト
ラクト法ら触媒入り絶縁基板上の所要回路部分だ
けをめつきで形成するアデイテブ法等がある。し
かし乍ら前者のサブトラクト法はエツチングによ
り溶解除去させる銅の量が回路形成部として残る
量に比してはるかに多く、資源の無駄使いである
ばかりか、エツチングレジストの形成、エツチン
グ等の工程が複雑であり、回路パターン精度の均
一性、細線化等において難点の多い方法である。
後者のアデイテブ法においては所要回路部分のみ
をめつきすることにより回路パターンを形成する
ものであり、資源の有効利用という点からは優れ
た方法であるが、絶縁基板として触媒入りの特殊
な基板が必要であること、めつき（通常は無電解
めつき）に長時間を要するためにめつき液に対し
て耐久性に優れた特殊なレジストが必要であるこ
と、又、絶縁基板上に前記レジツト層を配線パタ
ーンに応じて形成することが必要であり、スクリ
ーン印刷法等が用いられているが、印刷条件によ
つては印刷パターンのブリツヂ、オープンといつ
た不具合が発生するためにパターンの細線化が困
難である等の難点があつた。又、他の方法として
は金型を用いて絶縁基板上に凹部を形成し、この
凹部に導電性ペーストを埋め込んで回路を形成す
る方法も提案されているが、この方法においては
同一品種の印刷配線板を大量に生産する場合には
優れた方法であるが、多品種の印刷配線板を生産
する場合には配線パターンに応じた金型が必要で
あり好ましくない。又、導電性ペーストを埋め込
んだ場合にボイド、回路のブリツジ等が発生し電
気的特性の劣化はさけられなかつた。
この発明は上記従来のものの欠点を除去するた
めになされたもので、絶縁基板上の配線部分に
溝，スルーホールを形成した後、選択的に溝、ス
ルーホールの内壁を同時に金属化し、導電層を形
成することにより、安価で、高密度化が可能な信
頼性に優れた印刷配線板の製造方法を提供するも
のである。
めになされたもので、絶縁基板上の配線部分に
溝，スルーホールを形成した後、選択的に溝、ス
ルーホールの内壁を同時に金属化し、導電層を形
成することにより、安価で、高密度化が可能な信
頼性に優れた印刷配線板の製造方法を提供するも
のである。
以下、図により本発明の実施例を詳細に説明す
る。第１図および第２図において、１は絶縁基
板、２は保護膜、３，４は配線部分の溝、スルー
ホール、５は活性化層、６は導電層、７は絶縁基
板１の平滑面である。
る。第１図および第２図において、１は絶縁基
板、２は保護膜、３，４は配線部分の溝、スルー
ホール、５は活性化層、６は導電層、７は絶縁基
板１の平滑面である。
まず、第１実施例を第１図を用いて説明する。
絶縁基板１にプラスチツクシート２を密着させ
た後、予め定められた配線パターンに従つてレザ
ービームを前記絶縁基板１面上に照射することに
より配線パターンに対応した溝３、スルーホール
４を形成する。次いで、溝３、スルーホール４が
形成された絶縁基板１上のプラスチツクシート２
をはく離した後、絶縁基板１を無電解めつきに対
する活性化処理を行つて活性化層５を絶縁基板１
上の平滑面７、溝３、スルーホール４の全面に形
成する。この後、水洗あるいは酸洗浄を行つて絶
縁基板１上に形成された溝３、スルーホール４の
壁面のみに活性化層５を残した後、無電解めつき
を行なうことにより絶縁基板１上の溝３、スルー
ホール４部分のみに選択的に導電層６が形成され
た印刷配線板を得ることが出来た。
た後、予め定められた配線パターンに従つてレザ
ービームを前記絶縁基板１面上に照射することに
より配線パターンに対応した溝３、スルーホール
４を形成する。次いで、溝３、スルーホール４が
形成された絶縁基板１上のプラスチツクシート２
をはく離した後、絶縁基板１を無電解めつきに対
する活性化処理を行つて活性化層５を絶縁基板１
上の平滑面７、溝３、スルーホール４の全面に形
成する。この後、水洗あるいは酸洗浄を行つて絶
縁基板１上に形成された溝３、スルーホール４の
壁面のみに活性化層５を残した後、無電解めつき
を行なうことにより絶縁基板１上の溝３、スルー
ホール４部分のみに選択的に導電層６が形成され
た印刷配線板を得ることが出来た。
次に第２実施例を第２図を用いて説明する。
絶縁基板１上に熱硬化性樹脂２をコーテイング
し加熱硬化した後、予め定められた配線パターン
に従つてスクライバー、ボール盤等によつて切削
して絶縁基板１面上に配線パターンに対応した溝
３、スルーホール４を形成する。次いで前記絶縁
基板１を無電解めつきに対する活性化処理を行つ
て活性化層５を絶縁基板１上の保護膜２、溝３、
スルーホール４の全面に形成する。この後、絶縁
基板１上にコーテイングされた熱硬化性樹脂２の
みを溶剤で除去して絶縁基板１上に形成された溝
３、スルーホール４の壁面のみに活性化層５を形
成した後、無電解めつきを行なうことにより絶縁
基板１上の溝３、スルーホール４部分のみに選択
的に導電層６が形成された印刷配線板を得ること
が出来た。
し加熱硬化した後、予め定められた配線パターン
に従つてスクライバー、ボール盤等によつて切削
して絶縁基板１面上に配線パターンに対応した溝
３、スルーホール４を形成する。次いで前記絶縁
基板１を無電解めつきに対する活性化処理を行つ
て活性化層５を絶縁基板１上の保護膜２、溝３、
スルーホール４の全面に形成する。この後、絶縁
基板１上にコーテイングされた熱硬化性樹脂２の
みを溶剤で除去して絶縁基板１上に形成された溝
３、スルーホール４の壁面のみに活性化層５を形
成した後、無電解めつきを行なうことにより絶縁
基板１上の溝３、スルーホール４部分のみに選択
的に導電層６が形成された印刷配線板を得ること
が出来た。
これらの実施例からも明らかである様に、本発
明は従来のような写真製版、スクリーン印刷等に
よるレジストパターンを形成することなく、レー
ザービーム照射、機械的加工等で絶縁基板上に配
線パターンに対応した溝、スルーホールを形成す
ることにより、絶縁基板の非配線面より粗面化さ
れ、選択的に溝、スルーホール壁面を活性化する
ことができ、溝、スルーホール壁面に選択的に導
電層を形成することができるため、高精度で微細
なパターン形成が可能である。特にレーザービー
ムの場合、溝とスルーホールとの同時形成、ある
いはビーム径を小さくすることにより、より微細
なパターン形成等において有効な手段である。
明は従来のような写真製版、スクリーン印刷等に
よるレジストパターンを形成することなく、レー
ザービーム照射、機械的加工等で絶縁基板上に配
線パターンに対応した溝、スルーホールを形成す
ることにより、絶縁基板の非配線面より粗面化さ
れ、選択的に溝、スルーホール壁面を活性化する
ことができ、溝、スルーホール壁面に選択的に導
電層を形成することができるため、高精度で微細
なパターン形成が可能である。特にレーザービー
ムの場合、溝とスルーホールとの同時形成、ある
いはビーム径を小さくすることにより、より微細
なパターン形成等において有効な手段である。
本実施例において絶縁基板上に保護膜を形成し
たが、これは絶縁基板上に溝、スルーホール等を
形成する加工工程において、配線パターン部以外
の絶縁基板上に傷が発生するのを防止するためで
ある。絶縁基板上に傷が発生すると活性化層を形
成して溝、スルーホール壁面以外に付着した活性
化層を除去する時に傷上の活性化層を除去しきれ
ずに、後のめつきによる導電層形成時においてパ
ターンのブリツヂ等が発生し易くなり、歩留りを
低下させるものであり、前記保護膜を絶縁基板上
に形成することが歩留り向上のためには有用であ
る。この保護膜として実施例においてはプラスチ
ツクシート、熱硬化性樹脂を用いたが、本発明に
おいてはこれに限定するものではなく、めつき、
蒸着、箔等の金属膜を使用してもよい。
たが、これは絶縁基板上に溝、スルーホール等を
形成する加工工程において、配線パターン部以外
の絶縁基板上に傷が発生するのを防止するためで
ある。絶縁基板上に傷が発生すると活性化層を形
成して溝、スルーホール壁面以外に付着した活性
化層を除去する時に傷上の活性化層を除去しきれ
ずに、後のめつきによる導電層形成時においてパ
ターンのブリツヂ等が発生し易くなり、歩留りを
低下させるものであり、前記保護膜を絶縁基板上
に形成することが歩留り向上のためには有用であ
る。この保護膜として実施例においてはプラスチ
ツクシート、熱硬化性樹脂を用いたが、本発明に
おいてはこれに限定するものではなく、めつき、
蒸着、箔等の金属膜を使用してもよい。
又、溝、スルーホールの壁面に選択的に活性化
層を形成した後、無電解めつきによつて溝、スル
ーホールの壁面に導電層を形成したが、電気めつ
きを併用することにより作業時間の短縮が図れる
ことはいうまでもない。
層を形成した後、無電解めつきによつて溝、スル
ーホールの壁面に導電層を形成したが、電気めつ
きを併用することにより作業時間の短縮が図れる
ことはいうまでもない。
以上の様に、この発明によれば絶縁基板上に保
護膜を形成し、配線パターンに対応した溝、スル
ーホール等を描画することにより、溝、スルーホ
ールの壁面が絶縁基板上の非配線面より粗面化さ
れるために、従来のようなレジストパターンを形
成することなく、この溝、スルーホールの壁面の
みに活性化層を形成することが可能となり、同様
にめつきレジストパターンを形成することなく、
溝、スルーホールの壁面のみに選択的に導電層の
形成が可能となり、安価に高密度化可能で信頼性
の高い印刷配線板を得ることができる。
護膜を形成し、配線パターンに対応した溝、スル
ーホール等を描画することにより、溝、スルーホ
ールの壁面が絶縁基板上の非配線面より粗面化さ
れるために、従来のようなレジストパターンを形
成することなく、この溝、スルーホールの壁面の
みに活性化層を形成することが可能となり、同様
にめつきレジストパターンを形成することなく、
溝、スルーホールの壁面のみに選択的に導電層の
形成が可能となり、安価に高密度化可能で信頼性
の高い印刷配線板を得ることができる。
第１図および第２図はそれぞれ本発明の第１実
施例および第２実施例による印刷配線板の製造方
法を示す断面図である。 １……絶縁基板、２……保護膜、３……溝、４
……スルーホール、５……活性化層、６……導電
層。なお図中同一符号は同一又は相当部分を示
す。
施例および第２実施例による印刷配線板の製造方
法を示す断面図である。 １……絶縁基板、２……保護膜、３……溝、４
……スルーホール、５……活性化層、６……導電
層。なお図中同一符号は同一又は相当部分を示
す。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に樹脂あるいは金属の保護膜をコ
ーテイングする第１の工程と、上記保護膜をコー
テイングした絶縁基板上に機械加工あるいはレー
ザービームの照射により配線パターンに対応した
溝およびスルーホールを単独又は同時に描画形成
する第２の工程と、上記絶縁基板全面に活性化層
を形成したのち上記保護膜をはく離して上記絶縁
基板上の活性化層を除去し溝およびスルーホール
の内壁面のみに活性化層を残す第３の工程と、該
第３の工程の処理後に上記絶縁基板にめつきを施
し上記活性化された溝およびスルーホールの内壁
面のみに選択的に導電層を形成する第４の工程と
を備えたことを特徴とする印刷配線板の製造方
法。 ２ 絶縁基板上に樹脂あるいは金属の保護膜をコ
ーテイングする第１の工程と、上記保護膜をコー
テイングした絶縁基板上に機械加工あるいはレー
ザービームの照射により配線パターンに対応した
溝およびスルーホールを単独又は同時に描画形成
する第２の工程と、上記保護膜をはく離し上記絶
縁基板全面に活性化層を形成した後水あるいは活
性化層溶解液による洗浄または機械的手法により
上記絶縁基板上の活性化層を除去し溝およびスル
ーホールの内壁面のみに活性化層を残す第３の工
程と、該第３の工程の処理後に上記絶縁基板にめ
つきを施し上記活性化された溝およびスルーホー
ルの内壁面のみに選択的に導電層を形成する第４
の工程とを備えたことを特徴とする印刷配線板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6905282A JPS58186994A (ja) | 1982-04-23 | 1982-04-23 | 印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6905282A JPS58186994A (ja) | 1982-04-23 | 1982-04-23 | 印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186994A JPS58186994A (ja) | 1983-11-01 |
| JPH035078B2 true JPH035078B2 (ja) | 1991-01-24 |
Family
ID=13391406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6905282A Granted JPS58186994A (ja) | 1982-04-23 | 1982-04-23 | 印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186994A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133969A2 (en) | 2008-04-30 | 2009-11-05 | Panasonic Electric Works Co., Ltd. | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method |
| US8240036B2 (en) | 2008-04-30 | 2012-08-14 | Panasonic Corporation | Method of producing a circuit board |
| US8272126B2 (en) | 2008-04-30 | 2012-09-25 | Panasonic Corporation | Method of producing circuit board |
| US8698003B2 (en) | 2008-12-02 | 2014-04-15 | Panasonic Corporation | Method of producing circuit board, and circuit board obtained using the manufacturing method |
| US9082438B2 (en) | 2008-12-02 | 2015-07-14 | Panasonic Corporation | Three-dimensional structure for wiring formation |
| WO2010064602A1 (ja) | 2008-12-02 | 2010-06-10 | パナソニック電工株式会社 | 回路基板の製造方法、及び前記製造方法により得られた回路基板 |
| JP5399803B2 (ja) * | 2009-07-28 | 2014-01-29 | パナソニック株式会社 | 回路基板の製造方法 |
| JP5330156B2 (ja) * | 2009-08-26 | 2013-10-30 | パナソニック株式会社 | 回路基板の製造方法、及び前記製造方法により得られた回路基板 |
| CN102598883A (zh) | 2009-10-30 | 2012-07-18 | 松下电器产业株式会社 | 电路板以及在电路板上安装有元件的半导体装置 |
| US9332642B2 (en) | 2009-10-30 | 2016-05-03 | Panasonic Corporation | Circuit board |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4825864A (ja) * | 1971-08-11 | 1973-04-04 | ||
| JPS4881061A (ja) * | 1972-02-03 | 1973-10-30 | ||
| JPS5187772A (ja) * | 1975-01-30 | 1976-07-31 | Toshiro Yamada | Mudenkaimetsukiniokeru purintobannoseizohoho |
| JPS5267998A (en) * | 1975-12-04 | 1977-06-06 | Fujitsu Ltd | Printing wiring method |
| JPS52151866A (en) * | 1976-04-22 | 1977-12-16 | Circuit Wise Inc | Circuit substrate and method of forming same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50113856U (ja) * | 1974-02-27 | 1975-09-17 |
-
1982
- 1982-04-23 JP JP6905282A patent/JPS58186994A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4825864A (ja) * | 1971-08-11 | 1973-04-04 | ||
| JPS4881061A (ja) * | 1972-02-03 | 1973-10-30 | ||
| JPS5187772A (ja) * | 1975-01-30 | 1976-07-31 | Toshiro Yamada | Mudenkaimetsukiniokeru purintobannoseizohoho |
| JPS5267998A (en) * | 1975-12-04 | 1977-06-06 | Fujitsu Ltd | Printing wiring method |
| JPS52151866A (en) * | 1976-04-22 | 1977-12-16 | Circuit Wise Inc | Circuit substrate and method of forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186994A (ja) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775611A (en) | Additive printed circuit boards with flat surface and indented primary wiring conductors | |
| US6775907B1 (en) | Process for manufacturing a printed wiring board | |
| US4770900A (en) | Process and laminate for the manufacture of through-hole plated electric printed-circuit boards | |
| JPH0310239B2 (ja) | ||
| JPS62158393A (ja) | プリント回路の製造方法 | |
| JPH035078B2 (ja) | ||
| CA2343173C (en) | Method for producing multi-layer circuits | |
| US4521280A (en) | Method of making printed circuits with one conductor plane | |
| JPH04100294A (ja) | プリント配線板の製造方法 | |
| US5922517A (en) | Method of preparing a substrate surface for conformal plating | |
| KR100343389B1 (ko) | 다층 배선기판의 제조방법 | |
| EP0476065B1 (en) | Method for improving the insulation resistance of printed circuits | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JPH08186373A (ja) | プリント配線板の製造方法 | |
| JPH03799B2 (ja) | ||
| JPH077264A (ja) | 印刷配線板の製造方法 | |
| JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
| CA1198524A (en) | Process of manufacturing printed wiring boards and printed wiring boards manufactured by the same | |
| JPH02119298A (ja) | 半導体素子搭載用多層印刷配線板の製造方法 | |
| JPH07321461A (ja) | 印刷配線板の製造方法 | |
| JPS62156898A (ja) | スル−ホ−ルプリント配線板の製造方法 | |
| JPH10335786A (ja) | 高密度プリント配線基板の製造方法 | |
| JP3191686B2 (ja) | 印刷配線板の製造方法 | |
| JPS62599B2 (ja) | ||
| JPH08264953A (ja) | 多層プリント配線板の配線形成方法 |